JP5108600B2

JP5108600B2 - スイッチング電源装置

Info

Publication number: JP5108600B2
Application number: JP2008106453A
Authority: JP
Inventors: 隆之福田
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2008-04-16
Filing date: 2008-04-16
Publication date: 2012-12-26
Anticipated expiration: 2028-04-16
Also published as: JP2009261117A

Description

この発明は、所定の周波数でオン・オフ駆動される主発振素子により電力変換を行うスイッチング電源装置であって、駆動トランスを用いた駆動回路によって主発振素子を作動させるスイッチング電源装置に関する。

例えば２石フォワード方式のように、ハイサイド側とローサイド側で各々オン・オフ駆動される２つの主発振素子を備えたスイッチング電源装置では、ハイサイド側の主発振素子のグランド端子は、スイッチングによって電位が変動する。従って、ハイサイド側の主発振素子のグランド端子と制御パルスを生成する制御回路のグランドを、駆動トランスを用いて分離して、ハイサイド側の主発振素子を作動させる駆動回路が採用されている。しかし、パルス伝達経路に駆動トランスを介在させることによって新たに弊害が生じることが考えられ、それらの弊害を解決するための技術が盛んに提案されている。

例えば、特許文献１に開示されているように、駆動トランスの１次側巻線に、主スイッチ素子のオン・オフよって直流電圧を断続的に印加し、２次側巻線から主発振素子の駆動パルスを取り出す駆動回路において、駆動トランスの２次側に、抵抗とダイオードで構成するリセット回路を設けたスイッチング電源駆動用ドライブ回路が提案されている。これは、主スイッチ素子がオンの期間中に駆動トランスに蓄積された励磁エネルギーを放出する際のリセット電圧の波形を、リセット回路の抵抗によって整形し、このリセット電圧に起因する主発振素子の誤動作を抑制しようとする技術である。

また、駆動トランスを用いた駆動回路に関する技術ではないが、特許文献２に開示されているように、フライバックトランスの１次側巻線と並列に、スイッチ素子とダイオードの直列回路でなるクランプ回路を接続し、主発振素子がオフのときにクランプ回路を導通させることによって、フライバックトランスに発生するリンギングパルスを低減し、ノイズを抑制する共振型電源回路が提案されている。
特開２００７−６６６５号公報特開２００２−１９９７２０号公報

しかしながら、特許文献１のスイッチング電源駆動用ドライブ回路にあっては、主スイッチ素子の誤動作を防止できるレベルまでリセット電圧を整形するためには、リセット回路の抵抗値をかなり小さな値に設定する必要があった。従って、駆動回路全体の損失が増大する他、この発熱の処理のために駆動回路をコンパクトに構成することができないという問題があった。

また、特許文献２の共振型電源回路にあっては、クランプ回路が有するダイオードが導通する方向に発生しようとするリンギングパルスをクランプするものであるが、逆方向に発生するリンギングパルスに対しては作用しない。従って、その逆方向に発生するリンギングパルスに起因して生じる周辺回路の誤動作を防止できるものではなかった。

この発明は、上記背景技術に鑑みて成されたものであって、駆動トランスに発生するリンギングに起因して生じる主発振素子の誤動作を、簡単な回路構成で、かつ、大きな損失を伴うことなく防止することができるスイッチング電源装置を提供することを目的とする。

この発明は、入力電圧をオン・オフして交流電圧を発生させる主発振素子と、前記交流電圧を整流平滑して直流の出力電圧に変換する整流平滑回路と、前記出力電圧に基づいて所定のパルス幅変調された制御パルスを生成する制御パルス生成部と、前記制御パルスと同位相の駆動パルスを出力して前記主発振素子を駆動する駆動回路とを備えたスイッチング電源装置において、前記駆動回路は、前記制御パルスによって駆動され、直流電源をオン・オフして駆動トランスの１次側巻線に交流電圧を発生させる主スイッチ素子と、前記駆動トランスの２次側巻線に接続され、前記主スイッチ素子のオン・オフによって前記駆動トランスの２次側巻線に発生するパルス電圧に基づいて、前記主発振素子を駆動する駆動パルスを出力する主発振素子駆動部と、前記駆動トランスの１次側巻線に並列に接続されたダイオードとスイッチ素子の直列回路を有し、前記主スイッチ素子がオフの期間中に、前記駆動トランスの１次側巻線における正方向の電圧発生を抑制する巻線クランプ部とを備えている。

さらに前記主発振素子駆動部は、前記駆動トランスの２次側巻線における前記主スイッチ素子がオンの期間中に電流が流入する側の一端であって、前記主発振素子のグランド端子が接続されるグランド電位と、前記駆動トランスの２次側巻線の他の一端にアノード側が接続され、前記主スイッチ素子がオンの期間中に導通する第一のダイオードと、前記第一のダイオードと並列接続されたコンデンサと、前記第一のダイオードのカソード側にアノード側が接続され、カソード側が前記主発振素子の駆動端子に接続された第二のダイオードと、エミッタ端子が前記第二のダイオードのカソード端子に接続され、ベース端子が前記第二のダイオードのアノード端子に接続され、コレクタ端子が前記グランド電位に接続されたＰＮＰ型の第一のトランジスタと、エミッタ端子が前記第一のトランジスタのベース端子に接続され、コレクタ端子が前記グランド電位に接続されたＰＮＰ型の第二のトランジスタと、前記第二のトランジスタのベース端子と前記第一のダイオードのアノード側との間に接続された抵抗とを備えたスイッチング電源装置である。

また、同位相でオン・オフする複数の前記主発振素子を備えたスイッチング電源装置であって、前記駆動回路は、前記駆動トランスの２次側巻線と、その２次側巻線に接続された前記主発振素子駆動部とが、前記複数の主発振素子と同数設けられているスイッチング電源装置である。

さらに、前記駆動回路は、前記駆動トランスに設けられた補助巻線を含み、前記主スイッチ素子がオフの期間中に前記補助巻線に発生する負方向の電圧を所定の電圧以下に制限する電圧制限回路を備えるスイッチング電源装置である。

この発明のスイッチング電源装置によれば、主発振素子の駆動回路おいて、主スイッチ素子がオフの期間中に駆動トランスの２次側巻線に発生するリンギングノイズのうち、正方向に発生しようとする電圧成分は、巻線クランプ部の動作によって抑制される。また、リンギングノイズのうち負方向に発生する電圧成分に起因する誤動作は、上記第二のトランジスタの動作によって回避される。従って、このリンギングノイズの影響で主発振素子の誤動作を確実に防止することができる。

また、上記駆動回路において、誤動作防止の動作に伴う電力損失はほとんど発生しない他、上記第二のトランジスタの動作によって主発振素子のターンオフスピードの高速化作用により、主発振素子のクロス損失が低減される効果が期待でき、スイッチング電源装置の高効率化に寄与する。

また、上記駆動回路は、同一の２次側巻線と主発振素子駆動部を複数組構成し、一の主スイッチ素子のオン・オフ動作によって駆動パルスを生成するため、複数の主発振素子のオン・オフ動作のタイミングを厳密に一致させることができ、そのタイミングの不一致による異常動作が生じることがない。

さらに、補助巻線を含む電圧制限回路によって主スイッチ素子に加わる電圧ストレスが緩和され、主スイッチ素子として定格電圧の低い安価な部品を選定することができる。

以下、この発明の一実施形態のスイッチング電源装置１０について、図に基づいて説明する。スイッチング電源装置１０は、２石式フォワード方式であって、入力端１２に接続されたコンデンサＣ１に、ＭＯＳ−ＦＥＴ等の電界効果形トランジスタを用いたハイサイド側の主発振素子Ｑ１、出力トランスＴ１の１次側巻線Ｔ１p、電界効果形トランジスタを用いたローサイド側の主発振素子Ｑ２の直列回路が並列に接続されている。出力トランスＴ１の２次側巻線Ｔ１ｓには、ダイオードＤ１，Ｄ２、インダクタＬ１、コンデンサＣ２で構成された整流平滑回路が接続されている。また、コンデンサＣ２の両端に発生する出力電圧Ｖoに基づいて所定のパルス幅変調された制御パルスＶａを出力する制御パルス生成部１６と、制御パルスＶａに基づく駆動バルスを発振素子Ｑ１，Ｑ２のゲート端子に出力し、発振素子Ｑ１，Ｑ２をオン・オフさせる駆動回路１８とを備えている。そしてスイッチング電源装置１０は、入力端１２の外部に入力電源Ｅ１が接続され、出力端１４の外部に接続された負荷ＬＤに電力を供給する。

駆動回路１８は、図２に示すように、駆動トランスＴ２の１次側に、直流電源Ｅ２に接続された駆動トランスＴ２の１次側巻線Ｔ２ｐと主スイッチ素子Ｑ３との直列回路と、抵抗Ｒ１１，Ｒ１２で構成された主スイッチ素子駆動部２０と、ダイオードＤ２１とトランジスタＴＲ２１の直列回路を含み、１次側巻線Ｔ２ｐに並列に接続された巻線クランプ部２４とを備えている。

また、駆動トランスＴ２には補助巻線Ｔ２ｒが設けられ、ダイオードＤ１１と直列接続された電圧制限部２４を備えている。

また、駆動トランスＴ２の２次側には、２次側巻線Ｔ２ｓ１，Ｔ２ｓ２に各々主発振素子駆動部２６ａ，２６ｂが接続され、その出力は主発振素子Ｑ１，Ｑ２のゲート・ソース端子間に各々接続されている。なお、２次側巻線Ｔ２ｓ１，Ｔ２ｓ２は巻数が等しく、主発振素子駆動部２６ａ，２６ｂは同一のものである。

次に、駆動回路１８の各機能ブロック内部の構成について個別に説明する。主スイッチ素子Ｑ３は電界効果形トランジスタである。そして、主スイッチ素子駆動部２０は、制御パルス生成部１６の出力と主スイッチ素子Ｑ３のゲート端子との間に接続され、ゲート端子の充放電電流を制限する抵抗Ｒ１１と、ゲート端子をソース端子にプルダウンする抵抗Ｒ１２とで構成されている。従って、主スイッチ素子駆動部２０に制御パルスＶａが入力されると、制御パルスＶａがハイレベルの期間は主スイッチ素子Ｑ３がオンし、１次側巻線Ｔ２ｐに正方向に直流電圧Ｖｃｃが印加される。一方、制御パルスＶａがローレベルの期間は主スイッチＱ３がオフして直流電源Ｅ２が切り離される。なお、必要に応じて、抵抗Ｒ１１は短絡除去、Ｒ１２は開放除去してもよく、本発明に係る作用効果に影響するものではない。

巻線クランプ部２４は、ＰＮＰ型のトランジスタＴＲ２１とダイオードＤ２１の直列回路を備え、トランジスタＴＲ２１のコレクタ端子とダイオードＤ２１のアノード端子が接続されている。そして、この直列回路は、トランジスタＴＲ２１のエミッタ端子が、直流電源Ｅ２のプラス側と１次側巻線Ｔ２ｐとの接続点に接続され、ダイオードＤ２１のカソード端子側が、１次側巻線Ｔ２ｐの他の一端に接続されている。また、トランジスタＴＲ２１のエミッタ端子とベース端子との間に抵抗Ｒ２２が、制御パルス生成部１６の出力とベース端子との間に抵抗Ｒ２１が各々設けられ、制御パルスＶａがローレベルの期間にＴＲ２１がオンし、ハイレベルの期間はオフするように設定されている。従って、制御パルスＶａがローレベルの期間はトランジスタＴＲ２１がオンしているので、１次側巻線Ｔ２ｐに正方向に電圧が発生しようするとダイオードＤ２１が導通し、正方向の電圧の発生を抑制する。ただし、１次側巻線Ｔ２ｐに負方向の電圧が発生した場合には、ダイオードＤ２１は導通しないため、その負方向の電圧の発生を抑制することはできない。

電圧制限部２２は、一端が直流電源Ｅ２のプラス側に接続された補助巻線Ｔ２ｒと、補助巻線Ｔ２ｒの他の一端にアノード端子が接続され、カソード端子が直流電源Ｅ２のグランドに接続されたダイオードＤ１１を備えている。上述したように、主スイッチ素子Ｑ３がオフの期間中は、補助巻線Ｔ２ｒに、励磁エネルギーを放出するための負の電圧が発生する。そして、その発生電圧が直流電源Ｅ２の直流電圧Ｖｃｃを超えようとすると、ダイオードＤ１１が導通し、電圧の上昇が制限される。結果、前記１次側巻線に発生する負の電圧は、直流電圧Ｖｃｃと各巻線の巻数比とで定まる所定の電圧以下に制限され、主スイッチ素子Ｑ３等に加わる電圧ストレスを軽減する動作を行う。

主発振素子駆動部２６ａは、コンデンサ５１とダイオードＤ５１との並列回路、抵抗Ｒ５１、ダイオードＤ５２、抵抗Ｒ５２が順番に接続された直列回路が設けられ、２次側巻線Ｔ２ｓ１の一端は、その直列回路を介して主発振素子Ｑ１のゲート端子に接続される。また、主発振素子Ｑ１のゲート端子には抵抗Ｒ５３が接続され、ゲート端子をソース端子にプルダウンしている。なお、上記ダイオードＤ５１，Ｄ５２は、主スイッチ素子Ｑ３がオンの期間中に２次側巻線Ｔ２ｓ１に発生する正方向の電圧によって導通し、発振素子Ｑ１のゲート電圧Ｖｇ１をハイレベルにする向きに接続されている。

また、ＰＮＰ型トランジスタである第一のトランジスタＴＲ５１が設けられ、そのベース端子はダイオードＤ５２のアノード端子に、エミッタ端子はダイオードＤ５２のカソード端子に、コレクタ端子は主発振素子Ｑ１のソース端子に各々接続されている。さらに、ＰＮＰ型トランジスタである第二のトランジスタＴＲ５２が設けられ、そのベース端子は抵抗Ｒ５４を介してダイオードＤ５１のアノード端子に、エミッタ端子はトランジスタＴＲ５１のベース端子に、コレクタ端子は主発振素子Ｑ１のソース端子に各々接続され、さらに、トランジスタＴＲ５２のコレクタ端子からベース端子の方向にダイオードＤ５３が接続されている。トランジスタＴＲ５２は、主スイッチ素子Ｑ３がオフの期間中に２次側巻線Ｔ２ｓ１に発生する負方向の電圧によってオンし、トランジスタＴＲ５１のベース端子をローレベルに低下させる。それによって、トランジスタＴＲ５１がオンし、発振素子Ｑ１のゲート電圧Ｖｇ１をローレベルに低下させる動作を行う。なお、必要に応じて、抵抗Ｒ５１，Ｒ５２は短絡除去、Ｒ５３は開放除去してもよく、本発明に係る作用効果に影響するものではない。また、ダイオードＤ５３は、主スイッチ素子Ｑ３がオフの期間中に導通して、トランジスタＴＲ５２のコレクタ・ベース間に加わる電気ストレスを軽減するに発生するものであるが、必要に応じて削除してもよく、本発明に係る作用効果に影響するものではない。

次に、スイッチング電源装置１０の動作について説明する。制御パルス生成部１６は、出力電圧Ｖｏに基づいてパルス幅変調され、所定の時比率に生成された制御パルスＶａを出力し、出力電圧Ｖｏを所定の直流電圧に安定化する。

制御パルスＶａがハイレベルの期間ｔ１は、主スイッチ素子Ｑ３がオンし、１次側巻線Ｔ２ｐに直流電圧Ｖｃｃが正方向に印加される。一方、巻線クランプ部２４のＴＲ２１はオフしている。この状態では、図３に示すように、２次側巻線Ｔ２ｓ１の電圧Ｖｓ１は、直流電圧Ｖｃｃに比例した正方向の一定電圧となる。そして、この一定電圧は、ダイオードＤ５１、コンデンサＣ５１、抵抗Ｒ５１、ダイオードＤ５２および抵抗Ｒ５２を介して主発振素子Ｑ１のゲート端子に印加され、主発振素子Ｑ１はオンする。なお、電圧Ｖｓ１は正方向の電圧であるため、ＴＲ５１，ＴＲ５２はオフしており、上記の動作に関与しない。

次に、制御パルスＶａがローレベルに反転する期間ｔ２に入ると、主スイッチ素子Ｑ３がオフし、１次側巻線Ｔ２ｐから直流電源Ｅ２が切り離される。一方、巻線クランプ部２４のトランジスタＴＲ２１はオンの状態となる。この状態で、駆動トランスＴ２は蓄積された励磁エネルギー放出するため、２次側巻線Ｔ２ｓ１の電圧Ｖｓ１は負方向に上昇する。

期間ｔ２１においては、電圧制限部２２のダイオードＤ１１が導通して補助巻線Ｔ２ｒに発生する負方向の電圧を、直流電圧Ｖｃｃを超えないように制限し、２次側巻線Ｔ２ｓ１の電圧Ｖｓ１は、直流電圧Ｖｃｃに比例した負方向の一定電圧に制限されて推移する。また電圧Ｖｓ１は負方向の電圧であるため、ＴＲ５１，ＴＲ５２がオンしてゲート電圧Ｖｇ１をローレベルに低下し、主発振素子Ｑ１はオフする。

期間ｔ２２は、駆動トランスＴ２のインダクタンスと各巻線に形成される寄生容量等との間で生じる共振現象によって上記励磁エネルギーが移動し、負方向の電圧が低下する。従って、電圧制限部２２のダイオードＤ１１が非導通の状態となっている。

期間ｔ２３に入ると、負方向の電圧が正方向に転じようとする。しかし、巻線クランプ部２４のトランジスタＴＲ２１のオンの状態となっているため、ダイオードＤ２１が導通し、１次側巻線Ｔ２ｐに正方向に電圧が発生するのを抑制する。従って、２次側巻線Ｔ２ｓ１の電圧Ｖｓ１は、ほぼゼロボルトで推移し、ＴＲ５１，ＴＲ５２はオン状態を維持し、主発振素子Ｑ１のオフが継続される。

このように、スイッチング電源装置１０においては、制御パルスＶａが規定するハイレベル／ローレベルのタイミングは、駆動回路１８を介して主スイッチ素子Ｑ３のゲート端子に正確に伝達され、主スイッチ素子Ｑ１をオン・オフさせることができる。

次に、本実施形態に係る駆動回路１８の動作と、一般的な駆動回路の動作とを比較する。図４に示す駆動回路３０は、従来技術を用いて構成されたものである。駆動回路３０は、巻線クランプ部２４を備えていない点と、主発振素子駆動部３２ａ，３２ｂにおいてはトランジスタＴＲ５２及び抵抗Ｒ５４が削除されている点で、駆動回路１８と構成が異なる。その他の構成は同様であるので、駆動回路１８と同一符号を付して説明を省略する。

駆動回路３０の動作波形を図５に示す。駆動回路１８と異なり、期間ｔ２２，ｔ２３において、２次側巻線の電圧Ｖｓ１に励磁エネルギーの共振現象によるリンギングノイズが現れ、特に、期間ｔ２３において、正方向に電圧が発生している。その影響で、発振素子Ｑ１のゲート電圧Ｖｇ１が同様に正方向に上昇している。すなわち、期間ｔ２の間は主発振素子Ｑ１のオフ状態を維持したいところ、ゲート電圧Ｖｇ１の上昇によって主発振素子Ｑ１が誤ってオンしてしまうという問題が生じている。

図６に示す駆動回路４０は、駆動回路３０に巻線クランプ部２４を付加したもので、他の構成は駆動回路３０と同様であり、同一の符号を付して説明を省略する。

駆動回路４０の動作波形を図７に示す。駆動回路４０では、巻線クランプ部２４の作用によって、励磁エネルギーの共振現象によるリンギングノイズがクランプされ、期間ｔ２３に２次側巻線の電圧Ｖｓ１に発生していた正方向の電圧の上昇がなくなった。しかしながら、主発振素子Ｑ１のゲート電圧Ｖｇ１は、期間ｔ２２に正方向に上昇し、期間ｔ２３でその正方向の電圧に保持されている。すなわち、駆動回路３０に比べ、期間ｔ２におけるゲート電圧Ｖｇ１の上昇はやや抑制されたものの、十分とはいえず、主発振素子Ｑ１が誤ってオンしてしまうという問題は解決されない。

期間ｔ２２におけるゲート電圧Ｖｇ１の上昇は、負方向に発生していた電圧Ｖｓ１が低下すると同時に、２次側巻線Ｔ２ｓ１からＤ５３を通してコンデンサＣ５１を充電する電流が流れることによって発生する。そして、期間ｔ２３に入ると巻線クランプ部２４の作用によって充電電流は停止するが、抵抗Ｒ５５は比較的大きな抵抗値であるため、充電された電荷は、ほとんど放電されず、ゲート電圧Ｖｇ１は、一定の電圧に保持されているのである。

それに対して、本発明の一実施形態の駆動回路２６ａにおいては、トランジスタＴＲ５２と抵抗Ｒ５４を付加されているので、期間ｔ２の期間中はＣ５１の両端が低インピーダンスに短絡され、コンデンサＣ５１に充電電流が流れることはない。従って、図３に基づいて説明したとおり、主発振素子Ｑ１が誤ってオンしてしまうという問題は発生しない。

また、トランジスタＴＲ５２と抵抗Ｒ５４を付加することによって、トランジスタＴＲ５１のターンオン動作に対するバッファ作用によって、トランジスタＴＲ５１のターンオンのスピードを速くすることができる。従って、期間ｔ１から期間ｔ２に切り替わる際のゲート電圧Ｖｇ１の低下時間Δｔが短くなるので、主発振素子Ｑ１のスイッチング動作におけるクロス損失を低減する効果も生じる。

以上説明したように、スイッチング電源装置１０においては、制御パルスＶａが規定するハイレベル／ローレベルのタイミングは、駆動回路１８を介して主スイッチ素子Ｑ１のゲート端子に正確に伝達され、主スイッチ素子Ｑ１を常に意図通りにオン・オフさせることができる。

また、主発振素子Ｑ２は、２次側巻線Ｔ２ｓ１と同一巻数の２次側巻線Ｔ２ｓ２、及び主発振素子駆動部２６ａと同一構成の主発振素子駆動部２６ｂによって駆動される。従って、一の主スイッチ素子Ｑ３のオン・オフによって主発振素子Ｑ１，Ｑ２が駆動されるため、主発振素子Ｑ１，Ｑ２のオン・オフ動作のタイミングを厳密に一致させることができ、そのタイミングの不一致による異常動作が生じることはない。

なお、本発明は上記実施形態に限定されるものではない。例えば、スイッチング方式は、一以上の主発振素子を備えたもの、または、二以上の主発振素子が全て同位相でオン・オフ動作する方式によるものであれば、一石式の降圧チョッパ方式、昇圧チョッパ方式、シングルフォワード方式、フライバック方式や、２石シングルフォワード方式や、４石式のフルブリッジ方式等、特に限定されない。また、フルブリッジ方式にあっては、同位相でオン・オフ動作する一対の主発振素子を２組備えているので、例えば各一対の主発振素子を、２組の駆動回路１８によって各々駆動する構成としてもよい。

また、主発振素子がハイサイド側に設けられた構成のスイッチング電源装置に限定するものではなく、ローサイド側に主発振素子が設けられた構成であってもよい。主発振素子がローサイド側に設けられた場合であっても、主発振素子の駆動電流が流れるパワー・グランドと、各種制御回路のシグナル・グランドを分離することによって、各種制御回路のノイズ安定性を高めることができる等の優れた効果が得られることは、ハイサイド側に接続された場合と同様である。

この発明のスイッチング電源装置の一実施形態を示す概略回路図である。この実施形態の駆動回路の構成を示す回路図である。この実施形態の駆動回路の動作を示すタイムチャートである。一般的な駆動回路の一例を示す回路図である。図４に示す駆動回路の動作を示すタイムチャートである。一般的な駆動回路に電圧制限部を付加した回路図である。図６に示す駆動回路の動作を示すタイムチャートである。

符号の説明

１０スイッチング電源装置
１６制御パルス生成部
１８，３０，４０駆動回路
２２電圧制限部
２４巻線クランプ部
２６ａ，２６ｂ，３２ａ，３２ｂ主発振素子駆動部
Ｑ１，Ｑ２主発振素子
Ｑ３主スイッチ素子
Ｔ１出力トランス
Ｔ２駆動トランス
Ｔ２ｐ１次側巻線
Ｔ２ｓ１，Ｔ２ｓ２２次側巻線
Ｔ２ｒ補助巻線

Claims

入力電圧をオン・オフして交流電圧を発生させる主発振素子と、
前記交流電圧を整流平滑して直流の出力電圧に変換する整流平滑回路と、
前記出力電圧に基づいて所定のパルス幅変調された制御パルスを生成する制御パルス生成部と、
前記制御パルスと同位相の駆動パルスを出力して前記主発振素子を駆動する駆動回路とを備えたスイッチング電源装置において、
前記駆動回路は、
前記制御パルスによって駆動され、直流電源をオン・オフして駆動トランスの１次側巻線に交流電圧を発生させる主スイッチ素子と、
前記駆動トランスの２次側巻線に接続され、前記主スイッチ素子のオン・オフによって前記駆動トランスの２次側巻線に発生するパルス電圧に基づいて、前記主発振素子を駆動する駆動パルスを出力する主発振素子駆動部と、
前記駆動トランスの１次側巻線に並列に接続されたダイオードとスイッチ素子の直列回路を有し、前記主スイッチ素子がオフの期間中に、前記駆動トランスの１次側巻線における正方向の電圧発生を抑制する巻線クランプ部とを備え、
前記主発振素子駆動部は、
前記駆動トランスの２次側巻線における前記主スイッチ素子がオンの期間中に、電流が流入する側の一端であって、前記主発振素子のグランド端子が接続されるグランド電位と、
前記駆動トランスの２次側巻線の他の一端にアノード側が接続され、前記主スイッチ素子がオンの期間中に導通する第一のダイオードと、
前記第一のダイオードと並列接続されたコンデンサと、
前記第一のダイオードのカソード側にアノード側が接続され、カソード側が前記主発振素子の駆動端子に接続された第二のダイオードと、
エミッタ端子が前記第二のダイオードのカソード端子に接続され、ベース端子が前記第二のダイオードのアノード端子に接続され、コレクタ端子が前記グランド電位に接続されたＰＮＰ型の第一のトランジスタと、
エミッタ端子が前記第一のトランジスタのベース端子に接続され、コレクタ端子が前記グランド電位に接続されたＰＮＰ型の第二のトランジスタと、
前記第二のトランジスタのベース端子と前記第一のダイオードのアノード側との間に接続された抵抗とを備えることを特徴とするスイッチング電源装置。
同位相でオン・オフする複数の前記主発振素子を備え、
前記駆動回路は、前記駆動トランスの２次側巻線と、その２次側巻線に接続された前記主発振素子駆動部とが、前記複数の主発振素子と同数設けられていることを特徴とする請求項1記載のスイッチング電源装置。
前記駆動回路は、前記駆動トランスに設けられた補助巻線を含み、前記主スイッチ素子がオフの期間中に前記補助巻線に発生する負方向の電圧を所定の電圧以下に制限する電圧制限回路を備えることを特徴とする請求項１または２記載のスイッチング電源装置。