JPS63285023A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPS63285023A JPS63285023A JP62120792A JP12079287A JPS63285023A JP S63285023 A JPS63285023 A JP S63285023A JP 62120792 A JP62120792 A JP 62120792A JP 12079287 A JP12079287 A JP 12079287A JP S63285023 A JPS63285023 A JP S63285023A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- base
- darlington
- reverse bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 230000007257 malfunction Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003534 oscillatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタ駆動回路、特に、チョッパー、
インバータ等において、高周波で大電力を開閉制御する
トランジスタ駆動回路に関するものである。
インバータ等において、高周波で大電力を開閉制御する
トランジスタ駆動回路に関するものである。
第５図は例えば特開昭６１−１６４３２６号公報に示さ
れた従来のトランジスタ駆動回路を示す回路図であり、
図において、Ｑユは（主）トランジスタ（バイポーラト
ランジスタ）、Ｑ２は電界効果型トランジスタ（以下Ｍ
Ｏ８ＦＥＴという）で１両トランジスタＱ、、Ｑ、はダ
ーリントン接続されている。
れた従来のトランジスタ駆動回路を示す回路図であり、
図において、Ｑユは（主）トランジスタ（バイポーラト
ランジスタ）、Ｑ２は電界効果型トランジスタ（以下Ｍ
Ｏ８ＦＥＴという）で１両トランジスタＱ、、Ｑ、はダ
ーリントン接続されている。
Ｅρはダーリントントランジスタ（Ｑ、Ｑ、）の順バイ
アス用電源、Ｓ□は順バイアス用スイッチ、Ｒ２は制限
抵抗である。
アス用電源、Ｓ□は順バイアス用スイッチ、Ｒ２は制限
抵抗である。
ＥＮはダーリントントランジスタ（Ｑ、Ｑ、）の逆バイ
アス用電源、Ｓ２は逆バイアス用スイッチ。
アス用電源、Ｓ２は逆バイアス用スイッチ。
Ｒ１は逆バイアス回路用の抵抗、Ｄ□は逆バイアス回路
用の第１のダイオードで、この第１のダイオードＤ１は
ダーリントントランジスタ（Ｑ、Ｑ、）がターンオフす
る際にバイポーラトランジスタロ工に蓄積された小数キ
ャリアの引き出し径路となる。
用の第１のダイオードで、この第１のダイオードＤ１は
ダーリントントランジスタ（Ｑ、Ｑ、）がターンオフす
る際にバイポーラトランジスタロ工に蓄積された小数キ
ャリアの引き出し径路となる。
第６図は第５図に示すトランジスタ駆動回路における各
部の出力波形を示す図であり、このトランジスタ駆動回
路の動作について第６図を参照しながら説明する。
部の出力波形を示す図であり、このトランジスタ駆動回
路の動作について第６図を参照しながら説明する。
まず、時間ｔ０でスイッチＳ１をＯＮさせるとダーリン
トントランジスタ（Ｑ、Ｑ２）のＧ−Ｅ端子間すなわち
Ｖ Ｃ−Ｅに順方向電圧を加えると、ＭＯＳ Ｆ Ｅ
Ｔ Ｑｚは、第６図に示すようなゲート電流ＩＧが流れ
てターンオンする。
トントランジスタ（Ｑ、Ｑ２）のＧ−Ｅ端子間すなわち
Ｖ Ｃ−Ｅに順方向電圧を加えると、ＭＯＳ Ｆ Ｅ
Ｔ Ｑｚは、第６図に示すようなゲート電流ＩＧが流れ
てターンオンする。
ＭＯ５ＦＥＴＱ、がターンオフすると該ＭＯ８ＦＥＴＱ
、にドレイン電流１．が流れる。このドレイン電流工。
、にドレイン電流１．が流れる。このドレイン電流工。
はバイポーラトランジスタＱ１のベース電流１．どなる
ので、バイポーラトランジスタＱ１がターンオンする。
ので、バイポーラトランジスタＱ１がターンオンする。
ところで、ダーリントン接続された前段のＭＯ５ＦＥＴ
Ｑ、は、一般に知られているように電圧制御素子である
ので、等価入力容量Ｃｉとゲートに付加される外付は抵
抗と内部ゲート抵抗の充放電により駆動することができ
る。従って、一度等価入力容量Ｃｉが充電されると、ゲ
ート電圧を保持するだけで、ダーリントントランジスタ
（Ｑ。
Ｑ、は、一般に知られているように電圧制御素子である
ので、等価入力容量Ｃｉとゲートに付加される外付は抵
抗と内部ゲート抵抗の充放電により駆動することができ
る。従って、一度等価入力容量Ｃｉが充電されると、ゲ
ート電圧を保持するだけで、ダーリントントランジスタ
（Ｑ。
Ｑ、）をオンし続けることが出来る。
次に時間ｔ２でスイッチＳ２をオンさせると、ダーリン
トントランジスタ（Ｑ、ＱりのＶＣ−Ｈには直流電源Ｅ
、の電圧値Ｅ、の逆電圧が印加される。
トントランジスタ（Ｑ、ＱりのＶＣ−Ｈには直流電源Ｅ
、の電圧値Ｅ、の逆電圧が印加される。
すると、ＭＯ８ＦＥＴＱ、のゲート・ソース間にはほぼ
第１のダイオードＤ１のスレッショルド電圧ｖｔｈ、バ
イポーラトランジスタＱ１には（Ｅｏ−ｖｔｈ）の逆電
圧が印加される。
第１のダイオードＤ１のスレッショルド電圧ｖｔｈ、バ
イポーラトランジスタＱ１には（Ｅｏ−ｖｔｈ）の逆電
圧が印加される。
この時、前段のＭＯ８ＦＥＴＱ、はゲート・ソースの入
力容量Ｃｉに蓄積されている容量が後段のバイポーラト
ランジスタＱ、の少数キャリアに比べて非常に少さいの
で、逆電圧がかかるとすぐ放電してターンオフする。そ
の後、バイポーラトランジスタロ工に蓄積されてい゛る
少数キャリアが、第１のダイオードＤ１を通して引き出
されてバイポーラトランジスタＱ、もターンオフする。
力容量Ｃｉに蓄積されている容量が後段のバイポーラト
ランジスタＱ、の少数キャリアに比べて非常に少さいの
で、逆電圧がかかるとすぐ放電してターンオフする。そ
の後、バイポーラトランジスタロ工に蓄積されてい゛る
少数キャリアが、第１のダイオードＤ１を通して引き出
されてバイポーラトランジスタＱ、もターンオフする。
バイポーラトランジスタＱ１に蓄積されている少数キャ
リアを引き出すスピードは逆方向電圧が高いほど早いの
で、直流電源ＥＮの電圧値Ｅ、をバイポーラトランジス
タロ工のベース・エミッタがアバランシェ降伏を起さな
い最大電圧に設定すれば、非常に早いターンオフが実現
できる。この時の逆バイアス電圧は出来ればダイオード
１個のスレッショルド電圧以上あるのが望ましい。
リアを引き出すスピードは逆方向電圧が高いほど早いの
で、直流電源ＥＮの電圧値Ｅ、をバイポーラトランジス
タロ工のベース・エミッタがアバランシェ降伏を起さな
い最大電圧に設定すれば、非常に早いターンオフが実現
できる。この時の逆バイアス電圧は出来ればダイオード
１個のスレッショルド電圧以上あるのが望ましい。
従来のトランジスタ駆動回路は以上のように構成されて
いるので、駆動回路のオフ動作時（スイッチＳ２がオン
時）、ダーリントントランジスタ（Ｑ、Ｑ、）がターン
オフの過程でゲート逆バイアス電流が急激に減少する時
に、配線に存在するインダクタンス分によって振動波形
となりゲート電圧が正となり誤動作を起す危険性があり
、またＭＯ８ＦＥＴＱ、のゲートだけで逆バイアス動作
を行っているので、ターンオフ動作時間が満足いく状態
とならないという問題点があった。
いるので、駆動回路のオフ動作時（スイッチＳ２がオン
時）、ダーリントントランジスタ（Ｑ、Ｑ、）がターン
オフの過程でゲート逆バイアス電流が急激に減少する時
に、配線に存在するインダクタンス分によって振動波形
となりゲート電圧が正となり誤動作を起す危険性があり
、またＭＯ８ＦＥＴＱ、のゲートだけで逆バイアス動作
を行っているので、ターンオフ動作時間が満足いく状態
とならないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ターンオフ時の誤動作を防ぐと共に、ターン
オフ動作時間をより早くしたトランジスタ駆動回路を得
ることを目的とする。
たもので、ターンオフ時の誤動作を防ぐと共に、ターン
オフ動作時間をより早くしたトランジスタ駆動回路を得
ることを目的とする。
この発明に係るトランジスタ駆動回路はダーリントン接
続された電界効果型トランジスタのゲート電極とバイポ
ーラトランジスタのベース電極とを３端子可制御電気弁
の一端にダイオードを介して接続し、この３端子可制御
電気弁の他端とバイポーラトランジスタのエミッタとの
間に逆バイアス用電源を接続して逆バイアスを印加し、
ダーリントントランジスタのターンオフ動作時間を早く
したものである。
続された電界効果型トランジスタのゲート電極とバイポ
ーラトランジスタのベース電極とを３端子可制御電気弁
の一端にダイオードを介して接続し、この３端子可制御
電気弁の他端とバイポーラトランジスタのエミッタとの
間に逆バイアス用電源を接続して逆バイアスを印加し、
ダーリントントランジスタのターンオフ動作時間を早く
したものである。
この発明におけるトランジスタ駆動回路はダーリントン
接続されたトランジスタのターンオフ時、逆バイアスが
電界効果型トランジスタのゲートと。
接続されたトランジスタのターンオフ時、逆バイアスが
電界効果型トランジスタのゲートと。
トランジスタのベースとより同時蓄積キャリアを引きぬ
くことにより、ターンオフ動作を早くする。
くことにより、ターンオフ動作を早くする。
以下、この発明の一実施例を図について説明する。第１
図はトランジスタ駆動回路を示す回路図であり、第１図
において、第５図と同一構成部分には同一符号を付して
その説明を省略する。第１図において、Ｄ、、 Ｄ、は
逆バイアス回路用の第２および第３のダイオードで、こ
のうちの第２のダイオードＤ２はダーリントントランジ
スタロ工。
図はトランジスタ駆動回路を示す回路図であり、第１図
において、第５図と同一構成部分には同一符号を付して
その説明を省略する。第１図において、Ｄ、、 Ｄ、は
逆バイアス回路用の第２および第３のダイオードで、こ
のうちの第２のダイオードＤ２はダーリントントランジ
スタロ工。
Ｑ２のターンオフ時に配線上のインダクタンス分により
逆バイアス電流ＩＥが振動波形となり、ダーリントント
ランジスタ（Ｑ、Ｑ、）のゲート・エミッタ間電圧（Ｖ
Ｇ−Ｅ）が正の方向になって誤点弧するのを防止するた
めに設けられている。Ｒ１は逆バイアス回路用の抵抗で
ある。
逆バイアス電流ＩＥが振動波形となり、ダーリントント
ランジスタ（Ｑ、Ｑ、）のゲート・エミッタ間電圧（Ｖ
Ｇ−Ｅ）が正の方向になって誤点弧するのを防止するた
めに設けられている。Ｒ１は逆バイアス回路用の抵抗で
ある。
スイッチＳ２と直流電源ＥＮとの直列回路はダーリトン
接続されたバイポーラトランジスタＱｊのエミッタとＭ
Ｏ８ＦＥＴＱ、のゲートおよびバイポーラトランジスタ
Ｑ、のベースに各々接続された第２および第３のダイオ
ードＤ、、 Ｄ、のカソードとの間に接続されて該逆バ
イアスＩＥ及び逆バイアス電圧を供給する。
接続されたバイポーラトランジスタＱｊのエミッタとＭ
Ｏ８ＦＥＴＱ、のゲートおよびバイポーラトランジスタ
Ｑ、のベースに各々接続された第２および第３のダイオ
ードＤ、、 Ｄ、のカソードとの間に接続されて該逆バ
イアスＩＥ及び逆バイアス電圧を供給する。
第２図は第１図に示す各部の動作波形を示す図であり、
このトランジスタ駆動回路の動作について第２図を参照
しながら説明する。ダーリントントランジスタロ工、Ｑ
２のターンオン時の動作説明については従来と同じであ
るため省略し、ターンオフ時について述べる。ターンオ
フ時において時間ｔ２でスイッチＳ２をオンさせると、
直流電源Ｅ、は一方がバイポーラトランジスタＱ、のベ
ースを通じ、もう一方がＭＯ８ＦＥＴＱ、のゲートを通
じて逆バイアスが印加される。
このトランジスタ駆動回路の動作について第２図を参照
しながら説明する。ダーリントントランジスタロ工、Ｑ
２のターンオン時の動作説明については従来と同じであ
るため省略し、ターンオフ時について述べる。ターンオ
フ時において時間ｔ２でスイッチＳ２をオンさせると、
直流電源Ｅ、は一方がバイポーラトランジスタＱ、のベ
ースを通じ、もう一方がＭＯ８ＦＥＴＱ、のゲートを通
じて逆バイアスが印加される。
この時、後段のトランジスタロ工のベース電流Ｉａ（す
なわちＭＯ８ＦＥＴＱｚのドレイン電流）はエミッタよ
りバイポーラトランジスタＱ、のベースおよび第３のダ
イオードＤ３を通じて減少すると共に、前段のＭＯ５Ｆ
ＥＴＱａのゲート−ソース間に蓄積した電荷を第２のダ
イオードＤ２を通じて放電してターンオフする。そして
、ＭＯ８Ｆ Ｅ Ｔ Ｑ ｚがターンオフ後は第１のダ
イオードＤ８を通じて第２のダイオードＤ２の径路でも
バイポーラトランジスタＱ１のベース・エミッタ間の蓄
積した電荷の放電径路を形成するが、バイポーラトラン
ジスタＱ１のベースとスイッチ８２間に接続された第３
のダイオードＤ３の径路によって電荷が放電されること
によりダーリントン接続されたバイポーラトランジスタ
ロ工はターンオフする。
なわちＭＯ８ＦＥＴＱｚのドレイン電流）はエミッタよ
りバイポーラトランジスタＱ、のベースおよび第３のダ
イオードＤ３を通じて減少すると共に、前段のＭＯ５Ｆ
ＥＴＱａのゲート−ソース間に蓄積した電荷を第２のダ
イオードＤ２を通じて放電してターンオフする。そして
、ＭＯ８Ｆ Ｅ Ｔ Ｑ ｚがターンオフ後は第１のダ
イオードＤ８を通じて第２のダイオードＤ２の径路でも
バイポーラトランジスタＱ１のベース・エミッタ間の蓄
積した電荷の放電径路を形成するが、バイポーラトラン
ジスタＱ１のベースとスイッチ８２間に接続された第３
のダイオードＤ３の径路によって電荷が放電されること
によりダーリントン接続されたバイポーラトランジスタ
ロ工はターンオフする。
ここで第２のダイオードＤ２は従来のターンオフ時の波
形のとおり、逆バイアス電流ＩＥが急激に減少する時配
線上のインダクタンス分により振動波形となりゲート・
エミッタ間電圧が正の方向になって誤点弧するのを防止
するために挿入されているから、ダーリントントランジ
スタ（Ｑ、Ｑ、）は誤動作しないこととなる。
形のとおり、逆バイアス電流ＩＥが急激に減少する時配
線上のインダクタンス分により振動波形となりゲート・
エミッタ間電圧が正の方向になって誤点弧するのを防止
するために挿入されているから、ダーリントントランジ
スタ（Ｑ、Ｑ、）は誤動作しないこととなる。
第３図は配線上のインダクタンス分により逆バイアス電
流ＩＥが振動波形となるのを防止するための第２のダイ
オードＤ２のみを追加した回路図で、第４図にその動作
波形を示す。ところで、第３図に示すトランジスタ駆動
回路によって振動波形は防止されるが、第２のダイオー
ドＤ２の順方向ドロップＶＦ分だけ電源電圧が低下した
のと同等となり、同じ動作時間でターンオフさせるため
には直流電源Ｅ、を増加させる必要が生じる。そこでこ
の欠点を防止するために第３のダイオードＤ、を追加し
、バイポーラトランジスタＱユのベースより電荷を引き
ぬくことにより直流電源ＥＮは従来と同じ電圧で動作時
間はより早くなっている。
流ＩＥが振動波形となるのを防止するための第２のダイ
オードＤ２のみを追加した回路図で、第４図にその動作
波形を示す。ところで、第３図に示すトランジスタ駆動
回路によって振動波形は防止されるが、第２のダイオー
ドＤ２の順方向ドロップＶＦ分だけ電源電圧が低下した
のと同等となり、同じ動作時間でターンオフさせるため
には直流電源Ｅ、を増加させる必要が生じる。そこでこ
の欠点を防止するために第３のダイオードＤ、を追加し
、バイポーラトランジスタＱユのベースより電荷を引き
ぬくことにより直流電源ＥＮは従来と同じ電圧で動作時
間はより早くなっている。
また、一般的には第１のダイオード口工、バイポーラト
ランジスタＱ□、ＭＯ５ＦＥＴＱ、、抵抗Ｒ８を同一パ
ッケージに封入したものは第１のダイオードＤ８の順方
向ドロップ電圧が大きくターンオフ動作時間が遅くなる
方向であった。しかし、第１図に示すトランジスタ駆動
回路の第３のダイオードＤ、に順方向ドロップの少ない
もの（例えばショットキーバリアダイオード、５ＢＤ）
を接続しておけばターンオフ動作時間はより早くなる。
ランジスタＱ□、ＭＯ５ＦＥＴＱ、、抵抗Ｒ８を同一パ
ッケージに封入したものは第１のダイオードＤ８の順方
向ドロップ電圧が大きくターンオフ動作時間が遅くなる
方向であった。しかし、第１図に示すトランジスタ駆動
回路の第３のダイオードＤ、に順方向ドロップの少ない
もの（例えばショットキーバリアダイオード、５ＢＤ）
を接続しておけばターンオフ動作時間はより早くなる。
これらの動作波形を図２に示す。また従来のトランジス
タ駆動回路と本発明のトランジスタ駆動回路とで動作時
間を比較した実測の一例は直流電源ＥＮが一６ｖではス
トレージタイムが従来のトランジスタ駆動回路では２．
７μＳ、本発明のトランジスタ駆動回路では２．１μｓ
、直流電源ＥＮが−ＩＯＶでは従来のトランジスタ駆動
回路では２．１５μｓ、本発明のトランジスタ駆動回路
では１．７μｓであった。
タ駆動回路と本発明のトランジスタ駆動回路とで動作時
間を比較した実測の一例は直流電源ＥＮが一６ｖではス
トレージタイムが従来のトランジスタ駆動回路では２．
７μＳ、本発明のトランジスタ駆動回路では２．１μｓ
、直流電源ＥＮが−ＩＯＶでは従来のトランジスタ駆動
回路では２．１５μｓ、本発明のトランジスタ駆動回路
では１．７μｓであった。
なお、上記実施例では単にスイッチどして説明したが、
このスイッチには例えば電界効果型トランジスタ、バイ
ポーラトランジスタなどの３端子可制御電気弁を用いた
ものである。
このスイッチには例えば電界効果型トランジスタ、バイ
ポーラトランジスタなどの３端子可制御電気弁を用いた
ものである。
以上のように、この発明によればトランジスタ駆動回路
をダーリントン接続された第１のトランジスタのベース
、第２の電界効果型トランジスタのゲートよりダイオー
ドを通じターンオフの逆バイアス電源を印加するように
構成したので、ターンオフ時の誤動作を防ぐと共に、タ
ーンオフ動作時間を早く、ターンオフ時の消費電力が少
ないものが得られる効果がある。
をダーリントン接続された第１のトランジスタのベース
、第２の電界効果型トランジスタのゲートよりダイオー
ドを通じターンオフの逆バイアス電源を印加するように
構成したので、ターンオフ時の誤動作を防ぐと共に、タ
ーンオフ動作時間を早く、ターンオフ時の消費電力が少
ないものが得られる効果がある。
【図面の簡単な説明】
第１はこの発明の一実施例によるトランジスタ駆動回路
を示す接続図、第２図は動作波形図、第３図、第４図は
従来の実施例と今回の発明を補足説明図、第５図、第６
図は従来の実施例を示す図である。 （Ｅｐ） 、（ＥＮ）・・・制御直流電源、Ｓｌ・・・
順バイアス用スイッチ、Ｓ２・・・這バイアス用スイッ
チ。 Ｒ，、Ｒ，ｘ−・・抵抗、Ｄ、、Ｄ、、Ｄ、・・・ダイ
オード、Ｑ、・・・バイポーラトランジスタ、Ｑ２・・
・電界効果型１−ランジスタ（ＭＯＳＦＥＴ）。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す接続図、第２図は動作波形図、第３図、第４図は
従来の実施例と今回の発明を補足説明図、第５図、第６
図は従来の実施例を示す図である。 （Ｅｐ） 、（ＥＮ）・・・制御直流電源、Ｓｌ・・・
順バイアス用スイッチ、Ｓ２・・・這バイアス用スイッ
チ。 Ｒ，、Ｒ，ｘ−・・抵抗、Ｄ、、Ｄ、、Ｄ、・・・ダイ
オード、Ｑ、・・・バイポーラトランジスタ、Ｑ２・・
・電界効果型１−ランジスタ（ＭＯＳＦＥＴ）。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- バイポーラトランジスタのコレクタ・ベース間に電界効
果型トランジスタのドレイン・ソースを接続すると共に
、上記バイポーラトランジスタのベース・エミッタ間に
抵抗を接続し、また上記電界効果型トランジスタのゲー
ト・ソース間に第１のダイオードを接続したダーリント
ントランジスタを有するトランジスタ駆動回路において
、上記バイポーラトランジスタのベースおよび上記電界
効果型トランジスタのゲートに同時に逆バイアス電源を
印加させるために上記電界効果型トランジスタのゲート
に第２のダイオードを介して上記ダーリントントランジ
スタのオフ動作時にオンする３端子可制御電気弁の一端
を接続すると共に、上記バイポーラトランジスタのベー
スに第３のダイオードを介して上記３端子可制御電気弁
の一端に接続し、上記バイポーラトランジスタのエミッ
タと３端子可制御電気弁の他端との間に上記逆バイアス
用電源を接続したことを特徴とするトランジスタ駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120792A JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120792A JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285023A true JPS63285023A (ja) | 1988-11-22 |
| JPH0695639B2 JPH0695639B2 (ja) | 1994-11-24 |
Family
ID=14795111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120792A Expired - Fee Related JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024492A (ja) * | 1999-07-08 | 2001-01-26 | Toyota Autom Loom Works Ltd | Ｍｏｓトランジスタのドライブ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020091850A1 (en) | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
-
1987
- 1987-05-18 JP JP62120792A patent/JPH0695639B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024492A (ja) * | 1999-07-08 | 2001-01-26 | Toyota Autom Loom Works Ltd | Ｍｏｓトランジスタのドライブ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695639B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5818281A (en) | Semiconductor circuit having turn-on prevention capability of switching semiconductor device during off cycle thereof by undesired transient voltages | |
| US6501321B2 (en) | Level shift circuit | |
| USRE43015E1 (en) | Capacitive high-side switch driver for a power converter | |
| EP2164155B1 (en) | Electronic element driving circuit | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| EP0763882B1 (en) | Load driving device | |
| US6674268B2 (en) | Swithing regulator utilizing seperate integrated circuits for driving each switch | |
| US7737737B2 (en) | Drive circuit for voltage driven electronic element | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| EP2315354B1 (en) | Semiconductor device | |
| JPH03117211A (ja) | 半導体素子の駆動回路 | |
| EP0181148B1 (en) | Semiconductor device | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2019165542A (ja) | 半導体装置 | |
| US5914619A (en) | Trigger circuit for a power fet having a source-side load | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| EP0542460B1 (en) | Reverse-bias control circuit for a voltage-drive switching element | |
| US20020093372A1 (en) | Circuit configuration for driving a semiconductor switching element and method for same | |
| JPS63285023A (ja) | トランジスタ駆動回路 | |
| US6577171B1 (en) | Methods and apparatus for preventing inadvertent activation of power devices | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JPH03141720A (ja) | パワースイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |