JPWO2019207847A1

JPWO2019207847A1 - 電力用半導体素子の駆動装置

Info

Publication number: JPWO2019207847A1
Application number: JP2020516020A
Authority: JP
Inventors: 康滋椋木; 堀口　剛司; 剛司堀口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-04-27
Filing date: 2019-01-11
Publication date: 2021-02-12
Anticipated expiration: 2039-01-11
Also published as: CN111989849A; JP6925518B2; DE112019002204B4; US20200412356A1; US11012066B2; WO2019207847A1; DE112019002204T5

Abstract

複数の駆動回路（１１０，２１０）は、並列接続された複数の電力用半導体素子（１００，２００）をそれぞれ駆動する。各駆動回路は、制御指令部（１１２）と、電流検出器（１１１）と、微分器（１１３）と、積分器（１１５）とを含む。電流検出器（１１１）は、制御指令部（１１２）がターンオン指令を出力してから電力用半導体素子のゲート端子に流入するゲート電流を検出する。微分器（１１３）は電流検出器（１１１）により検出されたゲート電流を時間微分する。積分器（１１５）は電流検出器（１１１）により検出されたゲート電流を時間積分する。判定器（１０００）は、各駆動回路における微分値および積分値に基づいて、複数の電力用半導体素子のいずれかが過電流状態か否かを判定する。

Description

本開示は、電力用半導体素子の駆動装置に関し、より特定的には、並列接続された複数の電力用半導体素子の過電流状態を検出する機能を備えた駆動装置に関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の電力用半導体素子を用いた電力変換器においては、所望の電力容量を確保するために、複数の電力用半導体素子を並列に接続することによる大容量化が行なわれている。複数の電力用半導体素子の間で電流を均等に分担して流すことで、大電流の取り扱いを可能としている。

しかしながら、上記構成において、複数の電力用半導体素子のうちいずれかの電力用半導体素子に電流が集中する過電流状態となると、当該素子が熱破壊に至る可能性がある。したがって、並列接続された複数の電力用半導体素子を駆動する駆動装置においては、電力用半導体素子の過電流状態を検出し、熱破壊から電力用半導体素子を保護する機能が必要とされる。

例えば、特開２０１７−７００５１号公報（特許文献１）には、並列接続された複数のＩＧＢＴを駆動する駆動装置において、ＩＧＢＴのエミッタ電流（主電流）を検出する電流検出器を設け、この電流検出器による検出値に基づいて過電流であるか否かを判定する構成が示されている。

特開２０１７−７００５１号公報

しかしながら、特許文献１に記載される駆動装置においては、電力用半導体素子の主電流を検出するための電流検出器を具備することが必要となる。このような電流検出器としては、主電流相当の大きな電流を検出できることが求められるため、必然的に大型かつ高コストな電流計を用いることになる。そのため、駆動装置全体が大型化するとともに、装置コストの上昇に繋がることが懸念される。

この発明はこのような課題を解決するためになされたものであって、その目的は、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる電力用半導体素子の駆動装置を提供することである。

本開示に係る電力用半導体素子の駆動装置は、並列接続された複数の電力用半導体素子を駆動するように構成される。複数の電力用半導体素子の各々は、第１の端子、第２の端子およびゲート端子を有している。駆動装置は、複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路を備える。複数の駆動回路の各々は、制御指令部と、電流検出器と、微分器と、積分器とを含む。制御指令部は、対応する電力用半導体素子のターンオン指令を出力する。電流検出器は、制御指令部がターンオン指令を出力してから電力用半導体素子のゲート端子に流入するゲート電流を検出する。微分器は、電流検出器により検出されたゲート電流を時間微分する。積分器は、電流検出器により検出されたゲート電流を時間積分する。駆動装置は、判定器をさらに備える。判定器は、各複数の駆動回路における微分器による微分値および積分器による積分値に基づいて、複数の電力用半導体素子のいずれかが過電流状態か否かを判定するように構成される。

本開示によれば、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる。

実施の形態１に係る電力用半導体素子およびその駆動装置の構成を示す図である。電力用半導体素子のターンオン動作時における駆動回路の動作を示す波形図である。判定器における判定動作を説明するための図である。判定器における判定動作を説明するための図である。実施の形態２に係る電力用半導体素子の駆動回路の構成を示す図である。電力用半導体素子のゲート・ソース間容量のゲート電圧依存性を説明する図である。実施の形態４に係る電力用半導体素子の駆動装置の構成を示す図である。判定器における判定動作を説明するための図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的には繰返さないものとする。

実施の形態１．
図１は、実施の形態１に係る電力用半導体素子およびその駆動装置の構成を示す図である。図１では、並列接続された２個の電力用半導体素子１００，２００を駆動する駆動装置を例示する。並列接続される電力用半導体素子の個数は複数であればよく、３個以上であってもよい。また、電力用半導体素子は、ディスクリート形状およびモジュール形状のいずれであってもよい。

電力用半導体素子１００，２００は同じ構造を有するため、理想的には外部から入力される指令に応答して、同じタイミングで導通および遮断する。電力用半導体素子１００，２００が同じタイミングで導通状態となることで、電力用半導体素子１００，２００に電力変換器に流れる電流を均等に分担させることができる。

しかしながら、製造ばらつき等に起因して、電力用半導体素子１００，２００の間で導通および遮断のタイミングにずれが生じることがある。導通タイミングにずれが生じた場合、電力用半導体素子１００，２００の一方のみが導通状態となるため、この電力用半導体素子に電流が集中して流れる過電流状態となり、結果的に当該電力用半導体素子が熱破壊することが懸念される。

本実施の形態１に係る駆動装置１は、並列接続された電力用半導体素子１００，２００の過電流状態を検出する機能を具備することで、電力用半導体素子１００，２００を過電流状態から保護するものである。

なお、図１では、電力用半導体素子１００，２００としてＭＯＳＦＥＴを例示しているが、必ずしもＭＯＳＦＥＴに限定されるものではなく、ＩＧＢＴなどの自己消弧型半導体素子であってもよい。電力用半導体素子１００，２００は、直流電力を交流電力に変換する逆変換器、交流電力を直流電力に変換する順変換器などの電力変換器に含まれている。

また、電力用半導体素子１００，２００を構成する材料はシリコンに限定されるものではなく、ワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンド等）であってもよい。

電力用半導体素子１００は、ドレイン端子１００ｄ、ソース端子１００ｓおよびゲート端子１００ｇを有する。電力用半導体素子２００は、ドレイン端子２００ｄ、ソース端子２００ｓおよびゲート端子２００ｇを有する。

ドレイン端子１００ｄ，２００ｄは「第１の端子」の一実施例に対応し、ソース端子１００ｓ，２００ｓは「第２の端子」の一実施例に対応する。ドレイン端子１００ｄ，２００ｄにはそれぞれ、ソース端子１００ｓ，１００ｓよりも高い電圧が印加されている。

ゲート端子１００ｇは駆動回路１１０に接続されており、駆動回路１１０から制御指令（ゲート指令）を受ける。ゲート端子２００ｇは駆動回路２１０に接続されており、駆動回路２１０から制御指令（ゲート指令）を受ける。

図１を参照して、駆動装置１は、並列接続された電力用半導体素子１００，２００を駆動させる装置であって、駆動回路１１０，２１０と、判定器１０００とを備える。駆動装置１は、後述するように、電力用半導体素子１００，２００の過電流状態を検出する機能を備えている。

駆動回路１１０は、電力用半導体素子１００を駆動させる回路であって、ゲート電流検出部１１１、制御指令部１１２、微分器１１３、第１の比較器１１４、積分器１１５、第２の比較器１１６、および論理演算器１１７を含む。

制御指令部１１２は、外部からオン指令が入力されると、電力用半導体素子１００を導通状態（オン状態）に遷移（以下、「ターンオン」という）させるゲート指令（ターンオン指令）を電力用半導体素子１００のゲート端子１００ｇに出力する。これにより、電力用半導体素子１００がターンオンし、導通状態となる。

制御指令部１１２は、外部からオフ指令が入力されると、電力用半導体素子１００を遮断状態（オフ状態）に遷移（以下、「ターンオフ」という）させるゲート指令（ターンオフ指令）を電力用半導体素子１００のゲート端子１００ｇに出力する。これにより、電力用半導体素子１００がターンオフし、遮断状態となる。

ゲート電流検出部１１１は、制御指令部１１２からターンオン指令を受けてから電力用半導体素子１００のゲート端子１００ｇに流入するゲート電流ｉｇを検出する。ゲート電流検出部１１１には一般的な電流計を用いることができる。ゲート電流検出部１１１は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。ゲート電流検出部１１１は「電流検出器」の一実施例に対応する。

微分器１１３は、ゲート電流検出部１１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間微分し、微分値Ｄを出力する。微分値Ｄは電圧Ｅを用いて、Ｄ＝ｄＥ／ｄｔで表される。微分値Ｄは、ゲート電流ｉｇを時間微分した微分値ｄｉｇ／ｄｔに比例する。したがって、微分値Ｄは、実質的に、ゲート電流ｉｇの時間変化の傾きを表している。

第１の比較器１１４は、微分器１１３による微分値Ｄと、第１の基準値ＲＥＦ１とを比較して、比較結果を表す信号Ｓ１１を出力する。第１の基準値ＲＥＦ１は０に設定されている。微分値Ｄが第１の基準値ＲＥＦ１よりも大きい場合（すなわち、Ｄ＞０の場合）、信号Ｓ１１は「Ｈ（論理ハイ）」レベルとなる。一方、微分値Ｄが第１の基準値ＲＥＦ１以下の場合（すなわち、Ｄ≦０の場合）、信号Ｓ１１は「Ｌ（論理ロー）」レベルとなる。

積分器１１５は、ゲート電流検出部１１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間積分し、積分値Ｉを出力する。積分値Ｉは電圧Ｅを用いて、Ｉ＝∫Ｅｄｔで表される。

ここで、電力用半導体素子１００のゲート端子１００ｇに流入するゲート電流ｉｇと、ゲート端子１００ｇおよびソース端子１００ｓ間に印加されるゲート電圧Ｖｇｓとの間には、次式（１）の関係が成り立っている。
Ｖｇｓ＝１／Ｃｇｓ・∫ｉｇ（ｔ）ｄｔ …（１）
ただし、Ｃｇｓは電力用半導体素子１００のゲート端子１００ｇおよびソース端子１００ｓ間に発生する寄生容量成分（すなわち、ゲート・ソース間容量）を示す。

積分値Ｉは、ゲート電流ｉｇを時間積分した積分値∫ｉｇ（ｔ）ｄｔに比例する。したがって、式（１）より、積分値Ｉはゲート電圧Ｖｇｓに比例する。

第２の比較器１１６は、積分器１１５による積分値Ｉと、第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ１２を出力する。第２の基準値ＲＥＦ２は０より大きい値であって、例えば、０より大きくかつ電力用半導体素子１００のミラー電圧よりも小さい値に設定されている。積分値Ｉが第２の基準値ＲＥＦ２よりも大きい場合（すなわち、Ｉ＞ＲＥＦ２の場合）、信号Ｓ１２は「Ｈ」レベルとなる。一方、積分値Ｉが第２の基準値ＲＥＦ２以下の場合（すなわち、Ｉ≦ＲＥＦ２の場合）、信号Ｓ１２は「Ｌ」レベルとなる。

論理演算器１１７は、第１の比較器１１４が出力する信号Ｓ１１と第２の比較器１１６が出力する信号Ｓ１２との論理積を演算する。論理演算器１１７は、論理積を表す信号ＳＳ１００を出力する。信号ＳＳ１００は、信号Ｓ１１，Ｓ１２がともに「Ｈ」レベルのときに「Ｈ」となり、信号Ｓ１１および信号Ｓ１２の少なくとも一方が「Ｌ」レベルのときに「Ｌ」レベルとなる。

すなわち、微分値Ｄ＞０であり、かつ、積分値Ｉ＞ＲＥＦ２の場合、信号ＳＳ１００は「Ｈ」レベルとなる。一方、微分値Ｄ≦０または積分値Ｉ≦ＲＥＦ２の場合、信号ＳＳ１００は「Ｌ」レベルとなる。論理演算器１１７は、信号ＳＳ１００を判定器１０００へ出力する。

駆動回路２１０は、電力用半導体素子２００を駆動させる回路であって、ゲート電流検出部２１１、制御指令部２１２、微分器２１３、第１の比較器２１４、積分器２１５、第２の比較器２１６、および論理演算器２１７を含む。駆動回路２１０は基本的な構成が駆動回路１１０と同じである。

すなわち、制御指令部２１２は、外部からオン指令が入力されると、電力用半導体素子２００のターンオン指令を電力用半導体素子２００のゲート端子２００ｇに出力する。一方、制御指令部１１２は、外部からオフ指令が入力されると、ターンオフ指令を電力用半導体素子２００のゲート端子２００ｇへ出力する。

ゲート電流検出部２１１は、制御指令部２１２からターンオン指令を受けてから電力用半導体素子２００のゲート端子２００ｇに流入するゲート電流ｉｇを検出する。ゲート電流検出部２１１は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。

微分器２１３は、ゲート電流検出部２１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間微分し、微分値Ｄを出力する。第１の比較器２１４は、微分器２１３による微分値Ｄと、第１の基準値ＲＥＦ１（＝０）とを比較して、比較結果を表す信号Ｓ２１を出力する。

積分器２１５は、ゲート電流検出部２１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間積分し、積分値Ｉを出力する。第２の比較器２１６は、積分器２１５による積分値Ｉと、第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ２２を出力する。

論理演算器２１７は、第１の比較器２１４が出力する信号Ｓ２１と第２の比較器２１６が出力する信号Ｓ２２との論理積を演算し、論理積を表す信号ＳＳ２００を出力する。信号ＳＳ２００は、信号Ｓ２１，Ｓ２２がともに「Ｈ」レベルのとき、すなわち、微分値Ｄ＞０であり、かつ、積分値Ｉ＞ＲＥＦ２のときに「Ｈ」となり、信号Ｓ２１および信号Ｓ２２の少なくとも一方が「Ｌ」レベルのとき、すなわち、微分値Ｄ≦０または積分値Ｉ≦ＲＥＦ２のときに「Ｌ」レベルとなる。論理演算器２１７は、信号ＳＳ２００を判定器１０００へ出力する。

判定器１０００は、駆動回路１１０の論理演算器１１７が出力する信号ＳＳ１００と、駆動回路２１０の論理演算器２１７が出力する信号ＳＳ２００とに基づいて、電力用半導体素子１００，２００のいずれかが過電流状態であるか否かを判定する。判定器１０００は、判定結果を示す信号Ｓ１０００を制御指令部１１２，２１２へ出力する。判定器１０００の動作については後述する。

次に、実施の形態１に係る電力用半導体素子の駆動装置１の動作について説明する。
最初に、図２を用いて、電力用半導体素子１００の駆動回路１１０の動作を説明する。なお、電力用半導体素子２００の駆動回路２１０の動作は、図２に示す駆動回路１１０の動作と同様である。

図２は、電力用半導体素子１００のターンオン動作時における駆動回路１１０の動作を示す波形図である。図２では、上から順番に、電力用半導体素子１００のゲート電流ｉｇ、微分器１１３による微分値Ｄ、第１の比較器１１４の出力信号Ｓ１１、積分器１１５による積分値Ｉ、第２の比較器１１６の出力信号Ｓ１２、および論理演算器１１７の出力信号ＳＳ１００の波形が示されている。なお、ゲート電流ｉｇはゲート端子１００ｇに流入する向きを正方向と定義する。

図２に示すように、時刻ｔ０にてターンオン指令が電力用半導体素子１００のゲート端子１００ｇに入力されると、ゲート電流ｉｇは徐々に増加する。ゲート電流ｉｇは、時刻ｔ０より後の時刻ｔ１で減少に転じると、さらに後の時刻ｔ３にて再び上昇する。その後、時刻ｔ４で再び減少に転じると、徐々に０にまで減少する。すなわち、ゲート電流ｉｇの時間波形には、時刻ｔ１，ｔ４にて極大点が現われ、かつ、この２つの極大点に挟まれるように、時刻ｔ３にて極小点が現われる。

ここで、図２に示したゲート電流ｉｇの時間波形を、ターンオン動作時の電力用半導体素子１００の振る舞いに照らし合わせる。

電力用半導体素子１００を構成するＭＯＳＦＥＴにおいて、ゲート端子１００ｇを基準として発生する容量は、ゲート端子１００ｇおよびソース端子１００ｓ間に発生する寄生容量成分（以下、「ゲート・ソース間容量Ｃｇｓ」という）と、ゲート端子１００ｇおよびドレイン端子１００ｄ間に発生する寄生容量成分（以下、「ゲート・ドレイン間容量Ｃｇｄ」という）とがある。ゲート・ドレイン間容量Ｃｇｄは、ＭＯＳＦＥＴにおける帰還容量に相当する。ゲート・ドレイン間容量Ｃｇｄおよびゲート・ソース間容量Ｃｇｓは、ゲート端子１００ｇを基準で見ると並列接続となっている。

時刻ｔ０でゲート端子１００ｇにターンオン指令が入力されると、ゲート電流ｉｇは、最初にゲート・ソース間容量Ｃｇｓを充電する。なお、ゲート・ソース間容量Ｃｇｓが充電されることで、ゲート電圧Ｖｇｓは徐々に上昇する。ゲート電圧Ｖｇｓが閾値電圧を超えると、電力用半導体素子１００はオンし始める。ゲート電流ｉｇの最初の極大点（時刻ｔ１）は、ゲート・ソース間容量Ｃｇｓを充電している状態を表している。

電力用半導体素子１００がオンになると、ドレイン端子１００ｄおよびソース端子１００ｓ間に電流が流れ始め、ドレイン端子１００ｄの電圧が下がり始める。ゲート電流ｉｇのほとんどがゲート・ドレイン間容量Ｃｇｄを流れ、ゲート・ソース間容量Ｃｇｓには電流が流れないため、ゲート電圧Ｖｇｓは上昇せずに一定の状態を維持する。このゲート電圧Ｖｇｓが一定になる期間は「ミラー期間」と呼ばれる。また、この一定の電圧値は「ミラー電圧」と呼ばれる。ゲート電流ｉｇの極小点（時刻ｔ３）は、ゲート電流ｉｇがゲート・ドレイン間容量Ｃｇｄを流れている状態を表している。言い換えれば、ゲート電流ｉｇの極小点は、電力用半導体素子１００のミラー期間を表している。

上述したように、このゲート電流ｉｇが極小となるタイミングでは、電力用半導体素子１００のドレイン端子１００ｄおよびソース端子１００ｓが導通状態となり、電流が流れ始める。本実施の形態に係る駆動回路１１０は、後述するように、このゲート電流ｉｇが極小となるタイミングを検知することにより、電力用半導体素子１００のミラー期間を検知するように構成される。駆動回路１１１０は、電力用半導体素子１００のミラー期間を検知することで、電力用半導体素子１００が導通状態となるタイミングを検知することができる。

なお、時刻ｔ３以降、ゲート電流ｉｇは再びゲート・ソース間容量Ｃｇｓを充電するため、ゲート電圧Ｖｇｓがゲート駆動電源電圧まで上昇する。その後、ゲート電流ｉｇは徐々に減少し、最終的に０に収束する。

図２において、微分値Ｄはゲート電流ｉｇの時間変化の傾きを表している。ゲート電流ｉｇが増加しているとき微分値Ｄは正の値となり、ゲート電流ｉｇが減少しているとき微分値Ｄは負の値となる。図２の例では、時刻ｔ０以降、微分値Ｄは正の値を示しているが、時刻ｔ１にて負の値に転じる。この時刻ｔ１はゲート電流ｉｇの最初の極大点に対応している。

その後の時刻ｔ３において、微分値Ｄは負の値から再び正の値となる。この時刻ｔ３はゲート電流ｉｇの極小点に対応している。微分値Ｄはさらに、時刻ｔ４で再び負の値に転じた後、徐々に０に向かって収束する。時刻ｔ４はゲート電流ｉｇの２番目の極大点に対応している。

このように、微分値Ｄはゲート電流ｉｇの極大点および極小点において０の値をとる。第１の比較器１１４の出力信号Ｓ１１は、微分値Ｄ＞０（＝ＲＥＦ１）のときにＨレベルとなり、微分値Ｄ≦０のときにＬレベルとなる。したがって、微分値Ｄが極大点となる時刻ｔ１，ｔ４で信号Ｓ１１はＨレベルからＬレベルに遷移する。また、微分値Ｄが極小点となる時刻ｔ３で信号Ｓ１１はＬレベルからＨレベルに遷移する。

これに対して、積分値Ｉは、ゲート電流ｉｇの波形の時間積分であるため、時刻ｔ０を起点として増加する増加関数となる。積分値Ｉは、最初の極大点のタイミング（時刻ｔ１）以降、増加率（積分値Ｉの波形の傾きに相当）が緩やかとなる。なお、極小点のタイミング（時刻ｔ３）近傍において、積分値Ｉは一定の状態を維持している。

上述したように、積分値Ｉはゲート電圧Ｖｇｓに比例しているため、積分値Ｉの波形には、ゲート電圧Ｖｇｓが一定の状態になる期間でありミラー期間が反映される。なお、ミラー期間の長さは、ゲート・ドレイン間容量Ｃｇｄによって決まる。ゲート・ドレイン間容量Ｃｇｄが小さくなるとミラー期間が短くなり、ゲート・ドレイン間容量Ｃｇｄが大きくなるとミラー期間が長くなる。このミラー期間の終了後、積分値Ｉの増加率は再び増加し、２番目の極大点のタイミング（時刻ｔ４）を経過した後において一定値に収束する。

このように積分値Ｉは増加関数であることから、積分値Ｉが第２の基準値ＲＥＦ２を超えたタイミング（時刻ｔ２）にて、第２の比較器１１６の出力信号Ｓ１２はＬレベルからＨレベルに遷移することになる。

なお、第２の基準値ＲＥＦ２は、図２に示すように、０より大きくかつミラー電圧未満の値に設定することが好ましい。より好ましくは、第２の基準値ＲＥＦ２は、電力用半導体素子１００の閾値電圧以上であってミラー電圧未満の値に設定する。このようにすると、図２に示すように、ゲート電流ｉｇが最初の極大点となるタイミング（時刻ｔ１）と極小点となるタイミング（時刻ｔ３）とに挟まれたタイミング（時刻ｔ２）において、信号Ｓ１２をＨレベルに遷移させることができる。

論理演算器１１７の出力信号ＳＳ１００は、第１の比較器１１４の出力信号Ｓ１１と第２の比較器１１６の出力信号Ｓ１２との論理積を示す信号であって、信号Ｓ１１およびＳ１２がともにＨレベルとなるときにＨレベルを示す。したがって、図２に示すように、信号ＳＳ１００は、ゲート電流ｉｇの極小点のタイミング（時刻ｔ３）から２番目の極大点のタイミング（時刻ｔ４）までの期間、Ｈレベルとなる。

このように、信号ＳＳ１００は、ゲート電流ｉｇが極小となるタイミング、すなわち、電力用半導体素子１００のドレイン端子１００ｄおよびソース端子１００ｓが導通状態となり、電流が流れ始めるタイミングでＬレベルからＨレベルに遷移する信号である。したがって、論理演算器１１７の出力信号ＳＳ１００がＨレベルに遷移するタイミングを検知することで、電力用半導体素子１００が導通状態となるタイミングを検知することができる。信号ＳＳ１００は「検知信号」の一実施例に対応する。

図１に戻って、駆動回路１１０の論理演算器１１７の出力信号ＳＳ１００、および駆動回路２００の論理演算器２１７の出力信号ＳＳ２００は、判定器１０００に入力される。図２で説明したように、信号ＳＳ１００は、電力用半導体素子１００が導通状態となるタイミングでＨレベルに遷移する信号である。同様に、信号ＳＳ２００は、電力用半導体素子２００が導通状態となるタイミングでＨレベルに遷移する信号である。

判定器１０００は、信号ＳＳ１００と信号ＳＳ２００とを比較することにより、電力用半導体素子１００，２００のいずれかが過電流状態か否かを判定する。具体的には、判定器１０００は、信号ＳＳ１００と信号ＳＳ２００との間で、信号がＬレベルからＨレベルに遷移するタイミングの時間差に基づいて、電力用半導体素子１００，２００のいずれかが過電流状態か否かを判定する。

図３Ａおよび図３Ｂは、判定器１０００における判定動作を説明するための図である。図３Ａおよび図３Ｂでは、電力用半導体素子１００，２００のゲート端子にターンオン指令が入力された時刻ｔ０から、最初に、信号ＳＳ１００がＨレベルに遷移した場合を想定する。

図３Ａを参照して、判定器１０００は、信号ＳＳ１００がＨレベルに遷移した時刻ｔ１１を記憶する。そして、判定器１０００は、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過する時刻ｔｘまで、信号ＳＳ２００がＬレベルからＨレベルに遷移することを待つ。時刻ｔｘまでに信号ＳＳ２００がＨレベルに遷移すれば、判定器１０００は、電力用半導体素子１００，２００がともに過電流状態ではないと判定する。判定器１０００は、電力用半導体素子１００，２００が正常であることを示す「Ｌ」レベルの信号Ｓ１０００を出力する。

判定器１０００の出力信号Ｓ１０００は、駆動回路１１０の制御指令部１１２および駆動回路２１０の制御指令部２１２に入力される。制御指令部１１２，２１２の各々は、判定器１０００から「Ｌ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子をオン状態に保持する。そして、外部からオフ指令が入力されると、ターンオフ指令を対応する電力用半導体素子のゲート端子へ出力する。

これに対して、図３Ｂに示すように、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過した時刻ｔｘにおいて未だ信号ＳＳ２００がＨレベルに遷移していない場合には、判定器１０００は、電力用半導体素子１００が過電流状態であると判定する。判定器１０００は、電力用半導体素子１００が過電流状態であることを示す「Ｈ」レベルの信号Ｓ１０００を出力する。

制御指令部１１２，２１２の各々は、判定器１０００から「Ｈ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子を遮断するために、電力用半導体素子のゲート端子に対してターンオフ指令を出力する。これにより、電力用半導体素子１００，２００はともにオフ状態となる。

なお、電力用半導体素子１００，２００のゲート端子にターンオン指令が入力された時刻から最初に信号ＳＳ２００がＨレベルに遷移した場合においても、同様の方法によって、信号ＳＳ２００がＨレベルに遷移するタイミングと信号ＳＳ１００がＨレベルに遷移するタイミングとの時間差に基づいて、電力用半導体素子１００，２００が過電流状態か否かを判定することができる。

以上説明したように、実施の形態１に係る駆動装置１によれば、並列接続された複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路の各々は、対応する電力用半導体素子のゲート電流ｉｇに基づいて当該電力用半導体素子のミラー期間を検知することにより、当該電力用半導体素子が導通状態となるタイミングを検知することができる。そして、各駆動回路により検知された各電力用半導体素子が導通状態となるタイミングを比較することにより、複数の電力用半導体素子の過電流状態を検出することができる。この結果、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる。

実施の形態２．
実施の形態２では、本実施の形態に係る駆動回路１１０，２１０の他の構成例について説明する。なお、図４では、電力用半導体素子１００の駆動回路１１０Ａのみが示されているが、電力用半導体素子２００の駆動回路２１０にも適用され得る。

図４を参照して、駆動回路１１０Ａは、電力用半導体素子１００を駆動させる回路であって、ゲート電流検出部３１１、制御指令部１１２、微分器１１３、第１の比較器１１４、積分器１１５、第２の比較器１１６、および論理演算器１１７を含む。駆動回路１１０Ａは、図１に示した駆動回路１１０と比較して、ゲート電流検出部１１１に代えて、ゲート電流検出部３１１を備える点が異なる。駆動回路１１０Ａのその他の部分の構成は図１の駆動回路１１０と同じであるため、詳細な説明は繰返さない。

ゲート電流検出部３１１は、抵抗素子３１１１、電圧検出器３１１２および演算器３１１３を含む。ゲート電流検出部３１１は「電流検出器」の一実施例に対応する。

抵抗素子３１１１は、制御指令部１１２の出力端子および電力用半導体素子１００のゲート端子１００ｇの間に電気的に接続される。制御指令部１１２からターンオン指令を受けてゲート端子１００ｇにゲート電流ｉｇが流入すると、抵抗素子３１１１の端子間には、抵抗素子３１１１の抵抗値Ｒにゲート電流ｉｇを乗じた大きさの電圧が生じる。

電圧検出器３１１２は、抵抗素子３１１１の端子間電圧Ｅ１を検出する。電圧検出器３１１２には一般的な電圧計を用いることができる。電圧検出器３１１２は、検出された電圧を示す信号Ｅ１を出力する。

演算器３１１３は、電圧検出器３１１２による検出値Ｅ１を抵抗素子３１１１の抵抗値Ｒで除することにより、ゲート電流ｉｇを算出する。演算器３１１３は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。

実施の形態１で説明したように、微分器１１３および第１の比較器１１４は、ゲート電流ｉｇに応じた電圧Ｅを時間微分した微分値Ｄと第１の基準値ＲＥＦ１（＝０）とを比較して、比較結果を表す信号Ｓ１１を出力する。積分器１１５および第２の比較器１１６は、電圧Ｅを時間積分した積分値Ｉと第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ１２を出力する。論理演算器１１７は、第１の比較器１１４の出力信号Ｓ１１と第２の比較器１１６の出力信号Ｓ１２との論理積を表す信号ＳＳ１０００を出力する。信号ＳＳ１０００は、電力用半導体素子１００が導通状態となるタイミングでＬレベルからＨレベルに遷移する信号である。

したがって、実施の形態２に係る駆動装置１においても、並列接続される電力用半導体素子１００，２００の各々の駆動回路１１０Ａは、対応する電力用半導体素子のゲート電流ｉｇの微分値Ｄおよび積分値Ｅに基づいて、当該電力用半導体素子のミラー期間を検知することにより、当該電力用半導体素子が導通状態となるタイミングを検知することができる。そして、各駆動回路により検知された各電力用半導体素子が導通状態となるタイミングの時間差に基づいて、電力用半導体素子１００，２００の過電流状態を検出することができる。したがって、簡易な構成で電力用半導体素子１００，２００の過電流状態を検出することができる。

実施の形態３．
図１および図４に示した駆動回路１１０，１１０Ａにおいて、積分器１１５は、上記式（１）を用いることにより、ゲート電流ｉｇを時間積分した積分値をゲート・ソース間容量Ｃｇｓで除算した値に基づいて、ゲート電圧Ｖｇｓを算出することができる。

ここで、ゲート・ソース間容量Ｃｇｓは、ゲート電圧Ｖｇｓに依存することが知られている。図５に、ＭＯＳＦＥＴのゲート・ソース間容量Ｃｇｓのゲート電圧Ｖｇｓ依存性の一例を示す。図５を参照して、ゲート・ソース間容量Ｃｇｓは、ゲート電圧Ｖｇｓが０Ｖ近傍を最小値として、ゲート電圧Ｖｇｓの絶対値が大きくなるにつれて容量値が大きくなる特性を有している。そのため、式（１）中のＣｇｓを固定値とした場合、ゲート電圧Ｖｇｓの演算値と実際のゲート電圧Ｖｇｓとの間にずれが生じてしまうことが懸念される。

そこで、式（１）中のＣｇｓをゲート電圧Ｖｇｓの関数として扱うことで、ゲート電圧Ｖｇｓの演算精度を向上させることができる。ゲート電圧Ｖｇｓの演算精度が高められることで、電力用半導体素子のミラー期間の検知精度を高めることができる。したがって、電力用半導体素子１００，２００の過電流状態を精度良く検出することが可能となる。

実施の形態４．
上述した実施の形態１では、並列接続される２個の電力用半導体素子１００，２００を駆動する駆動装置１の構成例について説明したが、本開示に係る駆動装置１は、図６に示すような、並列接続されるＮ個（Ｎは２以上の整数）の電力用半導体素子を駆動する駆動装置に対して適用することが可能である。

図６は、実施の形態４に係る電力用半導体素子の駆動装置の構成を示す図である。図６を参照して、実施の形態４に係る駆動装置１は、Ｎ個の電力用半導体素子１００〜Ｎ００をそれぞれ駆動するＮ個の駆動回路１１０〜Ｎ１０を備える。

Ｎ個の駆動回路１１０〜Ｎ１０は共通の構成を有しており、対応する電力用半導体素子のゲート電流ｉｇの微分値Ｄおよび積分値Ｉに基づいて、信号ＳＳ１００〜ＳＳＮ００をそれぞれ出力するように構成される。

判定器１０００は、駆動回路１１０〜Ｎ１０から信号ＳＳ１００〜ＳＳＮ００をそれぞれ受けると、信号ＳＳ１００〜ＳＳＮ００を比較することにより、電力用半導体素子１００〜Ｎ００のいずれかが過電流状態か否かを判定する。具体的には、判定器１０００は、信号ＳＳ１００〜ＳＳＮ００について、信号がＬレベルからＨレベルに遷移するタイミングを比較する。

図７は、判定器１０００における判定動作を説明するための図である。図７では、電力用半導体素子１００〜Ｎ００のゲート端子にターンオン指令が入力された時刻ｔ０から、最初に、信号ＳＳ１００がＨレベルに遷移した場合を想定する。

判定器１０００は、信号ＳＳ１００がＨレベルに遷移した時刻ｔ１１を記憶する。そして、判定器１０００は、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過する時刻ｔｘまでの間、残りの（Ｎ−１）個の信号ＳＳ２００〜ＳＳＮ００がＨレベルに遷移することを待つ。

時刻ｔｘまでに（Ｎ−１）個の信号ＳＳ２００〜ＳＳＮ００が全てＨレベルに遷移した場合、判定器１０００は、電力用半導体素子１００〜Ｎ００が過電流状態ではないと判定し、電力用半導体素子１００〜Ｎ００が正常であることを示す「Ｌ」レベルの信号Ｓ１０００を出力する。判定器１０００の出力信号Ｓ１０００は、駆動回路１１０〜Ｎ００の各々の制御指令部に入力される。各制御指令部は、判定器１０００から「Ｌ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子をオン状態に保持する。そして、外部からオフ指令が入力されると、ターンオフ指令を対応する電力用半導体素子のゲート端子へ出力する。

これに対して、図７に示すように、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過した時刻ｔｘにおいて、（Ｎ−１）個の信号ＳＳ２００〜ＳＳＮ００のうち少なくとも１つがＨレベルに遷移していない場合、言い換えれば、時刻ｔｘにおいて信号ＳＳ１００〜ＳＳＮ００の全てがＨレベルに遷移していない場合には、判定器１０００は、電力用半導体素子１００〜Ｎ００が過電流状態であると判定し、電力用半導体素子１００〜Ｎ００が過電流状態であることを示す「Ｈ」レベルの信号Ｓ１０００を出力する。各制御指令部は、判定器１０００から「Ｈ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子を遮断するために、電力用半導体素子のゲート端子に対してターンオフ指令を出力する。これにより、電力用半導体素子１００〜Ｎ００は全てオフ状態となる。

本実施の形態４に係る駆動装置１によれば、並列接続されるＮ個の電力用半導体素子の各々が導通状態となるタイミングを、ゲート電流ｉｇに基づいて簡易な構成で検知することができるため、電力変換器の大容量化に伴なって並列接続される電力用半導体素子の個数が増大した場合においても、駆動装置が大型化および高コスト化することを抑制することができる。

本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１駆動装置、１００，２００電力用半導体素子、１００ｄ，２００ｄドレイン端子、１００ｓ，２００ｓソース端子、１００ｇ，２００ｇゲート端子、１１０，１１０Ａ，２１０駆動回路、１１１，３１１ゲート電圧検出部、１１３，２１３微分器、１１４，２１４第１の比較器、１１５，２１５積分器、１１６，２１６第２の比較器、１１７，２１７論理演算器、１０００判定器、１１２，２１２制御指令部、３１１１抵抗素子、３１１２電圧検出器、３１１３演算器、ＲＥＦ１第１の基準値、ＲＥＦ２第２の基準値、Ｄ微分値、Ｉ積分値。

Claims

並列接続された複数の電力用半導体素子を駆動する駆動装置であって、
前記複数の電力用半導体素子の各々は、第１の端子、第２の端子およびゲート端子を有しており、
前記複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路を備え、
前記複数の駆動回路の各々は、
対応する電力用半導体素子のターンオン指令を出力する制御指令部と、
前記制御指令部が前記ターンオン指令を出力してから前記電力用半導体素子の前記ゲート端子に流入するゲート電流を検出する電流検出器と、
前記電流検出器により検出された前記ゲート電流を時間微分する微分器と、
前記電流検出器により検出された前記ゲート電流を時間積分する積分器とを含み、
各前記複数の駆動回路における前記微分器による微分値および前記積分器による積分値に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する判定器をさらに備える、電力用半導体素子の駆動装置。
各前記複数の駆動回路は、前記微分器による微分値および前記積分器による積分値に基づいて、前記電力用半導体素子の前記第１の端子および前記第２の端子間が導通するタイミングを検知して、検知信号を出力するように構成され、
前記判定器は、各前記複数の駆動回路から出力される前記検知信号に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する、請求項１に記載の電力用半導体素子の駆動装置。
各前記複数の駆動回路は、前記微分器による微分値および前記積分器による積分値に基づいて、前記電力用半導体素子のミラー期間を検知する、請求項２に記載の電力用半導体素子の駆動装置。
各前記複数の駆動回路は、前記積分器による積分値が基準値より大きく、かつ、前記微分器による微分値が負から正となるタイミングに基づいて、前記ミラー期間を検知する、請求項３に記載の電力用半導体素子の駆動装置。
前記判定器は、前記複数の駆動回路間における前記検知信号の時間差に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する、請求項２から４のいずれか１項に記載の電力用半導体素子の駆動装置。
前記判定器は、前記複数の駆動回路のうち最初の駆動回路の前記検知信号を受信した時刻から閾値時間が経過した時点において前記複数の駆動回路の全ての前記検知信号の受信が完了していない場合、前記過電流状態と判定する、請求項５に記載の電力用半導体素子の駆動装置。
前記積分器は、前記電流検出器により検出された前記ゲート電流を時間積分した積分値を前記ゲート端子および前記第２の端子間の容量で除算した値に基づいて、前記電力用半導体素子のゲート電圧を算出する、請求項１から６のいずれか１項に記載の電力用半導体素子の駆動装置。
前記積分器は、前記ゲート端子および前記第２の端子間の容量を、前記電力用半導体素子のゲート電圧の関数として扱う、請求項７に記載の電力用半導体素子の駆動装置。