JP2017175221A - 半導体制御回路 - Google Patents

半導体制御回路 Download PDF

Info

Publication number
JP2017175221A
JP2017175221A JP2016056106A JP2016056106A JP2017175221A JP 2017175221 A JP2017175221 A JP 2017175221A JP 2016056106 A JP2016056106 A JP 2016056106A JP 2016056106 A JP2016056106 A JP 2016056106A JP 2017175221 A JP2017175221 A JP 2017175221A
Authority
JP
Japan
Prior art keywords
switching element
gate
current
potential
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016056106A
Other languages
English (en)
Other versions
JP6724453B2 (ja
Inventor
洋介 長内
Yosuke Osanai
洋介 長内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016056106A priority Critical patent/JP6724453B2/ja
Publication of JP2017175221A publication Critical patent/JP2017175221A/ja
Application granted granted Critical
Publication of JP6724453B2 publication Critical patent/JP6724453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】装置の回路規模が増大することを抑制しつつスイッチング素子を流れる電流とスイッチング素子の温度を検出することができる技術を提供する。【解決手段】半導体チップ2は、主電流が流れる第1スイッチング素子10と、第1スイッチング素子10に並列接続されて主電流に応じたセンス電流が流れる第2スイッチング素子20を備えている。第1スイッチング素子10のゲート11と第2スイッチング素子20のゲート21が接続されている。半導体制御回路1は、第1スイッチング素子10と第2スイッチング素子20のゲート11、21を駆動するゲート駆動回路60と、第2スイッチング素子20に流れるセンス電流の電流値を検出する電流モニタ80と、第1スイッチング素子10がオフ状態のときに第2スイッチング素子20のソース23の電位を下げて第2スイッチング素子20に定電流を流す定電流源51と、第1スイッチング素子10がオフ状態のときに第2スイッチング素子20のソース23の電位を検出する温度モニタ70を備えている。【選択図】図1

Description

本明細書に開示する技術は、半導体制御回路に関する。
特許文献1に開示されている回路は、電流が流れるスイッチング素子と、スイッチング素子に流れる電流の電流値を検出する電流検出手段を備えている。スイッチング素子に流れる電流の電流値を検出することによって、スイッチング素子に過電流が流れないようにすることができる。
特開2002−353795号公報
スイッチング素子の過電流を抑制するだけでなく、スイッチング素子の過熱を抑制したい場合がある。その場合、スイッチング素子に流れる電流の電流値を検出するだけでなく、スイッチング素子の温度を検出することがある。この場合、スイッチング素子の温度を検出する素子が別途必要になるので、回路規模が増大してしまうことがある。そこで本明細書は、回路規模が増大することを抑制しつつスイッチング素子を流れる電流の電流値とスイッチング素子の温度を併せて検出することができる技術を提供する。
本明細書に開示する半導体制御回路は、半導体チップを備えている。半導体チップは、主電流が流れる第1スイッチング素子と、第1スイッチング素子に並列接続されて主電流に応じたセンス電流が流れる第2スイッチング素子を備えている。第1スイッチング素子のゲートと第2スイッチング素子のゲートが接続されている。また、半導体制御回路は、第1スイッチング素子と第2スイッチング素子のゲートを駆動するゲート駆動回路と、第2スイッチング素子に流れるセンス電流の電流値を検出する電流検出手段と、第1スイッチング素子がオフ状態のときに第2スイッチング素子のソースの電位を下げて第2スイッチング素子に電流を流す電流源と、第1スイッチング素子がオフ状態のときに第2スイッチング素子のソースの電位を検出する電位検出手段を備えている。
このような構成によれば、ゲート駆動回路が第1スイッチング素子と第2スイッチング素子のゲートを駆動することによって、第1スイッチング素子と第2スイッチング素子の動作状態が変化する。すなわち、ゲート駆動回路によって第1スイッチング素子のゲートがオン電位になると、第1スイッチング素子のゲート電圧(ゲートとソースの間の電圧)がゲート閾値電圧以上になり、第1スイッチング素子がオン状態になる。そうすると、第1スイッチング素子に主電流がながれる。また、第1スイッチング素子のゲートがオン電位になると、第2スイッチング素子のゲートにも同じ電位になる。これによって、第2スイッチング素子にセンス電流が流れる。第2スイッチング素子に流れるセンス電流の電流値は、第1スイッチング素子に流れる主電流に応じた値である。一方、第1スイッチング素子のゲートがオフ電位(0V)になると第1スイッチング素子がオフ状態になる。そうすると、第2スイッチング素子のゲートも同じ電位(第1スイッチング素子に対するオフ電位)になる。また、電流源によって、第2スイッチング素子のソースの電位が下がる。このため、第2スイッチング素子のゲート電圧(ゲートとソースの間の電圧)がゲート閾値電圧以上となり、第2スイッチング素子に電流が流れる。なお、ゲートがオン電位(第1スイッチング素子に対するオン電位)のときに第2スイッチング素子に流れるセンス電流と、ゲートがオフ電位(第1スイッチング素子に対するオフ電位)のときに第2スイッチング素子に流れる電流は、異なる大きさの電流である。
以上のように、ゲート駆動回路によって第1スイッチング素子のゲートがオン電位になると、第1スイッチング素子に主電流が流れると共に第2スイッチング素子にセンス電流が流れる。また、ゲート駆動回路によって第1スイッチング素子のゲートがオフ電位になると、第1スイッチング素子がオフ状態になると共に第2スイッチング素子のソースの電位が下がり、第2スイッチング素子に電流が流れる。第1スイッチング素子と第2スイッチング素子は以上のような動作を繰り返す。また、第1スイッチング素子と第2スイッチング素子が以上のような動作を繰り返すと、それによって第1スイッチング素子と第2スイッチング素子が発熱し、第1スイッチング素子と第2スイッチング素子の温度が上昇する。第1スイッチング素子と第2スイッチング素子が同じ半導体チップに形成されているので、第1スイッチング素子と第2スイッチング素子の温度がほぼ同じ温度になる。
本明細書に開示する半導体制御回路では、第1スイッチング素子と第2スイッチング素子が以上のような動作を繰り返す過程で、電流検出手段が、第1スイッチング素子がオン状態のときに、第2スイッチング素子に流れるセンス電流を検出する。第2スイッチング素子のセンス電流は第1スイッチング素子の主電流に応じた電流であるので、第2スイッチング素子のセンス電流を検出することは、第1スイッチング素子の主電流を検出することに等しい。
また、上記の半導体制御回路では、電位検出手段が、第1スイッチング素子がオフ状態のときに、第2スイッチング素子のソースの電位を検出する。上述したように、第1スイッチング素子がオフ状態のときは、第1スイッチング素子のゲートにオフ電位が印加されており、第2スイッチング素子のゲートにも同じ電位(第1スイッチング素子に対するオフ電位)が印加されている。このとき、電流源によって第2スイッチング素子のソースの電位が下がっており、第2スイッチング素子に電流が流れている。ここで、第2スイッチング素子に電流が流れるとき、第2スイッチング素子のゲート電圧(ゲートとソースの間の電圧)は、そのときの第2スイッチング素子の温度に対応している。したがって、第2スイッチング素子のソースの電位は、そのときの第2スイッチング素子の温度に対応している。よって、第2スイッチング素子のソースの電位を検出することは、第2スイッチング素子の温度を検出することに等しい。また、第1スイッチング素子と第2スイッチング素子の温度がほぼ同じ温度なので、第2スイッチング素子の温度に基づいて第1スイッチング素子の温度を検出することができる。
以上より、上記の半導体制御回路によれば、第1スイッチング素子に流れる主電流の電流値を検出するために設けられている第2スイッチング素子を利用して第1スイッチング素子の温度を検出することができる。これによって、第1スイッチング素子の温度を検出するための別途の構成(例えば温度センサ)が必要無くなるので、回路規模が増大することを抑制することができる。よって、回路規模が増大することを抑制しつつ第1スイッチング素子に流れる主電流の電流値と第1スイッチング素子の温度を併せて検出することができる。
実施例に係る半導体制御回路の回路構成図である。 第2スイッチング素子の温度とゲート電圧の関係を示すグラフである。 第1スイッチング素子と第2スイッチング素子の動作のタイミングチャートである。 第2スイッチング素子の温度とゲート電圧の他の関係を示すグラフである。 他の実施例に係る半導体制御回路の回路構成図である。 他の実施例に係る第2スイッチング素子の温度とゲート電圧の関係を示すグラフである。
図1に示すように、半導体制御回路1は、半導体チップ2を備えている。この半導体チップ2は、第1スイッチング素子10と第2スイッチング素子20を備えている。また、半導体制御回路1は、ゲート駆動回路60と温度モニタ70(温度検出手段の一例)と電流モニタ80(電流検出手段の一例)を備えている。
第1スイッチング素子10は、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。第1スイッチング素子10は、主電流が流れる素子である。第1スイッチング素子10は、ゲート11とドレイン12とソース13を備えている。第1スイッチング素子10のゲート11は、ゲート抵抗61を介してゲート駆動回路60に接続されている。第1スイッチング素子10のドレイン12は、負荷(例えば、モータ)を介して電源に接続されている。負荷と電源の図示は省略されている。電源によって、第1スイッチング素子10のドレイン12とソース13の間にドレイン電圧が印加されている。第1スイッチング素子10のソース13は、グランド90に接続されている。グランド90の電位は0(ゼロ)Vである。また、第1スイッチング素子10には還流ダイオード15が逆並列で接続されている。
第2スイッチング素子20は、第1スイッチング素子10と同様に、例えばMOSFETである。第2スイッチング素子20は、センス電流が流れる素子である。センス電流は、主電流に応じた大きさの電流である。第2スイッチング素子20は、第1スイッチング素子10に流れる主電流の電流値を検出するために設けられている。第2スイッチング素子20に流れるセンス電流に基づいて第1スイッチング素子10に流れる主電流を検出することができる。主電流とセンス電流は、所定のセンス比で流れる。センス比は、第1スイッチング素子10に流れる主電流と第2スイッチング素子20に流れるセンス電流の比である。第2スイッチング素子20に流れるセンス電流は、第1スイッチング素子10に流れる主電流より小さい電流値である。
第2スイッチング素子20は、ゲート21とドレイン22とソース23を備えている。第2スイッチング素子20のゲート21は、ゲート抵抗61を介してゲート駆動回路60に接続されている。第2スイッチング素子20のゲート21と第1スイッチング素子10のゲート11が接続されている。したがって、第2スイッチング素子20のゲート21と第1スイッチング素子10のゲート11は同電位である。第2スイッチング素子20のドレイン22は、第1スイッチング素子10のドレイン12と同様に、負荷を介して電源に接続されている。この電源によって、第2スイッチング素子20のドレイン22とソース23の間にドレイン電圧が印加されている。第2スイッチング素子20のソース23は、ダイオード41と定電流源51に接続されている。また、第2スイッチング素子20には還流ダイオード25が逆並列で接続されている。
第1スイッチング素子10と第2スイッチング素子20は、同一の半導体チップ2に形成されている。第1スイッチング素子10のゲート11と第2スイッチング素子20のゲート21は、同一のゲート駆動回路60に接続されている。また、第1スイッチング素子10のドレイン12と第2スイッチング素子20のドレイン22は、互いに接続されている。
第2スイッチング素子20のソース23とグランド90の間には、ダイオード41と抵抗42が配置されている。また、第2スイッチング素子20とグランド90の間には、定電流源51が配置されている。ダイオード41と抵抗42は、直列接続されている。定電流源51は、ダイオード41と抵抗42に並列接続されている。
ダイオード41のアノードが第2スイッチング素子20のソース23に接続されている。ダイオード41のカソードが抵抗42の一端に接続されている。抵抗42の他端がグランド90に接続されている。定電流源51の負極が第2スイッチング素子20のソース23に接続されている。定電流源51の正極がグランド90に接続されている。
ダイオード41は、抵抗42側から第2スイッチング素子20のソース23側へ電流が流れることを防ぐ。抵抗42は、第2スイッチング素子20に流れるセンス電流の電流値を検出するために設けられている。定電流源51は、第2スイッチング素子20のソース23の電位を下げ、第2スイッチング素子20に一定の電流を流す。定電流源51は、電源の要素と抵抗の要素を内部に備えている(図示せず)。定電流源51によって第2スイッチング素子20に流れる定電流は、センス電流に比べて微小な電流である。
ゲート駆動回路60は、第1スイッチング素子10のゲート11と第2スイッチング素子20のゲート21を駆動する。ゲート駆動回路60は、第1スイッチング素子10のゲート11の電位Vgを制御する。ゲート11の電位Vgは、所定のデューティー比でオン電位とオフ電位の間で切り換えられる。オン電位はオフ電位より高い電位である。オフ電位は0V(すなわち、ソース13の電位)である。第2スイッチング素子20のゲート21が第1スイッチング素子10のゲート11に接続されているので、第2スイッチング素子20のゲート21にも第1スイッチング素子10のゲート11と同じ電位Vg(第1スイッチング素子10に対するオン電位またはオフ電位)が印加される。
温度モニタ70(電位検出手段の一例)は、第2スイッチング素子20のソース23の電位(ソース23とグランド90の間の電圧)を検出する。温度モニタ70は、第1スイッチング素子10がオフ状態のときに、検出した第2スイッチング素子20のソース23の電位に基づいて第2スイッチング素子20の温度を検出する。温度検出の詳細については後述する。
電流モニタ80は、抵抗42の一端の電位を検出する。抵抗42の他端がグランド90に接続されているので、電流モニタ80が検出する電位は、抵抗42の両端の間の電圧に等しい。抵抗42の両端の間の電圧は、抵抗42を介して第2スイッチング素子20に流れる電流(すなわち、センス電流)に比例する。電流モニタ80は、第1スイッチング素子10がオン状態のときに、抵抗42の両端の間の電圧に基づいて抵抗42に流れる電流の電流値を検出する。これに基づいて、電流モニタ80は、第2スイッチング素子20に流れるセンス電流の電流値を検出する。また、電流モニタ80は、第2スイッチング素子20に流れるセンス電流に基づいて第1スイッチング素子10に流れる主電流の電流値を検出する。電流検出の詳細については後述する。
次に、第2スイッチング素子20のゲート電圧(ゲートとソースの間の電圧)の温度依存性について説明する。図2は、第2スイッチング素子20に流れる電流が一定であるときの第2スイッチング素子20の温度とゲート電圧の関係を示すグラフである。図2に示すように、第2スイッチング素子20のゲート電圧は、温度依存性を有している。第2スイッチング素子20に流れる電流が一定である場合、その電流が流れるときの第2スイッチング素子20のゲート電圧(ゲート21とソース23の間の電圧)は、第2スイッチング素子20の温度によって異なる値になる。図2に示すように、第2スイッチング素子20に流れる電流が小さい場合は、第2スイッチング素子20のゲート電圧と第2スイッチング素子20の温度が負の相関を有している(グラフが負の傾きになる。)。図示していないが、第2スイッチング素子20に流れる電流が大きい場合は、第2スイッチング素子20のゲート電圧と第2スイッチング素子20の温度が正の相関を有している(グラフが正の傾きになる。)。第2スイッチング素子20のゲート電圧と第2スイッチング素子20の温度が1対1で対応している。よって、第2スイッチング素子20のゲート電圧から第2スイッチング素子20の温度を算出することができる。
次に、上記の構成を備えている半導体制御回路1の動作について説明する。上記の半導体制御回路1では、ゲート駆動回路60が、第1スイッチング素子10のゲート11と第2スイッチング素子20のゲート21を駆動する。より詳細には、ゲート駆動回路60が、第1スイッチング素子10のゲート11の電位Vgを所定のデューティー比でオン電位とオフ電位(0V)の間で切り換える。第2スイッチング素子20のゲート21にも、第1スイッチング素子10のゲート11と同じ電位Vgが印加される。
第1スイッチング素子10のゲート11の電位Vgがオン電位になると、第1スイッチング素子10のゲート電圧Vgs1(ゲート11とソース13の間の電圧)がオン電圧になる。このオン電圧は、第1スイッチング素子10のゲート閾値電圧以上の電圧である。よって、第1スイッチング素子10のソース13とドレイン12の間にチャネルが形成され、第1スイッチング素子10がオン状態になる。第1スイッチング素子10がオン状態になると第1スイッチング素子10に主電流が流れる。
一方、第1スイッチング素子10のゲート11の電位Vgがオフ電位(0V)になると、第1スイッチング素子10のゲート電圧Vgs1がオフ電圧(0V)になる。このオフ電圧は、第1スイッチング素子10のゲート閾値電圧より小さい電圧である。よって、第1スイッチング素子10に形成されていたチャネルが消滅し、第1スイッチング素子10がオフ状態になる。第1スイッチング素子10がオフ状態になると第1スイッチング素子10に主電流が流れなくなる。
以上のようにして、第1スイッチング素子10のオン状態とオフ状態が交互に繰り返される。オン状態とオフ状態は所定のデューティー比で繰り返される。第1スイッチング素子10がオン状態とオフ状態を交互に繰り返す過程で、第1スイッチング素子10が発熱し、第1スイッチング素子10の温度が上昇する。
一方、第2スイッチング素子20についてみると、第2スイッチング素子20のゲート21の電位Vgがオン電位(第1スイッチング素子11に対するオン電位)になると、第2スイッチング素子20のゲート電圧Vgs2(ゲート21とソース23の間の電圧)がオン電圧になる。このときのオン電圧を第1オン電圧と呼ぶ場合がある。第1オン電圧は、第2スイッチング素子20のゲート閾値電圧以上の電圧である。よって、第2スイッチング素子20のソース23とドレイン22の間にチャネルが形成され、第2スイッチング素子20がオン状態になる。第2スイッチング素子20がオン状態になると第2スイッチング素子20にセンス電流が流れる。センス電流は、主電流に対して所定のセンス比で流れる。
一方、第2スイッチング素子20のゲート21の電位Vgがオフ電位(第1スイッチング素子11に対するオフ電位(0V))になると、第2スイッチング素子20が次のように動作する。半導体制御回路1では、第2スイッチング素子20のソース23とグランド90の間に定電流源51が配置されている。この定電流源51によって、第2スイッチング素子20のソース23の電位Vs1が下げられる。このときのソース23の電位Vs1(すなわち、定電流源51によって引き下げられた電位)は、グランド90の電位(0V(すなわち、このときのゲート21の電位Vg))より低い電位である。第2スイッチング素子20のソース23の電位Vs1がることによって、第2スイッチング素子20のゲート電圧Vgs2(ゲート21とソース23の間の電圧)がオン電圧になる。このときのオン電圧を第2オン電圧と呼ぶ場合がある。第2オン電圧は、上記の第1オン電圧と異なる電圧である。定電流源51は、定電流が流れるように、ソース23の電位Vs1を制御する。
以上のように、第2スイッチング素子20のゲート21の電位Vgが0Vになっても、第2スイッチング素子20のオン状態が維持される。つまり、第2スイッチング素子20のソース23とドレイン22の間にチャネルが形成され、第2スイッチング素子20に定電流が流れる。第2スイッチング素子20のゲート電圧Vgs2は、第2スイッチング素子20のゲート21の電位Vgとソース23の電位Vs1との電位差である。第2スイッチング素子20のゲート21の電位Vgが0Vであるので、ソース23の電位Vs1の絶対値がゲート電圧Vgs2になる。
以上のようにして、第1スイッチング素子10がオン状態のときに第2スイッチング素子20にセンス電流が流れ、第1スイッチング素子10がオフ状態のときに第2スイッチング素子20に定電流が流れる。この動作によって、第2スイッチング素子20が発熱し、第2スイッチング素子20の温度が上昇する。
上述したように、第1スイッチング素子10が動作すると第1スイッチング素子10に主電流が流れる。また、第2スイッチング素子20が動作すると第2スイッチング素子20にセンス電流と定電流が流れる。また、第1スイッチング素子10と第2スイッチング素子20の動作によって、第1スイッチング素子10と第2スイッチング素子20の温度が上昇する。第1スイッチング素子10と第2スイッチング素子20が同じ半導体チップ2に形成されているので、第1スイッチング素子10と第2スイッチング素子20と半導体チップ2の温度がほぼ同じ温度になる。
上記の半導体制御回路1では、温度モニタ70が、第2スイッチング素子20の温度を検出する。また、温度モニタ70が、第2スイッチング素子20の温度に基づいて第1スイッチング素子10と半導体チップ2の温度を検出する。また、電流モニタ80が、第2スイッチング素子20に流れるセンス電流の電流値を検出する。また、電流モニタ80が、第2スイッチング素子20に流れるセンス電流に基づいて第1スイッチング素子10に流れる主電流の電流値を検出する。これについて以下に詳細に説明する。
図3に示すように、任意の時刻t0において、第1スイッチング素子10のゲート11と第2スイッチング素子20のゲート21の電位Vgが0V(第1スイッチング素子10に対するオフ電位)であるとする。このため、時刻t0において、第1スイッチング素子10のゲート電圧Vgs1が0V(オフ電圧)であり、第1スイッチング素子10がオフ状態である。第1スイッチング素子10に主電流が流れておらず、その電流値Idが0Aである。
このとき第2スイッチング素子20についてみると、ゲート21の電位Vgが0Vである。また、定電流源51によって第2スイッチング素子20のソース23の電位Vs1が低下している。このため、第2スイッチング素子20のゲート電圧Vgs2がオン電圧(第2オン電圧)であり、第2スイッチング素子20がオン状態である。定電流源51によって第2スイッチング素子20に定電流が流れている。
上述したように、第2スイッチング素子20のゲート電圧Vgs2は、温度依存性を有している。図2に示すように、第2スイッチング素子20に流れる電流が一定である場合、その電流が流れるときの第2スイッチング素子20のゲート電圧Vgs2は、第2スイッチング素子20の温度によって異なる値になる。第2スイッチング素子20のゲート電圧Vgs2と第2スイッチング素子20の温度は1対1で対応している。したがって、第2スイッチング素子20のゲート電圧Vgs2から第2スイッチング素子20の温度を算出することができる。
第2スイッチング素子20のゲート電圧Vgs2は、第2スイッチング素子20のゲート21の電位Vgとソース23の電位Vs1との電位差である。第2スイッチング素子20のゲート21の電位Vgが0Vである場合は、ソース23の電位Vs1の絶対値が第2スイッチング素子20のゲート電圧Vgs2の値になる。そこで、温度モニタ70が、第2スイッチング素子20のソース23の電位Vs1を検出し、検出した電位Vs1に基づいて第2スイッチング素子20の温度を算出する。このようにして、温度モニタ70は、第1スイッチング素子10がオフ状態であるときに、第2スイッチング素子20のソース23の電位Vs1(第2スイッチング素子20のゲート電圧Vgs2)に基づいて、第2スイッチング素子20の温度を検出する。また、第2スイッチング素子20の温度と第1スイッチング素子10と半導体チップ2の温度がほぼ同じ温度なので、温度モニタ70は、第2スイッチング素子20の温度に基づいて、第1スイッチング素子10と半導体チップ2の温度を検出する。
次に、図3に示すように、任意の時刻t1以降に、第1スイッチング素子10のゲート11の電位Vgが0VからVCC(第1スイッチング素子10に対するオン電位)に変化したとする。この場合、第1スイッチング素子10のゲート電圧Vgs1が0V(オフ電圧)からVCC(オン電圧)に変化する。VCC(オン電圧)は、第1スイッチング素子10のゲート閾値電圧Vthより大きい電圧である。第1スイッチング素子10のゲート電圧Vgs1は、ミラー電圧Vmrを経てオン電圧VCCに達する。これによって、第1スイッチング素子10がオン状態になり、第1スイッチング素子10に主電流が流れる。また、第1スイッチング素子10のドレイン電圧VdがVonになる。
このとき第2スイッチング素子20についてみると、第1スイッチング素子10と同様に、ゲート21の電位Vgが0VからVCCに変化する。そうすると、第2スイッチング素子20のゲート電圧Vgs2が第2オン電圧から第1オン電圧に変化する。これによって、第2スイッチング素子20にセンス電流が流れる。第2スイッチング素子20に流れるセンス電流は、第2スイッチング素子20に接続されているダイオード41と抵抗42に流れる。
抵抗42に電流が流れると、電流モニタ80が、抵抗42に流れる電流の電流値を検出する。より詳細には、電流モニタ80が、抵抗42の一端の電位Vs2(すなわち、抵抗42の両端の間の電圧)を検出し、検出した電位Vs2に基づいて抵抗42に流れる電流の電流値を算出する。なお、抵抗42の一端の電位Vs2は、ドレイン電圧Vonからダイオード41の順方向電圧VFを差し引いた値である。
抵抗42に流れる電流は、第2スイッチング素子20に流れるセンス電流と同等である。よって、電流モニタ80は、抵抗42に流れる電流の電流値から、第2スイッチング素子20に流れるセンス電流の電流値を検出することができる。なお、第2スイッチング素子20に流れるセンス電流は、抵抗42だけでなく、抵抗42に並列接続されている定電流源51にも流れるが、定電流源51に流れる電流は微小であるため無視することができる。
以上のようにして、上記の半導体制御回路1では、第1スイッチング素子10がオン状態のときに、第1スイッチング素子10に主電流が流れ、第2スイッチング素子20にセンス電流が流れる。主電流とセンス電流は、所定のセンス比で流れる。センス比は、第1スイッチング素子10に流れる主電流と第2スイッチング素子20に流れるセンス電流の比である。電流モニタ80は、第2スイッチング素子20に流れるセンス電流の電流値を検出すると、その電流値とセンス比に基づいて、第1スイッチング素子10に流れる主電流の電流値を算出する。このようにして、第1スイッチング素子10がオン状態のときに、電流モニタ80が、第1スイッチング素子10に流れる主電流の電流値を検出することができる。
以上より、上記の半導体制御回路1によれば、第1スイッチング素子10の温度と第1スイッチング素子10に流れる主電流の電流値を検出することができる。第1スイッチング素子10に流れる主電流の電流値を検出するために設けられている第2スイッチング素子20を利用して第1スイッチング素子10の温度を検出することができる。これによって、第1スイッチング素子10の温度を検出するための別途の構成(例えば別途のスイッチング素子)が必要無いので、装置の回路規模が増大することを抑制することができる。よって、装置の回路規模が増大することを抑制しつつ第1スイッチング素子10に流れる主電流の電流値と第1スイッチング素子10の温度を併せて検出することができる。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
上記の実施例は、第1スイッチング素子10と第2スイッチング素子20がMOSFETであったが、これに限定されるものではなく、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
また、上記の構成を備えている半導体制御回路1では、定電流源51によって第2スイッチング素子20に流す定電流の大きさを調整することによって、第2スイッチング素子20の温度を検出するときの検出精度を調整することができる。上述したように、第2スイッチング素子20に流れる電流が一定である場合、その電流が流れるときの第2スイッチング素子20のゲート電圧Vgs2は、第2スイッチング素子20の温度によって異なる値になる。また、図4に示すように、第2スイッチング素子20に流れる電流の大きさが異なると、第2スイッチング素子20の温度とゲート電圧の関係を示すグラフが異なるグラフになる。図4におけるグラフ101は、第2スイッチング素子20に流れる電流が小さい場合における第2スイッチング素子20の温度とゲート電圧Vgs2の関係を示している。一方、グラフ102は、グラフ101と比較して、第2スイッチング素子20に流れる電流が大きい場合における第2スイッチング素子20の温度とゲート電圧Vgs2の関係を示している。図4に示すように、第2スイッチング素子20に流れる電流が小さいほど、第2スイッチング素子20の温度に対するゲート電圧Vgs2の変動が大きくなる(グラフの傾きが大きくなる。)。よって、第2スイッチング素子20の温度を検出するときに、第2スイッチング素子20の温度の変動に対するゲート電圧Vgs2の変動を明確に把握することができ、検出精度を高めることができる。そのため、定電流源51によって第2スイッチング素子20に流す定電流は微小であることが好ましい。第2スイッチング素子20に流す定電流が微小であるときの第2スイッチング素子20のゲート電圧Vgs2は、第2スイッチング素子20のゲート閾値電圧に近い値になる。
また、上記の実施例では、定電流源51を用いていたが、この構成に限定されるものではない。他の実施例では、図5に示すように、定電流源51に代えて負電源52と抵抗54を用いてもよい。負電源52の正極がグランド90に接続されている。抵抗54の一端が第2スイッチング素子20のソース23に接続されている。抵抗54の他端が負電源52の負極に接続されている。負電源52と抵抗54の組み合わせによって、第1スイッチング素子10がオフ状態のときに第2スイッチング素子20のソース23の電位を下げ、第2スイッチング素子20に電流を流す。負電源52と抵抗54によって第2スイッチング素子20に流れる電流は、センス電流に比べて微小な電流である。抵抗54の抵抗値は、並列接続されている抵抗42の抵抗値と比較して非常に大きい。
このような構成では、第1スイッチング素子がオフ状態のときに抵抗54に流れる電流が、第2スイッチング素子20のソース23の電位Vs1によって変動する。また、上述したように、ソース23の電位Vs1(つまり、第2スイッチング素子20のゲートとソース間の電圧Vgs)は、第2スイッチング素子20の温度によって変動する。図6に示すように、第2スイッチング素子20に流れる電流の大きさが異なると、第2スイッチング素子20の温度とゲート電圧の関係を示すグラフが異なるグラフになる。図6におけるグラフ101は、第2スイッチング素子20に流れる電流が小さい場合における第2スイッチング素子20の温度とゲート電圧Vgs2の関係を示している。一方、グラフ102は、グラフ101と比較して、第2スイッチング素子20に流れる電流が大きい場合における第2スイッチング素子20の温度とゲート電圧Vgs2の関係を示している。また、グラフ103は、グラフ102と比較して、第2スイッチング素子20に流れる電流が大きい場合における第2スイッチング素子20の温度とゲート電圧Vgs2の関係を示している。なお、第2スイッチング素子20に流れる電流は、第2スイッチング素子20のソース23の電位Vs1、抵抗54の抵抗値、負電源52の電圧、及びグランド90の電位(0V)に基づいて算出される。
温度モニタ70は、第2スイッチング素子20の温度を検出するときに、第2スイッチング素子20に流れる電流に応じて、第2スイッチング素子20の温度とゲート電圧の関係を示すグラフを選択する。温度モニタ70は、選択したグラフを用いて、第2スイッチング素子20のゲート電圧Vgs2から第2スイッチング素子20の温度を算出する。すなわち、温度モニタ70は、選択したグラフを用いて、第2スイッチング素子20のソース23の電位Vs1に基づいて第2スイッチング素子20の温度を検出する。また、温度モニタ70は、第2スイッチング素子20の温度に基づいて、第1スイッチング素子10と半導体チップ2の温度を検出する。このような構成によっても、上記と同様に、装置の回路規模が増大することを抑制しつつ第1スイッチング素子10に流れる主電流の電流値と第1スイッチング素子10の温度を併せて検出することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体制御回路
2 :半導体チップ
10 :第1スイッチング素子
11 :ゲート
12 :ドレイン
13 :ソース
15 :還流ダイオード
20 :第2スイッチング素子
21 :ゲート
22 :ドレイン
23 :ソース
25 :還流ダイオード
41 :ダイオード
42 :抵抗
51 :定電流源
52 :負電源
54 :抵抗
60 :ゲート駆動回路
61 :ゲート抵抗
70 :温度モニタ
80 :電流モニタ
90 :グランド

Claims (1)

  1. 主電流が流れる第1スイッチング素子と、前記第1スイッチング素子に並列接続されて前記主電流に応じたセンス電流が流れる第2スイッチング素子を備えており、前記第1スイッチング素子のゲートと前記第2スイッチング素子のゲートが接続されている半導体チップと、
    前記第1スイッチング素子と前記第2スイッチング素子のゲートを駆動するゲート駆動回路と、
    前記第2スイッチング素子に流れる前記センス電流の電流値を検出する電流検出手段と、
    前記第1スイッチング素子がオフ状態のときに前記第2スイッチング素子のソースの電位を下げて前記第2スイッチング素子に電流を流す電流源と、
    前記第1スイッチング素子がオフ状態のときに前記第2スイッチング素子の前記ソースの電位を検出する電位検出手段を備えている半導体制御回路。
JP2016056106A 2016-03-18 2016-03-18 半導体制御回路 Active JP6724453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016056106A JP6724453B2 (ja) 2016-03-18 2016-03-18 半導体制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016056106A JP6724453B2 (ja) 2016-03-18 2016-03-18 半導体制御回路

Publications (2)

Publication Number Publication Date
JP2017175221A true JP2017175221A (ja) 2017-09-28
JP6724453B2 JP6724453B2 (ja) 2020-07-15

Family

ID=59972286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016056106A Active JP6724453B2 (ja) 2016-03-18 2016-03-18 半導体制御回路

Country Status (1)

Country Link
JP (1) JP6724453B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114974A (ja) * 2017-12-25 2019-07-11 株式会社デンソー 検出回路
CN110233613A (zh) * 2018-03-05 2019-09-13 英飞凌科技股份有限公司 具有集成温度和电流感测电路的功率开关

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134271A (ja) * 1990-09-27 1992-05-08 Nec Corp 出力回路
JPH0526912A (ja) * 1991-03-14 1993-02-05 Fuji Electric Co Ltd 過電流検出回路
JP2015077010A (ja) * 2013-10-09 2015-04-20 トヨタ自動車株式会社 半導体制御装置、スイッチング装置、インバータ及び制御システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134271A (ja) * 1990-09-27 1992-05-08 Nec Corp 出力回路
JPH0526912A (ja) * 1991-03-14 1993-02-05 Fuji Electric Co Ltd 過電流検出回路
JP2015077010A (ja) * 2013-10-09 2015-04-20 トヨタ自動車株式会社 半導体制御装置、スイッチング装置、インバータ及び制御システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114974A (ja) * 2017-12-25 2019-07-11 株式会社デンソー 検出回路
JP7062945B2 (ja) 2017-12-25 2022-05-09 株式会社デンソー 検出回路
CN110233613A (zh) * 2018-03-05 2019-09-13 英飞凌科技股份有限公司 具有集成温度和电流感测电路的功率开关
CN110233613B (zh) * 2018-03-05 2023-05-05 英飞凌科技股份有限公司 具有集成温度和电流感测电路的功率开关

Also Published As

Publication number Publication date
JP6724453B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
US9829387B2 (en) System and method for temperature sensing
JP6170119B2 (ja) 電源スイッチを駆動するためのシステムおよび方法
JP4816182B2 (ja) スイッチング素子の駆動回路
US10281941B2 (en) Voltage generating circuit and overcurrent detecting circuit
US8766671B2 (en) Load driving apparatus
US6812722B2 (en) On-chip temperature detection device
JP5616980B2 (ja) 半導体スイッチ素子の駆動装置
TWI574018B (zh) 半導體裝置及其控制方法
JP2007228447A (ja) スイッチング素子のゲート駆動回路
JP2008078816A (ja) 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路
JP2007272873A5 (ja)
JP6286899B2 (ja) 絶縁ゲート型半導体素子の駆動装置および電力変換装置
JP5831528B2 (ja) 半導体装置
JP5392287B2 (ja) 負荷駆動装置
TWI543519B (zh) 橋式整流電路
JP6458552B2 (ja) スイッチング方式の降圧型dc−dcコンバータ、及び電力変換回路
JP6375945B2 (ja) スイッチング装置
JP6724453B2 (ja) 半導体制御回路
WO2020058434A1 (en) Determining an operating condition of a transistor
JP6925518B2 (ja) 電力用半導体素子の駆動装置
JP2019088104A (ja) パワー半導体素子の駆動装置
US20180069544A1 (en) Switch Device
JP2023065319A (ja) 半導体試験装置および半導体素子の試験方法。
JP6766256B2 (ja) スイッチング素子制御回路及びパワーモジュール
JP6901577B2 (ja) スイッチング素子制御回路及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R151 Written notification of patent or utility model registration

Ref document number: 6724453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151