JP7062945B2 - 検出回路 - Google Patents

Description

本発明は、スイッチング素子の閾値電圧を検出するための検出回路に関する。

従来、例えば特許文献１に見られるように、第１端子、第２端子及び開閉制御端子を有するＭＯＳＦＥＴ又はＩＧＢＴ等のスイッチング素子が知られている。スイッチング素子は、第２端子に対する開閉制御端子の電圧差が閾値電圧以上になることにより、第１端子及び第２端子間の電流の流通を許容するオン状態とされる。また、スイッチング素子は、上記電圧差が閾値電圧未満になることにより、第１端子及び第２端子間の電流の流通を阻止するオフ状態とされる。

特開２００３－８３５８号公報

スイッチング素子の閾値電圧検出に対する要望が高まっており、スイッチング素子の駆動中に閾値電圧を検出する技術が求められている。スイッチング素子の閾値電圧は、経年劣化により変化する。このため、スイッチング素子の駆動中に閾値電圧を検出できないと、スイッチング素子の駆動中における閾値電圧の変化により、例えば、スイッチング素子のオン抵抗が増大したり、セルフターンオン現象が発生したりする。

例えば大電流が流れる駆動回路にスイッチング素子が適用されている場合、スイッチング素子の駆動中に閾値電圧を検出するためにスイッチング素子がオン状態とされると、スイッチング素子の第１端子と第２端子との間に大電流が流れる。この結果、閾値電圧の検出のために大きな損失が生じる懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の駆動中に閾値電圧を検出するために発生する損失を低減できる検出回路を提供することにある。

本発明は、メインスイッチング素子と、前記メインスイッチング素子に流れる電流と相関を有する微小電流が流れるセンススイッチング素子と、を備えるスイッチに適用される検出回路であって、前記メインスイッチング素子及び前記センススイッチング素子のそれぞれは、第１端子、第２端子及び開閉制御端子を有し、前記メインスイッチング素子の前記第１端子は、前記センススイッチング素子の前記第１端子に接続され、前記メインスイッチング素子は、前記第２端子に対する前記開閉制御端子の第１電圧差が閾値電圧以上になることにより、前記第１端子と前記第２端子との間の電流の流通を許容するオン状態とされ、前記第１電圧差が前記閾値電圧未満になることにより、前記第１端子と前記第２端子との間の電流の流通を阻止するオフ状態とされ、前記センススイッチング素子は、前記第２端子に対する前記開閉制御端子の第２電圧差が前記閾値電圧以上になることにより、前記第１端子と前記第２端子との間の電流の流通を許容するオン状態とされ、前記第２電圧差が前記閾値電圧未満になることにより、前記第１端子と前記第２端子との間の電流の流通を阻止するオフ状態とされ、前記メインスイッチング素子の前記開閉制御端子と、前記センススイッチング素子の前記開閉制御端子と、に共通接続される第１出力端子を有し、前記メインスイッチング素子と前記センススイッチング素子とを共にオン状態とするオン電圧と、前記メインスイッチング素子をオフ状態とするオフ電圧と、を含む複数の電圧を切り替えて前記第１出力端子に出力する切替部と、前記センススイッチング素子の前記第２端子に接続され、前記切替部によるオフ電圧の印加期間において前記センススイッチング素子の前記第１端子と前記第２端子との間に所定の閾値電流を流通させる電流源と、前記センススイッチング素子の前記開閉制御端子と前記第２端子との間の電圧差に相当する電圧を出力する第２出力端子を有する電圧出力部と、前記切替部によるオフ電圧の印加期間における前記第２出力端子の出力電圧に基づいて、前記閾値電圧を検出する閾値電圧検出部と、を備える。

本発明の検出回路は、電流源と、電圧出力部とを備えている。そのため、メインスイッチング素子をオフ状態とするオフ電圧の印加期間に、センススイッチング素子の第１端子と第２端子との間に閾値電流を流通させることができる。また、この印加期間における、センススイッチング素子の開閉制御端子と第２端子との間の電圧差に相当する電圧を出力することができる。センススイッチング素子に閾値電流を流通させている期間における、センススイッチング素子の開閉制御端子と第２端子との間の電圧差は、閾値電圧となる。したがって、メインスイッチング素子の駆動中に閾値電圧を検出することができる。

ここで本発明によれば、センススイッチング素子の閾値電圧がメインスイッチング素子の閾値電圧と等しいことを利用して、メインスイッチング素子の駆動中に閾値電圧を検出している。これにより、閾値電圧を検出するために発生する損失を低減している。以下、この理由について説明する。

センススイッチング素子は、メインスイッチング素子に流れる電流と相関を有する微小電流が流れる素子である。そのため、メインスイッチング素子の閾値電圧とセンススイッチング素子の閾値電圧とは、スイッチの製造時において等しい。

また、メインスイッチング素子とセンススイッチング素子とは、第１端子同士が接続されており、切替部により開閉制御端子にオン電圧が印加されることで共にオン状態となる。そのため、メインスイッチング素子の閾値電圧とセンススイッチング素子の閾値電圧とは、経年劣化による変化が等しく、スイッチの駆動中においても等しい。そのため、センススイッチング素子を用いてメインスイッチング素子の駆動中に閾値電圧を検出することができる。

更に本発明によれば、閾値電圧の検出は、メインスイッチング素子がオフ状態とされているオフ電圧の印加期間に行われる。そのため、閾値電圧を検出するためにメインスイッチング素子に電流は流れない。一方、センススイッチング素子には電流が流れるが、センススイッチング素子に流れる電流は、メインスイッチング素子に流れる電流に比べて小さい。そのため、メインスイッチング素子を用いて閾値電圧を検出する構成に比べて、閾値電圧を検出するために発生する損失を低減することができる。

第１実施形態に係る回転電機の制御システムの全体構成図。 第１実施形態に係るスイッチと駆動回路を示す図。 第１実施形態に係るスイッチング素子の切替処理を示すタイムチャート。 第２実施形態に係る駆動回路を示す図。 第２電源を示す図。 閾値電圧と出力電圧の絶対値との関係を示すグラフ。 第２実施形態に係るスイッチング素子の切替処理を示すタイムチャート。 第３実施形態に係る駆動回路を示す図。 スイッチング素子の異常検出処理を示すタイムチャート。 第４実施形態に係る駆動回路を示す図。 相関データを示すグラフ。 第５実施形態に係る駆動回路を示す図。 第５実施形態に係るスイッチング素子の切替処理を示すタイムチャート。 第６実施形態に係る駆動回路を示す図。 第６実施形態に係るスイッチング素子の切替処理を示すタイムチャート。

（第１実施形態）
以下、本発明に係る検出回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る検出回路は、回転電機の制御システムを構成する。

図１に示すように、制御システムは、直流電源としてのバッテリ１０、電力変換器としてのインバータ２０及び回転電機３０を備えている。回転電機３０は、インバータ２０を介してバッテリ１０に接続されている。なおバッテリ１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。

インバータ２０は、３相分の上，下アームスイッチＳＷを備えている。各相の上，下アームスイッチＳＷの接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。本実施形態では、インバータ２０のスイッチＳＷとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的にはＮチャネルＭＯＳＦＥＴが用いられている。このため、本実施形態において、スイッチＳＷのゲートが「開閉制御端子」に相当し、スイッチＳＷのドレインが「第１端子」に相当し、スイッチＳＷのソースが「第２端子」に相当する。スイッチＳＷには、ボディダイオードＦＤが逆並列に接続されている。なおスイッチＳＷに、外付けのフリーホイールダイオードＦＤが逆並列に接続されていてもよい。

インバータ２０は、駆動回路Ｄｒを備えている。駆動回路Ｄｒは、各スイッチＳＷに対応して個別に設けられている。駆動回路Ｄｒによって各スイッチＳＷが駆動される。これにより、インバータ２０の各相において、上アームスイッチＳＷと下アームスイッチＳＷとが所定のスイッチング周期毎に交互にオン状態とされる。

続いて図２を用いて、スイッチＳＷと駆動回路Ｄｒについて説明する。

スイッチＳＷは、メインスイッチング素子ＳＷ１と、センススイッチング素子ＳＷ２とを備えている。メインスイッチング素子ＳＷ１及びセンススイッチング素子ＳＷ２のそれぞれは、シリコンカーバイト（ＳｉＣ）にて構成されたＮチャネルＭＯＳＦＥＴであり、ドレイン、ソース及びゲートの各端子を有する。

メインスイッチング素子ＳＷ１のドレインは、センススイッチング素子ＳＷ２のドレインに接続されている。また、メインスイッチング素子ＳＷ１のソースは、接地電圧に接続（以下、接地という）されている。なお、本実施形態において、接地電圧が「基準電圧」に相当する。

駆動回路Ｄｒは、回路部Ｋｒと駆動制御部７０とを備えている。回路部Ｋｒは、第１電源４０と、切替部４２と、第２電源４６と、電流源５０と、電圧出力部６０と、を備えている。なお、本実施形態において、駆動回路Ｄｒが「検出回路」に相当する。

第１電源４０は、所定の出力電圧Ｖｏｍ（例えば１５Ｖ）を有する電圧源である。切替部４２は、２つの切替端子４２ａ、４２ｂと、これらの切替端子４２ａ、４２ｂの一方に選択的に接続される出力端子４２ｃと、を有する。切替端子４２ａは第１電源４０に接続されている。切替端子４２ｂは接地されている。そのため、出力端子４２ｃには、出力電圧Ｖｏｍと接地電圧とが切り替えて出力されている。

出力端子４２ｃは、ゲート抵抗体４４を介してメインスイッチング素子ＳＷ１のゲートに接続されているとともに、センススイッチング素子ＳＷ２のゲートに接続されている。つまり、出力端子４２ｃは、出力端子４２ｃは、メインスイッチング素子ＳＷ１のゲートとセンススイッチング素子ＳＷ２のゲートとに共通接続されている。なお、本実施形態において、出力端子４２ｃが「第１出力端子」に相当する。

第２電源４６は、所定の出力電圧Ｖｎ（Ｖｎ＜０）を有する電圧源である。電流源５０は、センススイッチング素子ＳＷ２のソースと第２電源４６との間に接続されており、センススイッチング素子ＳＷ２のソースから第２電源４６に向かう向きに、所定の閾値電流（例えば１ｍＡ）を流通させる。そのため、センススイッチング素子ＳＷ２では、ゲートに接地電圧が印加される期間においても、ドレインとソースとの間に閾値電流が流通されている。なお、本実施形態において、出力電圧Ｖｎが「低側電圧」に相当する。

具体的には、電流源５０は、補償用スイッチング素子５２と、オペアンプ５４と、補償用抵抗体５６と、を備えている。補償用スイッチング素子５２の入力端子は、センススイッチング素子ＳＷ２のソースに接続されている。補償用スイッチング素子５２の出力端子は、補償用抵抗体５６を介して第２電源４６に接続されている。オペアンプ５４の非反転入力端子５４ａには、所定の目標電圧Ｖｒｅｆが入力されている。オペアンプ５４の反転入力端子５４ｂは、補償用スイッチング素子５２の出力端子に接続されている。オペアンプ５４の出力端子５４ｃは、補償用スイッチング素子５２の出力端子の開閉制御端子に接続されている。

電流源５０では、目標電圧Ｖｒｅｆを基準として、補償用スイッチング素子５２の一対の主端子間に流れる閾値電流が、センススイッチング素子ＳＷ２の温度によらず一定となるように、オペアンプ５４が動作している。

電圧出力部６０は、第３電源６２と、オペアンプ６４と、第１～第４調整用抵抗体６６～６９と、を備えている。第３電源６２は、所定の出力電圧を有する電圧源である。オペアンプ６４の非反転入力端子６４ａは、第１調整用抵抗体６６を介して第３電源６２に接続されている。また、オペアンプ６４の非反転入力端子６４ａは、第２調整用抵抗体６７を介してセンススイッチング素子ＳＷ２のゲートに接続されている。オペアンプ６４の反転入力端子６４ｂは、第３調整用抵抗体６８を介してセンススイッチング素子ＳＷ２のソースに接続されている。オペアンプ６４の反転入力端子６４ｂと出力端子６４ｃとの間には、第４調整用抵抗体６９が接続されている。

電圧出力部６０では、オペアンプ６４の出力端子６４ｃに、センススイッチング素子ＳＷ２のゲートとソースとの間の電圧差に相当する電圧が生成されるように、オペアンプ６４が動作している。なお、本実施形態において、出力端子６４ｃが「第２出力端子」に相当する。

駆動制御部７０は、外部からの駆動信号に基づいてスイッチング素子ＳＷ１、ＳＷ２のオン状態とオフ状態とを切り替える切替処理を実行する集積回路である。駆動制御部７０の第１端子Ｔ１は、切替部４２に接続されており、出力端子４２ｃが接続される切替端子４２ａ、４２ｂを切り替えるための信号を出力する。駆動制御部７０の第２端子Ｔ２は、電圧出力部６０の出力端子６４ｃに接続されており、出力端子６４ｃの電圧が入力されている。

ここで、各スイッチング素子ＳＷ１、ＳＷ２のオン状態とオフ状態とについて説明する。メインスイッチング素子ＳＷ１は、ソースに対するゲートの電圧差（以下、第１ゲート電圧Ｖｇ１という）が閾値電圧Ｖｔｈ以上になることにより、ドレインとソースとの間の電流の流通を許容するオン状態とされる。また、第１ゲート電圧Ｖｇ１が閾値電圧Ｖｔｈ未満になることにより、上記電流の流通を阻止するオフ状態とされる。なお、本実施形態において、第１ゲート電圧Ｖｇ１が「第１電圧差」に相当する。

センススイッチング素子ＳＷ２は、ソースに対するゲートの電圧差（以下、第２ゲート電圧Ｖｇ２という）が、閾値電圧Ｖｔｈ以上になることにより、ドレインとソースとの間の電流の流通を許容するオン状態とされる。また、第２ゲート電圧Ｖｇ２が閾値電圧Ｖｔｈ未満になることにより、上記電流の流通を阻止するオフ状態とされる。なお、本実施形態において、第２ゲート電圧Ｖｇ２が「第２電圧差」に相当する。

ここで、閾値電圧Ｖｔｈとは、メインスイッチング素子ＳＷ１がオフ状態からオン状態に切り替わる電圧のことである。詳細には、メインスイッチング素子ＳＷ１のドレインとソースとの間に、閾値電流が流通される場合の第１ゲート電圧Ｖｇ１のことである。このため、閾値電流は、閾値電圧Ｖｔｈを測定する場合において、メインスイッチング素子ＳＷ１が、オフ状態からオン状態に切り替わったことを判定するために定められた値である。センススイッチング素子ＳＷ２についても同様である。

図３を用いて切替処理について説明する。ここで、図３（ａ）は、駆動信号の推移を示す。図３（ｂ）は、第１ゲート電圧Ｖｇ１の推移を示し、図３（ｃ）は、第２ゲート電圧Ｖｇ２の推移を示す。

時刻ｔ１において、駆動信号がオフ指令からオン指令に切り替わる。以下、駆動信号がオン指令である期間を、オン期間Ｔｏｎという。このため駆動制御部７０は、切替部４２の出力端子４２ｃを切替端子４２ａに接続させ、出力端子４２ｃに出力される電圧を出力電圧Ｖｏｍに切り替える。これにより、各スイッチング素子ＳＷ１、ＳＷ２のゲートに出力電圧Ｖｏｍが印加され、メインスイッチング素子ＳＷ１の第１ゲート電圧Ｖｇ１が、閾値電圧Ｖｔｈ以上のＶｏｍとなる。また、センススイッチング素子ＳＷ２の第２ゲート電圧Ｖｇ２が、閾値電圧Ｖｔｈ以上のＶｓｍ（Ｖｓｍ＞Ｖｏｍ）となる。その結果、各スイッチング素子ＳＷ１、ＳＷ２がオン状態に切り替えられ、各スイッチング素子ＳＷ１、ＳＷ２のドレインからソースへの電流の流通が許容される。なお、本実施形態において、出力電圧Ｖｏｍが「オン電圧」に相当する。

その後時刻ｔ２において、駆動信号がオン指令からオフ指令に切り替わる。以下、駆動信号がオフ指令である期間を、オフ期間Ｔｏｆｆという。このため駆動制御部７０は、切替部４２の出力端子４２ｃを切替端子４２ｂに接続させ、出力端子４２ｃに出力される電圧を接地電圧に切り替える。これにより、各スイッチング素子ＳＷ１、ＳＷ２のゲートに接地電圧が印加され、第１ゲート電圧Ｖｇ１が閾値電圧Ｖｔｈ未満のゼロとなる。その結果、メインスイッチング素子ＳＷ１がオン状態からオフ状態に切り替えられ、メインスイッチング素子ＳＷ１のドレインからソースへの電流の流通が阻止される。なお、本実施形態において、接地電位が「オフ電圧」に相当し、オフ期間Ｔｏｆｆが「オフ電圧の印加期間」に相当する。

一方、センススイッチング素子ＳＷ２では、オフ期間Ｔｏｆｆにおいても、電流源５０によりセンススイッチング素子ＳＷ２のドレインとソースとの間に閾値電流が流通される。その結果、第２ゲート電圧Ｖｇ２は閾値電圧Ｖｔｈとなり、電圧出力部６０の出力端子６４ｃに閾値電圧Ｖｔｈが出力される。なお、電流源５０による閾値電流は、オン期間Ｔｏｎにメインスイッチング素子ＳＷ１のドレインからソースへ流れる電流よりも小さい。

駆動制御部７０は、電圧出力部６０における出力端子６４ｃの出力電圧に基づいて、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈを検出する。メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとは等しい。そのため、駆動制御部７０にメインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈが検出される。なお、本実施形態において、駆動制御部７０が「閾値電圧検出部」に相当する。

ここで、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとが等しい理由について、以下に説明する。

メインスイッチング素子ＳＷ１とセンススイッチング素子ＳＷ２とは、同一チップ上に形成されたスイッチング素子から構成される。具体的には、同一チップ上に形成されたＭ個（例えば１００００個）のスイッチング素子のうち、１個をセンススイッチング素子ＳＷ２とし、残りのスイッチング素子をメインスイッチング素子ＳＷ１としている。また、Ｍ個のスイッチング素子のドレインは、全て互いに接続されている。そのため、センススイッチング素子ＳＷ２は、メインスイッチング素子ＳＷ１に流れる電流と相関を有する微小電流が流れる素子である、ということができる。また、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとは、スイッチング素子ＳＷ１、ＳＷ２の製造時において等しくなっている。

また、メインスイッチング素子ＳＷ１とセンススイッチング素子ＳＷ２とは、切替部４２により同時にオン状態に切り替えられている。そのため、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとは、経年劣化による変化が等しい。したがって、スイッチング素子ＳＷ１、ＳＷ２の駆動中、具体的には切替処理中において、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとは、等しくなっている。この結果、センススイッチング素子ＳＷ２を用いて、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈを検出することができる。

なお、本実施形態において、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとが「等しい」とは、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとが完全に一致していることのみを意味するものではなく、製造誤差あるいは素子特性ばらつき等によってメインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとが僅かに異なっている場合も含まれる意味である。

以上説明した本実施形態によれば、以下の効果が得られるようになる。

駆動回路Ｄｒは、電流源５０と電圧出力部６０とを備えている。そのため、オフ期間Ｔｏｆｆに、センススイッチング素子ＳＷ２のドレインとソースとの間に閾値電流を流通させることができる。これにより、オフ期間Ｔｏｆｆに、電圧出力部６０の出力端子６４ｃに閾値電圧Ｖｔｈを出力させることができる。したがって、メインスイッチング素子ＳＷ１の駆動中に閾値電圧Ｖｔｈを検出することができる。

閾値電圧Ｖｔｈの検出は、メインスイッチング素子ＳＷ１がオフ状態とされているオフ期間Ｔｏｆｆに行われる。そのため、閾値電圧Ｖｔｈを検出するためにメインスイッチング素子ＳＷ１に電流は流れない。一方、センススイッチング素子ＳＷ２に電流は流れるが、センススイッチング素子ＳＷ２に流れる電流は、メインスイッチング素子ＳＷ１に流れる電流よりも小さい。そのため、メインスイッチング素子ＳＷ１を用いて閾値電圧Ｖｔｈを検出する構成に比べて、閾値電圧Ｖｔｈを検出するために発生する損失を低減することができる。

本実施形態では、閾値電流を流通させるための電流源５０が、センススイッチング素子ＳＷ２のソースと第２電源４６との間に接続されている。そのため、センススイッチング素子ＳＷ２のソースの電圧と出力電圧Ｖｎとの電圧差を利用して、容易に閾値電流を流通させることができる。

本実施形態では、センススイッチング素子ＳＷ２のドレインとソースとの間に流通させる閾値電流が、センススイッチング素子ＳＷ２の温度によらず一定となるように制御されている。そのため、閾値電圧Ｖｔｈを正確に取得することができる。

本実施形態では、閾値電流が、オン期間Ｔｏｎにメインスイッチング素子ＳＷ１のドレインからソースへ流れる電流よりも小さくなるように制御されている。そのため、オフ期間Ｔｏｆｆにおいて閾値電流を流すために発生する損失が増大するのを抑制することができる。また、オフ期間Ｔｏｆｆにおいてセンススイッチング素子ＳＷ２のみが経年劣化し、メインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈと、センススイッチング素子ＳＷ２の閾値電圧Ｖｔｈとの間に、経年劣化による変化の差が生じるのを抑制することができる。

（第２実施形態）
以下、第２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図４に示すように、切替部４２が３つの切替端子４２ａ、４２ｂ、４２ｄを備えている点、及び、回路部Ｋｒに電圧保持部８０を含む点で異なる。また、本実施形態では、先の第１実施形態と比較して、第２電源４６と駆動制御部７０との構成が異なる。なお、図４は、本実施形態に係る駆動回路Ｄｒを示す図である。図４において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付して説明を省略する。

切替部４２の切替端子４２ｄは、第２電源４６に接続されている。そのため、出力端子４２ｃには、出力電圧Ｖｏｍと接地電圧と出力電圧Ｖｎとが切り替えて出力されている。

電圧保持部８０は、電圧出力部６０の出力端子６４ｃに接続されており、駆動制御部７０から入力されるサンプリング信号Ｓｐに基づいて、出力端子６４ｃから出力される電圧を保持する。ここで、サンプリング信号Ｓｐとは、電圧保持部８０が出力端子６４ｃから出力される電圧を保持するタイミングを決定する信号であり、オンとオフとの間で切り替わる。

具体的には、電圧保持部８０は、オペアンプ８２と、コンデンサ８４と、サンプリングスイッチ８６と、を備えている。オペアンプ８２の非反転入力端子８２ａは、コンデンサ８４の高電圧側端子に接続されている。コンデンサ８４の低電圧側端子は接地されている。また、オペアンプ８２の非反転入力端子８２ａは、サンプリングスイッチ８６を介して電圧出力部６０の出力端子６４ｃに接続されている。オペアンプ８２の反転入力端子８２ｂは、オペアンプ８２の出力端子８２ｃに接続されている。

サンプリングスイッチ８６にはサンプリング信号Ｓｐが入力されている。サンプリングスイッチ８６は、サンプリング信号Ｓｐがオフの場合に、オペアンプ８２の非反転入力端子８２ａと電圧出力部６０の出力端子６４ｃとの間を遮断する。一方、サンプリングスイッチ８６は、サンプリング信号Ｓｐがオンの場合に、オペアンプ８２の非反転入力端子８２ａと電圧出力部６０の出力端子６４ｃとの間を接続させる。これにより、オペアンプ８２の非反転入力端子８２ａに、電圧出力部６０の出力端子６４ｃの電圧が入力される。

電圧保持部８０では、サンプリング信号Ｓｐがオンの場合にオペアンプ８２の非反転入力端子８２ａに入力された電圧が、オペアンプ８２の出力端子８２ｃに出力されるように、オペアンプ８２が動作している。また、その状態が、コンデンサ８４により、次にサンプリング信号Ｓｐがオンするまで保持される。

第２電源４６は、電圧保持部８０の出力端子８２ｃに接続されており、出力端子８２ｃから出力される電圧に基づいて出力電圧Ｖｎを生成する。なお、本実施形態において、第２電源４６が「電圧生成部」に相当する。

具体的には、図５に示すように、第２電源４６は、第４電源９２と、第１～第３分圧用抵抗体９３～９５と、第１、第２速度切替スイッチ９６、９８と、オペアンプ１００と、第５電源１０２と、第５～第８調整用抵抗体１０４～１０７と、を備えている。

第４電源９２は、所定の出力電圧を有する電圧源である。第１～第３分圧用抵抗体９３～９５は、第４電源９２と接地電圧との間に、第１分圧用抵抗体９３、第２分圧用抵抗体９４及び第３分圧用抵抗体９５の順に直列に接続されている。そのため、第１分圧用抵抗体９３と第２分圧用抵抗体９４との間の第１接点Ｘ１には、第４電源９２の出力電圧を第１分圧用抵抗体９３の抵抗値と、第２分圧用抵抗体９４と第３分圧用抵抗体９５との合計抵抗値と、の抵抗比により分圧した第１切替基準電圧Ｖｎｆが生成されている。また、第２分圧用抵抗体９４と第３分圧用抵抗体９５との間の第２接点Ｘ２には、第４電源９２の出力電圧を第１分圧用抵抗体９３と第２分圧用抵抗体９４との合計抵抗値と、第３分圧用抵抗体９５の抵抗値との抵抗比により分圧した第２切替基準電圧Ｖｎｓが生成されている。第１切替基準電圧Ｖｎｆは第２切替基準電圧Ｖｎｓよりも大きい。

第５電源１０２は、所定の出力電圧を有する電圧源である。オペアンプ１００の非反転入力端子１００ａは、第５調整用抵抗体１０４を介して第５電源１０２に接続されている。また、オペアンプ１００の非反転入力端子１００ａは、第６調整用抵抗体１０５の一方の端子に接続されている。第６調整用抵抗体１０５の他方の端子は、第１速度切替スイッチ９６を介して第１接点Ｘ１に接続されているとともに、第２速度切替スイッチ９８を介して第２接点Ｘ２に接続されている。

第１、第２速度切替スイッチ９６、９８には、駆動制御部７０から切替速度信号Ｓｃが入力されている。ここで、切替速度信号Ｓｃとは、切替部４２の出力端子４２ｃに出力される電圧を切り替える切替速度を設定する信号であり、高速切替を示すオンと、低速切替を示すオフとの間で切り替わる。

切替速度信号Ｓｃがオフである場合、第１速度切替スイッチ９６は、第６調整用抵抗体１０５の他方の端子と第１接点Ｘ１との間を遮断し、第２速度切替スイッチ９８は、第６調整用抵抗体１０５の他方の端子と第２接点Ｘ２との間を接続する。これにより、オペアンプ１００の非反転入力端子１００ａには、第６調整用抵抗体１０５を介して第２接点Ｘ２の第２切替基準電圧Ｖｎｓが入力される。

一方、切替速度信号Ｓｃがオンである場合、第１速度切替スイッチ９６は、第６調整用抵抗体１０５の他方の端子と第１接点Ｘ１との間を接続し、第２速度切替スイッチ９８は、第６調整用抵抗体１０５の他方の端子と第２接点Ｘ２との間を遮断する。これにより、オペアンプ１００の非反転入力端子１００ａには、第６調整用抵抗体１０５を介して第１接点Ｘ１の第１切替基準電圧Ｖｎｆが印加される。なお、本実施形態において、切替速度信号Ｓｃが「切替速度に関する情報」に相当する。

オペアンプ１００の反転入力端子１００ｂは、第７調整用抵抗体１０６を介して電圧保持部８０の出力端子８２ｃに接続されている。オペアンプ１００の反転入力端子１００ｂと出力端子１００ｃとの間には、第８調整用抵抗体１０７が接続されている。

第２電源４６では、オペアンプ１００が、オペアンプ１００の非反転入力端子１００ａに入力された切替基準電圧Ｖｎｆ、Ｖｎｓと、オペアンプ１００の反転入力端子１００ｂに入力される電圧保持部８０の出力端子８２ｃの電圧と、の電圧差に基づいて出力電圧Ｖｎを生成している。具体的には、図６に示すように、出力電圧Ｖｎの絶対値が、切替基準電圧Ｖｎｆ、Ｖｎｓから電圧保持部８０の出力端子８２ｃの電圧を差し引いた値となるように、第２電源４６が出力電圧Ｖｎを生成している。なお、図６では、電圧保持部８０の出力端子８２ｃの電圧を閾値電圧Ｖｔｈとして記載している。

図６において、グラフＦ１（実線）は、切替速度信号Ｓｃがオン、つまり高速切替である場合の閾値電圧Ｖｔｈと出力電圧Ｖｎの絶対値との関係を示すグラフである。また、グラフＦ２（破線）は、切替速度信号Ｓｃがオフ、つまり低速切替である場合の閾値電圧Ｖｔｈと出力電圧Ｖｎの絶対値との関係を示すグラフである。

図６に示すように、第２電源４６は、出力電圧Ｖｎの絶対値は、切替速度に対応するスイッチＳＷのスイッチング速度が低速切替よりも大きい高速切替である場合に、低速切替における電圧よりも大きい値に設定されている。なお、本実施形態において、低速切替におけるスイッチング速度が「第１速度」に相当し、高速切替におけるスイッチング速度が「第２速度」に相当する。また、グラフＦ２の出力電圧Ｖｎの絶対値が示す出力電圧Ｖｎが「第１低側電圧」に相当し、グラフＦ１の出力電圧Ｖｎの絶対値が示す出力電圧Ｖｎが「第２低側電圧」に相当する。

駆動制御部７０の第２端子Ｔ２は、電圧保持部８０の出力端子８２ｃに接続されており、出力端子８２ｃの電圧が入力されている。また、駆動制御部７０は、第３端子Ｔ３と第４端子Ｔ４とを備えている。駆動制御部７０の第３端子Ｔ３は、電圧保持部８０のサンプリングスイッチ８６に接続されており、サンプリング信号Ｓｐを出力する。駆動制御部７０の第４端子Ｔ４は、切替部４２と、第２電源４６の第１、第２速度切替スイッチ９６、９８に接続されており、切替速度信号Ｓｃを出力する。なお、本実施形態の切替部４２は、切替速度信号Ｓｃにより切替速度を変更する機能を有する。

図７を用いて本実施形態の切替処理について説明する。ここで、図７（ａ）は、駆動信号の推移を示す。図７（ｂ）は、第１ゲート電圧Ｖｇ１の推移を示し、図７（ｃ）は、第２ゲート電圧Ｖｇ２の推移を示す。図７（ｄ）は、サンプリング信号Ｓｐの推移を示す。図７（ｅ）は、閾値電圧Ｖｔｈの推移を拡大して示し、図７（ｆ）は、出力電圧Ｖｎの推移を拡大して示す。

図７（ｆ）において、グラフＦ１（実線）は、切替速度信号Ｓｃがオン、つまり高速切替である場合の出力電圧Ｖｎの移行を示す。また、グラフＦ２（破線）は、切替速度信号Ｓｃがオフ、つまり低速切替である場合の出力電圧Ｖｎの移行を示す。

時刻ｔ１において、駆動信号がオフ指令からオン指令に切り替わる。なお、オン期間Ｔｏｎにおける切替処理は、第１実施形態のオン期間Ｔｏｎにおける切替処理と同一であるため、説明を省略する。

その後時刻ｔ２において、駆動信号がオン指令からオフ指令に切り替わる。本実施形態の切替処理では、駆動制御部７０は、駆動信号がオフ指令に切り替わってから所定期間Ｔｎに亘って、切替部４２の出力端子４２ｃを切替端子４２ｄに接続させ、出力端子４２ｃに出力される電圧を出力電圧Ｖｎに切り替える。これにより、メインスイッチング素子ＳＷ１に生じるセルフターンオン現象の発生が抑制される。

ここで、セルフターンオン現象について説明する。図４に示すように、上，下アームスイッチＳＷのメインスイッチング素子ＳＷ１は、ドレインとゲートとの間に帰還容量２１を有しており、ゲートとソースとの間に帰還容量２２を有している。そのため、例えば下アームスイッチＳＷを用いて説明すると、下アームスイッチＳＷがオフ状態とされている場合において、上アームスイッチＳＷがオン状態に切り替えられると、下アームスイッチＳＷのメインスイッチング素子ＳＷ１のゲートに帰還容量２１を介して電荷が供給され得る。この場合、第１ゲート電圧Ｖｇ１が閾値電圧Ｖｔｈ以上になり、下アームスイッチＳＷのメインスイッチング素子ＳＷ１をオフ状態に維持したいにもかかわらず、下アームスイッチＳＷのメインスイッチング素子ＳＷ１が誤ってオン状態に切り替えられしまう現象が生じる。この現象をセルフターンオン現象という。なお、セルフターンオン現象は、上アームスイッチＳＷでも発生する。

本実施形態の切替処理では、例えば上アームスイッチＳＷがオン状態に切り替えられるタイミングを含む所定期間Ｔｎに亘って、出力端子４２ｃに出力される電圧を出力電圧Ｖｎに切り替える。これにより、メインスイッチング素子ＳＷ１の第１ゲート電圧Ｖｇ１が閾値電圧Ｖｔｈ以上となることが抑制され、セルフターンオン現象の発生が抑制される。

所定期間Ｔｎ経過後の時刻ｔ３において、駆動制御部７０は、切替部４２の出力端子４２ｃを切替端子４２ｂに接続させ、出力端子４２ｃに出力される電圧を接地電圧に切り替える。以下、オフ期間Ｔｏｆｆのうち、出力端子４２ｃに接地電圧が出力されている期間を接地期間Ｔｇという。

接地期間Ｔｇ中の時刻ｔ４において、駆動制御部７０はサンプリング信号Ｓｐをオンに切り替える。これにより、電圧保持部８０は、電圧出力部６０の出力端子６４ｃから出力される閾値電圧Ｖｔｈ（ｂ）を取得し、出力端子８２ｃに出力する閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ（ａ）から閾値電圧Ｖｔｈ（ｂ）に更新する。

また、第２電源４６は、閾値電圧Ｖｔｈの更新に伴って、出力電圧Ｖｎを、閾値電圧Ｖｔｈ（ａ）に基づく出力電圧Ｖｎ（ａ）から、閾値電圧Ｖｔｈ（ｂ）に基づく出力電圧Ｖｎ（ｂ）に更新する（図６参照）。なお、出力電圧Ｖｎの更新は、高速切替である場合でも、低速切替である場合でも同様に行われる。

以上説明した本実施形態によれば、切替部４２は出力端子４２ｃに接地電圧よりも低い出力電圧Ｖｎを出力する。そのため、メインスイッチング素子ＳＷ１に生じるセルフターンオン現象の発生を好適に抑制することができる。

特に本実施形態では、セルフターンオン現象の発生を抑制するための出力電圧Ｖｎと、電流源５０が接続される第２電源４６の出力電圧Ｖｎとが共通化されている。そのため、第２電源４６を用いてセルフターンオン現象の発生を抑制することができ、これらの電圧が異なる場合に比べて、駆動回路Ｄｒの構成を簡略化することができる。

駆動回路Ｄｒは、電圧保持部８０を備えている。そのため、オフ期間Ｔｏｆｆにセンススイッチング素子ＳＷ２のゲートとソースとの間に発生した閾値電圧Ｖｔｈを、オン期間Ｔｏｎまで保持することができ、オン期間Ｔｏｎにおいて閾値電圧Ｖｔｈを利用することができる。

駆動回路Ｄｒは、第２電源４６を備えている。そのため、取得された閾値電圧Ｖｔｈを利用して、出力電圧Ｖｎをセルフターンオン現象の発生を抑制するのに好適な電圧とすることができる。これにより、例えば、出力電圧Ｖｎが、セルフターンオン現象の発生を抑制するのに必要な電圧よりも過小な電圧に設定されることが抑制され、出力電圧Ｖｎを生成するために発生する損失が増大するのを抑制することができる。

また、第２電源４６は、出力電圧Ｖｎを生成する際に、切替部４２の切替速度に基づいて出力電圧Ｖｎを生成する。具体的には、切替速度に対応するスイッチＳＷのスイッチング速度が大きい場合に、出力電圧Ｖｎを小さい電圧、つまり出力電圧Ｖｎの絶対値を大きく設定する。セルフターンオン現象における第１ゲート電圧Ｖｇ１の上昇量は、スイッチング速度が大きいほど大きい。そのため、スイッチング速度が大きい場合に出力電圧Ｖｎを小さくすることで、セルフターンオン現象の発生を好適に抑制することができる。

（第３実施形態）
以下、第３実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図８に示すように、回路部Ｋｒに電圧保持部８０と異常出力部１１０とを含む点で異なる。また、本実施形態では、先の第１実施形態と比較して、駆動制御部７０の構成が異なる。なお、図８は、本実施形態に係る駆動回路Ｄｒを示す図である。図８において、先の図２、図５に示した部材と同一の部材については、便宜上、同一の符号を付して説明を省略する。

異常出力部１１０は、電圧保持部８０の出力端子８２ｃに接続されており、出力端子８２ｃに出力される電圧が正常、又は異常であるかを示す異常信号Ｓｆを出力する。ここで、「正常」とは、出力端子８２ｃに出力される電圧が、第１異常電圧Ｖｌ以上であり、かつ、第１異常電圧Ｖｌよりも大きい第２異常電圧Ｖｈ以下である状態をいう。また、「異常」とは、出力端子８２ｃに出力される電圧が、第１異常電圧Ｖｌよりも小さいか、又は、第２異常電圧Ｖｈよりも大きい状態をいう。異常信号Ｓｆは、出力端子８２ｃに出力される電圧が正常である場合にオンとなり、異常である場合にオフとなる。なお、本実施形態において、異常信号Ｓｆのオフが「異常を示す信号」に相当する。

具体的には、異常出力部１１０は、オペアンプ１１２、１１４と、論理積回路（ＡＮＤ）１１６と、を備えている。オペアンプ１１２の非反転入力端子１１２ａには、第２異常電圧Ｖｈが入力されている。オペアンプ１１２の反転入力端子１１２ｂとオペアンプ１１４の非反転入力端子１１４ａとは、電圧保持部８０の出力端子８２ｃに接続されている。オペアンプ１１４の反転入力端子１１４ｂには、第１異常電圧Ｖｌが入力されている。オペアンプ１１２の出力端子１１２ｃは、論理積回路１１６の一方の入力端子１１６ａに接続されている。オペアンプ１１４の出力端子１１４ｃは、論理積回路１１６の一方の入力端子１１６ａに接続されている。

異常出力部１１０では、出力端子８２ｃに出力される電圧が正常である場合に、論理積回路１１６の両方の入力端子１１６ａ、１１６ｂがオンとなり、出力端子８２ｃに出力される電圧が異常である場合に、論理積回路１１６の一方の入力端子１１６ａ、１１６ｂがオフとなるように、オペアンプ１１２、１１４が動作している。そのため、論理積回路１１６の出力端子１１６ｃからは、出力端子８２ｃに出力される電圧が正常である場合にオンとなり、異常である場合にオフとなる異常信号Ｓｆが出力される。

駆動制御部７０の第２端子Ｔ２は、電圧保持部８０の出力端子８２ｃに接続されており、閾値電圧Ｖｔｈが入力されている。また、駆動制御部７０は、第３端子Ｔ３と第５端子Ｔ５とを備えている。駆動制御部７０の第５端子Ｔ５は、異常出力部１１０の出力端子１１６ｃに接続されており、異常信号Ｓｆが入力されている。

本実施形態の駆動制御部７０は、異常信号Ｓｆに基づいてスイッチング素子ＳＷ１、ＳＷ２の異常を検出する異常検出処理を実行する。図９を用いて本実施形態の異常検出処理について説明する。ここで、図９（ａ）は、閾値電圧Ｖｔｈの推移を示し、図９（ｂ）は、異常信号Ｓｆの推移を示す。

時刻ｔ１１において、異常検出処理が開始される。異常検出処理は、所定周期で繰り返し実行される。

その後時刻ｔ１２において、閾値電圧Ｖｔｈが第１異常電圧Ｖｌよりも小さくなると、異常信号Ｓｆがオンからオフに切り替わる。これにより、駆動制御部７０は、スイッチング素子ＳＷ１、ＳＷ２の異常を検出し、インバータ２０の外部に異常を知らせる通知処理を実行する。

以上説明した本実施形態によれば、駆動回路Ｄｒは、異常出力部１１０を備えている。そのため、閾値電圧Ｖｔｈが第１異常電圧Ｖｌよりも小さくなり、セルフターンオン現象の発生しやすい状態となることや、閾値電圧Ｖｔｈが第２異常電圧Ｖｈよりも大きくなり、スイッチング素子ＳＷ１、ＳＷ２のオン抵抗が大きい状態となることを好適に抑制することができる。

特に本実施形態では、第１異常電圧Ｖｌと第２異常電圧Ｖｈとを予め設定しておき、閾値電圧Ｖｔｈをこれらの異常電圧Ｖｌ、Ｖｈと比較することにより異常を検出する。そのため、偶発的に、又は、スイッチング素子ＳＷ１、ＳＷ２の寿命により閾値電圧Ｖｔｈが異常となったことを、確実に検出することができる。

（第４実施形態）
以下、第４実施形態について、先の第３実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図１０に示すように、回路部Ｋｒにスイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐを検出する感温センサ１３０を備える点で異なる。また、本実施形態では、先の第３実施形態と比較して、異常出力部１１０の構成が異なる。なお、図１０は、本実施形態に係る駆動回路Ｄｒを示す図である。図１０において、先の図２、図５、図８に示した部材と同一の部材については、便宜上、同一の符号を付して説明を省略する。なお、本実施形態において、温度Ｔｍｐが「温度検出値」に相当し、感温センサ１３０が「温度検出部」に相当する。

異常出力部１１０は、オペアンプ１１２、１１４と、論理積回路１１６と、に加えて、第６電源１１８と、オペアンプ１２０と、第９～第１２調整用抵抗体１２２～１２５と、補正電圧生成部１２６と、を備えている。第６電源１１８は、所定の出力電圧を有する電圧源である。オペアンプ１２０の非反転入力端子１２０ａは、第９調整用抵抗体１２２を介して第６電源１１８に接続されている。また、オペアンプ１２０の非反転入力端子１２０ａは、第１０調整用抵抗体１２３を介して電圧保持部８０の出力端子８２ｃに接続されている。オペアンプ１２０の反転入力端子１２０ｂは、第１１調整用抵抗体１２４を介して補正電圧生成部１２６に接続されている。オペアンプ１２０の反転入力端子１２０ｂと出力端子１２０ｃとの間には、第１２調整用抵抗体１２５が接続されている。なお、本実施形態では、オペアンプ１１２の反転入力端子１１２ｂとオペアンプ１１４の非反転入力端子１１４ａとは、オペアンプ１２０の出力端子１２０ｃに接続されている。

補正電圧生成部１２６は、感温センサ１３０に接続されており、感温センサ１３０から出力されるスイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐが入力されている。

また、補正電圧生成部１２６は、記憶部１２８を有する。記憶部１２８は、不揮発性メモリであり、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐと、閾値電圧Ｖｔｈを補正する補正電圧Ｖｒｅｖと、の関係を示す相関データＦ（図１１参照）が記憶されている。補正電圧生成部１２６は、相関データＦから、感温センサ１３０から出力される温度Ｔｍｐに対応する補正電圧Ｖｒｅｖを選出し、かつ、その補正電圧Ｖｒｅｖを生成して、オペアンプ１２０の反転入力端子１２０ｂに出力する。

ここで、閾値電圧Ｖｔｈを補正する理由について説明する。図１１に相関データＦとして示すように、閾値電圧Ｖｔｈ２は、温度Ｔｍｐが高いほど小さくなる温度特性を有する。そのため、閾値電圧Ｖｔｈ２を、電圧値が一定である異常電圧Ｖｌ、Ｖｈと比較すると、温度Ｔｍｐが高いほど第１異常電圧Ｖｌよりも小さくなりやすく、また、温度Ｔｍｐが低いほど第２異常電圧Ｖｈよりも大きくなりやすい。したがって、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐにより異常の検出精度が変化してしまう現象が生じる。この異常の検出精度の変化を抑制するために、閾値電圧Ｖｔｈを補正する必要がある。

本実施形態では、相関データＦを用いて、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐの変化による閾値電圧Ｖｔｈの変化を相殺するように、閾値電圧Ｖｔｈを補正する。例えば、相関データＦは、スイッチング素子ＳＷ１、ＳＷ２の駆動開始時に取得された、各温度Ｔｍｐにおけるセンススイッチング素子ＳＷ２の閾値電圧Ｖｔｈを示すデータである。そのため、相関データＦには、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐの変化による閾値電圧Ｖｔｈの変化に関する情報が含まれている。

図１１に示すように、異常出力部１１０では、電圧保持部８０から取得される閾値電圧Ｖｔｈ２と補正電圧Ｖｒｅｖとの電圧差ΔＶを生成するように、オペアンプ１２０が動作している。そして、この電圧差ΔＶが正常であるか、又は、異常であるかを検出するように、オペアンプ１１２、１１４が動作している。なお、本実施形態において、「正常」とは、電圧差ΔＶが、第１異常電圧ｄＶｌ以上であり、かつ、第１異常電圧ｄＶｌよりも大きい第２異常電圧Ｖｈ以下である状態をいう。また、「異常」とは、電圧差ΔＶが、第１異常電圧ｄＶｌよりも小さいか、又は、第２異常電圧ｄＶｈよりも大きい状態をいう。

そのため、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐの変化による閾値電圧Ｖｔｈの変化を、補正電圧Ｖｒｅｖにより相殺した状態で、閾値電圧Ｖｔｈが異常であるか否かが検出される。なお、本実施形態において、電圧差ΔＶの生成が「補正」に相当し、電圧差ΔＶが「補正保持電圧」に相当する。

以上説明した本実施形態によれば、異常出力部１１０は、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐの変化による閾値電圧Ｖｔｈの変化を相殺するように、閾値電圧Ｖｔｈを補正する。そのため、閾値電圧Ｖｔｈの異常の検出精度を向上させることができる。

特に本実施形態では、閾値電圧Ｖｔｈの補正に用いる相関データＦとして、スイッチング素子ＳＷ１、ＳＷ２の駆動開始時に取得された、各温度Ｔｍｐにおけるセンススイッチング素子ＳＷ２の閾値電圧Ｖｔｈを示すデータを用いる。そのため、スイッチング素子ＳＷ１、ＳＷ２の温度Ｔｍｐの変化による影響を取り除くことができるとともに、駆動開始時からの閾値電圧Ｖｔｈの変化、つまり経年劣化による変化を好適に検出することができる。

（第５実施形態）
以下、第５実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図１２に示すように、スイッチＳＷがスイッチング素子ＳＷ３を備えている点、及び、回路部Ｋｒに第２切替部４８と電圧保持部８０とを含む点で異なる。また、本実施形態では、先の第１実施形態と比較して、第２電源４６と駆動制御部７０との構成が異なる。なお、図１２は、本実施形態に係る駆動回路Ｄｒを示す図である。図１２において、先の第１実施形態及び第２実施形態において説明した内容と同一の内容については説明を省略する。なお、本実施形態において、第１実施形態の切替部４２は、第１切替部４２であり、第１実施形態のゲート抵抗体４４は第１ゲート抵抗体４４である。

スイッチＳＷのスイッチング素子ＳＷ３は、スイッチング素子ＳＷ１、ＳＷ２とは種類や特性が異なる素子である。本実施形態において、スイッチング素子ＳＷ３は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であり、コレクタ、エミッタ及びゲートの各端子を有する。スイッチング素子ＳＷ３は、スイッチング素子ＳＷ１、ＳＷ２に並列接続されており、具体的には、スイッチング素子ＳＷ３のコレクタは、スイッチング素子ＳＷ１、ＳＷ２のドレインに接続されている。また、スイッチング素子ＳＷ３のエミッタは、接地されている。なお、図１２では、スイッチング素子ＳＷ３、メインスイッチング素子ＳＷ１及びセンススイッチング素子ＳＷ２がスイッチＳＷに含まれているように記載されているが、実際には、スイッチング素子ＳＷ３は、メインスイッチング素子ＳＷ１及びセンススイッチング素子ＳＷ２が形成されているチップとは別のチップ上に形成されている。

第２切替部４８は、２つの切替端子４８ａ、４８ｂと、これらの切替端子４８ａ、４８ｂの一方に選択的に接続される出力端子４８ｃと、を有する。切替端子４８ａは第１電源４０に接続されている。切替端子４８ｂは接地されている。そのため、出力端子４８ｃには、出力電圧Ｖｏｍと接地電圧とが切り替えて出力されている。出力端子４８ｃは、第２ゲート抵抗体４９を介してスイッチング素子ＳＷ３のゲートに接続されている。

駆動制御部７０の第６端子Ｔ６は、第２切替部４８に接続されており、出力端子４８ｃが接続される切替端子４８ａ、４８ｂを切り替えるための信号を出力する。駆動制御部７０は、外部からの第１駆動信号に基づいてスイッチング素子ＳＷ１、ＳＷ２のオン状態とオフ状態とを切り替え、外部からの第２駆動信号に基づいてスイッチング素子ＳＷ３のオン状態とオフ状態とを切り替える。

ここで、スイッチング素子ＳＷ３のオン状態とオフ状態とについて説明する。メインスイッチング素子ＳＷ１は、エミッタに対するゲートの電圧差（以下、第３ゲート電圧Ｖｇ３という）が閾値電圧Ｖｔｈ３以上になることにより、コレクタとエミッタとの間の電流の流通を許容するオン状態とされる。また、第３ゲート電圧Ｖｇ３が閾値電圧Ｖｔｈ３未満になることにより、上記電流の流通を阻止するオフ状態とされる。

図１３を用いて本実施形態の切替処理について説明する。ここで、図１３（ａ）は、第１駆動信号の推移を示す。図１３（ｂ）は、第２駆動信号の推移を示す。図１３（ｃ）は、第１ゲート電圧Ｖｇ１の推移を示し、図１３（ｄ）は、第２ゲート電圧Ｖｇ２の推移を示し、図１３（ｅ）は、第３ゲート電圧Ｖｇ３の推移を示す。図１３（ｆ）は、サンプリング信号Ｓｐの推移を示す。図１３（ｇ）は、閾値電圧Ｖｔｈの推移を拡大して示し、図１３（ｈ）は、出力電圧Ｖｎの推移を拡大して示す。

時刻ｔ１において、第１駆動信号がオフ指令からオン指令に切り替わり、その後時刻ｔ１１において、第２駆動信号がオフ指令からオン指令に切り替わる。なお、本実施形態では、第１駆動信号と第２駆動信号との少なくとも一方がオン指令である期間を、オン期間Ｔｏｎという。なお、オン期間Ｔｏｎにおける切替処理は、第１実施形態のオン期間Ｔｏｎにおける切替処理と同一であるため、説明を省略する。

オン期間Ｔｏｎ中の時刻ｔ２において、駆動信号がオン指令からオフ指令に切り替わり、その後時刻ｔ１２において、第２駆動信号がオン指令からオフ指令に切り替わる。なお、本実施形態では、第１駆動信号と第２駆動信号との両方がオフ指令である期間を、オフ期間Ｔｏｆｆという。

オフ期間Ｔｏｆｆ中の時刻ｔ４において、駆動制御部７０はサンプリング信号Ｓｐをオンに切り替える。これにより、電圧保持部８０は、電圧出力部６０の出力端子６４ｃから出力される閾値電圧Ｖｔｈ（ｂ）を取得し、出力端子８２ｃに出力する閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ（ａ）から閾値電圧Ｖｔｈ（ｂ）に更新する。つまり、本実施形態では、メインスイッチング素子ＳＷ１とスイッチング素子ＳＷ３とがオフ状態となるオフ期間Ｔｏｆｆに、閾値電圧Ｖｔｈを更新する。

また、第２電源４６は、閾値電圧Ｖｔｈの更新に伴って、出力電圧Ｖｎを、閾値電圧Ｖｔｈ（ａ）に基づく出力電圧Ｖｎ（ａ）から、閾値電圧Ｖｔｈ（ｂ）に基づく出力電圧Ｖｎ（ｂ）に更新する。

以上説明した本実施形態によれば、スイッチング素子ＳＷ１、ＳＷ２とは異なる素子であるスイッチング素子ＳＷ３がオフ状態とされている間に、閾値電圧Ｖｔｈを更新する。そのため、スイッチング素子ＳＷ３の影響を抑制して、閾値電圧Ｖｔｈを適正に更新することができる。

特に本実施形態では、ＭＯＳＦＥＴとＩＧＢＴという異なる種類のスイッチング素子ＳＷ１～ＳＷ３が並列接続されている場合に、ＭＯＳＦＥＴのメインスイッチング素子ＳＷ１の閾値電圧Ｖｔｈを検出する。これにより、ＩＧＢＴの閾値電圧Ｖｔｈに比べて変化しやすいＭＯＳＦＥＴの閾値電圧Ｖｔｈを好適に検出することができる。

なお、ＩＧＢＴであるスイッチング素子ＳＷ３もメインスイッチング素子とセンススイッチング素子とで構成されている場合には、スイッチング素子ＳＷ３におけるメインスイッチング素子の駆動中に閾値電圧Ｖｔｈ３が更新されてもよい。この場合、閾値電圧Ｖｔｈ３は、スイッチング素子ＳＷ３とは異なる素子であるメインスイッチング素子ＳＷ１がオフ状態とされている間に更新されることが好ましい。

（第６実施形態）
以下、第６実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図１４に示すように、回路部Ｋｒに第３切替部５８と電圧保持部８０とを含む点で異なる。また、本実施形態では、先の第１実施形態と比較して、第２電源４６と駆動制御部７０との構成が異なる。なお、図１４は、本実施形態に係る駆動回路Ｄｒを示す図である。図１４において、先の第１実施形態及び第２実施形態において説明した内容と同一の内容については説明を省略する。

第３切替部５８は、２つの切替端子５８ａ、５８ｂと、これらの切替端子５８ａ、５８ｂの一方に選択的に接続される接続端子５８ｃと、を有する。切替端子５８ａは電流源５０に接続されている。切替端子５８ｂは接地されている。そのため、接続端子５８ｃには、電流源５０と接地電圧との一方に接続される。接続端子５８ｃは、センススイッチング素子ＳＷ２のソースに接続されている。

駆動制御部７０の第７端子Ｔ７は、第３切替部５８に接続されており、接続端子５８ｃが接続される切替端子５８ａ、５８ｂを切り替えるための信号を出力する。

図１５を用いて本実施形態の切替処理について説明する。ここで、図１５（ａ）は、駆動信号の推移を示す。図７（ｂ）は、第１ゲート電圧Ｖｇ１の推移を示し、図７（ｃ）は、第２ゲート電圧Ｖｇ２の推移を示す。図７（ｄ）は、サンプリング信号Ｓｐの推移を示す。図７（ｅ）は、閾値電圧Ｖｔｈの推移を拡大して示し、図７（ｆ）は、出力電圧Ｖｎの推移を拡大して示す。

時刻ｔ１において、駆動信号がオフ指令からオン指令に切り替わる。なお、オン期間Ｔｏｎにおける切替処理は、第１実施形態のオン期間Ｔｏｎにおける切替処理と同一であるため、説明を省略する。

その後時刻ｔ２において、駆動信号がオン指令からオフ指令に切り替わる。これにより、オフ期間Ｔｏｆｆとなる。オフ期間Ｔｏｆｆ中の時刻ｔ１３において、駆動制御部７０は、第３切替部５８の接続端子５８ｃを切替端子５８ａに接続させ、センススイッチング素子ＳＷ２のソースを電流源５０に接続する。これにより、センススイッチング素子ＳＷ２のドレインとソースとの間に閾値電流が流通される。その結果、第２ゲート電圧Ｖｇ２は閾値電圧Ｖｔｈとなり、電圧出力部６０の出力端子６４ｃに閾値電圧Ｖｔｈが出力される。以下、オフ期間Ｔｏｆｆのうち、第３切替部５８の接続端子５８ｃが切替端子５８ａに接続されている期間を検出期間Ｔｄという。

検出期間Ｔｄ中の時刻ｔ４において、駆動制御部７０はサンプリング信号Ｓｐをオンに切り替える。これにより、電圧保持部８０は、電圧出力部６０の出力端子６４ｃから出力される閾値電圧Ｖｔｈ（ｂ）を取得し、出力端子８２ｃに出力する閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ（ａ）から閾値電圧Ｖｔｈ（ｂ）に更新する。

また、第２電源４６は、閾値電圧Ｖｔｈの更新に伴って、出力電圧Ｖｎを、閾値電圧Ｖｔｈ（ａ）に基づく出力電圧Ｖｎ（ａ）から、閾値電圧Ｖｔｈ（ｂ）に基づく出力電圧Ｖｎ（ｂ）に更新する。

その後、検出期間Ｔｄ中の時刻ｔ１４において、駆動制御部７０は、サンプリング信号Ｓｐをオフに切り替える。その後時刻ｔ１５において、駆動制御部７０は、第３切替部５８の接続端子５８ｃを切替端子５８ｂに接続させ、センススイッチング素子ＳＷ２のソースを接地し、検出期間Ｔｄを終了する。これにより、センススイッチング素子ＳＷ２のドレインとソースとの間に閾値電流が流通されることが禁止される。

以上説明した本実施形態によれば、検出期間Ｔｄ以外のオフ期間Ｔｏｆｆにおいて、センススイッチング素子ＳＷ２に閾値電流が流通されることが禁止される。そのため、オフ期間Ｔｏｆｆに亘ってセンススイッチング素子ＳＷ２に閾値電流が流通され続ける場合に比べて、オフ期間Ｔｏｆｆにおいて閾値電流を流すために発生する損失を抑制することができる。

（その他の実施形態）
上記各実施形態では、電流源５０が、センススイッチング素子ＳＷ２のソースと第２電源４６との間に接続されている形態を例示したが、電流源５０が接続される電源は、第２電源４６に限られない。例えば、電流源５０が、センススイッチング素子ＳＷ２のソースと接地電圧との間に接続されていてもよい。

センススイッチング素子ＳＷ２に閾値電流を流通させる形態として、センススイッチング素子ＳＷ２の温度によらず閾値電流が一定となる温度補償機能を備える形態を例示したが、これに限られない。温度補償機能を備えなくてもよい。

センススイッチング素子ＳＷ２のゲートとソースとの間の電圧差に相当する電圧を出力する形態として、オペアンプ６４を用いた形態を例示したが、これに限られない。直流電圧計を用いてもよい。

第３電源６２と第５電源１０２とを別々の電源として記載したが、これらは同一の電源であってもよい。

第２電源４６の出力電圧Ｖｎとしては、図５に示したように２段階に切り替えて設定されるものに限らず、３段階以上の値に切り替えて設定されるものであってもよい。また、出力電圧Ｖｎとしては、その値が段階的に設定されるものに限らず、連続的に設定されるものであってもよい。

電圧出力部６０の出力端子６４ｃに出力される電圧を保持する形態として、コンデンサ８４を用いた形態を例示したが、これに限られない。例えば、不揮発性メモリ等を有しており、そのメモリに記憶することで電圧を保持してもよい。

温度検出値として、スイッチング素子の温度Ｔｍｐを例示したが、これに限られない。例えば、スイッチング素子の温度Ｔｍｐを電熱変換素子等により電圧に変換し、その電圧を出力してもよい。この場合、変換された電圧は、スイッチング素子の温度の相関値に相当する。

インバータ２０のスイッチＳＷとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えばＩＧＢＴであってもよい。この場合、ＩＧＢＴのコレクタが第１端子に相当し、ＩＧＢＴのエミッタが第２端子に相当し、ＩＧＢＴのゲートが開閉制御端子に相当する。また、スイッチＳＷを備える電力変換器としては、３相のものに限らない。

２０…インバータ、４２…切替部、４２ｃ…出力端子、４６…第２電源、５０…電流源、６０…電圧出力部、６４ｃ…出力端子、７０…駆動制御部、８０…電圧保持部、８２ｃ…出力端子、１００ｃ…出力端子、１１０…異常出力部、１１６ｃ…出力端子、１２６…補正電圧生成部、１２８…記憶部、１３０…感温センサ、Ｆ…相関データ、Ｋｒ…回路部、ＳＷ１…メインスイッチング素子、ＳＷ２…センススイッチング素子、Ｓｃ…切替速度信号、Ｓｆ…異常信号、Ｓｐ…サンプリング信号、Ｔｍｐ…温度、Ｖｈ、ｄＶｈ…第２異常電圧、Ｖｌ、ｄＶｌ…第１異常電圧、Ｖｔｈ…閾値電圧。

Claims (7)

1. メインスイッチング素子（ＳＷ１）と、前記メインスイッチング素子に流れる電流と正の相関を有する微小電流が流れるセンススイッチング素子（ＳＷ２）と、を備えるスイッチ（ＳＷ）に適用される検出回路（Ｄｒ）であって、
   前記メインスイッチング素子及び前記センススイッチング素子のそれぞれは、第１端子、第２端子及び開閉制御端子を有し、前記メインスイッチング素子の前記第１端子は、前記センススイッチング素子の前記第１端子に接続され、
   前記メインスイッチング素子は、前記第２端子に対する前記開閉制御端子の第１電圧差が閾値電圧（Ｖｔｈ）以上になることにより、前記第１端子と前記第２端子との間の電流の流通を許容するオン状態とされ、前記第１電圧差が前記閾値電圧未満になることにより、前記第１端子と前記第２端子との間の電流の流通を阻止するオフ状態とされ、
   前記センススイッチング素子は、前記第２端子に対する前記開閉制御端子の第２電圧差が前記閾値電圧以上になることにより、前記第１端子と前記第２端子との間の電流の流通を許容するオン状態とされ、前記第２電圧差が前記閾値電圧未満になることにより、前記第１端子と前記第２端子との間の電流の流通を阻止するオフ状態とされ、
   前記メインスイッチング素子の前記開閉制御端子と、前記センススイッチング素子の前記開閉制御端子と、に共通接続される第１出力端子（４２ｃ）を有し、前記メインスイッチング素子と前記センススイッチング素子とを共にオン状態とするオン電圧と、前記メインスイッチング素子をオフ状態とするオフ電圧と、を含む複数の電圧を切り替えて前記第１出力端子に出力する切替部（４２）と、
   前記センススイッチング素子の前記第２端子に接続され、前記切替部によるオフ電圧の印加期間において前記センススイッチング素子の前記第１端子と前記第２端子との間に所定の閾値電流を流通させる電流源（５０）と、
   前記センススイッチング素子の前記開閉制御端子と前記第２端子とに接続され、前記センススイッチング素子の前記開閉制御端子と前記第２端子との間の電圧差に相当する電圧を出力する第２出力端子（６４ｃ）を有する電圧出力部（６０）と、
   前記切替部によるオフ電圧の印加期間における前記第２出力端子の出力電圧に基づいて、前記閾値電圧を検出する閾値電圧検出部（７０）と、
   を備える検出回路。
2. 前記メインスイッチング素子の前記第２端子には、所定の基準電圧が印加されており、
   前記電流源は、前記センススイッチング素子の前記第２端子と、前記基準電圧よりも低い低側電圧（Ｖｎ）を出力する電圧生成部（４６）との間に接続されている請求項１に記載の検出回路。
3. 前記切替部は、前記電圧生成部に接続されており、前記第１出力端子に前記低側電圧を出力する請求項２に記載の検出回路。
4. 前記電圧生成部は、前記第２出力端子に接続されており、前記切替部によるオフ電圧の印加期間における前記第２出力端子の出力電圧に基づいて前記低側電圧を生成し、
   前記切替部は、生成された前記低側電圧を前記第１出力端子に出力する請求項３に記載の検出回路。
5. 前記電圧生成部は、前記スイッチのスイッチング速度が第１速度よりも大きい第２速度である場合に、前記低側電圧を、前記第１速度における第１低側電圧よりも小さい第２低側電圧に設定する請求項４に記載の検出回路。
6. 前記第２出力端子に接続されており、前記切替部によるオフ電圧の印加期間における前記第２出力端子の出力電圧を保持する電圧保持部（８０）と、
   前記電圧保持部に保持される電圧が、第１異常電圧（Ｖｌ）よりも小さいか、又は、前記第１異常電圧よりも大きい第２異常電圧（Ｖｈ）よりも大きい場合に、異常を示す信号を出力する異常出力部（１１０）と、
   を備える請求項１から請求項５までのいずれか一項に記載の検出回路。
7. 前記第２出力端子に接続されており、前記切替部によるオフ電圧の印加期間における前記第２出力端子の出力電圧を保持する電圧保持部（８０）と、
   前記センススイッチング素子の温度又はその相関値を温度検出値として検出する温度検出部（１３０）と、
   前記温度検出値と、前記温度検出値の変化に伴う前記電圧保持部に保持される電圧の変化を相殺するように、前記電圧保持部に保持される電圧を補正するための補正電圧（Ｖｒｅｖ）と、の関係を示す相関データを記憶する記憶部（１２８）と、
   前記電圧保持部に保持される電圧を、前記相関データにおいて前記温度検出部から取得される前記温度検出値に対応する前記補正電圧を用いて補正し、前記補正電圧を用いて補正された電圧である補正保持電圧が、第１異常電圧（ｄＶｌ）よりも小さいか、又は、前記第１異常電圧よりも大きい第２異常電圧（ｄＶｈ）よりも大きい場合に、異常を示す信号を出力する異常出力部（１１０）と、
   を備える請求項１から請求項５までのいずれか一項に記載の検出回路。

Images