JP2020060402A - スイッチング回路 - Google Patents

Abstract

【課題】 スイッチング素子と差動増幅器を備えるスイッチング回路において、差動増幅器を高電圧から保護する。【解決手段】 スイッチング回路であって、高電位端子と低電位端子とゲート端子を有するスイッチング素子と、スイッチと、第１入力端子が前記スイッチを介して前記高電位端子に接続されているとともに第２入力端子が前記低電位端子に接続されている差動増幅器と、前記スイッチング素子がオンしている期間の少なくとも一部において前記スイッチをオンさせるとともに前記スイッチング素子がオフしている期間において前記スイッチをオフさせる制御回路を有する。【選択図】図１

Description

本明細書に開示の技術は、スイッチング回路に関する。

特許文献１には、スイッチング素子と、差動増幅器を備えるスイッチング回路が開示されている。作動増幅器の一方の入力端子は、スイッチング素子の低電位端子に接続されている。作動増幅器の他方の入力端子は、スイッチング素子の高電位端子に接続されている。このように、差動増幅器をスイッチング素子の高電位端子と低電位端子の間に接続することで、差動増幅器の出力端子からスイッチング素子の動作状態（例えば、電流、電圧等）を示す信号を出力することができる。例えば、特許文献１では、差動増幅器の出力信号に基づいて、負荷（スイッチング素子に接続された負荷）に供給される負荷電流を検出している。

特開２０１１−０８５４７０号公報

インバータやＤＣ−ＤＣコンバータ等に用いられるスイッチング素子においては、スイッチング素子がオフしているときに、スイッチング素子の高電位端子と低電位端子の間に極めて高い電圧（例えば、数百ボルト）が印加される。このような場合、スイッチング素子の高電位端子と低電位端子の間に差動増幅器が接続されていると、スイッチング素子がオフするときに差動増幅器に最大定格電圧を超える電圧が印加されてしまう。したがって、本明細書では、スイッチング素子と差動増幅器を備えるスイッチング回路において、差動増幅器を高電圧から保護する技術を提案する。

本明細書が開示するスイッチング回路は、高電位端子と低電位端子とゲート端子を有するスイッチング素子と、スイッチと、差動増幅器と、制御回路を有している。前記差動増幅器の第１入力端子は、前記スイッチを介して前記高電位端子に接続されている。前記差動増幅器の第２入力端子は、前記低電位端子に接続されている。前記制御回路は、前記スイッチング素子がオンしている期間の少なくとも一部において前記スイッチをオンさせ、前記スイッチング素子がオフしている期間において前記スイッチをオフさせる。

このスイッチング回路では、差動増幅器の第１入力端子とスイッチング素子の高電位端子の間にスイッチが設けられている。制御回路は、スイッチング素子がオンしている期間の少なくとも一部でスイッチをオンさせる。したがって、スイッチング素子がオンしている状態において、高電位端子と低電位端子の間の電圧が差動増幅器に印加される。このため、差動増幅器の出力端子からスイッチング素子の動作状態（例えば、電流、電圧等）を示す信号が出力される。また、スイッチング素子がオンしている状態では、高電位端子と低電位端子の間の電圧が小さいので、差動増幅器に高電圧は印加されない。また、スイッチング素子がオフしている状態では、スイッチング素子の高電位端子と低電位端子の間に高電圧が印加される。しかしながら、制御回路は、スイッチング素子がオフしている期間においてスイッチをオフさせる。したがって、差動増幅器に高電圧は印加されない。このように、このスイッチング回路によれば、差動増幅器を高電圧から保護しながら、スイッチング素子がオンしているときにその動作状態を示す信号を差動増幅器から出力することができる。

実施形態のスイッチング回路の回路図。 動作中のスイッチング回路の各値の変化を示すグラフ。 別の動作モードで動作中のスイッチング回路の各値の変化を示すグラフ。 変形例のスイッチング回路の回路図。

図１に示す実施形態のスイッチング回路１０は、ＭＯＳＦＥＴ１２（metal oxide semiconductor field effect transistor）と、スイッチ１４と、差動増幅器１６と、ＡＤ変換回路１８と、負荷２０と、ドライバ回路２２を有している。スイッチング回路１０は、ＭＯＳＦＥＴ１２をオン‐オフさせることで、負荷２０に流れる電流を制御する。

ＭＯＳＦＥＴ１２のコレクタは、高電位配線２４に接続されている。高電位配線２４には、高電圧ＶＨ（例えば、数百ボルト）が印加されている。ＭＯＳＦＥＴ１２のソースは、負荷２０を介してグランドに接続されている。負荷２０は、例えばモータ等の電力を消費するデバイスである。ＭＯＳＦＥＴ１２のゲートは、ドライバ回路２２に接続されている。ＭＯＳＦＥＴ１２のゲート電位Ｖｇは、ドライバ回路２２によって制御される。ゲート電位Ｖｇが変化することで、ＭＯＳＦＥＴ１２がオン‐オフする。ＭＯＳＦＥＴ１２がオンすると、高電位配線２４からＭＯＳＦＥＴ１２と負荷２０を介してグランドへ電流Ｉｄｓが流れる。ＭＯＳＦＥＴ１２がオンしている状態では、高電圧ＶＨの大部分が負荷２０に印加されるので、ＭＯＳＦＥＴ１２のドレイン‐ソース間電圧は小さい。例えば、ＭＯＳＦＥＴ１２がオンしている状態では、負荷２０に数百ボルトが印加され、ＭＯＳＦＥＴ１２のドレイン‐ソース間に数ボルトが印加される。ＭＯＳＦＥＴ１２がオフしている状態では、電流Ｉｄｓが略ゼロとなり、ＭＯＳＦＥＴ１２のドレイン‐ソース間に高電圧ＶＨ（すなわち、数百ボルト）が印加される。

差動増幅器１６の反転入力端子は、スイッチ１４を介してＭＯＳＦＥＴ１２のドレインに接続されている。また、スイッチ１４には、ドライバ回路２２から制御信号Ｖｓｗが入力される。制御信号Ｖｓｗが変化することで、スイッチ１４がオン‐オフする。スイッチ１４がオンすると反転入力端子がＭＯＳＦＥＴ１２のドレインに接続され、スイッチ１４がオフすると反転入力端子がＭＯＳＦＥＴ１２のドレインから切り離される。差動増幅器１６の非反転入力端子は、ＭＯＳＦＥＴ１２のソースに接続されている。差動増幅器１６の出力端子は、ＡＤ変換回路１８に接続されている。差動増幅器１６は、反転入力端子と非反転入力端子の間の電圧に比例する電圧Ｖｏｕｔを出力端子に出力する。差動増幅器１６は、反転入力端子と非反転入力端子の間の電圧をＡＤ変換回路１８で読み取り可能な電圧に変換する。ＡＤ変換回路１８は、電圧Ｖｏｕｔをデジタル値に変換する。

次に、スイッチング回路１０の動作について説明する。図２は、ＭＯＳＦＥＴ１２のゲート電位Ｖｇ、ＭＯＳＦＥＴ１２のドレイン‐ソース間電圧Ｖｄｓ、及び、制御信号Ｖｓｗの変化を示している。ドライバ回路２２は、ゲート電位Ｖｇを低電位Ｖｇｌ（略ゼロボルト）と高電位Ｖｇｈの間で変化させる。ゲート電位Ｖｇが低電位ＶｇｌであるときにＭＯＳＦＥＴ１２はオフし、ゲート電位Ｖｇが高電位ＶｇｈであるときにＭＯＳＦＥＴ１２はオンする。図２に示すように、ドライバ回路２２は、ゲート電位Ｖｇを低電位Ｖｇｌと高電位Ｖｇｈとに交互に変化させる。以下では、ゲート電位Ｖｇが低電位Ｖｇｌである期間を期間Ｔ１といい、ゲート電位Ｖｇが高電位Ｖｇｈである期間を期間Ｔ２という。また、ドライバ回路２２は、制御信号Ｖｓｗを低電位Ｖｓｗｌ（略ゼロボルト）と高電位Ｖｓｗｈの間で変化させる。制御信号Ｖｓｗが低電位Ｖｓｗｌであるときにスイッチ１４はオフし、制御信号Ｖｓｗが高電位Ｖｓｗｈであるときにスイッチ１４はオンする。図２に示すように、ドライバ回路２２は、期間Ｔ２のうちの一部の期間Ｔ２−２において制御信号Ｖｓｗを高電位Ｖｓｗｈに制御し、期間Ｔ２−２以外の期間（すなわち、期間Ｔ１、期間Ｔ２−１、及び、期間Ｔ２−３）において制御信号Ｖｓｗを低電位Ｖｓｗｌに制御する。すなわち、ドライバ回路２２は、ゲート電位Ｖｇが低電位Ｖｇｌである期間Ｔ１の全体において、制御信号Ｖｓｗを低電位Ｖｓｗｌに制御する。

図２の期間Ｔ１では、ドライバ回路２２はゲート電位Ｖｇを低電位Ｖｇｌに制御する。このため、期間Ｔ１の間は、ＭＯＳＦＥＴ１２がオフしており、ＭＯＳＦＥＴ１２に電流Ｉｄｓが流れない。このため、ＭＯＳＦＥＴ１２のドレイン‐ソース間の電圧Ｖｄｓが高電圧ＶＨと略等しい値となる。また、期間Ｔ１では、ドライバ回路２２は、制御信号Ｖｓｗを低電位Ｖｓｗｌに制御する。このため、期間Ｔ１では、スイッチ１４がオフしており、差動増幅器１６の反転入力端子がＭＯＳＦＥＴ１２のドレインから切り離されている。このため、期間Ｔ１では、電圧Ｖｄｓ（すなわち、高電圧ＶＨ）が、差動増幅器１６の入力端子間（すなわち、反転入力端子と非反転入力端子の間）に印加されない。これによって、差動増幅器１６の入力端子間に最大定格電圧以上の電圧が印加されることが防止される。

ドライバ回路２２は、期間Ｔ２において、ゲート電位Ｖｇを低電位Ｖｇｌから高電位Ｖｇｈに上昇させる。期間Ｔ２では、ドライバ回路２２は、ゲート電位Ｖｇを高電位Ｖｇｈに維持する。このため、期間Ｔ２では、ＭＯＳＦＥＴ１２がオンしており、ＭＯＳＦＥＴ１２と負荷２０に電流Ｉｄｓが流れる。このため、高電位配線２４の高電圧ＶＨの大部分が負荷２０に印加され、ＭＯＳＦＥＴ１２のドレイン‐ソース間の電圧Ｖｄｓが低電圧ＶＬ（数ボルト）まで低下する。期間Ｔ２では、電圧Ｖｄｓが低電圧ＶＬに維持される。

ドライバ回路２２は、期間Ｔ２のうちの初期の期間Ｔ２−１では、制御信号Ｖｓｗを低電位Ｖｓｗｌに維持する。このため、期間Ｔ２−１では、スイッチ１４がオフしている。その後の期間Ｔ２−２において、ドライバ回路２２は、制御信号Ｖｓｗを高電位Ｖｓｗｈに上昇させる。このため、期間Ｔ２−２では、スイッチ１４がオンしている。スイッチ１４がオンすると、ＭＯＳＦＥＴ１２のドレイン‐ソース間の電圧Ｖｄｓが差動増幅器１６の入力端子間に印加される。期間Ｔ２−２においては、電圧Ｖｄｓが低電圧ＶＬであるので、低電圧ＶＬが差動増幅器１６の入力端子間に印加される。このため、差動増幅器１６の入力端子間に最大定格電圧以上の電圧が印加されることが防止される。したがって、期間Ｔ２−２において、差動増幅器１６は低電圧ＶＬを適切に変換した電圧Ｖｏｕｔを出力する。ＡＤ変換回路１８は、電圧Ｖｏｕｔをデジタル値に変換する。ＭＯＳＦＥＴ１２がオンしているときの電圧Ｖｄｓは、ＭＯＳＦＥＴ１２に流れる電流Ｉｄｓと相関を有する。したがって、ＡＤ変換回路１８が出力するデジタル値は、電流Ｉｄｓと相関を有する。このため、ＡＤ変換回路１８が出力するデジタル値に応じてスイッチング回路１０を制御すれば、電流Ｉｄｓに応じてスイッチング回路１０を制御することができる。例えば、ＡＤ変換回路１８が出力するデジタル値（すなわち、電流Ｉｄｓ）が基準値を超えた場合には、ＭＯＳＦＥＴ１２を強制的にオフさせて、ＭＯＳＦＥＴ１２と負荷２０に過電流が流れることを防止することができる。期間Ｔ２−２の後の期間Ｔ２−３において、ドライバ回路２２は、制御信号Ｖｓｗを低電位Ｖｓｗｌに低下させる。その後、ドライバ回路２２は、ゲート電位Ｖｇを低電位Ｖｇｌに低下させ、ＭＯＳＦＥＴ１２をオフさせる。

以上に説明したように、スイッチング回路１０では、ＭＯＳＦＥＴ１２がオフしている期間Ｔ１の全体において、スイッチ１４がオフしている。これによって、高電圧ＶＨが差動増幅器１６の入力端子間に印加されることが防止され、差動増幅器１６の入力端子間に最大定格電圧以上の電圧が印加されることが防止される。また、スイッチング回路１０では、ＭＯＳＦＥＴ１２がオンしている期間Ｔ２の一部において、スイッチ１４がオンしている。このため、ＭＯＳＦＥＴ１２がオンしているときの電圧Ｖｄｓが差動増幅器１６の入力端子間に印加され、ＭＯＳＦＥＴ１２に流れる電流Ｉｄｓを検出することができる。このように、電圧Ｖｄｓに基づいて電流Ｉｄｓを検出することで、電流Ｉｄｓを正確に検出することができる。これによって、電流Ｉｄｓを監視するときのマージンを少なくすることができ、ＭＯＳＦＥＴ１２のチップサイズの小型化、低コスト化が可能である。

また、ＭＯＳＦＥＴ１２がオンしてからスイッチ１４がオンするまでの間に遅延時間（期間Ｔ２−１）を設けることで、ＭＯＳＦＥＴ１２のスイッチングサージの影響を抑制することができる。

なお、図２では、ＭＯＳＦＥＴ１２がオンしている期間Ｔ２の一部の期間Ｔ２−２においてスイッチ１４をオンさせたが、図３に示すようにＭＯＳＦＥＴ１２がオンしている期間Ｔ２の全体で制御信号Ｖｓｗを高電位Ｖｓｗｈに制御してスイッチ１４をオンさせてもよい。この構成でも、ＭＯＳＦＥＴ１２がオフしている期間Ｔ１の全体においてスイッチ１４がオフしているので、差動増幅器１６の入力端子間に高電圧ＶＨが印加されることを防止することができる。

図４は、変形例のスイッチング回路を示している。図４のスイッチング回路では、図１のスイッチ１４に変えて、ＭＯＳＦＥＴ１４ａが設けられている。図４のスイッチング回路のその他の構成は、図１のスイッチング回路１０と等しい。

ＭＯＳＦＥＴ１２とＭＯＳＦＥＴ１４ａは、共通の半導体チップ１００に形成されている。ＭＯＳＦＥＴ１４ａは、ＭＯＳＦＥＴ１２と共通の構造を有しており、ＭＯＳＦＥＴ１２よりも電流容量が小さいＭＯＳＦＥＴである。ＭＯＳＦＥＴ１４ａは、一般に電流センス素子と呼ばれる素子であり、通常はＭＯＳＦＥＴ１２と並列に接続されて使用される素子である。しかしながら、図４では、ＭＯＳＦＥＴ１４ａを、差動増幅器１６の反転入力端子に対するスイッチとして用いている。ドライバ回路２２は、ＭＯＳＦＥＴ１４ａのゲート電位Ｖｇａを制御する。図３、４に示すように、ドライバ回路２２は、ゲート電位Ｖｇａとして、ゲート電位Ｖｇと同じ電位を印加する。このため、ＭＯＳＦＥＴ１２がオフしているときにはＭＯＳＦＥＴ１４ａもオフしており、ＭＯＳＦＥＴ１２がオンしているときにはＭＯＳＦＥＴ１４ａもオンしている。したがって、ＭＯＳＦＥＴ１２がオフしているときには電圧Ｖｄｓ（すなわち、高電圧ＶＨ）が差動増幅器１６の入力端子間に印加されることが防止される。また、ＭＯＳＦＥＴ１２がオンしているときには、差動増幅器１６の入力端子間に電圧Ｖｄｓが印加され、ＡＤ変換回路１８によって電流Ｉｄｓに対応するデジタル値を出力することができる。

なお、ＭＯＳＦＥＴ１２に代えて、ＩＧＢＴ（insulated gate bipolar transistor）等の他のスイッチング素子を用いてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：スイッチング回路
１２：スイッチング素子
１４：スイッチ
１６：差動増幅器
１８：ＡＤ変換回路
２０：負荷
２２：ドライバ回路
２４：高電位配線

Claims (1)

1. スイッチング回路であって、
   高電位端子と低電位端子とゲート端子を有するスイッチング素子と、
   スイッチと、
   第１入力端子が前記スイッチを介して前記高電位端子に接続されており、第２入力端子が前記低電位端子に接続されている差動増幅器と、
   前記スイッチング素子がオンしている期間の少なくとも一部において前記スイッチをオンさせ、前記スイッチング素子がオフしている期間において前記スイッチをオフさせる制御回路、
   を有するスイッチング回路。

Images