JP2008234511A - 半導体集積回路装置 - Google Patents

Abstract

【課題】ソフトウェアなどを用いることなく、ハードウェアにより外部ノイズを判定し、蛍光表示管コントローラの誤動作を防止する。
【解決手段】蛍光表示管コントローラ１２に情報が表示されている通常動作時において、該蛍光表示管コントローラ１２のリセット端子に外部ノイズが発生すると、ノイズ検出回路１４が外部ノイズを検出し、検出信号を出力する。この検出信号を受けて比較器１５は、再設定用ノイズ検出信号を出力し、ノイズ検出設定レジスタ１６の検出信号用ビットに、’１’が設定される。これにより、ＣＰＵ１７は、外部ノイズが発生したことを検知し、蛍光表示管コントローラ１２の制御用レジスタに、該蛍光表示管コントローラ１２を初期化する初期化データを設定した後、ノイズ発生時に蛍光表示管１０に表示させる表示情報のデータを再設定するノイズ検出処理を行った後、通常動作状態の処理を実行する。
【選択図】図２

Description

本発明は、半導体集積回路装置のノイズによる誤動作を防止する技術に関し、特に、システムインパッケージ構成の半導体集積回路装置における誤動作防止に有効な技術に関する。

近年、オーディオや電子レジスターなどの様々な電子システムの表示部として、蛍光表示管（ＶＦＤ：Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）が広く用いられている。

この種の電子システムには、一般に、蛍光表示管を制御、および駆動する蛍光表示管コントローラが設けられている。蛍光表示管コントローラは、たとえば、蛍光表示管用ドライバと該蛍光表示管用ドライバを制御するマイクロプロセッサとが１つのパッケージに搭載されたシステムインパッケージ（ＳＩＰ）から構成された半導体集積回路装置からなる。

この種の半導体集積回路装置では、たとえば、外部ノイズなどによる信号変動を考慮し、マイクロプロセッサが蛍光表示管コントローラに備えられた表示データなどが格納されるレジスタを定期的に再設定する処理を行い、蛍光表示管の誤動作を防止する技術が知られている。

また、ノイズなどによって異常動作に陥ったデバイスを回復させる技術として、たとえば、マイクロコンピュータが、該マイクロコンピュータに接続された複数のデバイスの各レジスタの設定値を常時監視し、その値が正常か否かを判断し、静電ノイズなどにより異常動作に陥ったデバイス（ＩＣ）を検出し、そのデバイスのレジスタに正常な値を再設定するものが知られている（特許文献１参照）。
特開平０９−３１１７９６号公報

ところが、上記のような蛍光表示管コントローラにおける誤動作防止技術では、次のような問題点があることが本発明者により見い出された。

すなわち、マイクロプロセッサは、蛍光表示管コントローラのレジスタに対して定期的に表示データなどを再設定する場合、表示データの設定量が多くなると、マクロプロセッサの負荷率が増大してしまい、正常動作が妨げられてしまうという問題がある。

本発明の目的は、ソフトウェアなどを用いることなく、ハードウェアにより外部ノイズを判定し、蛍光表示管コントローラの誤動作を防止することのできる技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、制御対象となる外部接続されたデバイスの制御を司るプロセッサを有し、該プロセッサは、制御対象となるデバイスにおける任意のポートのノイズを検出し、ノイズ検出した際に該デバイスのレジスタ値を再設定するノイズ検出誤動作防止部を備えたものである。

また、本願のその他の発明の概要を簡単に示す。

本発明は、前記ノイズ検出誤動作防止部が、制御対象となるデバイスの任意のポートのノイズを検出した際にノイズ検出信号を出力するノイズ検出回路と、該デバイスの動作中に、該ノイズ検出回路からノイズ検出信号が出力さると再設定用ノイズ検出信号を出力するノイズ検出信号出力部と、ノイズ検出信号出力部から再設定用ノイズ検出信号が出力された際に、デバイスのレジスタを再設定するレジスタ設定部とよりなるものである。

また、本発明は、ノイズを検出するデバイスにおけるポートが、リセット端子よりなるものである。

さらに、本発明は、前記半導体集積回路装置が、プロセッサとデバイスとが、１つのパッケージに搭載されたシステムインパッケージからなるものである。

また本発明は、前記デバイスが、マイクロプロセッサの制御に基づいて蛍光表示管の駆動制御を行う蛍光表示管コントローラよりなるものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）制御対象となるデバイスに外部ノイズが印加されても正常な動作状態を確保することができる。

（２）また、ハードウェアにより構成されたノイズ検出誤動作防止部によって外部ノイズを検出するので、制御元となるプロセッサの負荷率を大幅に低減することができる。

（３）上記（１）、（２）により、ノイズに強く、信頼性の高い半導体集積回路装置を実現することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態によるオーディオシステムの構成例を示すブロック図、図２は、図１のオーディオシステムに搭載されたマイクロプロセッサに設けられたノイズ検出誤動作防止部の構成例を示すブロック図、図３は、図２のノイズ検出誤動作防止部に設けられたノイズ検出回路の一例を示す回路図、図４は、図２のノイズ検出誤動作防止部における各信号のタイミングチャート図、図５は、図２のノイズ検出誤動作防止部におけるノイズ検出処理の一例を示すフローチャートである。

本実施の形態１において、オーディオシステム１は、図１に示すように、ラジオモジュール２、ＣＤモジュール３、キーモジュール４、リモコン部５、電子ボリューム部６、アンプ７、スピーカ８、制御部９、および蛍光表示管１０から構成されている。

ラジオモジュール２は、たとえば、ＡＭ波やＦＭ波を受信し、ラジオ放送を聴取する受信部からなる。ＣＤモジュール３は、音楽用ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）のデータを読み出すＣＤドライブである。

キーモジュール４は、オーディオシステム１におけるラジオモジュール２やＣＤモジュール３などの設定や試聴時の音量調整などの様々な入力データを入力する。リモコン部５は、ユーザが使用するリモコンから送信された制御信号を受光する。

電子ボリューム部６は、キーモジュール４を介して入力された設定値に応じてアンプ７の増幅度を制御する。アンプ７は、電子ボリューム部６に制御される増幅度に基づいて信号増幅を行う。スピーカ８は、アンプ７を介して出力された電気信号を物理振動に変えて可聴音を出力する。

制御部９は、マイクロプロセッサ１１、ならびに蛍光表示管コントローラ１２から構成されており、これらマイクロプロセッサ１１と蛍光表示管コントローラ１２とが１つのパッケージに搭載されたシステムインパッケージ（ＳＩＰ）の半導体集積回路装置からなる。

マイクロプロセッサ１１は、キーモジュール４から入力される入力データやリモコン部５を介して入力される制御信号に基づいて、ラジオモジュール２、ＣＤモジュール３、リモコン部５、電子ボリューム部６、および蛍光表示管コントローラ１２の制御を司る。

蛍光表示管コントローラ１２は、マイクロプロセッサ１１から出力される制御信号などに応じて蛍光表示管１０を駆動制御する。蛍光表示管１０は、蛍光表示管コントローラ１２の制御に基づいて、任意の情報を表示するディスプレイである。

また、マイクロプロセッサ１１には、図２に示すように、蛍光表示管コントローラ１２のリセット端子に印加される外部ノイズを検出するノイズ検出誤動作防止部１３が備えられている。

このノイズ検出誤動作防止部１３は、ノイズ検出回路１４、比較器１５、ノイズ検出設定レジスタ１６、ならびにＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１７から構成されている。

ノイズ検出回路１４は、蛍光表示管コントローラ１２のリセット端子に印加される外部ノイズを検出し、検出信号を出力する。

ノイズ検出信号出力部となるノイズ検出設定レジスタ１６は、リセット信号を設定するリセット用ビット、比較器１５から出力される再設定用ノイズ検出信号を設定する検出信号用ビット、および比較器１５をリセットする比較器用ビットをそれぞれ備えている。

ノイズ検出信号出力部となる比較器１５は、一方の入力部にＣＰＵ１７が読み出したノイズ検出設定レジスタ１６のリセット用ビットの信号が入力されるように接続されており、該比較器１５の他方の入力部には、ノイズ検出回路１４から出力される検出信号が入力されるように接続されている。

また、ＣＰＵ１７が読み出したノイズ検出設定レジスタ１６のリセット用ビットの信号は、マイクロプロセッサ１１の汎用（Ｉ／Ｏ）ポートに設けられたバッファＢを介してリセット信号として蛍光表示管コントローラ１２のリセット端子に出力される。

比較器１５は、蛍光表示管コントローラ１２のリセット端子に出力されるリセット信号とノイズ検出回路１４の検出信号とを比較し、その比較結果をノイズ検出設定レジスタ１６の検出信号用ビットに設定する。

蛍光表示管コントローラ１２は、たとえば、Ｈｉ信号がリセット端子に入力された際にリセット処理が行われる。レジスタ設定部として機能するＣＰＵ１７は、マイクロプロセッサ１１におけるすべての制御を司る。

また、ＣＰＵ１７は、蛍光表示管コントローラ１２のリセット端子にのった外部ノイズを検出し、その際に、蛍光表示管コントローラ１２の制御用レジスタの再設定処理を行い、蛍光表示管１０の誤表示を防止する。

図３は、ノイズ検出回路１４、およびバッファＢの構成例を示す回路図である。

ノイズ検出回路１４は、図示するように、否定論理積回路１８，１９からなるフリップフロップから構成されている。また、ノイズ検出回路１４が設けられた汎用ポートのバッファＢは、インバータ２０，２１、およびドライバ２２から構成されている。

インバータ２０の入力部には、ノイズ検出設定レジスタ１６のリセット用ビットに設定された信号が入力されるように接続されており、該インバータ２０の出力部には、インバータ２１の入力部が接続されている。

インバータ２１の出力部には、ドライバ２２の入力部が接続されており、該ドライバ２２の出力部には、マイクロプロセッサ１１の汎用ポート（Ｉ／Ｏポート）が接続されている。この汎用ポートを介して蛍光表示管コントローラ１２のリセット端子にリセット信号が出力される。

また、ドライバ２２の出力部には、否定論理積回路１８の一方の入力部が接続されており、この否定論理積回路１８の出力部には、否定論理積回路１９の一方の入力部が接続されている。

否定論理積回路１８の他方の入力部には、否定論理積回路１９の出力部が接続されており、否定論理積回路１９の他方の入力部には、インバータ２０の入力部が接続されている。 これら否定論理積回路１８，１９によりフリップフロップが構成されている。

否定論理積回路１９の出力部には、比較器１５（図２）の入力部に接続されている。この比較器１５の他方の入力部には、ノイズ検出設定レジスタ１６（図２）のリセット用ビットに設定された信号が入力されるように接続されている。

この比較器１５から出力された信号が再設定用ノイズ検出信号となり、ノイズ検出設定レジスタ１６の検出信号用ビットに設定されるように接続されている。また、比較器１５の制御端子には、ノイズ検出設定レジスタ１６の比較器用ビットに設定された信号が入力されるように接続されている。

次に、本実施の形態におけるノイズ検出誤動作防止部１３の動作について説明する。

図４は、ノイズ検出誤動作防止部１３における各信号のタイミングチャートであり、図５は、ノイズ検出誤動作防止部１３におけるノイズ検出処理の一例を示すフローチャートである。

また、図４においては、上方から下方にかけて、蛍光表示管コントローラ１２のリセット端子のリセット信号、ノイズ検出設定レジスタ１６の検出信号用ビットの信号、およびＣＰＵ１７によるノイズ検出割り込み処理のタイミングをそれぞれ示している。

まず、電源が投入され、蛍光表示管コントローラ１２のリセット処理が終了すると（ステップＳ１０１）、ＣＰＵ１７は、蛍光表示管コントローラ１２の制御用レジスタに、該蛍光表示管コントローラ１２を初期化する初期化データを設定する（ステップＳ１０２）。

続いて、ＣＰＵ１７は、蛍光表示管コントローラ１２の制御用レジスタに、蛍光表示管１０に表示する表示情報のデータを順次設定し（ステップＳ１０３）、通常動作状態となる。

この通常動作時には、マイクロプロセッサ１１から出力されるリセット信号が、Ｈｉ信号となっている。このとき、ノイズ検出回路１４からは、Ｈｉ信号が出力されているので、ノイズ検出設定レジスタ１６の検出信号用ビットには、’１’（Ｈｉ信号）がセットされている。

また、蛍光表示管コントローラ１２が動作中であるので、ノイズ検出設定レジスタ１６のリセット用ビットにも、’１’（Ｈｉ信号）がセットされている。よって、比較器１５の両入力部にはＨｉ信号がそれぞれ入力されている。このとき、比較器１５の出力は、Ｌｏ信号となり、ノイズ検出設定レジスタ１６の検出信号用ビットには、’０’（Ｌｏ信号）が設定されている。

そして、蛍光表示管コントローラ１２のリセット端子に外部ノイズが発生すると、その外部ノイズを検出し、ノイズ検出回路１４の出力部、すなわち、否定論理積回路１９の出力部の信号（検出信号）が、Ｈｉ信号からＬｏ信号に遷移する。

これにより、比較器１５の一方の入力部にはＬｏ信号が入力され、該比較器１５の出力される再設定用ノイズ検出信号がＬｏ信号からＨｉ信号に遷移し、ノイズ検出設定レジスタ１６の検出信号用ビットに、’１’（Ｈｉ信号）が設定されている。

これにより、ＣＰＵ１７は、蛍光表示管コントローラ１２のリセット端子に外部ノイズが発生したことを検知する（ステップＳ１０４）。外部ノイズを検知すると、ＣＰＵ１７は、蛍光表示管コントローラ１２の制御用レジスタに、該蛍光表示管コントローラ１２を初期化する初期化データを設定した後、ノイズ発生時に蛍光表示管１０に表示されていた表示情報のデータを再設定するノイズ検出処理を行った後（ステップＳ１０５）、通常動作状態となるステップＳ１０３の処理を実行する。

また、ＣＰＵ１７は、外部ノイズを検知した際に、ノイズ検出設定レジスタ１６の比較器用ビットに、たとえば、’１’などを設定することにより、比較器１５をリセットさせる。

これにより、比較器１５の出力は、再びＨｉ信号からＬｏ信号に遷移し、ノイズ検出設定レジスタ１６の検出信号用ビットには、’０’（Ｌｏ信号）が設定されている。

それにより、本実施の形態によれば、蛍光表示管コントローラ１２のリセット端子に外部ノイズが印加されても正常な通信（正常な情報表示）を確保することができる。

また、ハードウェアにより構成されたノイズ検出誤動作防止部１３によって外部ノイズを検出し、外部ノイズを検出したときのみ蛍光表示管コントローラ１２の制御用レジスタの再設定を実行するので、ＣＰＵ１７の負荷率を大幅に低減することができ、安定した情報表示を行うことが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、前記実施の形態では、リセット信号を出力する汎用ポートにノイズ検出誤動作防止部１３を内部接続する構成としたが、図６に示すように、ノイズ検出を行うノイズ検出用ポートをマイクロプロセッサ１１に独立して設けた構成としてもよい。

これにより、リセット信号を出力する汎用ポートだけでなく、ノイズ検出が必要な任意のポートにノイズ検出用ポートを外部接続することが可能となり、ノイズ検出が必要なポートにフレキシブルに対応することができる。

本発明は、システムインパッケージ構造などからなる半導体集積回路装置における外部ノイズによる誤動作を防止する技術に適している。

本発明の一実施の形態によるオーディオシステムの構成例を示すブロック図である。 図１のオーディオシステムに搭載されたマイクロプロセッサに設けられたノイズ検出誤動作防止部の構成例を示すブロック図である。 図２のノイズ検出誤動作防止部に設けられたノイズ検出回路の一例を示す回路図である。 図２のノイズ検出誤動作防止部における各信号のタイミングチャート図である。 図２のノイズ検出誤動作防止部におけるノイズ検出処理の一例を示すフローチャートである。 本発明の他の一実施の形態によるノイズ検出誤動作防止部の構成例を示すブロック図である。

符号の説明

１ オーディオシステム
２ ラジオモジュール
３ ＣＤモジュール
４ キーモジュール
５ リモコン部
６ 電子ボリューム部
７ アンプ
８ スピーカ
９ 制御部
１０ 蛍光表示管
１１ マイクロプロセッサ
１２ 蛍光表示管コントローラ
１３ ノイズ検出誤動作防止部
１４ ノイズ検出回路
１５ 比較器
１６ ノイズ検出設定レジスタ
１７ ＣＰＵ
１８，１９ 否定論理積回路
２０，２１ インバータ
２２ ドライバ

Claims (5)

1. 制御対象となる外部接続されたデバイスの制御を司るプロセッサを有し、
   前記プロセッサは、
   前記デバイスにおける任意のポートのノイズを検出し、ノイズ検出した際に前記デバイスのレジスタ値を再設定するノイズ検出誤動作防止部を備えたことを特徴とする半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、
   前記ノイズ検出誤動作防止部は、
   前記デバイスの任意のポートのノイズを検出した際にノイズ検出信号を出力するノイズ検出回路と、
   前記デバイスの動作中に、前記ノイズ検出回路からノイズ検出信号が出力さると再設定用ノイズ検出信号を出力するノイズ検出信号出力部と、
   ノイズ検出信号出力部から再設定用ノイズ検出信号が出力された際に、前記デバイスのレジスタを再設定するレジスタ設定部とよりなることを特徴とする半導体集積回路装置。
3. 請求項１または２記載の半導体集積回路装置において、
   ノイズを検出する前記デバイスにおけるポートは、リセット端子であることを特徴とする半導体集積回路装置。
4. 請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
   前記半導体集積回路装置は、
   前記プロセッサと前記デバイスとが、１つのパッケージに搭載されたシステムインパッケージからなることを特徴とする半導体集積回路装置。
5. 請求項４記載の半導体集積回路装置において、
   前記デバイスは、
   前記マイクロプロセッサの制御に基づいて蛍光表示管を駆動制御する蛍光表示管コントローラよりなることを特徴とする半導体集積回路装置。

Images