JP7235810B2 - オーディオ制御回路及び関連する制御方法 - Google Patents
オーディオ制御回路及び関連する制御方法 Download PDFInfo
- Publication number
- JP7235810B2 JP7235810B2 JP2021117279A JP2021117279A JP7235810B2 JP 7235810 B2 JP7235810 B2 JP 7235810B2 JP 2021117279 A JP2021117279 A JP 2021117279A JP 2021117279 A JP2021117279 A JP 2021117279A JP 7235810 B2 JP7235810 B2 JP 7235810B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- depop
- host device
- audio
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000005236 sound signal Effects 0.000 claims description 23
- 230000004075 alteration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
- G06F3/165—Management of the audio stream, e.g. setting of volume, audio stream path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Circuit For Audible Band Transducer (AREA)
- Information Transfer Systems (AREA)
Description
1.発明の分野
本発明は、ユニバーサルシリアルバス(USB)インターフェイスを含むオーディオ制御回路に関する。
スピーカーを有する、又は外部スピーカーに接続されている電子デバイスでは、電子デバイスの電源を入れると、内部オーディオ制御回路又は関連回路のコーデックは、初期化プロセス中にノイズを生成する可能性があり、これにより、スピーカーのポップサウンドが発生し、ユーザーに不快感を与える。この問題を解決するために、ポップサウンドを低減又は排除するため、オーディオ制御回路の周囲にデポップ(de-pop)回路を設計することができる。ただし、一部のオーディオ制御回路ではUSBインターフェイスが一般的になり、標準のUSBオーディオデバイスのファームウェアとドライバーは、ポップサウンドを除去する制御を教えていないため、USBインターフェイスを備えたオーディオ制御回路を使用してデポップ回路の動作を正確に制御し、通常のオーディオ再生に影響を与えることなくポップ(popping)を効果的に抑制する方法は重要なトピックである。
したがって、本発明の目的は、上記の問題を解決するため、デポップ回路を制御するため、ホストデバイスからの信号に基づいて、電子デバイスが基本入出力システム(BIOS)ステージで動作しているか、オペレーティングシステム(OS)ステージで動作しているかを判断できるオーディオ制御回路を提供することである。
USBインターフェイス回路を介してホストデバイスで列挙を実行するステップ;
列挙のパケットに従って、前記ホストデバイスがBIOSステージで動作するかオペレーティングシステムステージで動作するかを決定するステップ;
前記ホストデバイスがBIOSステージで動作していると判断された場合、デポップ回路を有効にするための制御信号を生成するステップ;及び
前記ホストデバイスがオペレーティングシステムステージで動作していると判断された場合、前記デポップ回路を無効にするための制御信号を生成するステップ;
を含む。
図1は、本発明の一実施形態による電子デバイスを示す図である。図1に示すように、電子デバイスは、ホストデバイス102、オーディオ制御回路100、デポップ回路104及びスピーカー106を含み、ここで、前記オーディオ制御回路100は、USBインターフェイス回路110、処理回路120、及び特定のピン130を含む。この実施形態では、 電子デバイスは、コンピュータ、ノートブック、又はサウンド再生機能を備えたその他の電子デバイスであることができ、且つ、オーディオ制御回路100は、マザーボード上に組み込まれたオーディオデバイスであり、すなわち、ホストデバイス102、オーディオ制御回路100、及びデポップ回路104は、マザーボード上に製造されている。さらに、スピーカー106は、外部接続された電子デバイス又は電子デバイスの組み込みデバイスであり得る。
102 ホストデバイス
104 デポップ回路
106 スピーカー
120 処理回路
130 特定のピン
Claims (6)
- オーディオ制御回路であって、
ホストデバイスに接続するように配置されたユニバーサルシリアルバス(USB)インターフェイス回路、及び
前記USBインターフェイス回路に結合された処理回路を含み、
該処理回路は、前記USBインターフェイス回路を介して前記ホストデバイスとの列挙プロセスを実行し、前記列挙プロセスにおけるパケットの内容を参照して前記ホストデバイスがBIOSステージで動作しているか又はオペレーティングシステムステージで動作しているかを判定して、制御信号を生成するように構成され、
前記処理回路がUSBオーディオクラス(UAC)関連のパケットを前記ホストデバイスから受信しない場合に、前記処理回路は、前記ホストデバイスが前記BIOSステージで動作していると判定し、デポップ回路を有効にする前記制御信号を生成し、前記処理回路が前記UAC関連のパケットを前記ホストデバイスから受信する場合に、前記処理回路は、前記ホストデバイスが前記オペレーティングシステムステージで動作していると判定し、前記デポップ回路を無効にする前記制御信号を生成する、オーディオ制御回路。 - 当該オーディオ制御回路はチップ内に配置され、前記処理回路によって生成された前記制御信号は、前記チップの特定のピンを介して前記チップの外側に配置された前記デポップ回路に送信される、請求項1に記載のオーディオ制御回路。
- 前記処理回路は、出力オーディオ信号を生成するようにさらに構成され、前記デポップ回路を有効にする前記制御信号を生成することには、前記デポップ回路が、前記出力オーディオ信号をスピーカーに送信するのをブロックするか、又は前記出力オーディオ信号のボリュームを下げることを可能にする前記制御信号を前記処理回路が生成することが含まれ、前記デポップ回路を無効にする前記制御信号を生成することには、前記デポップ回路を無効にする制御信号を前記処理回路が生成し、前記出力オーディオ信号が前記スピーカーに直接送信されるようにすることが含まれる、請求項1に記載のオーディオ制御回路。
- オーディオ制御回路の制御方法であって、
ユニバーサルシリアルバス(USB)インターフェイス回路を介してホストデバイスで列挙プロセスを実行するステップと、
前記列挙プロセスにおけるパケットの内容を参照して、前記ホストデバイスがBIOSステージで動作しているか又はオペレーティングシステムステージで動作しているかを判定するステップと、
前記オーディオ制御回路がUSBオーディオクラス(UAC)関連のパケットを前記ホストデバイスから受信しない場合に、前記ホストデバイスが前記BIOSステージで動作していると判定し、デポップ回路を有効にする制御信号を生成するステップと、
前記オーディオ制御回路が前記UAC関連のパケットを前記ホストデバイスから受信する場合に、前記ホストデバイスがオペレーティングシステムステージで動作していると判定し、前記デポップ回路を無効にする前記制御信号を生成するステップと;
を含む制御方法。 - 前記オーディオ制御回路はチップ内に配置され、前記制御信号は、前記チップの特定のピンを介して前記チップの外側に配置された前記デポップ回路に送信される、請求項4に記載の制御方法。
- デポップ回路を有効にする制御信号を生成するステップ、及び前記デポップ回路を無効にする前記制御信号を生成するステップは、
前記デポップ回路が出力オーディオ信号をスピーカーに送信するのをブロックする、又は前記出力オーディオ信号のボリュームを下げることを可能にする前記制御信号を生成するステップ、及び
前記デポップ回路を無効にする前記制御信号を生成し、前記出力オーディオ信号がスピーカーに直接送信されるようにするステップ
を含む、請求項4に記載の制御方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063124027P | 2020-12-10 | 2020-12-10 | |
US63/124,027 | 2020-12-10 | ||
TW110110561A TWI779530B (zh) | 2020-12-10 | 2021-03-24 | 音訊控制電路及相關的控制方法 |
TW110110561 | 2021-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022092564A JP2022092564A (ja) | 2022-06-22 |
JP7235810B2 true JP7235810B2 (ja) | 2023-03-08 |
Family
ID=77071315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021117279A Active JP7235810B2 (ja) | 2020-12-10 | 2021-07-15 | オーディオ制御回路及び関連する制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11929722B2 (ja) |
EP (1) | EP4012550A1 (ja) |
JP (1) | JP7235810B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010003166A1 (en) | 1996-10-23 | 2001-06-07 | Gulick Dale E. | Noise elimination in a USB codec |
JP2008219855A (ja) | 2007-03-01 | 2008-09-18 | Princeton Technology Corp | 音声処理システム |
JP2017068387A (ja) | 2015-09-28 | 2017-04-06 | ヤマハ株式会社 | 電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914877A (en) * | 1996-10-23 | 1999-06-22 | Advanced Micro Devices, Inc. | USB based microphone system |
US5818948A (en) * | 1996-10-23 | 1998-10-06 | Advanced Micro Devices, Inc. | Architecture for a universal serial bus-based PC speaker controller |
US6122749A (en) * | 1996-10-23 | 2000-09-19 | Advanced Micro Devices, Inc. | Audio peripheral device having controller for power management |
US8661164B2 (en) * | 2010-08-24 | 2014-02-25 | Mediatek Inc. | Method of USB device enumeration including detecting the operating system type of the USB host |
-
2021
- 2021-06-30 US US17/363,010 patent/US11929722B2/en active Active
- 2021-07-15 JP JP2021117279A patent/JP7235810B2/ja active Active
- 2021-07-27 EP EP21187830.1A patent/EP4012550A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010003166A1 (en) | 1996-10-23 | 2001-06-07 | Gulick Dale E. | Noise elimination in a USB codec |
JP2008219855A (ja) | 2007-03-01 | 2008-09-18 | Princeton Technology Corp | 音声処理システム |
JP2017068387A (ja) | 2015-09-28 | 2017-04-06 | ヤマハ株式会社 | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20220188063A1 (en) | 2022-06-16 |
JP2022092564A (ja) | 2022-06-22 |
EP4012550A1 (en) | 2022-06-15 |
US11929722B2 (en) | 2024-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6885900B1 (en) | Method and apparatus for providing multiple channel audio in a computing system | |
US20020023182A1 (en) | Computer system capable of playing audio CDs in a CD-ROM drive independent of an operating system | |
EP2161716A1 (en) | Noise canceling apparatus and method | |
JP2009151242A (ja) | 情報処理装置および表示制御方法 | |
KR100945751B1 (ko) | 컴퓨터장치 | |
US20030023329A1 (en) | Method and apparatus to provide digital or analog audio signals to multiple computer system outputs | |
JP4233719B2 (ja) | 位相調整方法、音声再生装置及び記録媒体 | |
KR100362157B1 (ko) | 백색잡음감소기능을갖는오디오장치및그의제어방법 | |
JP2006339852A (ja) | 情報処理装置およびモジュール選択方法 | |
JP7235810B2 (ja) | オーディオ制御回路及び関連する制御方法 | |
US20110058694A1 (en) | Audio Signal Switching Apparatus | |
US8294821B1 (en) | HDMI consumer electronics control common interface | |
TWI779530B (zh) | 音訊控制電路及相關的控制方法 | |
US20130085763A1 (en) | Codec devices and operating and driving method thereof | |
US6195437B1 (en) | Method and apparatus for independent gain control of a microphone and speaker for a speakerphone mode and a non-speakerphone audio mode of a computer system | |
JP2008234511A (ja) | 半導体集積回路装置 | |
US11381865B2 (en) | Media content presentation systems | |
US20080209082A1 (en) | Semiconductor device, reproduction device, and method for controlling the same | |
US20140121796A1 (en) | Audio processing device | |
US20050085934A1 (en) | Computer system to output an external audio signal | |
TWI768803B (zh) | 音訊控制電路、主裝置及相關的控制方法 | |
JP2003022149A (ja) | パーソナルコンピュータおよびコンピュータシステム | |
CN213024346U (zh) | 一种智能交互设备 | |
KR100982258B1 (ko) | 노트북컴퓨터 | |
TWI654540B (zh) | 虛擬輸入管理裝置及其管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7235810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |