JP7235810B2 - オーディオ制御回路及び関連する制御方法 - Google Patents

オーディオ制御回路及び関連する制御方法 Download PDF

Info

Publication number
JP7235810B2
JP7235810B2 JP2021117279A JP2021117279A JP7235810B2 JP 7235810 B2 JP7235810 B2 JP 7235810B2 JP 2021117279 A JP2021117279 A JP 2021117279A JP 2021117279 A JP2021117279 A JP 2021117279A JP 7235810 B2 JP7235810 B2 JP 7235810B2
Authority
JP
Japan
Prior art keywords
circuit
depop
host device
audio
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021117279A
Other languages
English (en)
Other versions
JP2022092564A (ja
Inventor
科維 陳
倫誠 曹
▲啓▼義 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110110561A external-priority patent/TWI779530B/zh
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of JP2022092564A publication Critical patent/JP2022092564A/ja
Application granted granted Critical
Publication of JP7235810B2 publication Critical patent/JP7235810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/165Management of the audio stream, e.g. setting of volume, audio stream path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Information Transfer Systems (AREA)

Description

発明の背景
1.発明の分野
本発明は、ユニバーサルシリアルバス(USB)インターフェイスを含むオーディオ制御回路に関する。
2.先行技術の説明
スピーカーを有する、又は外部スピーカーに接続されている電子デバイスでは、電子デバイスの電源を入れると、内部オーディオ制御回路又は関連回路のコーデックは、初期化プロセス中にノイズを生成する可能性があり、これにより、スピーカーのポップサウンドが発生し、ユーザーに不快感を与える。この問題を解決するために、ポップサウンドを低減又は排除するため、オーディオ制御回路の周囲にデポップ(de-pop)回路を設計することができる。ただし、一部のオーディオ制御回路ではUSBインターフェイスが一般的になり、標準のUSBオーディオデバイスのファームウェアとドライバーは、ポップサウンドを除去する制御を教えていないため、USBインターフェイスを備えたオーディオ制御回路を使用してデポップ回路の動作を正確に制御し、通常のオーディオ再生に影響を与えることなくポップ(popping)を効果的に抑制する方法は重要なトピックである。
発明の概要
したがって、本発明の目的は、上記の問題を解決するため、デポップ回路を制御するため、ホストデバイスからの信号に基づいて、電子デバイスが基本入出力システム(BIOS)ステージで動作しているか、オペレーティングシステム(OS)ステージで動作しているかを判断できるオーディオ制御回路を提供することである。
本発明の一実施形態では、USBインターフェイスと処理回路を含むオーディオ制御回路が開示されている。USBインターフェイスは、ホストデバイスへの接続に使用され、処理回路は、USBインターフェイスを介してホストデバイスで列挙を実行するように構成され、さらに、列挙のパケットに従って制御信号を生成するため、処理回路は、ホストデバイスがBIOSステージで動作するかオペレーティングシステムステージで動作するかを決定するように構成される。ホストデバイスがBIOSステージで動作していると処理回路が判断すると、処理回路は、デポップ回路を有効にするための制御信号を生成し;ホストデバイスがオペレーティングシステムのステージで動作していると処理回路が判断した場合、処理回路は、デポップ回路を無効にするための制御信号を生成する。
本発明の別の実施形態では、オーディオ制御回路の制御方法は、以下のステップ:
USBインターフェイス回路を介してホストデバイスで列挙を実行するステップ;
列挙のパケットに従って、前記ホストデバイスがBIOSステージで動作するかオペレーティングシステムステージで動作するかを決定するステップ;
前記ホストデバイスがBIOSステージで動作していると判断された場合、デポップ回路を有効にするための制御信号を生成するステップ;及び
前記ホストデバイスがオペレーティングシステムステージで動作していると判断された場合、前記デポップ回路を無効にするための制御信号を生成するステップ;
を含む。
本発明のこれら及び他の目的は、様々な図及び図面に示されている好ましい実施形態の以下の詳細な説明を読んだ後、当業者には間違いなく明らかになるであろう。
図1は、本発明の一実施形態による電子デバイスを示す図である。 図2は、本発明の一実施形態による制御方法のフローチャートである。
詳細な説明
図1は、本発明の一実施形態による電子デバイスを示す図である。図1に示すように、電子デバイスは、ホストデバイス102、オーディオ制御回路100、デポップ回路104及びスピーカー106を含み、ここで、前記オーディオ制御回路100は、USBインターフェイス回路110、処理回路120、及び特定のピン130を含む。この実施形態では、 電子デバイスは、コンピュータ、ノートブック、又はサウンド再生機能を備えたその他の電子デバイスであることができ、且つ、オーディオ制御回路100は、マザーボード上に組み込まれたオーディオデバイスであり、すなわち、ホストデバイス102、オーディオ制御回路100、及びデポップ回路104は、マザーボード上に製造されている。さらに、スピーカー106は、外部接続された電子デバイス又は電子デバイスの組み込みデバイスであり得る。
この実施形態では、ホストデバイス102は、電子デバイス内のプロセッサチップセットであり得、これは、USBインターフェイスを介してオーディオ制御回路100のUSBインターフェイス回路110に接続されている、且つ、ホストデバイス102は、関連する処理(例えば、符号化及び復号化など)のために、USBインターフェイス回路110を介してオーディオ信号を処理回路120に送信し、次に、オーディオ制御回路100は、再生のためにスピーカー106への出力オーディオ信号Voutを生成する。しかしながら、従来技術に記載されているように、電子デバイスがオンになると、オーディオ制御回路100又は関連回路のコーデックは、初期化プロセス中にノイズを生成する可能性があり、それにより、スピーカー106にポップサウンドが発生する。電子デバイスのユーザーのために、電子デバイスの電源がオンになったばかりのとき(つまり、BIOSステージ)、ユーザーはオーディオ信号を聞く必要がないため、デポップ回路104は、ポップを回避するために有効にすることができる;しかし、電子デバイスがオペレーティングシステムステージで動作するとき(例えば、電子デバイスが起動音を再生し始めるとき)、又はユーザーがオーディオ信号を聞く必要があるとき、電子デバイスがサウンドを正常に再生できるように、デポップ回路104を無効にする必要がある。したがって、制御信号Vcを生成して、デポップ回路104を制御して、出力オーディオ信号Voutがスピーカー106に送信されるのをブロックするように、又は、出力オーディオ信号Voutの音量を下げて、電子デバイスの電源がオンになったときにポップしないように、この実施形態のオーディオ制御回路100は、ホストデバイス102の列挙プロセスにおけるパケットを参照することによって、ホストデバイス102がBIOSステージ又はオペレーティングシステムステージのどちらで動作しているかを決定することができる。具体的には、処理回路120が、ホストデバイス102の列挙プロセスにおけるパケットの内容を参照することにより、ホストデバイス102が現在BIOSステージで動作していると判断した場合、デポップ回路104が、出力オーディオ信号Voutがスピーカー106に送信されるのをブロックすることを可能にするため、又は出力オーディオ信号Voutの音量が低減されるようにするため、処理回路120は、制御信号Vcを生成し;且つ、処理回路120が、ホストデバイス102の列挙プロセスにおけるパケットの内容を参照することにより、ホストデバイス102が現在オペレーティングシステムステージで動作していると判断した場合、デポップ回路104を無効にするために、処理回路120は、制御信号Vcを生成し、すなわち、出力オーディオ信号Voutは、再生のためにスピーカー106に直接送信することができる。
この実施形態では、オーディオ制御回路100自体はチップであり、特定のピン130は、チップの複数のピンのうちの1つであり、デポップ回路104は、オーディオ制御回路100の外側に配置されている。しかしながら、別の実施形態では、オーディオ制御回路100及びデポップ回路104は、同じチップ内に配置することができる、すなわち、オーディオ制御回路100によって生成された制御信号Vcは、特定のピン130を通過することなく、チップの内部配線を介してデポップ回路104に送信される。この代替設計は、本発明の範囲内にあるものとする。
図2は、本発明の一実施形態による制御方法のフローチャートである。ステップ200において、フローが開始され、電子デバイスは、初期化のために電源が入れられる。ステップ202において、ホストデバイス102及びオーディオ制御回路100は、列挙プロセスを開始する。列挙プロセス中に、ホストデバイス102は、USBパケットをオーディオ制御回路100に送信し、アドレスを割り当てる。次に、オーディオ制御回路100は、それがオーディオ対応デバイスであることを通知するためにホストデバイス102を報告し、且つ、関連情報をホストデバイス102に送信する、例えば、サポートされている構成の数、ベンダーID、プロダクトID、サンプルレート、ボリューム範囲など。
最後に、ホストデバイス102は、オーディオ制御回路100のタイプを認識し、USBオーディオクラス(UAC)関連パケットをオーディオ制御回路100に送信する。一実施形態では、UAC関連パケットは、オーディオ制御回路100で使用するために、又はオーディオ制御回路100の動作を制御するために、例えば、オーディオ制御回路100の音量を設定すること、オーディオ制御回路100を含むデバイスをミュート又はミュート解除するように設定すること、及び/又はオーディオ制御回路100の現在の動作のサンプルレートを設定することなど、ホストデバイス102がオーディオ制御回路100のタイプを首尾よく認識した後、ホストデバイス102によって生成されたデータパケットである。当業者は、列挙プロセスの詳細な動作を理解する必要があるため、及びこの実施形態の焦点は、列挙プロセスにおけるパケットの内容を使用して、デポップ回路104を有効にするか無効にするかを決定することであるため、上記の内容は、列挙プロセス中のこの実施形態に関連する主な操作のみを説明しており、列挙プロセスの他の詳細はここでは省略されていることに留意されたい。
ステップ204において、処理回路120は、UAC関連パケットが受信されたかどうかを決定し、Noの場合、フローはステップ206に入り、Yesの場合、フローはステップ212に入る。ステップ206において、処理回路120は、UAC関連のパケットを受信していないので、処理回路120は、ホストデバイス102が現在BIOSステージで動作していること、すなわち、ホストデバイス102は、オーディオ制御回路100のタイプを認識する関連する動作を完了していないことを決定する。デポップ回路104が、出力オーディオ信号Voutがスピーカー106に送信されるのをブロックすることを可能にするため、又は出力オーディオ信号Voutの音量を低減するため、ステップ208において、処理回路120は、制御信号Vcを生成する。ステップ210において、ホストデバイス102がオーディオ制御回路100に列挙動作を再度実行するように通知すると、フローはステップ202に戻る。
ステップ212において、処理回路120は、UAC関連のパケットを受信したので、処理回路120は、ホストデバイス102が現在オペレーティングシステムステージで動作している、すなわち、ホストデバイス102がオーディオ制御回路100を認識する関連操作を完了したと判断する。Microsoft Windowsオペレーティングシステムの場合、処理回路120は、現在の電子デバイスの画面がWindowsユーザインターフェイスを表示したことを決定することができる。ステップ210において、処理回路120は、デポップ回路104を無効にするため、制御信号Vcを生成する、すなわち、デポップ回路104は、出力オーディオ信号Voutがスピーカー106に送信されるのをブロックしたり、出力オーディオ信号Voutの音量を下げたりしない、そして、出力オーディオ信号Voutは、再生のためにスピーカー106に直接送信することができる。ステップ216において、ホストデバイス102がオーディオ制御回路100に列挙動作を再度実行するように通知すると、フローはステップ202に戻る。
簡単に要約すると、本発明のオーディオ制御回路及び関連する制御方法において、オーディオ制御回路は、UAC関連のパケットを受信したかどうかに応じて、ホストデバイスがBIOSステージで動作しているかオペレーティングシステムステージで動作しているかを判別する。ホストデバイスがBIOSステージで動作していると判断されると、オーディオ制御回路により、デポップ回路がポップを回避できるようになり、且つ、ホストデバイスがオペレーティングシステムステージで動作していると判断されると、オーディオ制御回路はデポップ回路を無効にして、スピーカーがオーディオ信号を正常に再生できるようにする。本発明を通じて、USBインターフェイスを備えたオーディオ制御回路は、ポップ現象を簡単かつ効果的に回避する機能を実現できる。
当業者は、本発明の教示を保持しながら、装置及び方法の多数の修正及び変更を行うことができることを容易に観察するであろう。したがって、上記の開示は、添付の請求項の境界によってのみ制限されると解釈されるべきである。
100 オーディオ制御回路
102 ホストデバイス
104 デポップ回路
106 スピーカー
120 処理回路
130 特定のピン

Claims (6)

  1. オーディオ制御回路であって
    ホストデバイスに接続するように配置されたユニバーサルシリアルバス(USB)インターフェイス回路及び
    前記USBインターフェイス回路に結合された処理回路を含み
    該処理回路は、前記USBインターフェイス回路を介して前記ホストデバイスとの列挙プロセスを実行前記列挙プロセスにおけるパケットの内容を参照して前記ホストデバイスがBIOSステージで動作しているか又はオペレーティングシステムステージで動作しているかを判定して、制御信号を生成するように構成され、
    前記処理回路がUSBオーディオクラス(UAC)関連のパケットを前記ホストデバイスから受信しない場合に、前記処理回路、前記ホストデバイスが前記BIOSステージで動作していると判定し、デポップ回路を有効にする前記制御信号を生成し、前記処理回路が前記UAC関連のパケットを前記ホストデバイスから受信する場合に、前記処理回路、前記ホストデバイスが前記オペレーティングシステムステージで動作していると判定し、前記デポップ回路を無効にする前記制御信号を生成する、オーディオ制御回路。
  2. 該オーディオ制御回路はチップ内に配置され、前記処理回路によって生成された前記制御信号は、前記チップの特定のピンを介して前記チップの外側に配置された前記デポップ回路に送信される、請求項1に記載のオーディオ制御回路。
  3. 記処理回路は、出力オーディオ信号を生成するようにさらに構成され、前記デポップ回路を有効にする前記制御信号を生成することには、前記デポップ回路が、前記出力オーディオ信号スピーカーに送信るのをブロックするか、又は前記出力オーディオ信号のボリュームを下げることを可能にする前記制御信号を前記処理回路が生成することが含まれ前記デポップ回路を無効にする前記制御信号を生成することには、前記デポップ回路を無効にする制御信号を前記処理回路が生成し、前記出力オーディオ信号が前記スピーカーに直接送信されるようにすることが含まれる、請求項1に記載のオーディオ制御回路。
  4. オーディオ制御回路の制御方法であって
    ユニバーサルシリアルバス(USB)インターフェイス回路を介してホストデバイスで列挙プロセスを実行するステップ
    前記列挙プロセスにおけるパケットの内容を参照して、前記ホストデバイスがBIOSステージで動作しているか又はオペレーティングシステムステージで動作しているかを判定するステップ
    前記オーディオ制御回路がUSBオーディオクラス(UAC)関連のパケットを前記ホストデバイスから受信しない場合に、前記ホストデバイスが前記BIOSステージで動作していると判定し、デポップ回路を有効にする制御信号を生成するステップ
    前記オーディオ制御回路が前記UAC関連のパケットを前記ホストデバイスから受信する場合に、前記ホストデバイスがオペレーティングシステムステージで動作していると判定し、前記デポップ回路を無効にする前記制御信号を生成するステップと;
    を含む制御方法。
  5. 記オーディオ制御回路はチップ内に配置され、前記制御信号は、前記チップの特定のピンを介して前記チップの外側に配置された前記デポップ回路に送信される、請求項に記載の制御方法。
  6. ポップ回路を有効にする制御信号を生成するステップ、及び前記デポップ回路を無効にする前記制御信号を生成するステップは
    前記デポップ回路が出力オーディオ信号スピーカーに送信るのをブロックする、又は前記出力オーディオ信号のボリュームを下げること可能にする前記制御信号を生成するステップ、及び
    記デポップ回路を無効にする前記制御信号を生成し、前記出力オーディオ信号がスピーカーに直接送信されるようにするステップ
    を含む、請求項に記載の制御方法。
JP2021117279A 2020-12-10 2021-07-15 オーディオ制御回路及び関連する制御方法 Active JP7235810B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063124027P 2020-12-10 2020-12-10
US63/124,027 2020-12-10
TW110110561A TWI779530B (zh) 2020-12-10 2021-03-24 音訊控制電路及相關的控制方法
TW110110561 2021-03-24

Publications (2)

Publication Number Publication Date
JP2022092564A JP2022092564A (ja) 2022-06-22
JP7235810B2 true JP7235810B2 (ja) 2023-03-08

Family

ID=77071315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021117279A Active JP7235810B2 (ja) 2020-12-10 2021-07-15 オーディオ制御回路及び関連する制御方法

Country Status (3)

Country Link
US (1) US11929722B2 (ja)
EP (1) EP4012550A1 (ja)
JP (1) JP7235810B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003166A1 (en) 1996-10-23 2001-06-07 Gulick Dale E. Noise elimination in a USB codec
JP2008219855A (ja) 2007-03-01 2008-09-18 Princeton Technology Corp 音声処理システム
JP2017068387A (ja) 2015-09-28 2017-04-06 ヤマハ株式会社 電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914877A (en) * 1996-10-23 1999-06-22 Advanced Micro Devices, Inc. USB based microphone system
US5818948A (en) * 1996-10-23 1998-10-06 Advanced Micro Devices, Inc. Architecture for a universal serial bus-based PC speaker controller
US6122749A (en) * 1996-10-23 2000-09-19 Advanced Micro Devices, Inc. Audio peripheral device having controller for power management
US8661164B2 (en) * 2010-08-24 2014-02-25 Mediatek Inc. Method of USB device enumeration including detecting the operating system type of the USB host

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003166A1 (en) 1996-10-23 2001-06-07 Gulick Dale E. Noise elimination in a USB codec
JP2008219855A (ja) 2007-03-01 2008-09-18 Princeton Technology Corp 音声処理システム
JP2017068387A (ja) 2015-09-28 2017-04-06 ヤマハ株式会社 電子機器

Also Published As

Publication number Publication date
US20220188063A1 (en) 2022-06-16
JP2022092564A (ja) 2022-06-22
EP4012550A1 (en) 2022-06-15
US11929722B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
US6885900B1 (en) Method and apparatus for providing multiple channel audio in a computing system
US20020023182A1 (en) Computer system capable of playing audio CDs in a CD-ROM drive independent of an operating system
EP2161716A1 (en) Noise canceling apparatus and method
JP2009151242A (ja) 情報処理装置および表示制御方法
KR100945751B1 (ko) 컴퓨터장치
US20030023329A1 (en) Method and apparatus to provide digital or analog audio signals to multiple computer system outputs
JP4233719B2 (ja) 位相調整方法、音声再生装置及び記録媒体
KR100362157B1 (ko) 백색잡음감소기능을갖는오디오장치및그의제어방법
JP2006339852A (ja) 情報処理装置およびモジュール選択方法
JP7235810B2 (ja) オーディオ制御回路及び関連する制御方法
US20110058694A1 (en) Audio Signal Switching Apparatus
US8294821B1 (en) HDMI consumer electronics control common interface
TWI779530B (zh) 音訊控制電路及相關的控制方法
US20130085763A1 (en) Codec devices and operating and driving method thereof
US6195437B1 (en) Method and apparatus for independent gain control of a microphone and speaker for a speakerphone mode and a non-speakerphone audio mode of a computer system
JP2008234511A (ja) 半導体集積回路装置
US11381865B2 (en) Media content presentation systems
US20080209082A1 (en) Semiconductor device, reproduction device, and method for controlling the same
US20140121796A1 (en) Audio processing device
US20050085934A1 (en) Computer system to output an external audio signal
TWI768803B (zh) 音訊控制電路、主裝置及相關的控制方法
JP2003022149A (ja) パーソナルコンピュータおよびコンピュータシステム
CN213024346U (zh) 一种智能交互设备
KR100982258B1 (ko) 노트북컴퓨터
TWI654540B (zh) 虛擬輸入管理裝置及其管理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230224

R150 Certificate of patent or registration of utility model

Ref document number: 7235810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150