JP2009151242A

JP2009151242A - 情報処理装置および表示制御方法

Info

Publication number: JP2009151242A
Application number: JP2007331055A
Authority: JP
Inventors: Hiroaki Chiba; 弘明千葉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-12-21
Filing date: 2007-12-21
Publication date: 2009-07-09
Also published as: US20090160733A1

Abstract

【課題】解像度の高い外部モニタを接続した場合等にシステムの再起動なしに自動的に適切なＧＰＵの制御に切り替えることができる情報処理装置および表示制御方法を提供する。
【解決手段】コンピュータにデジタルモニタ１２０ａ〜ｃが接続された場合、内蔵ＧＰＵ９０からＬＣＤ１７への信号の出力を停止し、外付けＧＰＵ１０５からデジタルモニタ１２０ａ〜ｃに信号を出力する。
【選択図】図３

Description

本発明は一般に、表示制御方法に係り、特に外部ディスプレイが接続された場合に自動的に切り替えが可能な情報処理装置および表示制御方法に関する。

一般的に、パーソナルコンピュータにおいては、チップセットにＧＰＵを内蔵した製品がある。このように、チップセットにＧＰＵを内蔵したパーソナルコンピュータにおいては、解像度の高い外部モニタを接続した場合に対応するために、さらにＧＰＵボードを追加する場合がある。例えば、特許文献１には、チップセットに内蔵したＧＰＵと外部接続されたＧＰＵボードとをユーザの操作で切り替えを行う技術が開示されている（特許文献１参照）。
特開２００７−１７９２２５号公報

しかしながら、特許文献１に記載された技術では、チップセットに内蔵したＧＰＵと外部接続されたＧＰＵボードとをユーザの操作で切り替えを手動で行わなければいけない。また、切り替えの際には、システムの再起動が必要になると言う課題がある。

そこで、本発明は、解像度の高い外部モニタを接続した場合等にシステムの再起動なしに自動的に適切なＧＰＵの制御に切り替えることができる情報処理装置および表示制御方法を提供することを目的とする。

上述した課題を解決するために、本発明の一態様によれば、筐体と、前記筐体に接続された第１の表示部と、前記筐体に内蔵され、前記第１の表示部の表示制御を行う第１の表示制御部と、前記筐体に内蔵され、前記筐体に接続可能な第２の表示部の表示制御を行う第２の表示制御部と、前記第２の表示部の接続を判別する判別手段と、前記判別手段によって、前記筐体に前記第２の表示部が接続されたと判別された場合、前記第１の表示制御部からの信号の出力を停止し、前記第２の表示制御部から前記第２の表示部に信号を出力する出力手段と、を具備することを特徴とする情報処理装置が提供される。

また、筐体と、前記筐体に接続された第１の表示部と、前記筐体に内蔵され、前記第１の表示部の表示制御を行う第１の表示制御部と、前記筐体に内蔵され、前記筐体に接続可能な第２の表示部の表示制御を行う第２の表示制御部とを備えた情報処理装置で用いられる表示制御方法であって、前記筐体に前記第２の表示部が接続されたと判別された場合、前記第１の表示制御部からの信号の出力を停止し、前記第２の表示制御部から前記第２の表示部に信号を出力することを特徴とする表示制御方法が提供される。

以下、本発明の実施形態について図面を参照しながら説明する。

まず、図１および図２を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ１０として実現されている。

図１はノートブック型パーソナルコンピュータ１０のディスプレイユニットを開いた状態における斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２には、ＴＦＴ−ＬＣＤ（Thin Film Transistor Liquid Crystal Display）１７から構成される表示装置が組み込まれており、そのＬＣＤ１７の表示画面はディスプレイユニット１２のほぼ中央に位置されている。

ディスプレイユニット１２は、コンピュータ本体１１に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体１１は薄い箱形の筐体を有しており、その上面にはキーボード１３、本コンピュータ１０をパワーオン／パワーオフするためのパワーボタン１４、入力操作パネル１５、タッチパッド１６、およびスピーカ１８Ａ、１８Ｂなどが配置されている。

入力操作パネル１５は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。

次に、図２を参照して、本コンピュータ１０のシステム構成について説明する。

本コンピュータ１０は、図２に示されているように、ＣＰＵ１０１、ノースブリッジ１０２、ノースブリッジ１０２に内蔵されたグラフィクスプロセッシングユニット（ＧＰＵ）９０、主メモリ１０３、サウスブリッジ１０４、サウスブリッジ１０４に内蔵されたＧＰＩＯ（General Purpose Input/Output）９１、PCI EXPRESS規格等で接続された外付けＧＰＵ１０５、ビデオメモリ（ＶＲＡＭ）１０５Ａ、サウンドコントローラ１０６、ＢＩＯＳ−ＲＯＭ１０９、ＵＳＢコントローラ１１０、ハードディスクドライブ（ＨＤＤ）１１１、ＤＶＤドライブ１１２、（複数の）ＵＳＢポート（ＵＳＢ端子）１１４、IEEE 1394コントローラ１１５、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６、ＬＣＤ１７、デジタルモニタ（デジタル接続形式のモニタ）１２０およびＥＥＰＲＯＭ１１８等を備えている。

ＣＰＵ１０１は本コンピュータ１０の動作を制御するプロセッサであり、ハードディスクドライブ（ＨＤＤ）１１１から主メモリ１０３にロードされる、オペレーティングシステム（ＯＳ）２０１、および各種アプリケーションプログラムを実行する。また、ＣＰＵ１０１は、ＢＩＯＳ−ＲＯＭ１０９に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェア制御のためのプログラムである。

ＵＳＢコントローラ１１０は、各ＵＳＢポート（ＵＳＢ接続端子）１１４の制御を行う。この各ＵＳＢポート１１４の制御は、予めレジストリ等に設定された処理順位（優先順位）情報に従って行う。ＵＳＢコントローラ１１０は、データの授受を行っているＵＳＢポート１１４に接続されたデバイスよりも処理順位の高いＵＳＢポート１１４に接続されたデバイスからのリクエストを受信すると、当初のデバイスとのデータの授受を停止し、処理順位の高いＵＳＢポート１１４に接続されたデバイスからのリクエストを優先し、処理順位の高いＵＳＢポート１１４に接続されたデバイスとのデータの授受を開始する。

ノースブリッジ１０２はＣＰＵ１０１のローカルバスとサウスブリッジ１０４との間を接続するブリッジデバイスである。ノースブリッジ１０２には、主メモリ１０３をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１０２は、PCI EXPRESS規格のシリアルバスなどを介してＧＰＵ１０５との通信を実行する機能も有している。

ノースブリッジ１０２に内蔵されたＧＰＵ９０は、本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１７やミニＤ−ｓｕｂ等のアナログ端子を用いて外部接続可能なＣＲＴ８０（図３参照）を制御する表示コントローラである。このＧＰＵ９０によって生成される表示信号はＬＣＤ１７等に送られる。

また、外付けのＧＰＵ１０５は、本コンピュータ１０のデジタル形式で接続する外部モニタとして使用されるデジタルモニタ１２０を制御する表示コントローラである。通常、外付けにデジタルモニタ１２０を接続した場合、通常に使用されるＬＣＤ１７等よりも解像度の高いモニタとなることが多い。このため、ＧＰＵ１０５は上述したノースブリッジ１０２に内蔵されたＧＰＵ９０よりも処理性能の高いものが用いられる。ＧＰＵ１０５によって生成される表示信号はデジタルモニタ１２０に送られる。

サウスブリッジ１０４は、ＬＰＣ（Low Pin Count）バス上の各デバイス、およびＰＣＩ（Peripheral Component Interconnect）バス上の各デバイスを制御する。また、サウスブリッジ１０４は、ハードディスクドライブ（ＨＤＤ）１１１およびＤＶＤドライブ１１２を制御するためのＩＤＥ（Integrated Drive Electronics）コントローラを内蔵している。さらに、サウスブリッジ１０４は、サウンドコントローラ１０６との通信を実行する機能も有している。

サウンドコントローラ１０６は音源デバイスであり、再生対象のオーディオデータをスピーカ１８Ａ、１８Ｂ等に出力する。

無線ＬＡＮコントローラ１１４は、たとえばIEEE 802.11規格の無線通信を実行する無線通信デバイスである。IEEE 1394コントローラ１１５は、IEEE 1394規格のシリアルバスを介して外部機器との通信を実行する。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）１３およびタッチパッド１６を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、ユーザによるパワーボタン１４の操作に応じて本コンピュータ１０をパワーオン／パワーオフする機能を有している。さらに、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１１６は、Ｉ２Ｃバスを介して接続された電源コントローラ１２１と共同して、ユーザによるパワーボタン１４の操作に応答してコンピュータ１０をパワーオン／パワーオフする処理を実行する。電源コントローラ１２１は、コンピュータ１０に内蔵されたバッテリ１２２からの電力、またはＡＣアダプタ１２３を介して外部から供給される電力を用いて、コンピュータ１０内の各コンポーネントに電力を供給する。

次に、図３は、各ＧＰＵと各モニタとの接続関係を示した概念図である。

上述した２つのＧＰＵを用いる構成をHybrid GPU Systemと称する。Hybrid GPU Systemでは、内蔵ＧＰＵ９０と外付けＧＰＵ１０５とを両方実装し、使用条件によって、ＧＰＵを切り替える。例えば、コンピュータ１０がバッテリ１２２を電源とする時は内蔵ＧＰＵ９０で動作し、接続されたＡＣアダプタ１２３から電源供給を受ける時は外付けＧＰＵ１０５で動作する等である。

表示デバイスのＬＣＤ１７とＣＲＴ８０は、内蔵ＧＰＵ９０と外付けＧＰＵ１０５のどちらでも表示できるように、マルチプレクサ８１を介して接続されている。ＤＶＩ端子１２０ａ、ＨＤＭＩ端子１２０ｂ、ＤＰ(Display Port)端子１２０ｃは、外付けＧＰＵ１０５のみに接続されている。マルチプレクサ８１の数が増えることによる、コストと基板面積の増加を避ける為、このような接続が一般的となっている。

また、内蔵ＧＰＵ９０、外付けＧＰＵ１０５のＬＣＤ/ＣＲＴ信号(LVDS1、2、ＣＲＴ1、2)は、マルチプレクサ８１に入力されている。マルチプレクサ８１の出力は、ＬＣＤ１７、ＣＲＴ８０に接続されている。外付けＧＰＵ１０５のDVI/HDMI/DP信号(TMDS1、2、DP1)は、直接、ＤＶＩ端子１２０ａ／ＨＤＭＩ端子１２０ｂ／ＤＰ端子１２０ｃに接続にされている。ＤＶＩ端子１２０ａ／ＨＤＭＩ端子１２０ｂ／ＤＰ端子１２０ｃのホットプラグ信号(HotPlug1、2、3)は、ＥＣ／ＫＢＣ１１６に接続されている。

ＢＩＯＳ−ＲＯＭ１０９は、内蔵ＧＰＵ９０が動作している場合、Sel（セレクト）信号でＡを選択する（マルチプレクサ８１内参照）。外付けＧＰＵ１０５が動作し、かつ、ＬＣＤ１７またはＣＲＴ８０表示をする場合、Sel信号でＢ（マルチプレクサ８１内参照）を選択する。

次に、本発明の実施形態に係る情報処理装置を適用した表示制御方法について、図４〜図６のフローチャートを参照して説明する。

コンピュータ１０の内蔵ＧＰＵ９０がＬＣＤ信号(LVDS1)を出力している。マルチプレクサ８１はＡが選択されている。ＬＣＤ１７へは内蔵ＧＰＵ９０のＬＣＤ信号が出力されている。この状態で、ＥＣ／ＫＢＣ１１６は、デジタルモニタ１２０の接続の検出を開始する（ステップＳ１０１：図４）。

ＥＣ／ＫＢＣ１１６は、デジタルモニタ１２０が接続されたことを検出した場合、例えばＤＶＩ形式のデジタルモニタが接続されたことを検出した場合は（ホットプラグ信号(HotPlug1)を検出した場合）（ステップＳ１０２のＹＥＳ：図４）、ＥＣ／ＫＢＣ１１６は、レジスタにＤＶＩ検知情報を書き込む（ステップＳ１０３：図４）。そしてＥＣ／ＫＢＣ１１６は、ＢＩＯＳ−ＲＯＭ１０９に対してＳＭＩ（システムマネジメント割り込み）を発行する（ステップＳ１０４：図４）。

次に、デジタルモニタの接続についてのＳＭＩを受け取ったＢＩＯＳ−ＲＯＭ１０９が行う処理について図５を参照して説明する。

ＢＩＯＳ−ＲＯＭ１０９は、ＳＭＩの検出を開始する（ステップＳ２０１：図５）。ＢＩＯＳ−ＲＯＭ１０９によってＳＭＩが検出された場合は（ステップＳ２０２のＹＥＳ：図５）、ＳＭＩの発行を受け、ＥＣ／ＫＢＣ１１６のレジスタをリードし、検出された表示デバイスが例えばＤＶＩ形式のデジタルモニタであることを特定する（ステップＳ２０３：図５）。ＢＩＯＳ−ＲＯＭ１１６は、内蔵ＧＰＵ９０のＬＣＤ１７への信号の出力を停止する（ステップＳ２０４：図５）。続けて、ＢＩＯＳ−ＲＯＭ１１６は、外付けＧＰＵ１０５の初期化を行い、外付けＧＰＵ１０５からＤＶＩへの信号の出力を開始する（ステップＳ２０５：図５）。

次に、デジタルモニタの切断についてのＳＭＩを受け取ったＢＩＯＳ−ＲＯＭ１０９が行う処理について図６を参照して説明する。

ＢＩＯＳ−ＲＯＭ１０９は、ＢＩＯＳ−ＲＯＭ１０９によってデジタルモニタの切断についてのＳＭＩが検出された場合は（ステップＳ３０１のＹＥＳ：図６）、ＳＭＩの発行を受け、ＥＣ／ＫＢＣ１１６のレジスタをリードし、切断が検出された表示デバイスが例えばＤＶＩ形式のデジタルモニタであることを特定する（ステップＳ３０２：図６）。ＢＩＯＳ−ＲＯＭ１１６は、外付けＧＰＵ１０５のＤＶＩ端子１２０ａへの信号の出力を停止する（ステップＳ３０３：図６）。続けて、ＢＩＯＳ−ＲＯＭ１１６は、内蔵ＧＰＵ９０の初期化を行い、内蔵ＧＰＵ１０５からＤＶＩへの信号の出力を開始する（ステップＳ３０４：図６）。

なお、デジタルモニタ１２０は、ホットプラグに対応ものとする。すなわち、コンピュータ１０の電源が入っている状態でも接続・切断（抜き差し）が可能である。

なお、上述した実施形態では、表示の切り替えの制御主体がＢＩＯＳ−ＲＯＭ１０９として説明したが、これに限定されるものではなく、ＶＩＤＥＯ−ＢＩＯＳや専用のドライバ等であってもよい。さらに、上述した実施形態では、検出されたデジタルモニタ１２０の情報（検知情報）をＥＣ／ＫＢＣ１１６のレジスタに記憶しているが、これに限定されるものではなく、フラッシュメモリ等であってもよい。

上述した実施形態によれば、解像度の高い外部モニタを接続した場合やＡＣアダプタ等が接続されて電源の供給に余裕がある場合、バッテリ駆動時の省電力化を図りたい場合等に、システムの再起動なしに自動的に適切なＧＰＵの制御に切り替えることができる。

なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。

また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係る情報処理装置の構成例を概略的に示すブロック図。本発明の一実施形態に係る情報処理装置の構成を示すブロック図。本発明の一実施形態に係る情報処理装置の各ＧＰＵと各モニタとの接続関係を示す概念図。本発明の一実施形態に係る情報処理装置を適用した表示制御方法を示すフローチャート。本発明の一実施形態に係る情報処理装置を適用した表示制御方法を示すフローチャート。本発明の一実施形態に係る情報処理装置を適用した表示制御方法を示すフローチャート。

符号の説明

１０…コンピュータ、１４…電源ボタン、１８Ａ、１８Ｂ…スピーカ、８０…ＣＲＴ、８１…マルチプレクサ、９０…内蔵ＧＰＵ、９１…ＧＰＩＯ、１０１…ＣＰＵ、１１２…主メモリ、１１６…ＥＣ／ＫＢＣ、１１７…ＨＤＤ、１１８ａ…レジスタ、１１９…ＢＩＯＳ−ＲＯＭ、１２０…デジタルモニタ、１２０ａ…ＤＶＩ端子、１２０ｂ…ＨＤＭＩ端子、１２０ｃ…ＤＰ、１２１…電源回路、１２２…バッテリ、１２３…ＡＣアダプタ

Claims

筐体と、
前記筐体に接続された第１の表示部と、
前記筐体に内蔵され、前記第１の表示部の表示制御を行う第１の表示制御部と、
前記筐体に内蔵され、前記筐体に接続可能な第２の表示部の表示制御を行う第２の表示制御部と、
前記第２の表示部の接続を判別する判別手段と、
前記判別手段によって、前記筐体に前記第２の表示部が接続されたと判別された場合、前記第１の表示制御部からの信号の出力を停止し、前記第２の表示制御部から前記第２の表示部に信号を出力する出力手段と、
を具備することを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
前記判別手段によって、前記筐体から前記第２の表示部が外されたと判別された場合、前記第２の表示制御部からの信号の出力を停止し、前記第１の表示制御部から前記第１の表示部に信号を出力することを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
前記第１の表示制御部は、チップセットに内蔵されていることを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
前記第２の表示部は、前記筐体とデジタル方式で接続することを特徴とする情報処理装置。
請求項４に記載の情報処理装置において、
前記第２の表示部は、前記筐体の電源が入った状態での前記筐体との接続および切断に対応していることを特徴とする情報処理装置。
筐体と、前記筐体に接続された第１の表示部と、前記筐体に内蔵され、前記第１の表示部の表示制御を行う第１の表示制御部と、前記筐体に内蔵され、前記筐体に接続可能な第２の表示部の表示制御を行う第２の表示制御部とを備えた情報処理装置で用いられる表示制御方法であって、
前記筐体に前記第２の表示部が接続されたと判別された場合、前記第１の表示制御部からの信号の出力を停止し、前記第２の表示制御部から前記第２の表示部に信号を出力することを特徴とする表示制御方法。
請求項６に記載の表示制御方法において、
前記筐体から前記第２の表示部が外されたと判別された場合、前記第２の表示制御部からの信号の出力を停止し、前記第１の表示制御部から前記第１の表示部に信号を出力することを特徴とする表示制御方法。
請求項６に記載の表示制御方法において、
前記第１の表示制御部は、チップセットに内蔵されていることを特徴とする表示制御方法。
請求項６に記載の表示制御方法において、
前記第２の表示部は、前記筐体とデジタル方式で接続することを特徴とする表示制御方法。
請求項９に記載の表示制御方法において、
前記第２の表示部は、前記筐体の電源が入った状態での前記筐体との接続および切断に対応していることを特徴とする表示制御方法。