JP5023798B2

JP5023798B2 - スイッチング電源装置

Info

Publication number: JP5023798B2
Application number: JP2007126209A
Authority: JP
Inventors: 耕平山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-05-11
Filing date: 2007-05-11
Publication date: 2012-09-12
Anticipated expiration: 2027-05-11
Also published as: JP2008283795A

Description

本発明は、第１の電圧振幅で変化する入力信号を入力し、第２の電圧振幅で変化する出力信号を出力するレベルシフト回路を用いたスイッチング電源装置に関する。

従来のレベルシフト回路としては、例えば特許文献１に記載されたものがある。図２は、その特許文献１に記載された従来のレベルシフト回路の回路図である。その図２を参照して、特許文献１に記載された従来のレベルシフト回路について具体的に説明する。そのレベルシフト回路は、入力端子ＩＮに入力する信号のレベルがＬレベルＶｌ（０Ｖ）からＨレベルＶｈ（例えば３Ｖ）の間で変化したときに、出力端子ＯＵＴから出力される信号のレベルがＬレベルＶＬ（０Ｖ）からＨレベルＶＨ（例えば５Ｖ）の間で変化するものである。

入力端子ＩＮは、トランジスタＴｒ_１５、Ｔｒ_１３、Ｔｒ_１８、Ｔｒ_１９の各ゲートと接続されている。トランジスタＴｒ_１５及びＴｒ_１３、並びにＴｒ_１８及びＴｒ_１９はそれぞれインバータを構成し、前者はトランジスタＴｒ_１３のソース、後者はトランジスタＴｒ_１９のソースがそれぞれグランドと接続されている。ここでは便宜的に、前者は第１のインバータ、後者は第２のインバータ、とそれぞれ呼ぶことにする。

第１のインバータには、トランジスタＴｒ_１４を介して電源電圧ＶCCH（≒ＶＨ）が印加され、第２のインバータには電源電圧ＶCCL（≒Ｖｈ）が印加される。それらの間の電圧レベルは、ＶCCH＞ＶCCLの関係にある。出力段は、トランジスタＴｒ_１１及びＴｒ_１２により構成され、上記出力端子ＯＵＴは、トランジスタＴｒ_１１（Ｔｒ_１２）のドレインと接続されている。トランジスタＴｒ_１１のゲートは第１のインバータのトランジスタＴｒ_１５のドレインと接続され、トランジスタＴｒ_１２のゲートは第２のインバータのトランジスタＴｒ_１８のドレインと接続されている。第１のインバータを構成するトランジスタＴｒ_１５及びＴｒ_１３と直列に接続されたトランジスタＴｒ_１４のゲートは、上記出力端子ＯＵＴと接続されている。

以上の構成において動作を説明する。
入力端子ＩＮの電位がＬレベルＶｌになると、第２のインバータのトランジスタＴｒ_１８がオンし、それによって出力段のトランジスタＴｒ_１２がオンする。その結果、出力端子ＯＵＴの電位はＬレベルＶＬとなる。

出力端子ＯＵＴの電位がＬレベルＶＬとなることで、トランジスタＴｒ_１４はオンする。それにより、電源電圧ＶCCHがトランジスタＴｒ_１４及びＴｒ_１５を介してトランジスタＴｒ_１１のゲートに印加される。このため、そのゲートの電位は高く維持される。

一方、入力端子ＩＮの電位がＨレベルＶｈになると、第１のインバータのトランジスタＴｒ_１３がオンし、それによって出力段のトランジスタＴｒ_１１がオンする。その結果、トランジスタＴｒ_１１を介して電源電圧ＶCCHが印加され、出力端子ＯＵＴの電位はＨレベルＶＨとなる。出力端子ＯＵＴの電位がＨレベルＶＨとなることで、トランジスタＴｒ_１４はオフする。

ＨレベルＶｈ、ＶＨの間には、Ｖｈ＜ＶＨの関係がある。それにより、電源電圧ＶCCHをトランジスタＴｒ_１５のソースに印加すると、そのゲート電位がＶｈではトランジスタＴｒ_１５をオフさせるには不十分な大きさであるために、トランジスタＴｒ_１５に貫通電
流が流れることとなる。それを回避するために、トランジスタＴｒ_１４を介して電源電圧ＶCCHをトランジスタＴｒ_１５のソースに印加するよう構成し、そのトランジスタＴｒ_１４のゲートには出力端子ＯＵＴの十分な大きさの電圧を印加させるようになっている。第２のインバータに電源電圧ＶCCHではなく電源電圧ＶCCLを印加するのは、入力端子ＩＮの電位がＬレベルＶｌのときに、トランジスタＴｒ_１２を確実にオンさせるためである。すなわち、もし第２のインバータの電源電圧をＶCCHとすると、入力端子ＩＮの電位がＨレベルＶｈのときの第２のインバータの貫通電流を防ぐために、第１のインバータにおけるトランジスタＴｒ_１４と同様のトランジスタを第２のインバータに設ける必要があり、結局第１のインバータと同じ構成となってしまう。第１のインバータもしくは上記のような構成の第２のインバータの出力をトランジスタＴｒ_１２のゲートに接続すると、一旦入力端子ＩＮおよび出力端子ＯＵＴの電位がＨレベルになってトランジスタＴｒ_１４（または第２のインバータにおける同様の役割を果たすトランジスタ）がオフすると、その後に入力端子ＩＮの電位がＬレベルになってもトランジスタＴｒ_１２のゲートにＨレベルを印加することができないため、出力端子の電位をＬレベルに戻せなくなるからである。第２のインバータを図２のように構成してその電源電圧をＶCCLとすれば、入力端子ＩＮの電位がＬレベルＶｌのとき、トランジスタＴｒ_１８を介してトランジスタＴｒ_１２のゲートにＨレベルＶｈを印加して、トランジスタＴｒ_１２をオンさせることができる。また、入力端子の電位がＨレベルＶｈであっても第２のインバータに貫通電流が流れることはない。上記のように貫通電流が流れることを回避することにより、消費電流の増加を回避することができる。
特開平６−３５０４１２号公報

上記特許文献１に記載された従来のレベルシフト回路は、上記貫通電流が流れることを回避することにより、消費電流（電力）はより低減させることができる。しかし、そのために別の電源電圧（ＶCCL）を用意することは望ましくない。それは以下のような理由からである。

レベルシフト回路（ここでは、それを用いた回路（装置）を含む）は、半導体チップ（ＩＣ）上に形成（集積）されるのが普通である。別の電源電圧を必要とする場合、その電圧を発生させる電源回路（装置）を半導体チップ上に形成しなければならない。その内部電源回路の形成により、消費電流、及び半導体チップ上に占める面積（レベルシフト回路、電源回路等を合計した面積）が共に増大する。

入力端子ＩＮに入力される信号の電圧レベルによっては、内部電源回路は余計なものとなる。例えばその電圧レベルが電源電圧ＶCCH以上であれば、内部電源回路は完全に余計なものとなる。その電圧レベルが電源電圧ＶCCLより小さければ、貫通電流が流れるのを回避できなくなり、内部電源回路を実装する意味は薄れることとなる。このようなことも考慮するならば、内部電源回路を半導体チップ上に形成することは回避すべきと云える。

上記別の電源電圧は、内部電源回路を半導体チップ上に形成する代わりに、外部から入力することも考えられる。しかし、そのためには入力端子を増やさなければならない。入力端子を増やすことには、ＩＣパッケージの大型化、配線設計の複雑化、といった不具合を生じさせる可能性がある。それらは何れも、パッケージの大型化だけでなく、製造コストの増大をまねく原因となる。このようなことから、端子を増加させることは非常に望ましくない。

上述したようなことから、用いる電源電圧を増やすことは、内部電源回路を実装する、外部から入力する、の何れの方法を採用するとしても、別の不具合を発生させる原因とな
る可能性がある。それにより消費電流の低減は、用いる電源電圧を増やすことなく実現させることが重要と考えられる。これは、レベルシフト回路を用いたＤＣ−ＤＣコンバータ等のスイッチング電源回路にも云えることである。

携帯機器では、バッテリーから様々な電源電圧を生成するために、ＤＣ−ＤＣコンバータが広く用いられている。バッテリー電圧よりも低い電源電圧で動作するロジック系から直接、ＤＣ−ＤＣコンバータの起動／停止を制御可能にするためには、ＤＣ−ＤＣコンバータ側の論理入力の閾値を或る程度、低い値とする必要がある。このようなことから、図２に示す特許文献１に記載された従来のレベルシフト回路では、Ｖｈ＜ＶCCH、の関係となっている。

携帯機器用のＤＣ−ＤＣコンバータでは、無負荷時の消費電流の削減を求められることが多く、このために現在では、負荷電流に応じて周波数を変えるＰＦＭ（Pulse Frequency Modulation)制御等を組み合わせ、無負荷時、或いは低負荷時にはＰＦＭ制御を用いてスイッチングをほぼ停止するとともに、そのスイッチング用の制御回路は小さな電流で動作可能なように工夫がなされている。このように特に携帯機器では、消費電流をより低減することが重視されている。

本発明は、用いる電源電圧を増やすことなく、消費電流をより低減させたレベルシフト回路を用いたスイッチング電源装置を提供することを目的とする。

本発明のスイッチング電源装置は、出力段に配置されたスイッチング素子をオン／オフするスイッチングにより該出力段に所定電圧を発生させることを前提とし、第１の電圧振幅で変化する入力信号を入力し、第２の電圧振幅で変化する出力信号を出力するレベルシフト回路と、前記レベルシフト回路からの前記出力信号を入力し、前記出力段に配置されたスイッチング素子をオン／オフするスイッチング信号を生成する制御回路と、を備え、前記レベルシフト回路は、前記入力信号によりオン／オフされる第１のスイッチ素子と、前記入力信号によりオン／オフされる第２のスイッチ素子または抵抗素子とが直列に接続されて構成され、前記入力信号の入力により前記出力信号を出力する入力回路と、前記入力回路と直列に接続され、前記入力回路と前記入力回路の電源との閉回路の形成を制御するための閉回路形成制御用スイッチ素子と、前記入力回路から出力される前記出力信号、及び前記制御回路が生成する前記スイッチング信号から前記閉回路形成制御用スイッチ素子をオン／オフするための駆動用信号を生成する信号生成手段と、を具備する。

なお、上記信号生成手段は、出力信号、及びスイッチング信号を直接、或いは反転させて入力し論理積を取ることにより、駆動用信号を生成する、ことが望ましい。

本発明では、入力回路に直列に閉回路形成制御用スイッチ素子を接続し、そのスイッチ素子を、その入力回路から出力される出力信号、及び他の入力信号を用いてオン／オフさせる。そのようにして、入力回路と当該入力回路の電源との閉回路の形成を制御することにより、用いる電源電圧を増やすことなく、入力回路に電流が流れることで生じる消費電流を他の入力信号に応じて低減させることができる。その他の入力信号として、スイッチング電源装置が出力段のスイッチ素子をオン／オフするスイッチング信号を用いることができる。それにより、スイッチング電源装置に搭載した場合には、より小さい消費電流のスイッチング電源装置を実現できることとなる。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本実施の形態によるスイッチング電源装置の回路図である。そのスイッチング電源装置２０は、ＤＣ−ＤＣコンバータであり、本実施の形態によるレベルシフト回路を用いて構成されている。入力端子ＩＮに入力される制御信号ＣＥにより、起動／停止するようになっている。その制御信号ＣＥは、例えばマイクロプロセッサなどから出力される、例えば１．５Ｖ系の信号である。その場合、電源電圧ＶＤＤが例えば３．３Ｖであれば、本実施の形態によるシフトレベル回路は電圧レベル（振幅）を１．５Ｖから３．３Ｖにシフトする。

入力端子ＩＮに入力された制御信号ＣＥは、入力段である論理入力回路１０を構成するトランジスタＭ１及びＭ２の各ゲートに入力される。その論理入力回路１０は、３つのトランジスタＭ１〜Ｍ３を直列に接続した構成であり、電源電圧ＶＤＤはトランジスタＭ３のソースに印加されている。グランドは、トランジスタＭ１のソースに接続されており、トランジスタＭ２はそのソースがトランジスタＭ３のドレイン、そのドレインがトランジスタＭ１のドレインとそれぞれ接続されている。トランジスタＭ２（Ｍ１）のドレイン電位が論理入力回路１０の出力信号ＯＵＴとして出力される。ここで、例えば、トランジスタＭ２及びＭ３は、Ｐチャネル形ＭＯＳＦＥＴであり、トランジスタＭ１はＮチャネル形ＭＯＳＦＥＴである。

トランジスタＭ２のドレイン電位は、制御信号ＣＥがＨレベルのときはトランジスタＭ１がオンしてＬレベルとなり、その制御信号ＣＥがＬレベルのときはトランジスタＭ１はオフし、トランジスタＭ２がオンすることでＨレベルとなる。このため出力信号ＯＵＴは、制御信号ＣＥとは逆相となる。すなわち、トランジスタＭ１，Ｍ２がインバータを構成し、制御信号ＣＥに対する入力回路となっている。また、トランジスタＭ３は、当該入力回路とグランド電位および電源電圧ＶＤＤを供給する図示しない電源との閉回路の形成を制御するものである。すなわち、トランジスタＭ３がオンすれば入力回路と電源との閉回路が形成され、トランジスタＭ３がオフすれば閉回路は形成されなくなる。

一方、スイッチング電源装置２０の出力段は、ソースに電源電圧ＶＤＤが印加されているトランジスタＭ０、そのドレインにカソードが接続されたダイオードＤ、そのドレインに一端が接続されたインダクタＬ、及びその他端に一端が接続されたコンデンサＣｏｕｔにより構成されている。ダイオードＤのアノード、及びコンデンサＣｏｕｔの他端はそれぞれグランドと接続されている。コンデンサＣｏｕｔの両端電圧が出力電圧Ｖｏｕｔである。

上記出力信号ＯＵＴは、インバータＩＶ１を介して制御回路２１の端子ＥＮに入力される。その制御回路２１は、端子ＥＮに入力した信号により動作／停止するものである。具体的には、その信号がＨレベルのときに動作し、Ｌレベルのときに停止するものである。その信号は、制御信号ＣＥと同相で変化する信号である。このため、制御信号ＣＥにより制御回路２１の動作／停止を制御できるようになっている。

制御回路２１には、端子ＦＢを介して出力電圧Ｖｏｕｔが入力される。それにより制御回路２１は、その出力電圧Ｖｏｕｔが所定のレベル（所定電圧）となるように、トランジスタＭ０をオン／オフするスイッチングのためのスイッチング信号を生成して出力する。その生成は、通常時はＰＷＭ制御で行い、軽負荷時はＰＦＭ制御で行う。ＰＦＭ制御時では、例えばオン時間を固定したスイッチング信号を生成する。ＰＦＭ制御では、負荷電流が小さくなるとオフ時間が長くなる。なお、ＰＷＭ制御だけに限ると、負荷電流が小さくなるとオン時間が短くなる。そのオン時間時の信号レベルは、インバータＩＶ２を介してトランジスタＭ０のゲートに入力するので、Ｈレベルである。そのようにして生成されたスイッチング信号は、インバータ（ドライバー）ＩＶ２を介してトランジスタＭ０のゲー
トに入力される。また、インバータＩＶ３を介してＡＮＤゲートＡ０にも入力される。

特には図示していないが、ＡＮＤゲートＡ０、各インバータＩＶ１〜３および制御回路２１にはそれぞれ、電源電圧ＶＤＤが印加され、これらに用いられる電源電圧は、電源電圧ＶＤＤの一つのみとなっている。

ＡＮＤゲートＡ０は、インバータＩＶ１及びＩＶ３から信号を入力し、それらの論理積を出力する。論理入力回路１０のトランジスタＭ３のゲートには、その論理積が入力される。その論理積のＨレベル（論理値が１のときの電圧レベル）は、電源電圧ＶＤＤレベルである。このため、論理積がＨレベルとなった場合には、トランジスタＭ３に貫通電流が流れることが回避される。

本実施の形態によるスイッチング電源装置２０は、上述したような構成となっている。本実施の形態によるレベルシフト回路は、論理入力回路１０、２つのインバータＩＶ１及びＩＶ３、及びＡＮＤゲートＡ０によって構成されている。以降は、制御信号ＣＥのレベル毎に、動作を具体的に説明する。ここでは制御信号ＣＥのＨレベルは、電源電圧ＶＤＤよりも低いと想定する。

先ず、制御信号ＣＥがＨレベルのときの動作について説明する。
制御信号ＣＥがＨレベルとなると、制御回路２１の端子ＥＮに入力される信号もＨレベルとなり、制御回路２１は動作を開始する。それにより制御回路２１は、パルス信号であるスイッチング信号を生成して出力する。

制御信号ＣＥのＨレベルは電源電圧ＶＤＤよりも低いため、トランジスタＭ２では貫通電流が流れる。しかし、インバータＩＶ１からＡＮＤゲートＡ０に入力される信号がＨレベルであるため、トランジスタＭ３のゲートに入力される論理積の電圧レベルは、インバータＩＶ３を介してＡＮＤゲートＡ０に入力されるスイッチング信号に応じて変化する。その結果、トランジスタＭ３及びＭ２を介してトランジスタＭ１へと流れる貫通電流は、トランジスタＭ３がオンしているとき（すなわち上記閉回路が形成されるとき）のみ流れるようになる。そのように間欠的に貫通電流が流れるため、スイッチング電源装置２０が動作時の消費電流はより低減することになる。

ＡＮＤゲートＡ０へのスイッチング信号の入力は、インバータＩＶ３を介して行うようにしている。それにより、制御回路２１から出力されるスイッチング信号がＨレベルのときのみ、言い換えれば出力段のトランジスタＭ０をオンさせている期間のみ、トランジスタＭ３をオンさせるようにしている。これは、スイッチング信号のデューティ比（スイッチング周期に対するオン期間の比）は５０％以下であることが多いからである。そのようにトランジスタＭ３をオンさせることにより、消費電流をより抑えられるようにしている。負荷電流が小さくなると、スイッチング信号のデューティ比が０％に近づくため、本発明の効果はより顕著になる。

上記貫通電流は、トランジスタＭ３のオン抵抗をより大きくすることで低減することができる。その貫通電流をより低減するために、トランジスタＭ２に直列に抵抗を接続しても良い。その貫通電流の流れはトランジスタＭ３により制御されることから、トランジスタＭ２のゲートは接地（グランドと接続）させても良いし、トランジスタＭ２を抵抗に置き換えても良い。

一方、制御信号ＣＥがＬレベルとなると、制御回路２１の端子ＥＮに入力される信号もＬレベルとなり、制御回路２１は動作を停止する。その停止によって制御回路２１から出力されるスイッチング信号はＬレベル固定となる。端子ＥＮに入力される信号がＬレベル
であるため、ＡＮＤゲートＡ０が出力する論理積はＬレベル（論理値が０のときの電圧レベル）となり、トランジスタＭ３はトランジスタＭ２と共にオン状態となる。しかし、トランジスタＭ１はオフ状態となるため、トランジスタＭ１〜Ｍ３を貫通電流は流れない。

なお、本実施の形態によるレベルシフト回路は、スイッチング電源装置の一つであるＤＣ−ＤＣコンバータ（本実施の形態によるスイッチング電源装置）に適用させたものであるが、トランジスタ等のスイッチ素子のスイッチングに用いるスイッチング信号など、他の用途用に生成されたパルス信号を（他の入力信号として）用いて消費電流を低減させるものであることから、そのようなパルス信号を生成する装置に幅広く適用させることができる。特にスイッチング電源装置では、パルス信号であるスイッチング信号を生成することから、適用が容易である。そのスイッチング信号が利用可能であることから、本発明に係るスイッチング電源装置は、図１に示す降圧型ＤＣ−ＤＣコンバータに限定されるものではなく、昇圧型ＤＣ−ＤＣコンバータや反転型ＤＣ−ＤＣコンバータを含む他のスイッチング電源装置も本発明に係るスイッチング電源装置とすることができる。また、消費電流の低減に用いる信号については、本実施の形態の制御信号ＣＥとスイッチング信号で例示する２つに限らず、３つ以上としても良い。

また、トランジスタＭ３もしくはそれに替わる素子の位置は図１に示すものに限らず、トランジスタＭ２と出力端子ＯＵＴの間でもよい。

本実施の形態によるスイッチング電源装置の回路図である。特許文献１に記載された従来のレベルシフト回路の回路図である。

符号の説明

１０論理入力回路
２０スイッチング電源装置
２１制御回路
Ａ０ＡＮＤゲート
Ｃｏｕｔコンデンサ
Ｄダイオード
Ｌインダクタ
Ｍ０〜Ｍ３トランジスタ（ＭＯＳＦＥＴ）
ＩＶ１〜３インバータ

Claims

出力段に配置されたスイッチング素子をオン／オフするスイッチングにより該出力段に所定電圧を発生させるスイッチング電源装置において、
第１の電圧振幅で変化する入力信号を入力し、第２の電圧振幅で変化する出力信号を出力するレベルシフト回路と、
前記レベルシフト回路からの前記出力信号を入力し、前記出力段に配置されたスイッチング素子をオン／オフするスイッチング信号を生成する制御回路と、を備え、
前記レベルシフト回路は、
前記入力信号によりオン／オフされる第１のスイッチ素子と、前記入力信号によりオン／オフされる第２のスイッチ素子または抵抗素子とが直列に接続されて構成され、前記入力信号の入力により前記出力信号を出力する入力回路と、
前記入力回路と直列に接続され、前記入力回路と前記入力回路の電源との閉回路の形成を制御するための閉回路形成制御用スイッチ素子と、
前記入力回路から出力される前記出力信号、及び前記制御回路が生成する前記スイッチング信号から前記閉回路形成制御用スイッチ素子をオン／オフするための駆動用信号を生成する信号生成手段と、
を具備することを特徴とするスイッチング電源装置。
前記信号生成手段は、前記出力信号、及び前記スイッチング信号を直接、或いは反転させて入力し論理積を取ることにより、前記駆動用信号を生成する、
ことを特徴とする請求項１記載のスイッチング電源装置。