JPS6257258B2 - - Google Patents

Info

Publication number
JPS6257258B2
JPS6257258B2 JP56111947A JP11194781A JPS6257258B2 JP S6257258 B2 JPS6257258 B2 JP S6257258B2 JP 56111947 A JP56111947 A JP 56111947A JP 11194781 A JP11194781 A JP 11194781A JP S6257258 B2 JPS6257258 B2 JP S6257258B2
Authority
JP
Japan
Prior art keywords
integrated circuit
gnd
internal
container
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56111947A
Other languages
English (en)
Other versions
JPS5814544A (ja
Inventor
Hajime Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56111947A priority Critical patent/JPS5814544A/ja
Publication of JPS5814544A publication Critical patent/JPS5814544A/ja
Publication of JPS6257258B2 publication Critical patent/JPS6257258B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明はモノリシツク集積回路を搭載する容器
の構造に関するものであり、特に容器のメタライ
ズ構造に関するものである。
近年、IC，LSIの発展は目覚ましいものがあ
り、高密度、高速化が急速に進められている。集
積度をさらに上げる為、素子は微細化され、より
高速化の為、種々の工夫が施こされている。しか
しながら、これらの素子はチツプ内部の電源ノイ
ズや配線間のクロストーク等に敏感に反応する様
になり、誤動作や発振しやすくなつている。特に
多数本の出力を有する場合が多いデバイス、例え
ば、１チツプCPU（Central Processer Unit）
や、スタテイツクRAM及びROM等は出力が同時
にスイツチングする際、負荷電流及び回路的に発
生するラツシユ電流の大電流スイツチが行なわ
れ、これにより、誘起される電源ノイズが入力回
路に伝達され、誤動作や発振を生ずる場合があ
る。
これらの高速回路の場合、一般に、配線にのる
ノイズは配線系のインダクタンス成分によつて誘
起されるもので、この寄生的インダクタンスは、
チツプと容器を含めたICの場合様々な要素から
成り基板実装状態においては、基板上配線とソケ
ツトのリード線があり、IC側からはチツプ搭載
用の容器の外部端子と内部リード線及び内部リー
ド線とチツプとを結ぶボンデイング線がある。
これらの寄生的なインダクタンスによつて誘起
されるノイズがICに及ぼす悪影響を最小限に抑
えるのに、これまでにユーザー側及びメーカー側
両面から多くの努力が払われてきた。例えば、ユ
ーザー側からは、ICの実装において多層配線構
造の基板を導入する事で電源線を面状に出来、従
つて電源配線のインダクタンスを小さく抑える事
が可能となつた。一方、メーカー側からは、設計
段階で色々の工夫をしているが、従来から行なわ
れている有効な対策手段として、入力回路と出力
回路のGND分離法も一方策として実用されてい
る。
第１図は入力回路と出力回路のGND分離法を
説明するための集積回路の容器およびそれに搭載
した集積回路チツプの斜視図である。第１図にお
いて、集積回路容器１には、ピン番号１から１６
までの16本の外部端子１ｐ〜１６ｐが両側に８本
づつ分かれて一列に設けられ、各外部端子は容器
内のメタライズ配線で形成された内部リード３
３，……にそれぞれつながれ、内部リードの他端
はワイヤ５により集積回路チツプ２のボンデイン
グパツド４，４，……に接続されている。外部端
子のうち、ピン番号８の外部端子８ｐはGND端
子で、これにつながつている内部リード３の他端
は２本のワイヤ５ａと５ｂでもつて、集積回路チ
ツプの入力回路GNDパツドと出力回路GNDパツ
ドにそれぞれ分かれて接続されている。
このように、２本のワイヤでチツプ上の入力回
路と出力回路用のGNDを分離し、それぞれのパ
ツトからボンデイングをし、内部リードのボンデ
イング台において接続を行うと、出力回路スイツ
チングの際の大電流スイツチと外部端子、内部リ
ード、ボンデイングワイヤ、そして出力回路用
GND線が有する寄生インダクタンスによつて誘
起されたノイズが、チツプ上で入力回路と出力回
路のGNDを同一にした場合より入力回路に伝わ
りにくく、誤動作や発振が抑制される。すなわ
ち、チツプ上で入力回路と出力回路のGNDを分
離する方法は、寄生インダクタンスによつて誘起
されるノイズ悪影響を抑える方法として有効な手
段である。
しかしながら、これまで説明した従来からの手
段では、ボンデイング台よりチツプ側への寄生イ
ンダクタンスによつて誘起されるノイズの悪影響
を抑えただけで、内部リード及び外部端子の有す
る寄生インダクタンスによつて誘起されるノイズ
は依然として残り、これらにより誤動作や発振が
起こる恐れがある。
本発明の目的は、少なくとも内部リードの有す
る寄生インダクタンスによつて誘起されるノイズ
を抑え、誤動作や発振の起こりにくいモノリシツ
ク集積回路のための容器を提供するものである。
本発明では、接地電位のような電源電位が与え
られる内部リードの表面積を他の内部リードより
も大きくしている。さらに本発明では、電源用内
部リードにつながる電源用外部端子の幅を他の外
部端子よりも大きくすることを好ましい実施態様
としている。
つぎに本発明を実施例により説明する。
第２図は本発明の一実施例の集積回路容器に集
積回路チツプを搭載した斜視図である。第２図に
おいて、本発明の集積回路容器１１では、ピン番
号８の外部端子８p′につながる内部リード３ａの
平均線幅を拡げて面積を大きくとり、そして隣接
外部端子７p′を実装上問題のならないように小さ
くしている。
このようにGND用内部リード３ａの表面積を
他の内部リードより大きくしているので、GND
用内部リードが有する寄生インダンスによつて誘
起されるノイズが大巾に抑えられる。しかも、
GND用外部端子８p′の幅も大きくしているの
で、誘起されるノイズはさらに小さくなる。すな
わち、出力回路スイツチングの際の大電流スイツ
チと外部端子、内部リード、ボンデイング線そし
てGND線が有する寄生インダクタンスによつて
誘起されたノイズの内、外部端子と内部リードが
有する寄生インダクタンスによつて誘起されるノ
イズを大巾に抑えることができる。もちろん、前
記説明した従来からの手段、すなわち、チツプ上
で入力回路と出力回路用のGNDを分離し、各々
のパツドからボンデイングし、内部リードのボン
デイング台に接続するという手段を加えると、外
部端子と内部リードばかりでなく、ボンデイング
線と出力回路のGND線の有する寄生インダクタ
ンスによつて誘起されるノイズ迄も抑えることが
できる。又、この様な配線構造を用いることによ
り、外部端子から内部リードへのDC的な電圧降
下までも抑えることができ、誤動作や発振等の起
こりにくいモノリシツク集積回路を提供すること
ができる。
なお、本実施例では便宜上16ピンのデユアルイ
ンライン容器を例にとり説明したきたが任意の端
子数について適用でき、又、フラツト型容器につ
いても同様に適用できるものである。また、本例
では８ピンにGNDを割り当てて説明している
が、任意の端子位置についても同様なことが言え
るのは明白である。
以上説明した様に、任意の端子位置に電源機能
が割り当てられた時、その外部端子を実装上問題
とならないように大きく、かつ、内部リードの面
積を大きくすることによつて誤動作や発振の起こ
りにくい品質の良いモノリシツク集積回路を実現
できるので本発明の効果は甚大である。
【図面の簡単な説明】
第１図は従来のモノリシツク集積回路容器とそ
れに搭載した集積回路チツプとを示す斜視図、第
２図は本発明の一実施例の容器に集積回路チツプ
を搭載した状態を示す斜視図である。 １，１１……集積回路容器、１ｐないし１６
ｐ，７p′，８p′……外部端子、２……集積回路チ
ツプ、３，３ａ……内部リード、４……ボンデイ
ングパツド、５，５ａ，５ｂ……ボンデイングワ
イヤ。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の外部端子と搭載される集積回路チツプ
    の複数の電極を前記複数の外部端子にそれぞれ導
    く複数の内部リードとを有するモノリシツク集積
    回路容器において、前記複数の内部リードのうち
    電源電位が与えられる内部リードの表面積を他の
    内部リードよりも大きくしたことを特徴とするモ
    ノリシツク集積回路容器。 ２ 前記電源電位が与えられる内部リードにつな
    がる外部端子の幅を他の外部端子よりも大きくし
    たことを特徴とする特許請求の範囲第１項記載の
    モノリシツク集積回路容器。
JP56111947A 1981-07-17 1981-07-17 モノリシツク集積回路容器 Granted JPS5814544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56111947A JPS5814544A (ja) 1981-07-17 1981-07-17 モノリシツク集積回路容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56111947A JPS5814544A (ja) 1981-07-17 1981-07-17 モノリシツク集積回路容器

Publications (2)

Publication Number Publication Date
JPS5814544A JPS5814544A (ja) 1983-01-27
JPS6257258B2 true JPS6257258B2 (ja) 1987-11-30

Family

ID=14574129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56111947A Granted JPS5814544A (ja) 1981-07-17 1981-07-17 モノリシツク集積回路容器

Country Status (1)

Country Link
JP (1) JPS5814544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316049A (ja) * 1987-06-19 1988-12-23 Fuji Photo Film Co Ltd 画像記録装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144655U (ja) * 1985-02-28 1986-09-06
JPH0510367Y2 (ja) * 1986-12-25 1993-03-15
JPH01138743A (ja) * 1987-11-26 1989-05-31 Toshiba Corp 樹脂封止型半導体装置
JPH0666353B2 (ja) * 1988-05-24 1994-08-24 株式会社東芝 半導体集積回路
US5063432A (en) * 1989-05-22 1991-11-05 Advanced Micro Devices, Inc. Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316049A (ja) * 1987-06-19 1988-12-23 Fuji Photo Film Co Ltd 画像記録装置

Also Published As

Publication number Publication date
JPS5814544A (ja) 1983-01-27

Similar Documents

Publication Publication Date Title
US5834832A (en) Packing structure of semiconductor packages
US5886406A (en) Power-ground plane for a C4 flip-chip substrate
US5343075A (en) Composite stacked semiconductor device with contact plates
US4744008A (en) Flexible film chip carrier with decoupling capacitors
JPS63131561A (ja) 電子パツケージ
JPS61117858A (ja) 半導体装置
JPS6257258B2 (ja)
JPS5972757A (ja) 半導体装置
JPS6256664B2 (ja)
JPS6020524A (ja) 半導体集積回路装置
JP2001015885A (ja) 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造
JP2003204039A (ja) 半導体装置
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
JP2662156B2 (ja) 集積回路のノイズ低減装置
JP2520225B2 (ja) 半導体集積回路装置
JPH0778938A (ja) 複合半導体装置及びその製造方法
JPH05160333A (ja) 半導体集積回路装置
KR100363057B1 (ko) 반도체 장치
JP3094953B2 (ja) 半導体装置
JPH05326838A (ja) 半導体装置
JPH05144996A (ja) 表面実装型半導体装置
JPH03101188A (ja) 電子回路部品の実装方法
JPH1012660A (ja) 表面実装用集積回路
JPH07169904A (ja) 回路部品付き表面実装形半導体パッケージ
JPS59215749A (ja) 半導体集積回路用低雑音パツケ−ジ