JP2002232062A

JP2002232062A - 光電子集積素子

Info

Publication number: JP2002232062A
Application number: JP2001027538A
Authority: JP
Inventors: Akihiro Ito; 彰浩伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-02-02
Filing date: 2001-02-02
Publication date: 2002-08-16

Abstract

(57)【要約】【課題】高周波的カップリングで生じた高周波信号に
よるノイズが素子の動作に影響することを抑える。【解決手段】半導体基板１０１上に絶縁層１１０を介
して発光素子１０７を設けると共に、絶縁層１１０中に
おいて、発光素子１０７の位置する領域Ｂに対応する領
域Ｂ’の全面を含む領域Ｃに設けられ、一定の電位に保
たれる平板状の導体層１０４を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電子集積素子に
関する。

【０００２】

【従来の技術】近年、インターネットを始めとする、コ
ンピュータ機器間のデータ通信が盛んに行われている。
このため、光通信網ばかりでなく、コンピュータ間、コ
ンピュータに内蔵される半導体素子（チップ）間、さら
にはチップ内においても情報をより高速、かつ大量に伝
送できる並列光インターコネクションを導入することが
望まれている。

【０００３】並列光インターコネクションのキーデバイ
スとして、Ｓｉ基板上に駆動回路、演算回路、受光素子
などの電子回路を形成し、さらにレーザ素子またはレー
ザアレイを搭載した光電子集積素子が注目されている。
光電子集積素子を並列光インターコネクションに適用す
ることは、チップ間、あるいはチップ内のデータ通信に
対する展開が容易な点、ＬＳＩ（Large Scale Integrat
ed Circuit）製造のために蓄積された高度な技術が適用
できる点で有利である。

【０００４】従来の光電子集積素子の構成としては、例
えば、特開平５−４８０７３号公報に記載された面発光
半導体レーザが挙げられる。特開平５−４８０７３号公
報に記載された面発光半導体レーザは、光導波路、金属
配線が設けられているＳｉ基板上に対し、端面発光レー
ザ、ホトダイオード、電子回路を配置して構成された光
電子集積回路が複数張りつけて並列光インターコネクシ
ョンを構成している。特開平５−４８０７３号の構成に
よれば、チップに対して電気的配線を施した場合に生じ
る抵抗や容量、インダクタンスによって信号が遅延する
ことをなくすことができる。

【０００５】また、並列光インターコネクションに使用
される発光素子として、面発光レーザ（半導体結晶面に
対して光を垂直方向に出射するレーザ）が、低消費電力
であること、高密度アレイ集積化が容易であることから
注目されている。電子回路が形成されたＳｉ基板上に面
発光レーザを搭載する構成は、特開平５−１４５１９５
号公報、特開平７−２８３４８６号公報、特開平９−２
２３８４８号公報、特開２０００−２２２８５号公報な
どに記載されている。

【０００６】さらに、レーザ素子を高い周波数で駆動す
るための配線の構造が、例えば、特開平８−７８６５７
号公報、特開平１０−３００９９１号公報に記載されて
いる。特開平８−７８６５７号の光／電子ハイブリッド
実装基板は、光導波路とレーザ素子の搭載部と配線が設
けられている同一のＳｉ基板面に設けられた光学ベンチ
において、電気配線部分が、Ｓｉ基板上の誘電体層と基
板の表面および内部に形成された導体パターンとから構
成されている。配線部分は、コプレーナ配線とマイクロ
ストリップ線路の構成をとり、レーザ素子のドライバ回
路は、別のチップに設けられて前述した配線に接続され
る。

【０００７】また、特開平１０−３００９９１号の光ハ
イブリッド集積モジュールは、Ｓｉ基板表面のＳｉＯ₂
膜上に光素子と、配線容量および伝送損失が小さいコプ
レーナ線路でなる配線を形成している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
た面発光レーザを搭載する構成は、面発光レーザと駆動
回路間の電気的な接続について公報に詳細な記載はない
ものの、Ｓｉ基板の表面に設けられた駆動回路の直上に
面発光レーザを設けるか、あるいはＳｉＯ₂膜上やポリ
イミド膜中に金属配線を設けて面発光レーザと駆動回路
とを電気的に接続していると思われる。

【０００９】上記した接続を有する構成は、発光素子の
高密度化に伴い、配線の引き回しが難しくなるばかりで
なく、配線の長さや密度が高まることにより、配線間に
高周波的カップリングが生じ、信号間にクロストークが
発生する虞がある。さらに、上記した構成は、Ｓｉ基板
と配線との間のインピーダンスが小さくなり、両者の間
の高周波的カップリングが大きくなる虞がある。そし
て、高周波的カップリングで生じた高周波信号がＳｉ基
板上の電子回路や配線、さらには他のデバイスに伝搬し
てノイズを発生させる可能性もある。

【００１０】配線密度が高まったことによって配線間の
高周波的カップリングが強まって高周波アイソレーショ
ンが悪化することを解消するための構成としては、例え
ば、特開平１０−１８６１８６号の光アレイモジュール
がある。特開平１０−１８６１８６号の光アレイモジュ
ールは、基板上の配線に光ファイバを１本ずつ複数通
し、光ファイバの端部に形成された円筒状の金属体によ
って配線と接続する面発光レーザアレイの各素子に電流
を供給している。

【００１１】ただし、上記した光アレイモジュールは、
製造時に高い精度が要求される上構造が複雑であるため
に量産化に適したものとはいえない。また、ワイヤボン
ディングで駆動回路と配線とを接続した場合、ワイヤボ
ンディングの部分で発生する寄生容量や寄生インダクタ
ンスによってレーザ素子の高周波特性が低下することが
懸念される。

【００１２】また、コプレーナ線路を採用した特開平８
−７８６５７号、特開平１０−３００９９１号は、スト
ライプ状の導体と導体の両側に位置する接地電極とを同
一の面上に設けている。このため、特開平８−７８６５
７号、特開平１０−３００９９１号の配線の形式では配
線の幅が１００μｍ程度必要になり、配線幅が、配線密
度を高めることを制限している。

【００１３】本発明は、上記の点に鑑みてなされたもの
であり、高周波的カップリングで生じた高周波信号によ
るノイズが素子の動作に影響することを抑え、良好な高
周波特性を有して高速に信号を伝送でき、しかも発光素
子を高密度に搭載でき、伝送できる信号の容量がより大
きい光電子集積素子を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記した課題を解決し、
目的を達成するため、請求項１に記載の発明にかかる光
電子集積素子は、半導体基板と、前記半導体基板上に設
けられる絶縁層と、前記絶縁層上に設けられる発光素子
と、前記半導体基板に設けられ、前記発光素子を駆動す
る駆動回路と、前記発光素子と前記駆動回路とを電気的
に接続する接続部材と、前記半導体基板と前記絶縁層と
の間、または前記絶縁層中において、前記発光素子の位
置する領域に対応する領域の全面を含む領域に設けら
れ、一定の電位に保たれる平板状の導体層と、を備える
ことを特徴とする。

【００１５】この請求項１に記載の発明によれば、半導
体基板、発光素子間に、発光素子の位置する領域に対応
する領域の全面を含む領域あって一定の電位に保たれる
平板状の導体層を設けることができる。

【００１６】請求項２に記載の発明にかかる光電子集積
素子は、前記発光素子が、面発光レーザであることを特
徴とする。

【００１７】この請求項２に記載の発明によれば、前記
した請求項１に記載の発明において、低しきい電流、低
消費電力、高密度に適しているといった面発光レーザの
長所を生かすことができる。

【００１８】請求項３に記載の発明にかかる光電子集積
素子は、前記半導体基板がＳｉ単結晶であることを特徴
とする。

【００１９】この請求項３に記載の発明によれば、Ｓｉ
基板を用いたＬＳＩの製造技術を光電子集積素子の製造
に利用することができる。

【００２０】請求項４に記載の発明にかかる光電子集積
素子は、前記絶縁層が複数積層されると共に、前記接続
部材が前記積層された絶縁層間に設けられて前記発光素
子と前記駆動回路とを電気的に接続することを特徴とす
る。

【００２１】この請求項４に記載の発明によれば、配線
を多層構造にすることができる。

【００２２】請求項５に記載の発明にかかる光電子集積
素子は、前記発光素子が複数設けられると共に、複数の
前記発光素子に共通の前記駆動回路が、前記発光素子が
位置する領域に対応しない前記半導体基板の領域に設け
られ、前記接続部材が、複数の前記発光素子をそれぞれ
独立に前記駆動回路と接続することを特徴とする。

【００２３】この請求項５に記載の発明によれば、駆動
回路と発光素子とを離して設けることができる。また、
複数の発光素子をそれぞれ独立に駆動することができ
る。

【００２４】請求項６に記載の発明にかかる光電子集積
素子は、さらに、前記半導体基板上に、第１電極、第２
電極、制御電極を備えるスイッチング素子と、前記第１
電極、前記第２電極、前記制御電極上に設けられる第１
絶縁層と、前記第１絶縁層上に設けられる第１配線部材
と、前記第１配線部材上に設けられる第２絶縁層と、前
記第２絶縁層上に設けられ、前記スイッチング素子に対
応する領域の少なくとも一部を含む領域に開口部を有す
る導体層と、前記導体層上に設けられる第３絶縁層と、
前記第３絶縁層上に設けられ、前記第２絶縁層、前記第
３絶縁層を介して前記第１配線部材と交差する第２配線
部材と、を備え、前記発光素子の電極である発光素子側
第１電極と前記第２配線とが電気的に接続され、前記第
１電極が前記導体層と電気的に接続され、前記発光素子
側第１電極と異なる前記発光素子の電極である発光素子
側第２電極と前記第２電極とが電気的に接続され、前記
制御電極が前記第１配線と電気的に接続されることを特
徴とする。

【００２５】この請求項６に記載の発明によれば、発光
素子の発光素子側第１電極と第２配線とを電気的に接続
し、発光素子側第２電極とスイッチング素子の第２電極
とを電気的に接続し、スイッチング素子の第１電極を導
体層と電気的に接続し、制御電極を第１配線と電気的に
接続することができる。

【００２６】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる光電子集積素子の好適な実施の形態であ
る、実施の形態１ないし４を詳細に説明する。（実施の形態１）図１は、本発明の実施の形態１の光電
子集積素子を説明するための図であって、（ａ）は実施
の形態１の光電子集積素子の模式図、（ｂ）は、（ａ）
に示した構成の図中の線分Ａ−Ａ’に沿う断面図であ
る。

【００２７】図１に示した実施の形態１の光電子集積素
子は、半導体基板１０１と、半導体基板１０１上に設け
られた自然酸化膜１０３および絶縁膜１０５でなる絶縁
層１１０と、絶縁層１１０上に設けられる発光素子１０
７と、半導体基板１０１に設けられ、発光素子１０７を
駆動する駆動回路１０２と、発光素子１０７と駆動回路
１０２とを電気的に接続する配線１０６と、絶縁層１１
０中において発光素子１０７の領域Ｂに対応する領域
Ｂ’の全面を含む領域Ｃに設けられる平板状の導体層１
０４と、を備えている。

【００２８】実施の形態１では、半導体基板１０１にＳ
ｉの単結晶基板（以下、単にＳｉ基板という）を用い
た。本実施の形態でいうＳｉ基板は、Ｓｉウェハを出発
基板とするものの他、ＳＯＩ（Silicon on Insulator）
基板をも指すものとする。Ｓｉ基板に設けられる駆動回
路１０２は、ＣＭＯＳ（Complementary metal On Silic
on）、Ｂｉ−ＣＭＯＳ（Bipolar-CMOS）といったＭＯＳ
ＦＥＴで構成される回路、バイポーラトランジスタで構
成される回路、ＭＯＳＦＥＴとバイポーラトランジスタ
とが混在する回路のいずれであってもよい。半導体基板
１０１をＳｉ基板とすることにより、高度な技術の蓄積
があるＬＳＩの製造技術を用いて駆動回路１０２を製造
することが可能になる。また、駆動回路１０２は、発光
素子１０７に電流を供給するドライバ回路とスイッチン
グするスイッチング回路とを含んでいる。

【００２９】実施の形態１は、発光素子１０７として、
面発光レーザを用いている。図２は、発光素子１０７を
より詳細に説明するための図である。発光素子１０７
は、レーザ基板２０１上に、下部多層反射膜２０２、活
性層２０３、上部多層反射膜２０４を設け、以上の部材
の周囲にモールド樹脂２０８を設け、さらにモールド樹
脂２０８に埋込金属２０７を埋め込んで構成されてい
る。上部多層反射膜２０４には発光素子側第１電極２０
５が、埋込金属２０７には発光素子側第２電極２０６
が、それぞれ形成されている。

【００３０】図２に示した発光素子１０７は、ｐ側電極
とｎ側電極とにそれぞれ接続される電極パッドを備えて
いる。電極パッドは、同一の高さに金属中で高さ調整さ
れていて、半導体基板１０１上の絶縁層１１０上に引出
された接合用パッドとはんだバンプで接合される。実施
の形態１の発光素子１０７は、発光素子側第１電極２０
５、発光素子側第２電極２０６を半導体基板１０１側に
向けて設けられる（フェースダウン）。

【００３１】面発光レーザは、低しきい電流、低消費電
力で駆動でき、高密度アレイの集積化に適した素子であ
り、壁かいを必要としないことから、特に２次元の高密
度アレイ集積化に適している。なお、面発光レーザの代
表的な材料（発振波長で示す）としては、ＧａＩｎＡｓ
Ｐ／ＩｎＰ（１．３μｍ帯、１．５５μｍ帯）、ＧａＩ
ｎＮＡｓ／ＧａＡｓ（１．３μｍ帯、１．５５μｍ
帯）、ＧａＩｎＡｓ（０．９８μｍ帯）、ＧａＡｌＡｓ
／ＧａＡｓ（０．８５μｍ帯）、ＡｌＧａＩｎＰ／Ｇａ
Ａｓ（０．６５μｍ帯）が挙げられる（伊賀、小山：面
発光レーザの基礎と応用（共立出版））。

【００３２】また、実施の形態１は、絶縁層１１０のう
ちの絶縁膜１０５として、ＳｉＯ₂膜、ＳｉＯＮ膜など
の低誘電率無機膜、ポリイミド膜、ＢＣＢ（ベンゾシク
ロブテン）膜、アクリル膜などの有機光分子膜、アルミ
ナ膜、ＳｉＣ膜、ＡｌＮ膜などのセラミック膜、以上の
膜のうちの異なる種類のものを積層した膜が採用でき
る。

【００３３】ＳｉＯ₂膜、ＳｉＯＮ膜は、ＣＶＤ法、蒸
着法、レーザーアブレーション法、スパッタリング法、
印刷−熱処理工程法、スピン塗布−熱処理工程法によっ
て形成することができる。また、ＢＣＢ膜、アクリル膜
は、スピン塗布法、印刷−熱処理工程法、印刷−熱処理
工程法、蒸着法によって形成できる。さらに、アルミナ
膜、ＳｉＣ膜、ＡｌＮ膜は、ＣＶＤ法、蒸着法、レーザ
ーアブレーション法、スパッタリング法、印刷−熱処理
工程法によって形成することができる。

【００３４】導体層１０４は、電気的に接地されてい
て、駆動回路１０２が形成された基板１０１に自然酸化
膜１０３が形成された後、自然酸化膜１０３上に形成さ
れる。導体層１０４の材質としては、例えば、Ａｌ、Ｃ
ｕ、Ａｕ、Ａｇ、Ｔｉ、Ｗおよび以上の材料を主成分と
する合金が用いられる。導体層１０４の形成方法として
は、蒸着法、スパッタ法、ＣＶＤ（Chemical Vapor Dep
osition）、塗布−焼成法、メッキ法、印刷法が挙げら
れる。また、導体層１０４の形成工程において、必要に
応じてホトリソグラフィやエッチング工程を追加し、導
体層１０４をパターニングしてもよい。

【００３５】発光素子１０７と導体層１０４とは、絶縁
層１１０に形成されたビアホールｂを埋め込む埋込部材
１０８によって電気的に接続されている。また、発光素
子１０７と駆動回路１０２とは、ビアホールｂを用いて
作成された配線１０６によって電気的に接続されてい
る。ビアホールｂは、絶縁層１１０に対する反応性ドラ
イエッチング（ＲＩＥ）法、レーザ照射法、フォーカス
ドイオンビーム（ＦＩＢ）法などによって形成される。
埋込部材１０８、配線１０６は、Ｃｕ、Ａｌ、Ａｕ、Ａ
ｇ、Ｗ、Ｐｔ、Ｐｄといった金属材料を蒸着法、スパッ
タ法、イオンプレーティング法、ＣＶＤ法、塗布−焼成
法、メッキ法などによって埋め込んで作成される。

【００３６】金属の埋め込み後、ビアホールｂ以外の部
分に付着した金属膜は、リフトオフ法、湿式エッチング
法、科学的機械研磨（ＣＭＰ）法などによって取り除
く。第１配線１０６は、さらに、Ｃｕ、Ａｌ、Ａｕ、Ａ
ｇ、Ｗ、Ｔｉなど、および前記した金属材料を主成分と
する合金を用い、蒸着法、スパッタ法、イオンプレーテ
ィング法、ＣＶＤ法、塗布−焼成法、メッキ法などによ
って成膜する。そして、ホトリソグラフィ、エッチング
によって配線パターンをパターニングすることによって
形成される。

【００３７】以上の工程の後、配線１０６、発光素子１
０７上からＳｉＮ膜、ＳｉＯＮ膜をパッシベーション膜
として形成する。さらに、配線１０６の配線パターンを
形成するのと同様の方法で配線１０６に接合用パッドを
形成する。

【００３８】また、チップに搭載される複数の発光素子
１０７に１つの導体層１０４で対応する場合、全ての発
光素子と導体層１０４とを接続してもよい。また、発光
素子をグループ分けし、グループごとに１つの導体層１
０４を設けてもよい。さらに、熱や応力、電流経路の集
中を避ける、受光素子など他の素子を設ける、導体層の
上層および下層間で配線を引き回すため、導体層１０４
に孔を開ける場合がある。このような場合、孔は、導体
層１０４の上層あるいは下層に設けられた配線の少なく
とも一部が導体層１０４と重なるように開けられる。

【００３９】図３は、実施の形態１の光電子集積素子の
他の構成例を示した図である。なお、図３において、図
１に示した部材と同一の部材については同一の符号を付
し、説明を一部略すものとする。図示した光電子集積素
子は、図１に示した半導体基板１０１、駆動回路１０
２、自然酸化膜１０３と絶縁膜１０５からなる絶縁層１
１０、発光素子１０７、導体層１０４の他、光検知器３
０３、ハイブリッド搭載演算集積回路３０２、モノリシ
ック演算集積回路３０４を備えている。また、図３の構
成は、発光素子１０７の近傍にオプティカルファイバ３
０５を備えている。さらに、実施の形態１の光学集積素
子は、光学レンズやドットマトリックス状に配置された
光学素子１０７を選択する回路を備える場合もある。

【００４０】上記した実施の形態１の光電子集積素子に
おいて、電流の経路は２通りある。１つは、駆動回路１
０２から出た信号電流が配線１０６を介して発光素子１
０７に流れ、発光素子１０７を発光させ、発光素子１０
７から電気的に接地されている導体層１０４を介して駆
動回路１０２に戻る経路である。他の１つは、信号電流
が駆動回路１０２から配線１０６を介して発光素子１０
７に流れ、発光素子１０７から流れた電流が他の配線を
介して駆動回路１０２に戻る経路である。なお、以上２
つの電流経路における電流の流れは、反対の場合もあ
る。

【００４１】上記した２通りの電流経路のうちの後者の
経路を電流が通るとき、導体層１０４は、光電子集積回
路内の配線や素子の高周波信号に対するシールドとな
る。すなわち、光電子集積回路の配線と導体層１０４と
の間で生じる高周波的カップリングの程度は、配線同士
で生じる高周波的カップリングの程度より大きい。ま
た、導体層１０４は、高周波がカップリングしても抵抗
が小さいために局部的に高い電位をもつことがなく、高
周波信号が他の配線や素子に伝搬しない。

【００４２】このため、実施の形態１の光電子集積素子
によれば、発光素子１０７の駆動周波数を高めても高周
波信号が素子に影響することがなく、高速に発光素子１
０７を駆動して信号の伝送を高速化することができる。
また、配線密度を高くして信号の伝送容量を高めること
ができる。

【００４３】さらに、実施の形態１の光電子集積素子に
よれば、配線と半導体基板１０１とが高周波的カップリ
ングすることを防ぐことができるので、発光素子１０７
の駆動制御性が高まり、信号をより高速に伝送すること
ができる。また、半導体基板１０１を介して高周波信号
が他の電子回路部（例えば図３に示した）や配線、素子
に伝搬することを防ぐことができる。このため、駆動回
路１０２を高周波数で駆動して信号をより高速に伝送す
ることができる。

【００４４】また、本発明の光電子集積回路は、以上述
べた実施の形態１に限定されるものではない。すなわ
ち、実施の形態１では導体層１０４を絶縁層１１０の中
に設けているが、本発明は、導体層１０４を、半導体基
板１０１と絶縁層１１０との間に設けることも可能であ
る。また、実施の形態１では発光素子１０７に面発光レ
ーザを用いたが、本発明の発光素子は、レーザ素子、Ｌ
ＥＤ素子、エレクトロルミネッセンス素子のいずれの構
成であってもよい。さらに、実施の形態１では半導体基
板にＳｉ単結晶基板を用いたが、他に、ＳｉＧｅ基板、
ＧａＡｓ基板、ＩｎＰ基板などを用いても本発明の光電
子集積回路を構成することができる。

【００４５】また、実施の形態１では発光素子１０７を
半導体基板１０１にはんだバンプによって接合している
が、本発明は、発光素子１０７と半導体基板１０１とを
ワイヤボンディングするものであってもよい。ただし、
はんだバンプによる接合は、ワイヤボンディングよりも
寄生容量や寄生インダクタンスが小さくなり、高周波の
クロストークの発生が少ないので、はんだバンプにより
接合する方がワイヤボンディングを用いるよりも望まし
い。はんだバンプにより発光素子１０７を半導体基板１
０１に接合する場合、発光素子の一つの面に２つの電極
パッドを高さが同一になるように形成することが望まし
い。

【００４６】（実施の形態２）次に、本発明の実施の形
態２について説明する。実施の形態２の光電子集積回路
は、絶縁層が複数積層されると共に、配線が積層された
絶縁層間に設けられて発光素子と駆動回路とを電気的に
接続する光電子集積素子である。

【００４７】図４（ａ）〜（ｄ）は、いずれも実施の形
態２の光電子集積素子の構成例を示す図である。なお、
実施の形態２では、図４のうちの図１に示した部材と同
様の部材に同様の符号を付し、その説明を一部省くもの
とする。実施の形態２の構成は、基本的に、実施の形態
１の光電子集積素子における導体層１０４上に絶縁層と
配線とを繰り返し形成し、多層配線を実現したものであ
る。なお、図４には示していないが、絶縁層間の配線
は、当然のことながら、各絶縁層に設けられたビアホー
ルに埋め込まれた金属などによって互いに電気的に接続
されている。

【００４８】図４（ａ）の構成は、絶縁層１１０ａ、絶
縁層１１０ｂの２つの絶縁層を備えている。絶縁層１１
０ａは、図１に示した絶縁層１１０と同様に、半導体基
板１０１に自然酸化膜１０３と絶縁膜１０５とからな
る。図４（ａ）の構成には、さらに、絶縁膜１０５の上
に配線１０６ａ、絶縁層１１０ｂ、導体層１０４、絶縁
層１１０ｃ、配線１０６ｂが順次形成されている。

【００４９】また、図４（ｂ）の構成は、半導体基板１
０１上に、導体層１０４ａを備える絶縁層１１０ａを備
えている。そして、絶縁層１１０ａ上に配線１０６ａを
備え、さらに、順次形成された絶縁層１１０ｂ、導体層
１０４ｂ、絶縁層１１０ｃ、配線１０６ｂを備える構造
を有している。

【００５０】また、図４（ｃ）の構成は、半導体基板１
０１上に、導体層１０４ａを備える絶縁層１１０ａを備
えている。絶縁層１１０ａの上層には図中の横方向に沿
う配線（行配線）４０１を備え、行配線４０１上に絶縁
層１１０ｂを備えている。そして、絶縁層１１０ｂ上
に、行配線４０１に直交する方向に沿う配線（列配線）
４０２を備える構造を有している。

【００５１】さらに、図４（ｄ）の構成は、半導体基板
１０１上に、行配線４０１を備える絶縁層１１０ａを備
えている。そして、絶縁層１１０ａ上に導体層１０４を
備え、導体層１０４上に絶縁層１１０ｂを備え、絶縁層
１１０ｂ上に列配線４０２を備える構造を有している。

【００５２】以上述べた実施の形態２の光電子集積素子
によれば、多層配線を実現でき、配線密度を高めること
ができる。このため、実施の形態２は、チップにより多
くの発光素子をより高密度に搭載でき、より大量のデー
タを伝送することができる並列光インターコネクション
用の光電子集積素子を提供することができる。

【００５３】（実施の形態３）次に、本発明の実施の形
態３について説明する。実施の形態３の光電子集積回路
は、発光素子が複数設けられ、複数の発光素子に共通の
駆動回路が半導体基板における発光素子が位置する領域
に対応しない領域に設けられ、配線が、複数の発光素子
をそれぞれ独立に駆動回路と接続するものである。

【００５４】図５は、実施の形態３の光電子集積素子を
説明するための図であって、（ａ）は実施の形態３の光
電子集積素子の模式図、（ｂ）は、（ａ）に示した構成
の図中の線分Ａ−Ａ’に沿う断面図である。なお、実施
の形態３では、図５のうちの図１に示した部材と同様の
部材に同様の符号を付し、その説明を一部省くものとす
る。

【００５５】図５に示した光電子集積素子は、半導体基
板１０１上に駆動回路１０２、絶縁層１１０、導体層１
０４、配線１０６、埋込部材１０８を備え、さらに、絶
縁層１１０上に４つの発光素子１０７ａ、１０７ｂ、１
０７ｃ、１０７ｄを備えている。駆動回路１０２は、発
光素子１０７ａ、１０７ｂ、１０７ｃ、１０７ｄに共通
の回路であり、図示するように、半導体基板１０１にお
いて、発光素子１０７ａ〜１０７ｄの位置する領域Ｄに
対応しない領域に形成されている。また、配線１０６
は、発光素子１０７ａ〜１０７ｄを、それぞれ導体層１
０４と接続している。

【００５６】以上述べた実施の形態３の光電子集積素子
によれば、発光素子１０７ａ〜１０７ｄと駆動回路１０
２とを離して配置し、発光素子を並列光インターネット
コネクション用に適用し、スループットを最大限にする
ために各素子を個別に駆動した場合に発光素子が発熱
し、駆動回路１０２に影響を及ぼすことを抑えることが
できる。また、実施の形態３の光電子集積素子によれ
ば、発光素子１０７ａ〜１０７ｄと駆動回路１０２とを
離して配置したことによって顕在化する高周波的カップ
リングによる影響を導体層１０４を設けることによって
抑え、発光素子１０７ａ〜１０７ｄを安定に個別駆動す
ることができる。

【００５７】（実施の形態４）次に、本発明の実施の形
態４について説明する。図６は、実施の形態４の光電子
集積素子を説明するための上面図である。また、図７
は、実施の形態４の要部を説明するための断面図であ
る。なお、実施の形態４では、図６、図７のうちの図
１、図２に示した部材と同様の部材に同様の符号を付
し、その説明を一部省くものとする。

【００５８】実施の形態３の光電子集積回路は、Ｓｉ基
板を基板にして構成され、図１に示した構成と同様に、
駆動回路１０２、導体層１０４、発光素子１０７を備え
ている。そして、さらに、図中の縦方向に延びる第１配
線６０１、第１配線６０１と直交する第２配線６０２、
第１配線６０１と第２配線６０２とが交差する位置の近
傍に設けられるスイッチング素子６０３を備えている。
なお、実施の形態４においても、導体層１０４は、実施
の形態１と同様に電気的に接地されている。

【００５９】スイッチング素子６０３は、半導体基板１
０１上に設けられている。そして、制御電極７０３、第
１電極７０７、第２電極７０８を備え、制御電極７０
３、第１電極７０７、第２電極７０８上には自然酸化膜
１０３、絶縁膜１０５でなる第１絶縁層７０９が設けら
れ、第１配線６０１は、第１絶縁層７０９の上に形成さ
れる。第１絶縁層７０９上には第２絶縁層７０４が設け
られ、導体層１０４は、第２絶縁層７０４上に設けられ
る。導体層１０４は、スイッチング素子６０３の位置に
対応する領域を含む領域Ｆに開口部７１０を備えてい
る。また、導体層１０４と第１電極７０７とは、図６中
にＥで示す箇所において接続されている。

【００６０】導体層１０４上には第３絶縁層７０５が形
成され、第２配線６０２が、第２絶縁層７０４、第３絶
縁層７０５を介して第１配線６０１と交差して形成され
る。また、第１配線６０１上にさらに絶縁膜７１１を形
成し、発光素子１０７が搭載される。

【００６１】また、発光素子１０７は、発光素子側第１
電極７０１、発光側第２電極７０２を備えており、発光
素子側第１電極７０１、発光側第２電極７０２は、金属
部材７０６によって等しい高さに調整されている。発光
素子側第１電極７０１は、パッド７１２、絶縁膜７１１
に埋め込まれた埋込部材１０８を介して第２配線６０２
と電気的に接続されている。また、第１電極７０７は、
導体層１０４と接続され、発光素子側第２電極７０２
は、パッド７１２、埋込部材１０８、配線７１３を介し
て第２電極７０８に電気的に接続され、制御電極７０３
は、第１配線６０１と電気的に接続されている。

【００６２】図６、図７に示した構成において発光素子
１０７を発光させる場合、発光素子１０７に接続されて
いる第２配線６０２に電流が流れる状態にし、図示しな
い他の第２配線に電流が流れない状態にする。そして、
同時に発光素子１０７に接続されたスイッチング素子６
０３をオンする。なお、この際、制御電極７０３に接続
されている第１配線６０１以外の第１配線は、電流が流
れない状態にされる。この状態で、発光素子１０７が発
光する。

【００６３】ところで、２次元のマトリックス状に配置
された発光素子を駆動する回路として、複数の行配線と
列配線とを斜めに交差させ、面発光レーザ素子の第１電
極を行配線に、第２電極を列配線に接続し、行配線の各
々と列配線の各々の端部にスイッチング回路を兼ねたド
ライバ回路を設ける構成がある（登録特許第３０１０８
８６号）。この構成は、同一の行または同一の列で複数
の面発光レーザを発光させた場合に大電流に対応したド
ライバ素子が必要となる。大電流に対応したドライバ素
子は、高周波信号に対する応答性が悪い上、比較的多量
の熱を発生するという欠点があった。

【００６４】上記した欠点を解消するため、例えば、特
開平５−１４５１９５号公報に記載された発明は、各発
光素子の近傍に比較的小さい電流による制御信号で小電
流を制御するスイッチング素子を設けている。しかし、
このような構成は、１ＧＨｚ以上の周波数で駆動される
並列光インターネットに適用される場合の高周波信号の
対策が充分でないばかりか、スイッチング素子がマトリ
ックス状に配列した場合に以下の問題を生じる。

【００６５】すなわち、従来の構成では、一般的に平板
状の電流供給配線と平板状の接地配線とが間隔を空けて
平行に配置されている。スイッチング素子を高い周波数
でスイッチングすると、配線間のクロストークが大きく
なり、接地配線間の電位差が大きくなる。さらに、スイ
ッチング素子がＦＥＴであれば、素子は、接地配線と制
御電極との電位差を基準にしてオン、オフされる。そし
て、素子がバイポーラトランジスタである場合、接地配
線とベース電極の電位差が素子の開閉に強く影響し、発
光素子が制御し難くなる。

【００６６】本発明の実施の形態４の光電子集積素子
は、スイッチング素子に電気的に接地された導体層を接
続したことにより、安定した定電位面が確保でき、第２
配線６０２によって伝送される信号をスイッチング素子
６０３に正確に伝達することができる。このため、発光
素子の駆動制御性を高め、選択された発光素子を安定に
駆動することができる。

【００６７】また、実施の形態４の光電子集積素子は、
導体層１０４が、発光素子に駆動電流を供給する第１配
線６０１と発光素子のオン、オフを制御する信号を伝え
る第２配線６０２との間に設けられているため、第１配
線６０１と第２配線６０２間の高周波カップリングを遮
断することができる。このため、発光素子１０７の駆動
周波数を高め、信号をより高速に伝送することができ
る。

【００６８】

【実施例】次に、本発明の光電子集積素子の実施例につ
いて述べる。（実施例１）図８は、本発明の実施例１について説明す
るための図である。図示した構成は、ｎ型のＳｉ基板８
０１にレーザ素子８０７のドライバ回路８０２をＭＯＳ
ＦＥＴ回路として形成する。なお、ドライバ回路８０２
の形成は、一般的な半導体素子の製造技術により行っ
た。

【００６９】ドライバ回路８０２が形成されたＳｉ基板
８０１に対し、プラズマＴＥＯＳ−ＣＶＤにより厚さ５
μｍの酸化膜８０３が形成される。酸化膜８０３にはＲ
ＩＥ法によりドライバ回路８０２の電流供給電極と接地
電極との位置にビアホールｂが形成される。ビアホール
ｂは、ＣＶＤ法やＲＩＥエッチバック法によってＣｕ８
０８を埋め込まれる。次に、厚さ１μｍのＣｕ膜がスパ
ッタリング法によって形成され、さらに、リソグラフ
ィ、硝酸水溶液によるウェットエッチングによりパター
ニングされる。

【００７０】パターニングの結果、ドライバ回路８０２
上のＣｕ膜が除去され、８００μｍ×８０μｍのＣｕ膜
導体層８０４が完成する。次に、ポリイミド（Dupont社
製PI−5811）がスピンコートされ、３５０℃の熱処理に
よって硬化されて厚さ１５μｍのポリイミド層８０５が
形成される。ポリイミド層８０５にはビアホールｂ’が
形成されてＣｕ８０８が埋め込まれる。

【００７１】次に、実施例１では、レーザ素子８０７の
搭載予定部のｐ側接合部に厚さ１μｍ、幅３０μｍのＣ
ｕ配線８０６を形成する。ドライバ回路８０２の電流供
給電極とレーザ素子８０７のｐ側接合部までの距離は５
００μｍである。

【００７２】次に、実施例１では、ｎ−ＧａＡｓ基板上
にＭＯＶＰＥ法によりｐ−ＡｌＧａＩｎＰクラッド層／
ｐ−ＧａＩｎＰガイド層／ＡｌＧａＡｓ活性層／ｎ−Ｇ
ａＩｎＰガイド層／ｎ−ＡｌＧａＩｎＰクラッド層／ｎ
−ＧａＡｓ基板構成のエピタキシャル成長膜を形成す
る。そして、周知の化合物半導体レーザ作製工程によ
り、幅１０μｍのｐ側電極（Ａｕ／Ａｕ−Ｚｎ／Ｃｒ）
をもつ共振器長４００μｍの端面発光型のレーザ素子８
０７を作成する。なお、Ｓｉ基板８０１の裏面には図示
しないｎ−電極膜（Ａｕ／Ｎｉ／Ａｕ−Ｇｅ）を形成す
る。レーザ素子８０７のレーザ発振波長は０．８５μ
ｍ、しきい電流は１４０ｍＡである。

【００７３】また、レーザ素子８０７のｐ側電極とＳｉ
基板８０１上のｐ側接合部は、はんだバンプで接合され
る。レーザ素子８０７のｎ側電極とＳｉ基板８０１上の
ｎ側接合部は、ワイアボンデイング８０９で接続され
る。レーザ素子８０７は、光出射端に１００ｍマルチモ
ードファイバを光接合することにより、２．５Ｇｂｉｔ
／ｓの伝送動作が可能である。このような実施例１の構
成は、Ｃｕ膜導体層８０４が設けられている上、ドライ
バ回路８０２とレーザ素子８０７の位置が離れているの
で、配線の一部にワイアボンデイング８０９を用いてい
ながら高速に信号伝送することが可能になる。

【００７４】（実施例２）実施例では、ｎ型のＳｉ基板
９０１上に実施例１と同様の工程によってドライバ回路
９０２、酸化膜９０３、Ｃｕ膜導体層９０４、ポリイミ
ド層９０５、Ｃｕ配線９０６、ドライバ回路９０２とＣ
ｕ配線９０３、Ｃｕ膜導体層９０４、Ｃｕ膜導体層９０
４とレーザ素子９０７とを接続するＣｕ９０８が形成さ
れる。なお、ドライバ回路９０２の電流供給電極とレー
ザ素子９０７配置予定部のｐ側接合部までの距離は５０
０μｍとする。

【００７５】次に、実施例２では、次の方法でレーザ素
子９０７を形成する。すなわち、ｎ−ＧａＡｓ基板上に
ＭＯＶＰＥ法により、２２対のｎ−ＧａＡｓ（６８０
Å）／ＡｌＡｓ（８３０Å）分布ブラッグ反射鏡（ＤＢ
Ｒ）、ｎ−ＡｌＧａＡｓクラッド層、ＧａＩｎＡｓ（８
０Å）／ＧａＡｓ（１００Å）量子井戸活性層、ｐ−Ａ
ｌＧａＡｓクラッド層、２５対のｐ−ＧａＡｓ（６８０
Å）／ＡｌＡｓ（８３０Å）ＤＢＲを順次積層する。

【００７６】次に、ＲＩＥ法により３０×３０μｍのメ
サを形成し、Ｈ₂Ｏ蒸気を用いたＡｌＡｓ選択酸化によ
り電流狭窄構造を形成する。ポリイミドでメサを埋め込
んだ後、ＲＩＥによりｎ電極部にビアホールをあけ、Ａ
ｕＧｅ／Ａｕ電極膜を形成し、さらにＣｕを埋め込む。
この上にＡｕ膜でｎ電極パッドを形成する。次に、ＲＩ
Ｅによりｐ電極部にビアホールをあけＡｕ／Ｚｎ／Ａｕ
ｐ電極パッドを形成する。レーザ素子９０７の発振波長
は０．９８μｍで、しきい電流は０．８ｍＡである。

【００７７】ドライバ回路９０２の電流供給電極とレー
ザ素子９０７の配置予定部のｐ側接合部までの距離は５
００μｍとする。レーザ素子９０７のｐ電極パッドとＳ
ｉ基板９０１上のｐ側接合部を、レーザ素子９０７のｎ
電極パッドとＳｉ基板９０１上のｎ側接合部をはんだバ
ンプにより接合する。レーザ素子９０７はフェースダウ
ンで接合され、発振光はレーザ素子の基板側から出射さ
れる。

【００７８】レーザ素子９０７は、光の出射端に１００
ｍマルチモードファイバを光接合した場合、５Ｇｂｉｔ
／ｓの伝送動作が可能である。このような実施例２によ
れば、このような実施例２の構成は、Ｃｕ膜導体層９０
４が設けられている上、ドライバ回路９０２とレーザ素
子８０７の位置が離れている。また、面発光レーザ素子
を用いているので、より高速な信号伝送が可能になる。

【００７９】（実施例３）図１０は、本発明の実施例３
について説明するための図である。図１０のうちの
（ａ）は、実施例３の光電子集積素子の模式図、（ｂ）
は、（ａ）に示した構成の図中の線分Ａ−Ａ’に沿う断
面図である。図示した実施例３の構成は、４個のレーザ
素子１００７ａ〜１００７ｄをピッチ８０μｍで並列に
配置した光電集積素子である。Ｃｕ膜導体層の外形寸法
は、８００×３６０μｍである。

【００８０】実施例３の光電集積素子は、Ｓｉ基板１０
０１にドライバ回路１００２を形成し、さらに、自然酸
化膜１００３、導体層１００４、ポリイミド層１００
５、配線１００６を備えている。そして、４つのレーザ
素子１００７ａ〜１００７ｄを備えている。４個のレー
ザ素子１００７ａ〜１００７ｄは、光出射端に４本の１
００ｍシングルモードファイバを光接合し、５×４Ｇｂ
ｉｔ／ｓの速度で並列に信号を伝送することが可能であ
る。このような実施例３の構成は、導体層１００４が設
けられている上、ドライバ回路１００２とレーザ素子１
００７ａ〜１００７ｄの位置が離れている。また、レー
ザ素子１００７ａ〜１００７ｄに面発光レーザ素子を用
いているので、より高速な信号伝送が可能になる。

【００８１】（実施例４）図１１、図１２は、実施例４
を説明するための図であって、図１１は実施例４の光電
集積素子の上面図、図１２は実施例４の光電集積素子の
要部の断面図である。図１１に示すように、実施例４の
光電集積素子は、面発光のレーザ素子１１０７と、ピッ
チ８０μｍで１２８×１２８個のスイッチング素子とし
て動作するＭＯＳＦＥＴ１１０８と、行デコーダ・電流
供給回路１１０２ａと列デコーダ回路１１０２ｂを形成
する。なお、行デコーダ・電流供給回路１１０２ａ、列
デコーダ回路１１０２ｂは、ＭＯＳＦＥＴ１１０８の端
から２００μｍ離れた領域に形成される。

【００８２】また、実施例４の光電集積素子は、Ｃｕ膜
導体層１１０４、Ｃｕ膜行配線１１０３、Ｃｕ膜列配線
１１０１を備え、ＭＯＳＦＥＴ１１０８のドレイン電極
は、Ｇに示す箇所でＣｕ膜導体層１１０４と接続されて
いる。

【００８３】実施例４では、先ず、ＭＯＳＦＥＴ１１０
８のドレイン電極１２０７、ソース電極１２０８が引出
されたｎ型のＳｉ基板１２０１上に厚さ５μｍの酸化膜
１２０４を形成し、その上に幅１０μｍのＣｕ膜列配線
１１０１を形成し、各Ｃｕ膜列配線１１０１と列デコー
ダ回路１１０２ｂの各端子接続する。次に、厚さ１０μ
ｍポリイミド層１２０５を形成し、その上に、厚さ１μ
ｍのＣｕ膜導体層１１０４を形成する。Ｃｕ膜導体層１
１０４において、各ＭＯＳＦＥＴ１１０８の周辺２０×
２０μｍの領域が除去される。

【００８４】Ｃｕ膜導体層１１０４は、１２８×１２８
個のＭＯＳＦＥＴ１１０８を含み、行デコーダ・電流供
給回路１１０２ａおよび列デコーダ回路１１０２ｂの端
までの領域に形成される。ドライバ回路電流供給電極と
レーザ素子配置予定部のｐ側接合部までの距離は５００
μｍである。

【００８５】次に、実施例４では、厚さ１５μｍのポリ
イミド層１２０６を形成し、その上に、Ｃｕ膜行配線１
１０３を形成する。各Ｃｕ膜行配線１１０３は各行デコ
ーダ・電流供給回路１１０２ａの電流供給電極と接続さ
れる。以上述べた工程と前後して、Ｃｕ１２１０の埋め
込みなどにより、Ｃｕ膜列配線１１０１とＭＯＳＦＥＴ
のゲート電極１２１１、Ｃｕ膜導体層１１０４とＭＯＳ
ＦＥＴ１１０８のドレイン電極１２０７、レーザ素子１
２０７のｐ側接合電極１２０２とＣｕ膜行配線１１０
３、レーザ素子１２０７のｎ側接合電極１２０３とＭＯ
ＳＦＥＴ１１０８のソース電極１２０８が接続される。

【００８６】さらに、実施例４では、レーザ素子１１０
７をピッチ８０μｍで１２８×１２８個の配置で、はん
だバンプによりフェースダウン接合する。レーザ素子１
１０７の各々は、実施例２に述べたＧａＩｎＡｓ／Ｇａ
Ａｓ面発光レーザと同様の構成であって、１２８×１２
８個のレーザの光出射端に１２８×１２８本の１００ｍ
シングルモードファイバを光接合し、１つの発光素子に
つき５Ｇｂｉｔ／ｓの速度で信号を並列に伝送すること
が可能である。このような実施例４によれば、マトリッ
クス配置の面発光レーザ素子を用い、スイッチング素子
をレーザ素子近傍に配し、Ｃｕ膜導体層を設けていて、
Ｃｕ膜導体層の上下に列配線と行配線が分かれて配置し
てあるので、より大容量で、より高速な信号伝送が可能
になる。

【００８７】

【発明の効果】以上説明したように、請求項１に記載の
発明は、配線間で生じるカップリングよりも大きいカッ
プリングを配線との間で生じる導体層を設けたことによ
り、信号の伝送がクロストークの影響を受けることを抑
えることができる。また、カップリングが生じた場合に
も導体層は局所的に高い電位をもつことがない。このた
め、発光素子を高い周波数で駆動でき、信号を高速に伝
送することができる。また、発光素子に伴う配線の密度
を高めることができ、信号の伝送容量を大きくすること
ができる。また、請求項１に記載の発明は、高い周波数
で駆動する発光素子を安定に制御することができる。さ
らに、発光素子を高い周波数で駆動した場合にも半導体
基板を介して高周波信号が配線や他のデバイスに伝搬す
ることを抑えることができる。このような請求項１に記
載の発明は、高周波的カップリングで生じた高周波信号
によるノイズが素子の動作に影響することを抑え、良好
な高周波特性を有して高速に信号を伝送でき、しかも発
光素子を高密度に搭載でき、伝送できる信号の容量がよ
り大きい光電子集積素子を提供することができるという
効果を奏する。

【００８８】請求項２に記載の発明は、発光素子を、低
しきい電流、低消費電流で駆動でき、高密度アレイ化に
適した構成にすることができるという効果を奏する。

【００８９】請求項３に記載の発明は、Ｓｉ基板を用い
たＬＳＩ技術が適用でき、光電子集積素子に駆動回路や
情報処理演算部、受光素子などをモノリシックに設ける
ことができ、光電子集積素子をより高機能化することが
できるという効果を奏する。

【００９０】請求項４に記載の発明は、配線密度を高め
ることによってより多くの発光素子を搭載し、光電子集
積素子の伝送容量をより高めることができるという効果
を奏する。

【００９１】請求項５に記載の発明は、駆動回路に対す
る発光素子の発熱の影響を抑えることができる。また、
発光素子を個別に駆動することによって停止期間を設け
ずに発光素子を駆動することができる。したがって、発
光素子を多数集積した構成においてより高速、かつ安定
に動作できる光電子集積素子を提供できるという効果を
奏する。

【００９２】請求項６に記載の発明は、第１配線、第２
配線間のカップリングを遮断することができるので、発
光素子を高い周波数で駆動し、信号を高速に伝送するこ
とができる。また、導体層を一定の電位に保持すること
ができるので、スイッチング素子に信号が正確に伝達さ
れて発光素子の駆動制御性が向上する。したがって、発
光素子を多数集積した構成においてより高速、かつ安定
に動作できる光電子集積素子を提供できるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１の光電子集積素子を説明
するための図である。

【図２】図１に示した発光素子をより詳細に説明するた
めの図である。

【図３】本発明の実施の形態１の光電子集積素子の他の
構成例を示した図である。

【図４】本発明の実施の形態２の光電子集積素子の構成
例を示す図である。

【図５】本発明の実施の形態３の光電子集積素子を説明
するための図である。

【図６】本発明の実施の形態４の光電子集積素子を説明
するための上面図である。

【図７】本発明の実施の形態４の光電子集積素子の要部
を説明するための断面図である。

【図８】本発明の実施例１を説明するための図である。

【図９】本発明の実施例２を説明するための図である。

【図１０】本発明の実施例３を説明するための図であ
る。

【図１１】本発明の実施例４を説明するための上面図で
ある。

【図１２】本発明の実施例４を説明するための断面図で
ある。

【符号の説明】

１０１半導体基板１０２駆動回路１０３自然酸化膜１０４導体層１０５、７１１絶縁膜１０６配線１０７発光素子１０８埋込部材１１０絶縁層２０１レーザ基板２０２下部多層反射膜２０３活性層２０４上部多層反射膜２０５，７０１発光素子側第１電極２０６，７０２発光素子側第２電極２０７埋込金属２０８モールド樹脂３０２ハイブリッド搭載演算集積回路３０３光検知器３０４モノリシック演算集積回路３０５オプティカルファイバ４０１行配線４０２列配線６０１第１配線６０２第２配線６０３スイッチング素子７０３制御電極７０４第２絶縁層７０５第３絶縁層７０６金属部材７０７第１電極７０８第２電極７０９第１絶縁層７１０開口部７１２パッド７１３配線８０１，９０１，１００１，１２０１基板８０２，９０２，１００２ドライバ回路８０３，９０３，１２０４酸化膜８０４，９０４，１１０３Ｃｕ膜導体層８０５，９０５，１００５，１２０５，１２０６ポリ
イミド層８０６，９０６，１００６Ｃｕ配線８０７，９０７，１００７，１１０７，１２０７レー
ザ素子８０９ワイアボンデイング１００３自然酸化膜１００４導体層１１０１Ｃｕ膜列配線１１０２ａ行デコーダ・電流供給回路１１０２ｂ列デコーダ回路１１０８ＭＯＳＦＥＴ１２０２ｐ側接合電極１２０３ｎ側接合電極１２０７ドレイン電極１２０８ソース電極１２１１ゲート電極

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板上に設けられる絶縁層と、前記絶縁層上に設けられる発光素子と、前記半導体基板に設けられ、前記発光素子を駆動する駆
動回路と、前記発光素子と前記駆動回路とを電気的に接続する接続
部材と、前記半導体基板と前記絶縁層との間、または前記絶縁層
中において、前記発光素子の位置する領域に対応する領
域の全面を含む領域に設けられ、一定の電位に保たれる
平板状の導体層と、を備えることを特徴とする光電子集積素子。
【請求項２】前記発光素子が、面発光レーザであるこ
とを特徴とする請求項１に記載の光電子集積素子。
【請求項３】前記半導体基板がＳｉ単結晶であること
を特徴とする請求項１または２に記載の光電子集積素
子。
【請求項４】前記絶縁層が複数積層されると共に、前
記接続部材が前記積層された絶縁層間に設けられて前記
発光素子と前記駆動回路とを電気的に接続することを特
徴とする請求項１〜３のいずれか一つに記載の光電子集
積素子。
【請求項５】前記発光素子が複数設けられると共に、
複数の前記発光素子に共通の前記駆動回路が、前記発光
素子が位置する領域に対応しない前記半導体基板の領域
に設けられ、前記接続部材が、複数の前記発光素子をそ
れぞれ独立に前記駆動回路と接続することを特徴とする
請求項１〜４のいずれか一つに記載の光電子集積素子。
【請求項６】さらに、前記半導体基板上に、第１電
極、第２電極、制御電極を備えるスイッチング素子と、
前記第１電極、前記第２電極、前記制御電極上に設けら
れる第１絶縁層と、前記第１絶縁層上に設けられる第１
配線部材と、前記第１配線部材上に設けられる第２絶縁
層と、前記第２絶縁層上に設けられ、前記スイッチング
素子に対応する領域の少なくとも一部を含む領域に開口
部を有する導体層と、前記導体層上に設けられる第３絶
縁層と、前記第３絶縁層上に設けられ、前記第２絶縁
層、前記第３絶縁層を介して前記第１配線部材と交差す
る第２配線部材と、を備え、前記発光素子の電極である
発光素子側第１電極と前記第２配線とが電気的に接続さ
れ、前記第１電極が前記導体層と電気的に接続され、前
記発光素子側第１電極と異なる前記発光素子の電極であ
る発光素子側第２電極と前記第２電極とが電気的に接続
され、前記制御電極が前記第１配線と電気的に接続され
ることを特徴とする請求項１〜４のいずれか一つに記載
の光電子集積素子。