JP2002232062A - Opto electronic integrated element - Google Patents
Opto electronic integrated elementInfo
- Publication number
- JP2002232062A JP2002232062A JP2001027538A JP2001027538A JP2002232062A JP 2002232062 A JP2002232062 A JP 2002232062A JP 2001027538 A JP2001027538 A JP 2001027538A JP 2001027538 A JP2001027538 A JP 2001027538A JP 2002232062 A JP2002232062 A JP 2002232062A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- wiring
- insulating layer
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光電子集積素子に
関する。[0001] The present invention relates to an optoelectronic integrated device.
【０００２】[0002]
【従来の技術】近年、インターネットを始めとする、コ
ンピュータ機器間のデータ通信が盛んに行われている。
このため、光通信網ばかりでなく、コンピュータ間、コ
ンピュータに内蔵される半導体素子（チップ）間、さら
にはチップ内においても情報をより高速、かつ大量に伝
送できる並列光インターコネクションを導入することが
望まれている。2. Description of the Related Art In recent years, data communication between computer devices such as the Internet has been actively performed.
For this reason, it is necessary to introduce not only an optical communication network but also a parallel optical interconnection that can transmit information at a higher speed and in a larger amount even between computers, between semiconductor elements (chips) built in the computer, and even within a chip. Is desired.
【０００３】並列光インターコネクションのキーデバイ
スとして、Ｓｉ基板上に駆動回路、演算回路、受光素子
などの電子回路を形成し、さらにレーザ素子またはレー
ザアレイを搭載した光電子集積素子が注目されている。
光電子集積素子を並列光インターコネクションに適用す
ることは、チップ間、あるいはチップ内のデータ通信に
対する展開が容易な点、ＬＳＩ（Large Scale Integrat
ed Circuit）製造のために蓄積された高度な技術が適用
できる点で有利である。As a key device of the parallel optical interconnection, an optoelectronic integrated device in which a driving circuit, an arithmetic circuit, a light receiving device and the like are formed on a Si substrate and a laser device or a laser array is mounted has attracted attention.
Applying opto-electronic integrated devices to parallel optical interconnection is easy to develop for data communication between chips or within a chip, and LSI (Large Scale Integrat).
ed Circuit) is advantageous in that advanced technologies accumulated for manufacturing can be applied.
【０００４】従来の光電子集積素子の構成としては、例
えば、特開平５−４８０７３号公報に記載された面発光
半導体レーザが挙げられる。特開平５−４８０７３号公
報に記載された面発光半導体レーザは、光導波路、金属
配線が設けられているＳｉ基板上に対し、端面発光レー
ザ、ホトダイオード、電子回路を配置して構成された光
電子集積回路が複数張りつけて並列光インターコネクシ
ョンを構成している。特開平５−４８０７３号の構成に
よれば、チップに対して電気的配線を施した場合に生じ
る抵抗や容量、インダクタンスによって信号が遅延する
ことをなくすことができる。As a configuration of a conventional optoelectronic integrated device, for example, there is a surface emitting semiconductor laser described in Japanese Patent Application Laid-Open No. 5-48073. A surface emitting semiconductor laser described in Japanese Patent Application Laid-Open No. 5-48073 is an opto-electronic integrated device configured by arranging an edge emitting laser, a photodiode, and an electronic circuit on a Si substrate provided with an optical waveguide and metal wiring. A plurality of circuits are attached to form a parallel optical interconnection. According to the configuration disclosed in Japanese Patent Application Laid-Open No. 5-48073, it is possible to prevent a signal from being delayed by a resistance, a capacitance, or an inductance generated when an electric wiring is provided to a chip.
【０００５】また、並列光インターコネクションに使用
される発光素子として、面発光レーザ（半導体結晶面に
対して光を垂直方向に出射するレーザ）が、低消費電力
であること、高密度アレイ集積化が容易であることから
注目されている。電子回路が形成されたＳｉ基板上に面
発光レーザを搭載する構成は、特開平５−１４５１９５
号公報、特開平７−２８３４８６号公報、特開平９−２
２３８４８号公報、特開２０００−２２２８５号公報な
どに記載されている。As a light emitting element used for parallel optical interconnection, a surface emitting laser (a laser that emits light in a direction perpendicular to a semiconductor crystal plane) has low power consumption and a high density array integration. Has attracted attention because it is easy. A configuration in which a surface emitting laser is mounted on a Si substrate on which an electronic circuit is formed is disclosed in Japanese Patent Application Laid-Open No. 5-145195.
Gazette, JP-A-7-283486, JP-A-9-2
No. 23848, JP-A-2000-22285 and the like.
【０００６】さらに、レーザ素子を高い周波数で駆動す
るための配線の構造が、例えば、特開平８−７８６５７
号公報、特開平１０−３００９９１号公報に記載されて
いる。特開平８−７８６５７号の光／電子ハイブリッド
実装基板は、光導波路とレーザ素子の搭載部と配線が設
けられている同一のＳｉ基板面に設けられた光学ベンチ
において、電気配線部分が、Ｓｉ基板上の誘電体層と基
板の表面および内部に形成された導体パターンとから構
成されている。配線部分は、コプレーナ配線とマイクロ
ストリップ線路の構成をとり、レーザ素子のドライバ回
路は、別のチップに設けられて前述した配線に接続され
る。Further, a wiring structure for driving a laser device at a high frequency is disclosed in, for example, Japanese Patent Application Laid-Open No. 8-78657.
And Japanese Patent Application Laid-Open No. 10-300991. An optical / electronic hybrid mounting substrate disclosed in Japanese Patent Application Laid-Open No. 8-78657 is an optical bench provided on the same Si substrate surface on which an optical waveguide, a mounting portion of a laser element, and wiring are provided. It is composed of an upper dielectric layer and a conductor pattern formed on the surface and inside of the substrate. The wiring portion has a configuration of a coplanar wiring and a microstrip line, and the driver circuit of the laser element is provided on another chip and connected to the wiring described above.
【０００７】また、特開平１０−３００９９１号の光ハ
イブリッド集積モジュールは、Ｓｉ基板表面のＳｉＯ2
膜上に光素子と、配線容量および伝送損失が小さいコプ
レーナ線路でなる配線を形成している。Further, the optical hybrid integrated module of JP-A-10-300991 is, SiO 2 of the Si substrate surface
On the film, an optical element and a wiring composed of a coplanar line having a small wiring capacitance and a small transmission loss are formed.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記し
た面発光レーザを搭載する構成は、面発光レーザと駆動
回路間の電気的な接続について公報に詳細な記載はない
ものの、Ｓｉ基板の表面に設けられた駆動回路の直上に
面発光レーザを設けるか、あるいはＳｉＯ2膜上やポリ
イミド膜中に金属配線を設けて面発光レーザと駆動回路
とを電気的に接続していると思われる。However, in the configuration in which the above-described surface emitting laser is mounted, the electrical connection between the surface emitting laser and the driving circuit is not described in detail in the official gazette, but is provided on the surface of the Si substrate. It is considered that a surface emitting laser is provided directly above the drive circuit provided, or a metal wiring is provided on the SiO 2 film or the polyimide film to electrically connect the surface emitting laser to the drive circuit.
【０００９】上記した接続を有する構成は、発光素子の
高密度化に伴い、配線の引き回しが難しくなるばかりで
なく、配線の長さや密度が高まることにより、配線間に
高周波的カップリングが生じ、信号間にクロストークが
発生する虞がある。さらに、上記した構成は、Ｓｉ基板
と配線との間のインピーダンスが小さくなり、両者の間
の高周波的カップリングが大きくなる虞がある。そし
て、高周波的カップリングで生じた高周波信号がＳｉ基
板上の電子回路や配線、さらには他のデバイスに伝搬し
てノイズを発生させる可能性もある。In the configuration having the above-described connection, not only is it difficult to route the wiring with the increase in the density of the light emitting element, but also the length and density of the wiring are increased, so that high-frequency coupling occurs between the wirings. Crosstalk may occur between signals. Further, in the above-described configuration, the impedance between the Si substrate and the wiring may be reduced, and high-frequency coupling between the two may be increased. There is also a possibility that a high-frequency signal generated by the high-frequency coupling propagates to electronic circuits and wiring on the Si substrate, and further to other devices to generate noise.
【００１０】配線密度が高まったことによって配線間の
高周波的カップリングが強まって高周波アイソレーショ
ンが悪化することを解消するための構成としては、例え
ば、特開平１０−１８６１８６号の光アレイモジュール
がある。特開平１０−１８６１８６号の光アレイモジュ
ールは、基板上の配線に光ファイバを１本ずつ複数通
し、光ファイバの端部に形成された円筒状の金属体によ
って配線と接続する面発光レーザアレイの各素子に電流
を供給している。As an arrangement for solving the problem that the high-frequency coupling between the wirings is strengthened due to the increase in the wiring density and the high-frequency isolation is deteriorated, for example, there is an optical array module disclosed in Japanese Patent Application Laid-Open No. 10-186186. . An optical array module disclosed in Japanese Patent Application Laid-Open No. H10-186186 discloses a surface emitting laser array in which a plurality of optical fibers are passed one by one through a wiring on a substrate and connected to the wiring by a cylindrical metal body formed at an end of the optical fiber. A current is supplied to each element.
【００１１】ただし、上記した光アレイモジュールは、
製造時に高い精度が要求される上構造が複雑であるため
に量産化に適したものとはいえない。また、ワイヤボン
ディングで駆動回路と配線とを接続した場合、ワイヤボ
ンディングの部分で発生する寄生容量や寄生インダクタ
ンスによってレーザ素子の高周波特性が低下することが
懸念される。However, the optical array module described above has
It cannot be said that it is suitable for mass production because it requires high precision during manufacturing and has a complicated structure. Further, when the drive circuit and the wiring are connected by wire bonding, there is a concern that the high-frequency characteristics of the laser element may be degraded due to a parasitic capacitance or a parasitic inductance generated at the wire bonding portion.
【００１２】また、コプレーナ線路を採用した特開平８
−７８６５７号、特開平１０−３００９９１号は、スト
ライプ状の導体と導体の両側に位置する接地電極とを同
一の面上に設けている。このため、特開平８−７８６５
７号、特開平１０−３００９９１号の配線の形式では配
線の幅が１００μｍ程度必要になり、配線幅が、配線密
度を高めることを制限している。Further, Japanese Patent Laid-Open No.
In JP-A-78657 and JP-A-10-300991, a striped conductor and ground electrodes located on both sides of the conductor are provided on the same surface. For this reason, Japanese Patent Application Laid-Open No.
No. 7 and Japanese Patent Application Laid-Open No. 10-300991 require a wiring width of about 100 μm, and the wiring width restricts an increase in wiring density.
【００１３】本発明は、上記の点に鑑みてなされたもの
であり、高周波的カップリングで生じた高周波信号によ
るノイズが素子の動作に影響することを抑え、良好な高
周波特性を有して高速に信号を伝送でき、しかも発光素
子を高密度に搭載でき、伝送できる信号の容量がより大
きい光電子集積素子を提供することを目的とする。The present invention has been made in view of the above points, and suppresses noise caused by a high-frequency signal generated by high-frequency coupling from affecting the operation of an element. It is an object of the present invention to provide an opto-electronic integrated device capable of transmitting a signal to the device, furthermore, mounting a light emitting element at a high density, and transmitting a large amount of signal.
【００１４】[0014]
【課題を解決するための手段】上記した課題を解決し、
目的を達成するため、請求項１に記載の発明にかかる光
電子集積素子は、半導体基板と、前記半導体基板上に設
けられる絶縁層と、前記絶縁層上に設けられる発光素子
と、前記半導体基板に設けられ、前記発光素子を駆動す
る駆動回路と、前記発光素子と前記駆動回路とを電気的
に接続する接続部材と、前記半導体基板と前記絶縁層と
の間、または前記絶縁層中において、前記発光素子の位
置する領域に対応する領域の全面を含む領域に設けら
れ、一定の電位に保たれる平板状の導体層と、を備える
ことを特徴とする。[MEANS FOR SOLVING THE PROBLEMS] To solve the above-mentioned problems,
In order to achieve the object, an optoelectronic integrated device according to the invention according to claim 1 includes a semiconductor substrate, an insulating layer provided on the semiconductor substrate, a light emitting element provided on the insulating layer, and a semiconductor substrate. Provided, a driving circuit for driving the light emitting element, a connection member for electrically connecting the light emitting element and the driving circuit, and between the semiconductor substrate and the insulating layer, or in the insulating layer, A conductive layer provided in a region including the entire surface of the region corresponding to the region where the light-emitting element is located and maintained at a constant potential.
【００１５】この請求項１に記載の発明によれば、半導
体基板、発光素子間に、発光素子の位置する領域に対応
する領域の全面を含む領域あって一定の電位に保たれる
平板状の導体層を設けることができる。According to the first aspect of the present invention, there is provided a flat plate-shaped region which is maintained at a constant potential between the semiconductor substrate and the light emitting element, including a region including the entire surface of the region corresponding to the region where the light emitting element is located. A conductor layer can be provided.
【００１６】請求項２に記載の発明にかかる光電子集積
素子は、前記発光素子が、面発光レーザであることを特
徴とする。An optoelectronic integrated device according to a second aspect of the present invention is characterized in that the light emitting device is a surface emitting laser.
【００１７】この請求項２に記載の発明によれば、前記
した請求項１に記載の発明において、低しきい電流、低
消費電力、高密度に適しているといった面発光レーザの
長所を生かすことができる。According to the second aspect of the present invention, in the first aspect of the present invention, the advantages of the surface emitting laser, such as low threshold current, low power consumption, and high density, are utilized. Can be.
【００１８】請求項３に記載の発明にかかる光電子集積
素子は、前記半導体基板がＳｉ単結晶であることを特徴
とする。An optoelectronic integrated device according to a third aspect of the present invention is characterized in that the semiconductor substrate is a single crystal Si.
【００１９】この請求項３に記載の発明によれば、Ｓｉ
基板を用いたＬＳＩの製造技術を光電子集積素子の製造
に利用することができる。According to the third aspect of the present invention, Si
An LSI manufacturing technology using a substrate can be used for manufacturing an optoelectronic integrated device.
【００２０】請求項４に記載の発明にかかる光電子集積
素子は、前記絶縁層が複数積層されると共に、前記接続
部材が前記積層された絶縁層間に設けられて前記発光素
子と前記駆動回路とを電気的に接続することを特徴とす
る。According to a fourth aspect of the present invention, in the optoelectronic integrated device, a plurality of the insulating layers are stacked, and the connection member is provided between the stacked insulating layers to connect the light emitting element and the drive circuit. It is characterized by being electrically connected.
【００２１】この請求項４に記載の発明によれば、配線
を多層構造にすることができる。According to the invention described in claim 4, the wiring can have a multilayer structure.
【００２２】請求項５に記載の発明にかかる光電子集積
素子は、前記発光素子が複数設けられると共に、複数の
前記発光素子に共通の前記駆動回路が、前記発光素子が
位置する領域に対応しない前記半導体基板の領域に設け
られ、前記接続部材が、複数の前記発光素子をそれぞれ
独立に前記駆動回路と接続することを特徴とする。According to a fifth aspect of the present invention, in the optoelectronic integrated device, a plurality of the light emitting elements are provided, and the driving circuit common to the plurality of the light emitting elements does not correspond to a region where the light emitting elements are located. The semiconductor device is provided in a region of a semiconductor substrate, and the connection member connects the plurality of light emitting elements to the drive circuit independently of each other.
【００２３】この請求項５に記載の発明によれば、駆動
回路と発光素子とを離して設けることができる。また、
複数の発光素子をそれぞれ独立に駆動することができ
る。According to the fifth aspect of the present invention, the drive circuit and the light emitting element can be provided separately. Also,
A plurality of light emitting elements can be driven independently.
【００２４】請求項６に記載の発明にかかる光電子集積
素子は、さらに、前記半導体基板上に、第１電極、第２
電極、制御電極を備えるスイッチング素子と、前記第１
電極、前記第２電極、前記制御電極上に設けられる第１
絶縁層と、前記第１絶縁層上に設けられる第１配線部材
と、前記第１配線部材上に設けられる第２絶縁層と、前
記第２絶縁層上に設けられ、前記スイッチング素子に対
応する領域の少なくとも一部を含む領域に開口部を有す
る導体層と、前記導体層上に設けられる第３絶縁層と、
前記第３絶縁層上に設けられ、前記第２絶縁層、前記第
３絶縁層を介して前記第１配線部材と交差する第２配線
部材と、を備え、前記発光素子の電極である発光素子側
第１電極と前記第２配線とが電気的に接続され、前記第
１電極が前記導体層と電気的に接続され、前記発光素子
側第１電極と異なる前記発光素子の電極である発光素子
側第２電極と前記第２電極とが電気的に接続され、前記
制御電極が前記第１配線と電気的に接続されることを特
徴とする。The optoelectronic integrated device according to the invention of claim 6 further comprises a first electrode and a second electrode on the semiconductor substrate.
A switching element including an electrode and a control electrode;
An electrode, the second electrode, and a first electrode provided on the control electrode.
An insulating layer, a first wiring member provided on the first insulating layer, a second insulating layer provided on the first wiring member, and a second insulating layer provided on the second insulating layer and corresponding to the switching element. A conductor layer having an opening in a region including at least a part of the region, a third insulating layer provided on the conductor layer,
A light-emitting element provided on the third insulating layer, the second light-emitting element being an electrode of the light-emitting element, the light-emitting element comprising: the second insulating layer; and a second wiring member intersecting the first wiring member via the third insulating layer. A light emitting element, wherein the first side electrode and the second wiring are electrically connected, the first electrode is electrically connected to the conductor layer, and the light emitting element is an electrode of the light emitting element different from the light emitting element side first electrode The second side electrode and the second electrode are electrically connected, and the control electrode is electrically connected to the first wiring.
【００２５】この請求項６に記載の発明によれば、発光
素子の発光素子側第１電極と第２配線とを電気的に接続
し、発光素子側第２電極とスイッチング素子の第２電極
とを電気的に接続し、スイッチング素子の第１電極を導
体層と電気的に接続し、制御電極を第１配線と電気的に
接続することができる。According to this invention, the first electrode on the light emitting element side of the light emitting element and the second wiring are electrically connected, and the second electrode on the light emitting element side and the second electrode of the switching element are connected to each other. Can be electrically connected, the first electrode of the switching element can be electrically connected to the conductor layer, and the control electrode can be electrically connected to the first wiring.
【００２６】[0026]
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる光電子集積素子の好適な実施の形態であ
る、実施の形態１ないし４を詳細に説明する。 （実施の形態１）図１は、本発明の実施の形態１の光電
子集積素子を説明するための図であって、（ａ）は実施
の形態１の光電子集積素子の模式図、（ｂ）は、（ａ）
に示した構成の図中の線分Ａ−Ａ’に沿う断面図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of an optoelectronic integrated device according to the present invention will be described below in detail with reference to the accompanying drawings. (Embodiment 1) FIGS. 1A and 1B are diagrams for explaining an optoelectronic integrated device according to Embodiment 1 of the present invention. FIG. 1A is a schematic diagram of the optoelectronic integrated device according to Embodiment 1. FIG. Is (a)
FIG. 4 is a cross-sectional view of the configuration shown in FIG.
【００２７】図１に示した実施の形態１の光電子集積素
子は、半導体基板１０１と、半導体基板１０１上に設け
られた自然酸化膜１０３および絶縁膜１０５でなる絶縁
層１１０と、絶縁層１１０上に設けられる発光素子１０
７と、半導体基板１０１に設けられ、発光素子１０７を
駆動する駆動回路１０２と、発光素子１０７と駆動回路
１０２とを電気的に接続する配線１０６と、絶縁層１１
０中において発光素子１０７の領域Ｂに対応する領域
Ｂ’の全面を含む領域Ｃに設けられる平板状の導体層１
０４と、を備えている。The optoelectronic integrated device according to the first embodiment shown in FIG. 1 has a semiconductor substrate 101, an insulating layer 110 composed of a natural oxide film 103 and an insulating film 105 provided on the semiconductor substrate 101, Light emitting element 10 provided in
7, a driving circuit 102 provided on the semiconductor substrate 101 and driving the light emitting element 107, a wiring 106 for electrically connecting the light emitting element 107 and the driving circuit 102, and an insulating layer 11
0, a flat conductor layer 1 provided in a region C including the entire surface of a region B ′ corresponding to the region B of the light emitting element 107
04.
【００２８】実施の形態１では、半導体基板１０１にＳ
ｉの単結晶基板（以下、単にＳｉ基板という）を用い
た。本実施の形態でいうＳｉ基板は、Ｓｉウェハを出発
基板とするものの他、ＳＯＩ（Silicon on Insulator）
基板をも指すものとする。Ｓｉ基板に設けられる駆動回
路１０２は、ＣＭＯＳ（Complementary metal On Silic
on）、Ｂｉ−ＣＭＯＳ（Bipolar-CMOS）といったＭＯＳ
ＦＥＴで構成される回路、バイポーラトランジスタで構
成される回路、ＭＯＳＦＥＴとバイポーラトランジスタ
とが混在する回路のいずれであってもよい。半導体基板
１０１をＳｉ基板とすることにより、高度な技術の蓄積
があるＬＳＩの製造技術を用いて駆動回路１０２を製造
することが可能になる。また、駆動回路１０２は、発光
素子１０７に電流を供給するドライバ回路とスイッチン
グするスイッチング回路とを含んでいる。In the first embodiment, the semiconductor substrate 101
A single crystal substrate of i (hereinafter simply referred to as a Si substrate) was used. The Si substrate referred to in the present embodiment is not limited to a Si wafer as a starting substrate, and also includes an SOI (Silicon on Insulator).
It also refers to a substrate. The drive circuit 102 provided on the Si substrate has a CMOS (Complementary metal On Silic).
on), MOS such as Bi-CMOS (Bipolar-CMOS)
Any of a circuit constituted by an FET, a circuit constituted by a bipolar transistor, and a circuit in which a MOSFET and a bipolar transistor are mixed may be used. When the semiconductor substrate 101 is a Si substrate, the drive circuit 102 can be manufactured using an LSI manufacturing technology having a high level of accumulated technology. Further, the drive circuit 102 includes a driver circuit for supplying a current to the light emitting element 107 and a switching circuit for switching.
【００２９】実施の形態１は、発光素子１０７として、
面発光レーザを用いている。図２は、発光素子１０７を
より詳細に説明するための図である。発光素子１０７
は、レーザ基板２０１上に、下部多層反射膜２０２、活
性層２０３、上部多層反射膜２０４を設け、以上の部材
の周囲にモールド樹脂２０８を設け、さらにモールド樹
脂２０８に埋込金属２０７を埋め込んで構成されてい
る。上部多層反射膜２０４には発光素子側第１電極２０
５が、埋込金属２０７には発光素子側第２電極２０６
が、それぞれ形成されている。In the first embodiment, as the light emitting element 107,
A surface emitting laser is used. FIG. 2 is a diagram for describing the light emitting element 107 in more detail. Light emitting element 107
Is a method in which a lower multilayer reflective film 202, an active layer 203, and an upper multilayer reflective film 204 are provided on a laser substrate 201, a mold resin 208 is provided around the above members, and an embedded metal 207 is embedded in the mold resin 208. It is configured. The light emitting element side first electrode 20 is formed on the upper multilayer reflective film 204.
5 is a light emitting element side second electrode 206
Are formed respectively.
【００３０】図２に示した発光素子１０７は、ｐ側電極
とｎ側電極とにそれぞれ接続される電極パッドを備えて
いる。電極パッドは、同一の高さに金属中で高さ調整さ
れていて、半導体基板１０１上の絶縁層１１０上に引出
された接合用パッドとはんだバンプで接合される。実施
の形態１の発光素子１０７は、発光素子側第１電極２０
５、発光素子側第２電極２０６を半導体基板１０１側に
向けて設けられる（フェースダウン）。The light emitting element 107 shown in FIG. 2 has electrode pads connected to the p-side electrode and the n-side electrode, respectively. The electrode pads are adjusted to the same height in the metal, and are joined to the joining pads drawn out on the insulating layer 110 on the semiconductor substrate 101 by solder bumps. The light emitting element 107 of the first embodiment has the light emitting element side first electrode 20.
5. The light emitting element side second electrode 206 is provided facing the semiconductor substrate 101 side (face down).
【００３１】面発光レーザは、低しきい電流、低消費電
力で駆動でき、高密度アレイの集積化に適した素子であ
り、壁かいを必要としないことから、特に２次元の高密
度アレイ集積化に適している。なお、面発光レーザの代
表的な材料（発振波長で示す）としては、ＧａＩｎＡｓ
Ｐ／ＩｎＰ（１．３μｍ帯、１．５５μｍ帯）、ＧａＩ
ｎＮＡｓ／ＧａＡｓ（１．３μｍ帯、１．５５μｍ
帯）、ＧａＩｎＡｓ（０．９８μｍ帯）、ＧａＡｌＡｓ
／ＧａＡｓ（０．８５μｍ帯）、ＡｌＧａＩｎＰ／Ｇａ
Ａｓ（０．６５μｍ帯）が挙げられる（伊賀、小山：面
発光レーザの基礎と応用（共立出版））。A surface emitting laser can be driven with a low threshold current and low power consumption, is suitable for high-density array integration, and does not require a wall mask. Is suitable for Note that a typical material (indicated by the oscillation wavelength) of the surface emitting laser is GaInAs.
P / InP (1.3 μm band, 1.55 μm band), GaI
nNAs / GaAs (1.3 μm band, 1.55 μm
Band), GaInAs (0.98 μm band), GaAlAs
/ GaAs (0.85 μm band), AlGaInP / Ga
As (0.65 μm band) (Iga, Koyama: Basics and Applications of Surface Emitting Lasers (Kyoritsu Shuppan)).
【００３２】また、実施の形態１は、絶縁層１１０のう
ちの絶縁膜１０５として、ＳｉＯ2膜、ＳｉＯＮ膜など
の低誘電率無機膜、ポリイミド膜、ＢＣＢ（ベンゾシク
ロブテン）膜、アクリル膜などの有機光分子膜、アルミ
ナ膜、ＳｉＣ膜、ＡｌＮ膜などのセラミック膜、以上の
膜のうちの異なる種類のものを積層した膜が採用でき
る。In the first embodiment, as the insulating film 105 of the insulating layer 110, a low dielectric constant inorganic film such as a SiO 2 film or a SiON film, a polyimide film, a BCB (benzocyclobutene) film, an acrylic film, etc. And a ceramic film such as an organic photomolecular film, an alumina film, a SiC film, and an AlN film, and a film in which different types of the above films are stacked.
【００３３】ＳｉＯ2膜、ＳｉＯＮ膜は、ＣＶＤ法、蒸
着法、レーザーアブレーション法、スパッタリング法、
印刷−熱処理工程法、スピン塗布−熱処理工程法によっ
て形成することができる。また、ＢＣＢ膜、アクリル膜
は、スピン塗布法、印刷−熱処理工程法、印刷−熱処理
工程法、蒸着法によって形成できる。さらに、アルミナ
膜、ＳｉＣ膜、ＡｌＮ膜は、ＣＶＤ法、蒸着法、レーザ
ーアブレーション法、スパッタリング法、印刷−熱処理
工程法によって形成することができる。The SiO 2 film and the SiON film can be formed by CVD, vapor deposition, laser ablation, sputtering,
It can be formed by a printing-heat treatment step method or a spin coating-heat treatment step method. Further, the BCB film and the acrylic film can be formed by a spin coating method, a printing-heat treatment step method, a printing-heat treatment step method, or an evaporation method. Further, the alumina film, the SiC film, and the AlN film can be formed by a CVD method, an evaporation method, a laser ablation method, a sputtering method, or a printing-heat treatment method.
【００３４】導体層１０４は、電気的に接地されてい
て、駆動回路１０２が形成された基板１０１に自然酸化
膜１０３が形成された後、自然酸化膜１０３上に形成さ
れる。導体層１０４の材質としては、例えば、Ａｌ、Ｃ
ｕ、Ａｕ、Ａｇ、Ｔｉ、Ｗおよび以上の材料を主成分と
する合金が用いられる。導体層１０４の形成方法として
は、蒸着法、スパッタ法、ＣＶＤ（Chemical Vapor Dep
osition）、塗布−焼成法、メッキ法、印刷法が挙げら
れる。また、導体層１０４の形成工程において、必要に
応じてホトリソグラフィやエッチング工程を追加し、導
体層１０４をパターニングしてもよい。The conductor layer 104 is electrically grounded, and is formed on the natural oxide film 103 after the natural oxide film 103 is formed on the substrate 101 on which the drive circuit 102 is formed. As a material of the conductor layer 104, for example, Al, C
u, Au, Ag, Ti, W and alloys containing the above materials as main components are used. As a method for forming the conductor layer 104, a vapor deposition method, a sputtering method, a CVD (Chemical Vapor Dep.
osition), a coating-firing method, a plating method, and a printing method. In the step of forming the conductor layer 104, a photolithography or etching step may be added as necessary to pattern the conductor layer 104.
【００３５】発光素子１０７と導体層１０４とは、絶縁
層１１０に形成されたビアホールｂを埋め込む埋込部材
１０８によって電気的に接続されている。また、発光素
子１０７と駆動回路１０２とは、ビアホールｂを用いて
作成された配線１０６によって電気的に接続されてい
る。ビアホールｂは、絶縁層１１０に対する反応性ドラ
イエッチング（ＲＩＥ）法、レーザ照射法、フォーカス
ドイオンビーム（ＦＩＢ）法などによって形成される。
埋込部材１０８、配線１０６は、Ｃｕ、Ａｌ、Ａｕ、Ａ
ｇ、Ｗ、Ｐｔ、Ｐｄといった金属材料を蒸着法、スパッ
タ法、イオンプレーティング法、ＣＶＤ法、塗布−焼成
法、メッキ法などによって埋め込んで作成される。The light emitting element 107 and the conductor layer 104 are electrically connected by a burying member 108 for burying a via hole b formed in the insulating layer 110. Further, the light emitting element 107 and the driving circuit 102 are electrically connected by the wiring 106 formed using the via hole b. The via hole b is formed by a reactive dry etching (RIE) method for the insulating layer 110, a laser irradiation method, a focused ion beam (FIB) method, or the like.
The embedded member 108 and the wiring 106 are made of Cu, Al, Au, A
It is formed by embedding a metal material such as g, W, Pt, Pd by a vapor deposition method, a sputtering method, an ion plating method, a CVD method, a coating-firing method, a plating method, or the like.
【００３６】金属の埋め込み後、ビアホールｂ以外の部
分に付着した金属膜は、リフトオフ法、湿式エッチング
法、科学的機械研磨（ＣＭＰ）法などによって取り除
く。第１配線１０６は、さらに、Ｃｕ、Ａｌ、Ａｕ、Ａ
ｇ、Ｗ、Ｔｉなど、および前記した金属材料を主成分と
する合金を用い、蒸着法、スパッタ法、イオンプレーテ
ィング法、ＣＶＤ法、塗布−焼成法、メッキ法などによ
って成膜する。そして、ホトリソグラフィ、エッチング
によって配線パターンをパターニングすることによって
形成される。After the metal is buried, the metal film adhered to portions other than the via holes b is removed by a lift-off method, a wet etching method, a chemical mechanical polishing (CMP) method, or the like. The first wiring 106 further includes Cu, Al, Au, A
A film is formed by vapor deposition, sputtering, ion plating, CVD, coating-firing, plating, or the like using g, W, Ti, or the like and an alloy containing the above-described metal material as a main component. Then, the wiring pattern is formed by patterning the wiring pattern by photolithography and etching.
【００３７】以上の工程の後、配線１０６、発光素子１
０７上からＳｉＮ膜、ＳｉＯＮ膜をパッシベーション膜
として形成する。さらに、配線１０６の配線パターンを
形成するのと同様の方法で配線１０６に接合用パッドを
形成する。After the above steps, the wiring 106 and the light emitting element 1
07, a SiN film and a SiON film are formed as passivation films. Further, bonding pads are formed on the wiring 106 in the same manner as in forming the wiring pattern of the wiring 106.
【００３８】また、チップに搭載される複数の発光素子
１０７に１つの導体層１０４で対応する場合、全ての発
光素子と導体層１０４とを接続してもよい。また、発光
素子をグループ分けし、グループごとに１つの導体層１
０４を設けてもよい。さらに、熱や応力、電流経路の集
中を避ける、受光素子など他の素子を設ける、導体層の
上層および下層間で配線を引き回すため、導体層１０４
に孔を開ける場合がある。このような場合、孔は、導体
層１０４の上層あるいは下層に設けられた配線の少なく
とも一部が導体層１０４と重なるように開けられる。When one conductor layer 104 corresponds to a plurality of light emitting elements 107 mounted on a chip, all the light emitting elements and the conductor layer 104 may be connected. Further, the light emitting elements are divided into groups, and one conductor layer 1 is provided for each group.
04 may be provided. Further, to avoid concentration of heat, stress, and current paths, to provide other elements such as light receiving elements, and to route wiring between upper and lower layers of the conductive layer,
The hole may be made in the hole. In such a case, the hole is formed such that at least a part of a wiring provided in an upper layer or a lower layer of the conductor layer 104 overlaps with the conductor layer 104.
【００３９】図３は、実施の形態１の光電子集積素子の
他の構成例を示した図である。なお、図３において、図
１に示した部材と同一の部材については同一の符号を付
し、説明を一部略すものとする。図示した光電子集積素
子は、図１に示した半導体基板１０１、駆動回路１０
２、自然酸化膜１０３と絶縁膜１０５からなる絶縁層１
１０、発光素子１０７、導体層１０４の他、光検知器３
０３、ハイブリッド搭載演算集積回路３０２、モノリシ
ック演算集積回路３０４を備えている。また、図３の構
成は、発光素子１０７の近傍にオプティカルファイバ３
０５を備えている。さらに、実施の形態１の光学集積素
子は、光学レンズやドットマトリックス状に配置された
光学素子１０７を選択する回路を備える場合もある。FIG. 3 is a diagram showing another configuration example of the optoelectronic integrated device of the first embodiment. In FIG. 3, the same members as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be partially omitted. The illustrated optoelectronic integrated device includes the semiconductor substrate 101 and the driving circuit 10 shown in FIG.
2. Insulating layer 1 consisting of natural oxide film 103 and insulating film 105
10, light emitting element 107, conductor layer 104, and light detector 3
03, a hybrid-mounted arithmetic integrated circuit 302, and a monolithic arithmetic integrated circuit 304. In addition, the configuration of FIG.
05. Further, the optical integrated device according to the first embodiment may include an optical lens or a circuit for selecting the optical device 107 arranged in a dot matrix.
【００４０】上記した実施の形態１の光電子集積素子に
おいて、電流の経路は２通りある。１つは、駆動回路１
０２から出た信号電流が配線１０６を介して発光素子１
０７に流れ、発光素子１０７を発光させ、発光素子１０
７から電気的に接地されている導体層１０４を介して駆
動回路１０２に戻る経路である。他の１つは、信号電流
が駆動回路１０２から配線１０６を介して発光素子１０
７に流れ、発光素子１０７から流れた電流が他の配線を
介して駆動回路１０２に戻る経路である。なお、以上２
つの電流経路における電流の流れは、反対の場合もあ
る。In the optoelectronic integrated device of the first embodiment, there are two current paths. One is the driving circuit 1
02 from the light emitting element 1 via the wiring 106
07, the light emitting element 107 emits light, and the light emitting element 10
7 is a path returning to the drive circuit 102 via the conductor layer 104 that is electrically grounded. The other is that the signal current is supplied from the driving circuit 102 through the wiring 106 to the light emitting element 10.
7 is a path through which the current flowing from the light emitting element 107 returns to the drive circuit 102 via another wiring. Note that the above 2
The current flow in one current path may be opposite.
【００４１】上記した２通りの電流経路のうちの後者の
経路を電流が通るとき、導体層１０４は、光電子集積回
路内の配線や素子の高周波信号に対するシールドとな
る。すなわち、光電子集積回路の配線と導体層１０４と
の間で生じる高周波的カップリングの程度は、配線同士
で生じる高周波的カップリングの程度より大きい。ま
た、導体層１０４は、高周波がカップリングしても抵抗
が小さいために局部的に高い電位をもつことがなく、高
周波信号が他の配線や素子に伝搬しない。When a current passes through the latter of the two current paths, the conductor layer 104 serves as a shield for high-frequency signals of wirings and elements in the optoelectronic integrated circuit. That is, the degree of high frequency coupling generated between the wiring of the optoelectronic integrated circuit and the conductor layer 104 is greater than the degree of high frequency coupling generated between the wirings. In addition, the conductor layer 104 does not locally have a high potential because the resistance is small even when a high frequency is coupled, and a high frequency signal does not propagate to another wiring or element.
【００４２】このため、実施の形態１の光電子集積素子
によれば、発光素子１０７の駆動周波数を高めても高周
波信号が素子に影響することがなく、高速に発光素子１
０７を駆動して信号の伝送を高速化することができる。
また、配線密度を高くして信号の伝送容量を高めること
ができる。Therefore, according to the optoelectronic integrated device of the first embodiment, even if the driving frequency of the light emitting element 107 is increased, the high frequency signal does not affect the element, and the light emitting element 1 can be driven at high speed.
07 can be driven to speed up signal transmission.
Further, the signal transmission capacity can be increased by increasing the wiring density.
【００４３】さらに、実施の形態１の光電子集積素子に
よれば、配線と半導体基板１０１とが高周波的カップリ
ングすることを防ぐことができるので、発光素子１０７
の駆動制御性が高まり、信号をより高速に伝送すること
ができる。また、半導体基板１０１を介して高周波信号
が他の電子回路部（例えば図３に示した）や配線、素子
に伝搬することを防ぐことができる。このため、駆動回
路１０２を高周波数で駆動して信号をより高速に伝送す
ることができる。Further, according to the optoelectronic integrated device of the first embodiment, since high-frequency coupling between the wiring and the semiconductor substrate 101 can be prevented, the light emitting element 107 can be prevented.
, The signal can be transmitted at a higher speed. Further, it is possible to prevent a high-frequency signal from propagating to another electronic circuit portion (for example, shown in FIG. 3), wiring, or element via the semiconductor substrate 101. Therefore, the driving circuit 102 can be driven at a high frequency to transmit a signal at a higher speed.
【００４４】また、本発明の光電子集積回路は、以上述
べた実施の形態１に限定されるものではない。すなわ
ち、実施の形態１では導体層１０４を絶縁層１１０の中
に設けているが、本発明は、導体層１０４を、半導体基
板１０１と絶縁層１１０との間に設けることも可能であ
る。また、実施の形態１では発光素子１０７に面発光レ
ーザを用いたが、本発明の発光素子は、レーザ素子、Ｌ
ＥＤ素子、エレクトロルミネッセンス素子のいずれの構
成であってもよい。さらに、実施の形態１では半導体基
板にＳｉ単結晶基板を用いたが、他に、ＳｉＧｅ基板、
ＧａＡｓ基板、ＩｎＰ基板などを用いても本発明の光電
子集積回路を構成することができる。The optoelectronic integrated circuit of the present invention is not limited to the first embodiment. That is, in Embodiment 1, the conductor layer 104 is provided in the insulating layer 110; however, in the present invention, the conductor layer 104 can be provided between the semiconductor substrate 101 and the insulating layer 110. Although the surface emitting laser is used for the light emitting element 107 in Embodiment 1, the light emitting element of the present invention is a laser element, L
Any of an ED element and an electroluminescence element may be used. Further, in the first embodiment, a Si single crystal substrate is used as a semiconductor substrate, but in addition, a SiGe substrate,
The optoelectronic integrated circuit of the present invention can also be configured using a GaAs substrate, an InP substrate, or the like.
【００４５】また、実施の形態１では発光素子１０７を
半導体基板１０１にはんだバンプによって接合している
が、本発明は、発光素子１０７と半導体基板１０１とを
ワイヤボンディングするものであってもよい。ただし、
はんだバンプによる接合は、ワイヤボンディングよりも
寄生容量や寄生インダクタンスが小さくなり、高周波の
クロストークの発生が少ないので、はんだバンプにより
接合する方がワイヤボンディングを用いるよりも望まし
い。はんだバンプにより発光素子１０７を半導体基板１
０１に接合する場合、発光素子の一つの面に２つの電極
パッドを高さが同一になるように形成することが望まし
い。In the first embodiment, the light emitting element 107 is joined to the semiconductor substrate 101 by solder bumps. However, the present invention may be one in which the light emitting element 107 and the semiconductor substrate 101 are wire-bonded. However,
Joining by solder bumps has smaller parasitic capacitance and parasitic inductance than wire bonding and causes less occurrence of high-frequency crosstalk, so joining by solder bumps is more desirable than using wire bonding. The light emitting element 107 is mounted on the semiconductor substrate 1 by solder bumps.
In the case of bonding at 01, it is desirable to form two electrode pads on one surface of the light emitting element so as to have the same height.
【００４６】（実施の形態２）次に、本発明の実施の形
態２について説明する。実施の形態２の光電子集積回路
は、絶縁層が複数積層されると共に、配線が積層された
絶縁層間に設けられて発光素子と駆動回路とを電気的に
接続する光電子集積素子である。Second Embodiment Next, a second embodiment of the present invention will be described. The optoelectronic integrated circuit according to the second embodiment is an optoelectronic integrated element in which a plurality of insulating layers are stacked and provided between the insulating layers in which wirings are stacked to electrically connect a light emitting element and a driver circuit.
【００４７】図４（ａ）〜（ｄ）は、いずれも実施の形
態２の光電子集積素子の構成例を示す図である。なお、
実施の形態２では、図４のうちの図１に示した部材と同
様の部材に同様の符号を付し、その説明を一部省くもの
とする。実施の形態２の構成は、基本的に、実施の形態
１の光電子集積素子における導体層１０４上に絶縁層と
配線とを繰り返し形成し、多層配線を実現したものであ
る。なお、図４には示していないが、絶縁層間の配線
は、当然のことながら、各絶縁層に設けられたビアホー
ルに埋め込まれた金属などによって互いに電気的に接続
されている。FIGS. 4A to 4D are diagrams showing examples of the configuration of the optoelectronic integrated device according to the second embodiment. In addition,
In the second embodiment, the same members as those shown in FIG. 1 in FIG. 4 are denoted by the same reference numerals, and the description thereof will be partially omitted. The configuration of the second embodiment is basically a multilayer wiring realized by repeatedly forming an insulating layer and a wiring on the conductor layer 104 in the optoelectronic integrated device of the first embodiment. Although not shown in FIG. 4, the wiring between the insulating layers is, of course, electrically connected to each other by a metal or the like embedded in a via hole provided in each insulating layer.
【００４８】図４（ａ）の構成は、絶縁層１１０ａ、絶
縁層１１０ｂの２つの絶縁層を備えている。絶縁層１１
０ａは、図１に示した絶縁層１１０と同様に、半導体基
板１０１に自然酸化膜１０３と絶縁膜１０５とからな
る。図４（ａ）の構成には、さらに、絶縁膜１０５の上
に配線１０６ａ、絶縁層１１０ｂ、導体層１０４、絶縁
層１１０ｃ、配線１０６ｂが順次形成されている。The configuration shown in FIG. 4A includes two insulating layers, an insulating layer 110a and an insulating layer 110b. Insulating layer 11
0a is composed of a natural oxide film 103 and an insulating film 105 on a semiconductor substrate 101, similarly to the insulating layer 110 shown in FIG. 4A, a wiring 106a, an insulating layer 110b, a conductor layer 104, an insulating layer 110c, and a wiring 106b are sequentially formed on the insulating film 105.
【００４９】また、図４（ｂ）の構成は、半導体基板１
０１上に、導体層１０４ａを備える絶縁層１１０ａを備
えている。そして、絶縁層１１０ａ上に配線１０６ａを
備え、さらに、順次形成された絶縁層１１０ｂ、導体層
１０４ｂ、絶縁層１１０ｃ、配線１０６ｂを備える構造
を有している。FIG. 4B shows the structure of the semiconductor substrate 1.
01, an insulating layer 110a including a conductor layer 104a is provided. The wiring 106a is provided over the insulating layer 110a, and further, the insulating layer 110b, the conductor layer 104b, the insulating layer 110c, and the wiring 106b are sequentially formed.
【００５０】また、図４（ｃ）の構成は、半導体基板１
０１上に、導体層１０４ａを備える絶縁層１１０ａを備
えている。絶縁層１１０ａの上層には図中の横方向に沿
う配線（行配線）４０１を備え、行配線４０１上に絶縁
層１１０ｂを備えている。そして、絶縁層１１０ｂ上
に、行配線４０１に直交する方向に沿う配線（列配線）
４０２を備える構造を有している。FIG. 4C shows the structure of the semiconductor substrate 1.
01, an insulating layer 110a including a conductor layer 104a is provided. A wiring (row wiring) 401 along the horizontal direction in the figure is provided on the upper layer of the insulating layer 110a, and the insulating layer 110b is provided on the row wiring 401. Then, wirings (column wirings) along a direction orthogonal to the row wirings 401 are formed on the insulating layer 110b.
402.
【００５１】さらに、図４（ｄ）の構成は、半導体基板
１０１上に、行配線４０１を備える絶縁層１１０ａを備
えている。そして、絶縁層１１０ａ上に導体層１０４を
備え、導体層１０４上に絶縁層１１０ｂを備え、絶縁層
１１０ｂ上に列配線４０２を備える構造を有している。Further, in the configuration of FIG. 4D, an insulating layer 110 a having a row wiring 401 is provided on the semiconductor substrate 101. The conductive layer 104 is provided on the insulating layer 110a, the insulating layer 110b is provided on the conductive layer 104, and the column wiring 402 is provided on the insulating layer 110b.
【００５２】以上述べた実施の形態２の光電子集積素子
によれば、多層配線を実現でき、配線密度を高めること
ができる。このため、実施の形態２は、チップにより多
くの発光素子をより高密度に搭載でき、より大量のデー
タを伝送することができる並列光インターコネクション
用の光電子集積素子を提供することができる。According to the optoelectronic integrated device of the second embodiment described above, multilayer wiring can be realized and the wiring density can be increased. Therefore, the second embodiment can provide an optoelectronic integrated device for parallel optical interconnection in which more light emitting elements can be mounted on a chip at a higher density and a larger amount of data can be transmitted.
【００５３】（実施の形態３）次に、本発明の実施の形
態３について説明する。実施の形態３の光電子集積回路
は、発光素子が複数設けられ、複数の発光素子に共通の
駆動回路が半導体基板における発光素子が位置する領域
に対応しない領域に設けられ、配線が、複数の発光素子
をそれぞれ独立に駆動回路と接続するものである。Third Embodiment Next, a third embodiment of the present invention will be described. In the optoelectronic integrated circuit of Embodiment 3, a plurality of light-emitting elements are provided, a driver circuit common to the plurality of light-emitting elements is provided in a region of the semiconductor substrate which does not correspond to a region where the light-emitting element is located, and the wiring is provided with a plurality of light-emitting elements. The elements are independently connected to the drive circuit.
【００５４】図５は、実施の形態３の光電子集積素子を
説明するための図であって、（ａ）は実施の形態３の光
電子集積素子の模式図、（ｂ）は、（ａ）に示した構成
の図中の線分Ａ−Ａ’に沿う断面図である。なお、実施
の形態３では、図５のうちの図１に示した部材と同様の
部材に同様の符号を付し、その説明を一部省くものとす
る。FIGS. 5A and 5B are views for explaining the optoelectronic integrated device according to the third embodiment. FIG. 5A is a schematic diagram of the optoelectronic integrated device according to the third embodiment, and FIG. It is sectional drawing which follows the line AA 'in the figure of the structure shown. In the third embodiment, the same members as those shown in FIG. 1 in FIG. 5 are denoted by the same reference numerals, and the description thereof will be partially omitted.
【００５５】図５に示した光電子集積素子は、半導体基
板１０１上に駆動回路１０２、絶縁層１１０、導体層１
０４、配線１０６、埋込部材１０８を備え、さらに、絶
縁層１１０上に４つの発光素子１０７ａ、１０７ｂ、１
０７ｃ、１０７ｄを備えている。駆動回路１０２は、発
光素子１０７ａ、１０７ｂ、１０７ｃ、１０７ｄに共通
の回路であり、図示するように、半導体基板１０１にお
いて、発光素子１０７ａ〜１０７ｄの位置する領域Ｄに
対応しない領域に形成されている。また、配線１０６
は、発光素子１０７ａ〜１０７ｄを、それぞれ導体層１
０４と接続している。The optoelectronic integrated device shown in FIG. 5 includes a driving circuit 102, an insulating layer 110, and a conductor layer 1 on a semiconductor substrate 101.
04, a wiring 106, and an embedding member 108, and four light emitting elements 107a, 107b, 1
07c and 107d. The drive circuit 102 is a circuit common to the light emitting elements 107a, 107b, 107c, and 107d, and is formed in a region of the semiconductor substrate 101 that does not correspond to the region D where the light emitting elements 107a to 107d are located, as illustrated. . Also, the wiring 106
Represents that the light emitting elements 107a to 107d
04.
【００５６】以上述べた実施の形態３の光電子集積素子
によれば、発光素子１０７ａ〜１０７ｄと駆動回路１０
２とを離して配置し、発光素子を並列光インターネット
コネクション用に適用し、スループットを最大限にする
ために各素子を個別に駆動した場合に発光素子が発熱
し、駆動回路１０２に影響を及ぼすことを抑えることが
できる。また、実施の形態３の光電子集積素子によれ
ば、発光素子１０７ａ〜１０７ｄと駆動回路１０２とを
離して配置したことによって顕在化する高周波的カップ
リングによる影響を導体層１０４を設けることによって
抑え、発光素子１０７ａ〜１０７ｄを安定に個別駆動す
ることができる。According to the optoelectronic integrated device of the third embodiment described above, the light emitting devices 107a to 107d and the driving circuit 10
2 and the light emitting elements are applied for parallel optical Internet connection, and when each element is individually driven in order to maximize the throughput, the light emitting elements generate heat and affect the driving circuit 102. Can be suppressed. Further, according to the optoelectronic integrated device of the third embodiment, the influence of high-frequency coupling that becomes apparent by disposing the light emitting elements 107a to 107d and the drive circuit 102 apart is suppressed by providing the conductor layer 104, The light emitting elements 107a to 107d can be individually driven stably.
【００５７】（実施の形態４）次に、本発明の実施の形
態４について説明する。図６は、実施の形態４の光電子
集積素子を説明するための上面図である。また、図７
は、実施の形態４の要部を説明するための断面図であ
る。なお、実施の形態４では、図６、図７のうちの図
１、図２に示した部材と同様の部材に同様の符号を付
し、その説明を一部省くものとする。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described. FIG. 6 is a top view for explaining the optoelectronic integrated device of the fourth embodiment. FIG.
FIG. 14 is a cross-sectional view for describing a main part of a fourth embodiment. In the fourth embodiment, the same members as those shown in FIGS. 1 and 2 in FIGS. 6 and 7 are denoted by the same reference numerals, and the description thereof will be partially omitted.
【００５８】実施の形態３の光電子集積回路は、Ｓｉ基
板を基板にして構成され、図１に示した構成と同様に、
駆動回路１０２、導体層１０４、発光素子１０７を備え
ている。そして、さらに、図中の縦方向に延びる第１配
線６０１、第１配線６０１と直交する第２配線６０２、
第１配線６０１と第２配線６０２とが交差する位置の近
傍に設けられるスイッチング素子６０３を備えている。
なお、実施の形態４においても、導体層１０４は、実施
の形態１と同様に電気的に接地されている。The optoelectronic integrated circuit according to the third embodiment is configured using a Si substrate as a substrate, and similar to the configuration shown in FIG.
A driving circuit 102, a conductor layer 104, and a light emitting element 107 are provided. Further, a first wiring 601 extending in the vertical direction in the drawing, a second wiring 602 orthogonal to the first wiring 601,
A switching element 603 is provided near a position where the first wiring 601 and the second wiring 602 intersect.
Note that, also in the fourth embodiment, the conductor layer 104 is electrically grounded as in the first embodiment.
【００５９】スイッチング素子６０３は、半導体基板１
０１上に設けられている。そして、制御電極７０３、第
１電極７０７、第２電極７０８を備え、制御電極７０
３、第１電極７０７、第２電極７０８上には自然酸化膜
１０３、絶縁膜１０５でなる第１絶縁層７０９が設けら
れ、第１配線６０１は、第１絶縁層７０９の上に形成さ
れる。第１絶縁層７０９上には第２絶縁層７０４が設け
られ、導体層１０４は、第２絶縁層７０４上に設けられ
る。導体層１０４は、スイッチング素子６０３の位置に
対応する領域を含む領域Ｆに開口部７１０を備えてい
る。また、導体層１０４と第１電極７０７とは、図６中
にＥで示す箇所において接続されている。The switching element 603 is connected to the semiconductor substrate 1
01. A control electrode 703, a first electrode 707, and a second electrode 708 are provided.
3. A first insulating layer 709 composed of a natural oxide film 103 and an insulating film 105 is provided on the first electrode 707 and the second electrode 708, and the first wiring 601 is formed on the first insulating layer 709. . The second insulating layer 704 is provided over the first insulating layer 709, and the conductor layer 104 is provided over the second insulating layer 704. The conductor layer 104 has an opening 710 in a region F including a region corresponding to the position of the switching element 603. Further, the conductor layer 104 and the first electrode 707 are connected at a location indicated by E in FIG.
【００６０】導体層１０４上には第３絶縁層７０５が形
成され、第２配線６０２が、第２絶縁層７０４、第３絶
縁層７０５を介して第１配線６０１と交差して形成され
る。また、第１配線６０１上にさらに絶縁膜７１１を形
成し、発光素子１０７が搭載される。A third insulating layer 705 is formed on the conductor layer 104, and a second wiring 602 is formed to intersect the first wiring 601 via the second insulating layer 704 and the third insulating layer 705. Further, an insulating film 711 is further formed over the first wiring 601, and the light emitting element 107 is mounted.
【００６１】また、発光素子１０７は、発光素子側第１
電極７０１、発光側第２電極７０２を備えており、発光
素子側第１電極７０１、発光側第２電極７０２は、金属
部材７０６によって等しい高さに調整されている。発光
素子側第１電極７０１は、パッド７１２、絶縁膜７１１
に埋め込まれた埋込部材１０８を介して第２配線６０２
と電気的に接続されている。また、第１電極７０７は、
導体層１０４と接続され、発光素子側第２電極７０２
は、パッド７１２、埋込部材１０８、配線７１３を介し
て第２電極７０８に電気的に接続され、制御電極７０３
は、第１配線６０１と電気的に接続されている。The light emitting element 107 is the first light emitting element side.
An electrode 701 and a light-emitting side second electrode 702 are provided. The light-emitting element-side first electrode 701 and the light-emitting side second electrode 702 are adjusted to the same height by a metal member 706. The light-emitting element-side first electrode 701 includes a pad 712 and an insulating film 711.
Wiring 602 via an embedding member 108 embedded in
Is electrically connected to Further, the first electrode 707 is
The light emitting element side second electrode 702 connected to the conductor layer 104
Is electrically connected to the second electrode 708 via the pad 712, the embedding member 108, and the wiring 713, and is electrically connected to the control electrode 703.
Are electrically connected to the first wiring 601.
【００６２】図６、図７に示した構成において発光素子
１０７を発光させる場合、発光素子１０７に接続されて
いる第２配線６０２に電流が流れる状態にし、図示しな
い他の第２配線に電流が流れない状態にする。そして、
同時に発光素子１０７に接続されたスイッチング素子６
０３をオンする。なお、この際、制御電極７０３に接続
されている第１配線６０１以外の第１配線は、電流が流
れない状態にされる。この状態で、発光素子１０７が発
光する。When the light emitting element 107 emits light in the configuration shown in FIGS. 6 and 7, a current flows through the second wiring 602 connected to the light emitting element 107, and the current flows through the other second wiring (not shown). Make it not flow. And
Switching element 6 connected to light emitting element 107 at the same time
Turn on 03. At this time, the first wiring other than the first wiring 601 connected to the control electrode 703 is set in a state where no current flows. In this state, the light emitting element 107 emits light.
【００６３】ところで、２次元のマトリックス状に配置
された発光素子を駆動する回路として、複数の行配線と
列配線とを斜めに交差させ、面発光レーザ素子の第１電
極を行配線に、第２電極を列配線に接続し、行配線の各
々と列配線の各々の端部にスイッチング回路を兼ねたド
ライバ回路を設ける構成がある（登録特許第３０１０８
８６号）。この構成は、同一の行または同一の列で複数
の面発光レーザを発光させた場合に大電流に対応したド
ライバ素子が必要となる。大電流に対応したドライバ素
子は、高周波信号に対する応答性が悪い上、比較的多量
の熱を発生するという欠点があった。By the way, as a circuit for driving the light emitting elements arranged in a two-dimensional matrix, a plurality of row wirings and column wirings are obliquely crossed, and the first electrode of the surface emitting laser element is connected to the row wirings. There is a configuration in which two electrodes are connected to a column wiring, and a driver circuit also serving as a switching circuit is provided at each end of each of the row wiring and each of the column wirings (Japanese Patent No. 30108).
No. 86). In this configuration, when a plurality of surface emitting lasers emit light in the same row or the same column, a driver element corresponding to a large current is required. A driver element corresponding to a large current has a disadvantage that it has poor response to a high-frequency signal and generates a relatively large amount of heat.
【００６４】上記した欠点を解消するため、例えば、特
開平５−１４５１９５号公報に記載された発明は、各発
光素子の近傍に比較的小さい電流による制御信号で小電
流を制御するスイッチング素子を設けている。しかし、
このような構成は、１ＧＨｚ以上の周波数で駆動される
並列光インターネットに適用される場合の高周波信号の
対策が充分でないばかりか、スイッチング素子がマトリ
ックス状に配列した場合に以下の問題を生じる。In order to solve the above-mentioned disadvantages, for example, the invention described in Japanese Patent Application Laid-Open No. 5-145195 discloses a method in which a switching element for controlling a small current by a control signal of a relatively small current is provided near each light emitting element. ing. But,
Such a configuration not only has insufficient countermeasures for high-frequency signals when applied to a parallel optical Internet driven at a frequency of 1 GHz or more, but also causes the following problems when the switching elements are arranged in a matrix.
【００６５】すなわち、従来の構成では、一般的に平板
状の電流供給配線と平板状の接地配線とが間隔を空けて
平行に配置されている。スイッチング素子を高い周波数
でスイッチングすると、配線間のクロストークが大きく
なり、接地配線間の電位差が大きくなる。さらに、スイ
ッチング素子がＦＥＴであれば、素子は、接地配線と制
御電極との電位差を基準にしてオン、オフされる。そし
て、素子がバイポーラトランジスタである場合、接地配
線とベース電極の電位差が素子の開閉に強く影響し、発
光素子が制御し難くなる。That is, in the conventional configuration, generally, a flat plate-like current supply wiring and a flat plate-like ground wiring are arranged in parallel at an interval. When the switching element is switched at a high frequency, crosstalk between wirings increases, and a potential difference between ground wirings increases. Further, if the switching element is an FET, the element is turned on and off with reference to the potential difference between the ground wiring and the control electrode. When the element is a bipolar transistor, the potential difference between the ground wiring and the base electrode strongly affects the opening and closing of the element, making it difficult to control the light emitting element.
【００６６】本発明の実施の形態４の光電子集積素子
は、スイッチング素子に電気的に接地された導体層を接
続したことにより、安定した定電位面が確保でき、第２
配線６０２によって伝送される信号をスイッチング素子
６０３に正確に伝達することができる。このため、発光
素子の駆動制御性を高め、選択された発光素子を安定に
駆動することができる。In the optoelectronic integrated device according to the fourth embodiment of the present invention, since the electrically grounded conductor layer is connected to the switching device, a stable constant potential surface can be secured.
A signal transmitted through the wiring 602 can be accurately transmitted to the switching element 603. Therefore, the drive controllability of the light emitting element can be improved, and the selected light emitting element can be driven stably.
【００６７】また、実施の形態４の光電子集積素子は、
導体層１０４が、発光素子に駆動電流を供給する第１配
線６０１と発光素子のオン、オフを制御する信号を伝え
る第２配線６０２との間に設けられているため、第１配
線６０１と第２配線６０２間の高周波カップリングを遮
断することができる。このため、発光素子１０７の駆動
周波数を高め、信号をより高速に伝送することができ
る。The optoelectronic integrated device of the fourth embodiment is
Since the conductor layer 104 is provided between the first wiring 601 for supplying a drive current to the light emitting element and the second wiring 602 for transmitting a signal for controlling on / off of the light emitting element, the first wiring 601 and the first wiring High frequency coupling between the two wirings 602 can be cut off. Therefore, the driving frequency of the light emitting element 107 can be increased, and the signal can be transmitted at higher speed.
【００６８】[0068]
【実施例】次に、本発明の光電子集積素子の実施例につ
いて述べる。 （実施例１）図８は、本発明の実施例１について説明す
るための図である。図示した構成は、ｎ型のＳｉ基板８
０１にレーザ素子８０７のドライバ回路８０２をＭＯＳ
ＦＥＴ回路として形成する。なお、ドライバ回路８０２
の形成は、一般的な半導体素子の製造技術により行っ
た。Next, embodiments of the optoelectronic integrated device of the present invention will be described. (Embodiment 1) FIG. 8 is a diagram for explaining Embodiment 1 of the present invention. The configuration shown is an n-type Si substrate 8
01, the driver circuit 802 of the laser element 807 is MOS
It is formed as an FET circuit. Note that the driver circuit 802
Was formed by a general semiconductor element manufacturing technique.
【００６９】ドライバ回路８０２が形成されたＳｉ基板
８０１に対し、プラズマＴＥＯＳ−ＣＶＤにより厚さ５
μｍの酸化膜８０３が形成される。酸化膜８０３にはＲ
ＩＥ法によりドライバ回路８０２の電流供給電極と接地
電極との位置にビアホールｂが形成される。ビアホール
ｂは、ＣＶＤ法やＲＩＥエッチバック法によってＣｕ８
０８を埋め込まれる。次に、厚さ１μｍのＣｕ膜がスパ
ッタリング法によって形成され、さらに、リソグラフ
ィ、硝酸水溶液によるウェットエッチングによりパター
ニングされる。The Si substrate 801 on which the driver circuit 802 is formed has a thickness of 5 by plasma TEOS-CVD.
A μm oxide film 803 is formed. The oxide film 803 has R
Via holes b are formed at the positions of the current supply electrode and the ground electrode of the driver circuit 802 by the IE method. The via hole b is made of Cu8 by CVD or RIE etch-back.
08 is embedded. Next, a Cu film having a thickness of 1 μm is formed by a sputtering method, and further patterned by lithography and wet etching with a nitric acid aqueous solution.
【００７０】パターニングの結果、ドライバ回路８０２
上のＣｕ膜が除去され、８００μｍ×８０μｍのＣｕ膜
導体層８０４が完成する。次に、ポリイミド（Dupont社
製PI−5811）がスピンコートされ、３５０℃の熱処理に
よって硬化されて厚さ１５μｍのポリイミド層８０５が
形成される。ポリイミド層８０５にはビアホールｂ’が
形成されてＣｕ８０８が埋め込まれる。As a result of the patterning, the driver circuit 802
The upper Cu film is removed, and a Cu film conductor layer 804 of 800 μm × 80 μm is completed. Next, polyimide (PI-5811 manufactured by Dupont) is spin-coated and cured by heat treatment at 350 ° C. to form a polyimide layer 805 having a thickness of 15 μm. Via holes b ′ are formed in the polyimide layer 805, and Cu 808 is embedded.
【００７１】次に、実施例１では、レーザ素子８０７の
搭載予定部のｐ側接合部に厚さ１μｍ、幅３０μｍのＣ
ｕ配線８０６を形成する。ドライバ回路８０２の電流供
給電極とレーザ素子８０７のｐ側接合部までの距離は５
００μｍである。Next, in the first embodiment, a 1 μm-thick and 30 μm-wide C
The u wiring 806 is formed. The distance between the current supply electrode of the driver circuit 802 and the p-side junction of the laser element 807 is 5
00 μm.
【００７２】次に、実施例１では、ｎ−ＧａＡｓ基板上
にＭＯＶＰＥ法によりｐ−ＡｌＧａＩｎＰクラッド層／
ｐ−ＧａＩｎＰガイド層／ＡｌＧａＡｓ活性層／ｎ−Ｇ
ａＩｎＰガイド層／ｎ−ＡｌＧａＩｎＰクラッド層／ｎ
−ＧａＡｓ基板構成のエピタキシャル成長膜を形成す
る。そして、周知の化合物半導体レーザ作製工程によ
り、幅１０μｍのｐ側電極（Ａｕ／Ａｕ−Ｚｎ／Ｃｒ）
をもつ共振器長４００μｍの端面発光型のレーザ素子８
０７を作成する。なお、Ｓｉ基板８０１の裏面には図示
しないｎ−電極膜（Ａｕ／Ｎｉ／Ａｕ−Ｇｅ）を形成す
る。レーザ素子８０７のレーザ発振波長は０．８５μ
ｍ、しきい電流は１４０ｍＡである。Next, in the first embodiment, the p-AlGaInP cladding layer was formed on the n-GaAs substrate by MOVPE.
p-GaInP guide layer / AlGaAs active layer / nG
aInP guide layer / n-AlGaInP clad layer / n
Forming an epitaxially grown film having a GaAs substrate configuration; Then, a p-side electrode (Au / Au-Zn / Cr) having a width of 10 μm is formed by a well-known compound semiconductor laser manufacturing process.
Edge emitting laser device 8 having a cavity length of 400 μm
07 is created. An n-electrode film (Au / Ni / Au-Ge) (not shown) is formed on the back surface of the Si substrate 801. The laser oscillation wavelength of the laser element 807 is 0.85μ.
m, the threshold current is 140 mA.
【００７３】また、レーザ素子８０７のｐ側電極とＳｉ
基板８０１上のｐ側接合部は、はんだバンプで接合され
る。レーザ素子８０７のｎ側電極とＳｉ基板８０１上の
ｎ側接合部は、ワイアボンデイング８０９で接続され
る。レーザ素子８０７は、光出射端に１００ｍマルチモ
ードファイバを光接合することにより、２．５Ｇｂｉｔ
／ｓの伝送動作が可能である。このような実施例１の構
成は、Ｃｕ膜導体層８０４が設けられている上、ドライ
バ回路８０２とレーザ素子８０７の位置が離れているの
で、配線の一部にワイアボンデイング８０９を用いてい
ながら高速に信号伝送することが可能になる。The p-side electrode of the laser element 807 is
The p-side joint on the substrate 801 is joined by a solder bump. The n-side electrode of the laser element 807 and the n-side joint on the Si substrate 801 are connected by wire bonding 809. The laser element 807 is optically bonded to a light emitting end with a 100 m multi-mode fiber to provide a 2.5 Gbit
/ S transmission operation is possible. In the configuration of the first embodiment, the Cu film conductor layer 804 is provided, and the driver circuit 802 and the laser element 807 are separated from each other. Signal transmission.
【００７４】（実施例２）実施例では、ｎ型のＳｉ基板
９０１上に実施例１と同様の工程によってドライバ回路
９０２、酸化膜９０３、Ｃｕ膜導体層９０４、ポリイミ
ド層９０５、Ｃｕ配線９０６、ドライバ回路９０２とＣ
ｕ配線９０３、Ｃｕ膜導体層９０４、Ｃｕ膜導体層９０
４とレーザ素子９０７とを接続するＣｕ９０８が形成さ
れる。なお、ドライバ回路９０２の電流供給電極とレー
ザ素子９０７配置予定部のｐ側接合部までの距離は５０
０μｍとする。(Embodiment 2) In the embodiment, a driver circuit 902, an oxide film 903, a Cu film conductor layer 904, a polyimide layer 905, a Cu wiring 906, and a driver circuit 902 are formed on an n-type Si substrate 901 by the same process as in the first embodiment. Driver circuit 902 and C
u wiring 903, Cu film conductor layer 904, Cu film conductor layer 90
Cu 908 for connecting the laser element 4 and the laser element 907 is formed. The distance between the current supply electrode of the driver circuit 902 and the p-side junction of the portion where the laser element 907 is to be disposed is 50.
0 μm.
【００７５】次に、実施例２では、次の方法でレーザ素
子９０７を形成する。すなわち、ｎ−ＧａＡｓ基板上に
ＭＯＶＰＥ法により、２２対のｎ−ＧａＡｓ（６８０
Å）／ＡｌＡｓ（８３０Å）分布ブラッグ反射鏡（ＤＢ
Ｒ）、ｎ−ＡｌＧａＡｓクラッド層、ＧａＩｎＡｓ（８
０Å）／ＧａＡｓ（１００Å）量子井戸活性層、ｐ−Ａ
ｌＧａＡｓクラッド層、２５対のｐ−ＧａＡｓ（６８０
Å）／ＡｌＡｓ（８３０Å）ＤＢＲを順次積層する。Next, in the second embodiment, the laser element 907 is formed by the following method. That is, 22 pairs of n-GaAs (680) are formed on the n-GaAs substrate by MOVPE.
Å) / AlAs (830Å) distributed Bragg reflector (DB
R), n-AlGaAs cladding layer, GaInAs (8
0 °) / GaAs (100 °) quantum well active layer, pA
lGaAs cladding layer, 25 pairs of p-GaAs (680
Å) / AlAs (830Å) DBR are sequentially laminated.
【００７６】次に、ＲＩＥ法により３０×３０μｍのメ
サを形成し、Ｈ2Ｏ蒸気を用いたＡｌＡｓ選択酸化によ
り電流狭窄構造を形成する。ポリイミドでメサを埋め込
んだ後、ＲＩＥによりｎ電極部にビアホールをあけ、Ａ
ｕＧｅ／Ａｕ電極膜を形成し、さらにＣｕを埋め込む。
この上にＡｕ膜でｎ電極パッドを形成する。次に、ＲＩ
Ｅによりｐ電極部にビアホールをあけＡｕ／Ｚｎ／Ａｕ
ｐ電極パッドを形成する。レーザ素子９０７の発振波長
は０．９８μｍで、しきい電流は０．８ｍＡである。Next, a mesa of 30 × 30 μm is formed by RIE, and a current confinement structure is formed by selective oxidation of AlAs using H 2 O vapor. After embedding the mesa with polyimide, a via hole is made in the n-electrode by RIE, and A
A uGe / Au electrode film is formed, and Cu is embedded.
On this, an n-electrode pad is formed with an Au film. Next, RI
A via hole is made in the p-electrode part by E. Au / Zn / Au
A p-electrode pad is formed. The oscillation wavelength of the laser element 907 is 0.98 μm, and the threshold current is 0.8 mA.
【００７７】ドライバ回路９０２の電流供給電極とレー
ザ素子９０７の配置予定部のｐ側接合部までの距離は５
００μｍとする。レーザ素子９０７のｐ電極パッドとＳ
ｉ基板９０１上のｐ側接合部を、レーザ素子９０７のｎ
電極パッドとＳｉ基板９０１上のｎ側接合部をはんだバ
ンプにより接合する。レーザ素子９０７はフェースダウ
ンで接合され、発振光はレーザ素子の基板側から出射さ
れる。The distance between the current supply electrode of the driver circuit 902 and the p-side junction of the portion where the laser element 907 is to be arranged is 5
00 μm. P electrode pad of laser element 907 and S
The p-side junction on the i-substrate 901 is
The electrode pad and the n-side joint on the Si substrate 901 are joined by solder bumps. The laser element 907 is bonded face down, and the oscillation light is emitted from the substrate side of the laser element.
【００７８】レーザ素子９０７は、光の出射端に１００
ｍマルチモードファイバを光接合した場合、５Ｇｂｉｔ
／ｓの伝送動作が可能である。このような実施例２によ
れば、このような実施例２の構成は、Ｃｕ膜導体層９０
４が設けられている上、ドライバ回路９０２とレーザ素
子８０７の位置が離れている。また、面発光レーザ素子
を用いているので、より高速な信号伝送が可能になる。The laser element 907 has a 100
5 Gbit when multi-mode fiber is optically spliced
/ S transmission operation is possible. According to the second embodiment, the configuration of the second embodiment is different from that of the second embodiment in that the Cu film conductor layer 90
4, and the driver circuit 902 and the laser element 807 are separated from each other. Further, since the surface emitting laser element is used, higher-speed signal transmission is possible.
【００７９】（実施例３）図１０は、本発明の実施例３
について説明するための図である。図１０のうちの
（ａ）は、実施例３の光電子集積素子の模式図、（ｂ）
は、（ａ）に示した構成の図中の線分Ａ−Ａ’に沿う断
面図である。図示した実施例３の構成は、４個のレーザ
素子１００７ａ〜１００７ｄをピッチ８０μｍで並列に
配置した光電集積素子である。Ｃｕ膜導体層の外形寸法
は、８００×３６０μｍである。(Embodiment 3) FIG. 10 shows Embodiment 3 of the present invention.
It is a figure for explaining. (A) of FIG. 10 is a schematic diagram of the optoelectronic integrated device of Example 3, (b)
FIG. 4 is a cross-sectional view of the configuration shown in FIG. The configuration of the illustrated third embodiment is an optoelectronic integrated device in which four laser devices 1007a to 1007d are arranged in parallel at a pitch of 80 μm. The external dimensions of the Cu film conductor layer are 800 × 360 μm.
【００８０】実施例３の光電集積素子は、Ｓｉ基板１０
０１にドライバ回路１００２を形成し、さらに、自然酸
化膜１００３、導体層１００４、ポリイミド層１００
５、配線１００６を備えている。そして、４つのレーザ
素子１００７ａ〜１００７ｄを備えている。４個のレー
ザ素子１００７ａ〜１００７ｄは、光出射端に４本の１
００ｍシングルモードファイバを光接合し、５×４Ｇｂ
ｉｔ／ｓの速度で並列に信号を伝送することが可能であ
る。このような実施例３の構成は、導体層１００４が設
けられている上、ドライバ回路１００２とレーザ素子１
００７ａ〜１００７ｄの位置が離れている。また、レー
ザ素子１００７ａ〜１００７ｄに面発光レーザ素子を用
いているので、より高速な信号伝送が可能になる。The photoelectric integrated device of the third embodiment is a
01, a driver circuit 1002 is formed, and a natural oxide film 1003, a conductor layer 1004, a polyimide layer 100
5, the wiring 1006 is provided. And it has four laser elements 1007a to 1007d. The four laser elements 1007a to 1007d have four 1
Optically spliced 00m single mode fiber, 5 × 4Gb
It is possible to transmit signals in parallel at a rate of it / s. The configuration of the third embodiment includes the conductor layer 1004, the driver circuit 1002 and the laser element 1
007a to 1007d are far apart. Further, since the surface emitting laser elements are used for the laser elements 1007a to 1007d, higher-speed signal transmission is possible.
【００８１】（実施例４）図１１、図１２は、実施例４
を説明するための図であって、図１１は実施例４の光電
集積素子の上面図、図１２は実施例４の光電集積素子の
要部の断面図である。図１１に示すように、実施例４の
光電集積素子は、面発光のレーザ素子１１０７と、ピッ
チ８０μｍで１２８×１２８個のスイッチング素子とし
て動作するＭＯＳＦＥＴ１１０８と、行デコーダ・電流
供給回路１１０２ａと列デコーダ回路１１０２ｂを形成
する。なお、行デコーダ・電流供給回路１１０２ａ、列
デコーダ回路１１０２ｂは、ＭＯＳＦＥＴ１１０８の端
から２００μｍ離れた領域に形成される。(Embodiment 4) FIGS. 11 and 12 show Embodiment 4.
11 is a top view of the photoelectric integrated device of the fourth embodiment, and FIG. 12 is a cross-sectional view of a main part of the photoelectric integrated device of the fourth embodiment. As shown in FIG. 11, the photoelectric integrated device of the fourth embodiment includes a surface-emitting laser device 1107, a MOSFET 1108 that operates as 128 × 128 switching devices at a pitch of 80 μm, a row decoder / current supply circuit 1102a, and a column decoder. A circuit 1102b is formed. Note that the row decoder / current supply circuit 1102a and the column decoder circuit 1102b are formed in a region 200 μm away from the end of the MOSFET 1108.
【００８２】また、実施例４の光電集積素子は、Ｃｕ膜
導体層１１０４、Ｃｕ膜行配線１１０３、Ｃｕ膜列配線
１１０１を備え、ＭＯＳＦＥＴ１１０８のドレイン電極
は、Ｇに示す箇所でＣｕ膜導体層１１０４と接続されて
いる。The photoelectric integrated device of the fourth embodiment includes a Cu film conductor layer 1104, a Cu film row wire 1103, and a Cu film column wire 1101, and the drain electrode of the MOSFET 1108 Is connected to
【００８３】実施例４では、先ず、ＭＯＳＦＥＴ１１０
８のドレイン電極１２０７、ソース電極１２０８が引出
されたｎ型のＳｉ基板１２０１上に厚さ５μｍの酸化膜
１２０４を形成し、その上に幅１０μｍのＣｕ膜列配線
１１０１を形成し、各Ｃｕ膜列配線１１０１と列デコー
ダ回路１１０２ｂの各端子接続する。次に、厚さ１０μ
ｍポリイミド層１２０５を形成し、その上に、厚さ１μ
ｍのＣｕ膜導体層１１０４を形成する。Ｃｕ膜導体層１
１０４において、各ＭＯＳＦＥＴ１１０８の周辺２０×
２０μｍの領域が除去される。In the fourth embodiment, first, the MOSFET 110
8 is formed on the n-type Si substrate 1201 from which the drain electrode 1207 and the source electrode 1208 are drawn out, and a Cu film column wiring 1101 having a width of 10 μm is formed thereon. The column wiring 1101 and each terminal of the column decoder circuit 1102b are connected. Next, thickness 10μ
m polyimide layer 1205 is formed, and a 1 μm thick
An m-th Cu film conductor layer 1104 is formed. Cu film conductor layer 1
104, 20 × around each MOSFET 1108
The area of 20 μm is removed.
【００８４】Ｃｕ膜導体層１１０４は、１２８×１２８
個のＭＯＳＦＥＴ１１０８を含み、行デコーダ・電流供
給回路１１０２ａおよび列デコーダ回路１１０２ｂの端
までの領域に形成される。ドライバ回路電流供給電極と
レーザ素子配置予定部のｐ側接合部までの距離は５００
μｍである。The Cu film conductor layer 1104 is 128 × 128
This is formed in a region including the MOSFETs 1108 and extending to the ends of the row decoder / current supply circuit 1102a and the column decoder circuit 1102b. The distance between the driver circuit current supply electrode and the p-side junction of the portion where the laser element is to be arranged is 500
μm.
【００８５】次に、実施例４では、厚さ１５μｍのポリ
イミド層１２０６を形成し、その上に、Ｃｕ膜行配線１
１０３を形成する。各Ｃｕ膜行配線１１０３は各行デコ
ーダ・電流供給回路１１０２ａの電流供給電極と接続さ
れる。以上述べた工程と前後して、Ｃｕ１２１０の埋め
込みなどにより、Ｃｕ膜列配線１１０１とＭＯＳＦＥＴ
のゲート電極１２１１、Ｃｕ膜導体層１１０４とＭＯＳ
ＦＥＴ１１０８のドレイン電極１２０７、レーザ素子１
２０７のｐ側接合電極１２０２とＣｕ膜行配線１１０
３、レーザ素子１２０７のｎ側接合電極１２０３とＭＯ
ＳＦＥＴ１１０８のソース電極１２０８が接続される。Next, in Example 4, a polyimide layer 1206 having a thickness of 15 μm was formed, and a Cu film row wiring 1 was formed thereon.
103 is formed. Each Cu film row wiring 1103 is connected to a current supply electrode of each row decoder / current supply circuit 1102a. Before or after the above-described process, the Cu film column wiring 1101 and the MOSFET
Gate electrode 1211, Cu film conductor layer 1104 and MOS
Drain electrode 1207 of FET 1108, laser element 1
207 p-side junction electrode 1202 and Cu film row wiring 110
3. The n-side junction electrode 1203 of the laser element 1207 and the MO
The source electrode 1208 of the SFET 1108 is connected.
【００８６】さらに、実施例４では、レーザ素子１１０
７をピッチ８０μｍで１２８×１２８個の配置で、はん
だバンプによりフェースダウン接合する。レーザ素子１
１０７の各々は、実施例２に述べたＧａＩｎＡｓ／Ｇａ
Ａｓ面発光レーザと同様の構成であって、１２８×１２
８個のレーザの光出射端に１２８×１２８本の１００ｍ
シングルモードファイバを光接合し、１つの発光素子に
つき５Ｇｂｉｔ／ｓの速度で信号を並列に伝送すること
が可能である。このような実施例４によれば、マトリッ
クス配置の面発光レーザ素子を用い、スイッチング素子
をレーザ素子近傍に配し、Ｃｕ膜導体層を設けていて、
Ｃｕ膜導体層の上下に列配線と行配線が分かれて配置し
てあるので、より大容量で、より高速な信号伝送が可能
になる。In the fourth embodiment, the laser element 110
7 are arranged face down by solder bumps in a 128 × 128 arrangement at a pitch of 80 μm. Laser element 1
Each of the GaInAs / Ga 107 has the same structure as the GaInAs / Ga
The structure is the same as that of the As surface emitting laser.
128 × 128 100 m at the light emitting end of 8 lasers
A single mode fiber is optically bonded, and signals can be transmitted in parallel at a speed of 5 Gbit / s per light emitting element. According to the fourth embodiment, a surface emitting laser element having a matrix arrangement is used, a switching element is arranged near the laser element, and a Cu film conductor layer is provided.
Since the column wirings and the row wirings are separately arranged above and below the Cu film conductor layer, larger capacity and higher speed signal transmission can be achieved.
【００８７】[0087]
【発明の効果】以上説明したように、請求項１に記載の
発明は、配線間で生じるカップリングよりも大きいカッ
プリングを配線との間で生じる導体層を設けたことによ
り、信号の伝送がクロストークの影響を受けることを抑
えることができる。また、カップリングが生じた場合に
も導体層は局所的に高い電位をもつことがない。このた
め、発光素子を高い周波数で駆動でき、信号を高速に伝
送することができる。また、発光素子に伴う配線の密度
を高めることができ、信号の伝送容量を大きくすること
ができる。また、請求項１に記載の発明は、高い周波数
で駆動する発光素子を安定に制御することができる。さ
らに、発光素子を高い周波数で駆動した場合にも半導体
基板を介して高周波信号が配線や他のデバイスに伝搬す
ることを抑えることができる。このような請求項１に記
載の発明は、高周波的カップリングで生じた高周波信号
によるノイズが素子の動作に影響することを抑え、良好
な高周波特性を有して高速に信号を伝送でき、しかも発
光素子を高密度に搭載でき、伝送できる信号の容量がよ
り大きい光電子集積素子を提供することができるという
効果を奏する。As described above, according to the first aspect of the present invention, signal transmission is achieved by providing a conductor layer in which a coupling larger than a coupling generated between wirings is provided between the wiring and the wiring. The influence of crosstalk can be suppressed. Further, even when coupling occurs, the conductor layer does not have a locally high potential. Therefore, the light-emitting element can be driven at a high frequency, and a signal can be transmitted at high speed. Further, the density of wirings associated with the light-emitting elements can be increased, and the signal transmission capacity can be increased. According to the first aspect of the present invention, a light emitting element driven at a high frequency can be stably controlled. Further, even when the light-emitting element is driven at a high frequency, propagation of a high-frequency signal to a wiring or another device via the semiconductor substrate can be suppressed. The invention according to claim 1 suppresses noise caused by a high-frequency signal generated by high-frequency coupling from affecting the operation of the element, and can transmit a signal at a high speed with good high-frequency characteristics. There is an effect that an optoelectronic integrated device in which light emitting elements can be mounted at a high density and a signal capacity that can be transmitted is larger can be provided.
【００８８】請求項２に記載の発明は、発光素子を、低
しきい電流、低消費電流で駆動でき、高密度アレイ化に
適した構成にすることができるという効果を奏する。According to the second aspect of the present invention, it is possible to drive the light emitting element with a low threshold current and a low current consumption, and to obtain a structure suitable for a high-density array.
【００８９】請求項３に記載の発明は、Ｓｉ基板を用い
たＬＳＩ技術が適用でき、光電子集積素子に駆動回路や
情報処理演算部、受光素子などをモノリシックに設ける
ことができ、光電子集積素子をより高機能化することが
できるという効果を奏する。According to the third aspect of the present invention, LSI technology using a Si substrate can be applied, and a drive circuit, an information processing operation unit, a light receiving element, and the like can be monolithically provided in the optoelectronic integrated device. There is an effect that higher functionality can be achieved.
【００９０】請求項４に記載の発明は、配線密度を高め
ることによってより多くの発光素子を搭載し、光電子集
積素子の伝送容量をより高めることができるという効果
を奏する。The fourth aspect of the present invention has the effect that by increasing the wiring density, more light emitting elements can be mounted and the transmission capacity of the optoelectronic integrated element can be further increased.
【００９１】請求項５に記載の発明は、駆動回路に対す
る発光素子の発熱の影響を抑えることができる。また、
発光素子を個別に駆動することによって停止期間を設け
ずに発光素子を駆動することができる。したがって、発
光素子を多数集積した構成においてより高速、かつ安定
に動作できる光電子集積素子を提供できるという効果を
奏する。According to the fifth aspect of the present invention, the influence of heat generation of the light emitting element on the drive circuit can be suppressed. Also,
By driving the light-emitting elements individually, the light-emitting elements can be driven without providing a stop period. Therefore, there is an effect that it is possible to provide an optoelectronic integrated device that can operate more stably at higher speed in a configuration in which a large number of light emitting elements are integrated.
【００９２】請求項６に記載の発明は、第１配線、第２
配線間のカップリングを遮断することができるので、発
光素子を高い周波数で駆動し、信号を高速に伝送するこ
とができる。また、導体層を一定の電位に保持すること
ができるので、スイッチング素子に信号が正確に伝達さ
れて発光素子の駆動制御性が向上する。したがって、発
光素子を多数集積した構成においてより高速、かつ安定
に動作できる光電子集積素子を提供できるという効果を
奏する。According to a sixth aspect of the present invention, the first wiring, the second wiring,
Since the coupling between the wirings can be cut off, the light-emitting element can be driven at a high frequency and a signal can be transmitted at high speed. Further, since the conductor layer can be maintained at a constant potential, a signal is accurately transmitted to the switching element, and the drive controllability of the light emitting element is improved. Therefore, there is an effect that it is possible to provide an optoelectronic integrated device that can operate more stably at higher speed in a configuration in which a large number of light emitting elements are integrated.
【図１】本発明の実施の形態１の光電子集積素子を説明
するための図である。FIG. 1 is a diagram for explaining an optoelectronic integrated device according to a first embodiment of the present invention.
【図２】図１に示した発光素子をより詳細に説明するた
めの図である。FIG. 2 is a diagram for explaining the light emitting device shown in FIG. 1 in more detail;
【図３】本発明の実施の形態１の光電子集積素子の他の
構成例を示した図である。FIG. 3 is a diagram showing another configuration example of the optoelectronic integrated device according to the first embodiment of the present invention.
【図４】本発明の実施の形態２の光電子集積素子の構成
例を示す図である。FIG. 4 is a diagram showing a configuration example of an optoelectronic integrated device according to a second embodiment of the present invention.
【図５】本発明の実施の形態３の光電子集積素子を説明
するための図である。FIG. 5 is a diagram for explaining an optoelectronic integrated device according to a third embodiment of the present invention.
【図６】本発明の実施の形態４の光電子集積素子を説明
するための上面図である。FIG. 6 is a top view for explaining an optoelectronic integrated device according to a fourth embodiment of the present invention.
【図７】本発明の実施の形態４の光電子集積素子の要部
を説明するための断面図である。FIG. 7 is a cross-sectional view for explaining a main part of an optoelectronic integrated device according to a fourth embodiment of the present invention.
【図８】本発明の実施例１を説明するための図である。FIG. 8 is a diagram for explaining the first embodiment of the present invention.
【図９】本発明の実施例２を説明するための図である。FIG. 9 is a diagram for explaining a second embodiment of the present invention.
【図１０】本発明の実施例３を説明するための図であ
る。FIG. 10 is a diagram for explaining a third embodiment of the present invention.
【図１１】本発明の実施例４を説明するための上面図で
ある。FIG. 11 is a top view for explaining Embodiment 4 of the present invention.
【図１２】本発明の実施例４を説明するための断面図で
ある。FIG. 12 is a cross-sectional view for explaining Embodiment 4 of the present invention.
１０１ 半導体基板 １０２ 駆動回路 １０３ 自然酸化膜 １０４ 導体層 １０５、７１１ 絶縁膜 １０６ 配線 １０７ 発光素子 １０８ 埋込部材 １１０ 絶縁層 ２０１ レーザ基板 ２０２ 下部多層反射膜 ２０３ 活性層 ２０４ 上部多層反射膜 ２０５，７０１ 発光素子側第１電極 ２０６，７０２ 発光素子側第２電極 ２０７ 埋込金属 ２０８ モールド樹脂 ３０２ ハイブリッド搭載演算集積回路 ３０３ 光検知器 ３０４ モノリシック演算集積回路 ３０５ オプティカルファイバ ４０１ 行配線 ４０２ 列配線 ６０１ 第１配線 ６０２ 第２配線 ６０３ スイッチング素子 ７０３ 制御電極 ７０４ 第２絶縁層 ７０５ 第３絶縁層 ７０６ 金属部材 ７０７ 第１電極 ７０８ 第２電極 ７０９ 第１絶縁層 ７１０ 開口部 ７１２ パッド ７１３ 配線 ８０１，９０１，１００１，１２０１ 基板 ８０２，９０２，１００２ ドライバ回路 ８０３，９０３，１２０４ 酸化膜 ８０４，９０４，１１０３ Ｃｕ膜導体層 ８０５，９０５，１００５，１２０５，１２０６ ポリ
イミド層 ８０６，９０６，１００６ Ｃｕ配線 ８０７，９０７，１００７，１１０７，１２０７ レー
ザ素子 ８０９ ワイアボンデイング １００３ 自然酸化膜 １００４ 導体層 １１０１ Ｃｕ膜列配線 １１０２ａ 行デコーダ・電流供給回路 １１０２ｂ 列デコーダ回路 １１０８ ＭＯＳＦＥＴ １２０２ ｐ側接合電極 １２０３ ｎ側接合電極 １２０７ ドレイン電極 １２０８ ソース電極 １２１１ ゲート電極DESCRIPTION OF SYMBOLS 101 Semiconductor substrate 102 Drive circuit 103 Natural oxide film 104 Conductive layer 105, 711 Insulating film 106 Wiring 107 Light emitting element 108 Embedding member 110 Insulating layer 201 Laser substrate 202 Lower multilayer reflective film 203 Active layer 204 Upper multilayer reflective film 205, 701 Light emission Element-side first electrode 206, 702 Light-emitting element-side second electrode 207 Embedded metal 208 Mold resin 302 Hybrid mounted arithmetic integrated circuit 303 Photodetector 304 Monolithic arithmetic integrated circuit 305 Optical fiber 401 Row wiring 402 Column wiring 601 First wiring 602 Second wiring 603 Switching element 703 Control electrode 704 Second insulating layer 705 Third insulating layer 706 Metal member 707 First electrode 708 Second electrode 709 First insulating layer 710 Opening 712 Pad 713 Wiring 801, 9 1,1001,1201 Substrate 802,902,1002 Driver circuit 803,903,1204 Oxide film 804,904,1103 Cu film conductor layer 805,905,1005,1205,1206 Polyimide layer 806,906,1006 Cu wiring 807,907 , 1007, 1107, 1207 Laser element 809 Wire bonding 1003 Natural oxide film 1004 Conductive layer 1101 Cu film column wiring 1102a Row decoder / current supply circuit 1102b Column decoder circuit 1108 MOSFET 1202 p-side junction electrode 1203 n-side junction electrode 1207 drain electrode 1208 Source electrode 1211 Gate electrode
Claims (6)
動回路と、 前記発光素子と前記駆動回路とを電気的に接続する接続
部材と、 前記半導体基板と前記絶縁層との間、または前記絶縁層
中において、前記発光素子の位置する領域に対応する領
域の全面を含む領域に設けられ、一定の電位に保たれる
平板状の導体層と、 を備えることを特徴とする光電子集積素子。A semiconductor substrate; an insulating layer provided on the semiconductor substrate; a light emitting element provided on the insulating layer; a driving circuit provided on the semiconductor substrate to drive the light emitting element; A connection member for electrically connecting an element and the drive circuit; and a region including an entire surface of a region corresponding to a region where the light emitting element is located, between the semiconductor substrate and the insulating layer or in the insulating layer. And a flat conductor layer maintained at a constant potential.
とを特徴とする請求項１に記載の光電子集積素子。2. The optoelectronic integrated device according to claim 1, wherein the light emitting device is a surface emitting laser.
を特徴とする請求項１または２に記載の光電子集積素
子。3. The optoelectronic integrated device according to claim 1, wherein the semiconductor substrate is a single crystal of Si.
記接続部材が前記積層された絶縁層間に設けられて前記
発光素子と前記駆動回路とを電気的に接続することを特
徴とする請求項１〜３のいずれか一つに記載の光電子集
積素子。4. The semiconductor device according to claim 1, wherein the plurality of insulating layers are stacked, and the connection member is provided between the stacked insulating layers to electrically connect the light emitting element and the driving circuit. The optoelectronic integrated device according to any one of claims 1 to 3.
複数の前記発光素子に共通の前記駆動回路が、前記発光
素子が位置する領域に対応しない前記半導体基板の領域
に設けられ、前記接続部材が、複数の前記発光素子をそ
れぞれ独立に前記駆動回路と接続することを特徴とする
請求項１〜４のいずれか一つに記載の光電子集積素子。5. A light-emitting device comprising: a plurality of light-emitting elements;
The driving circuit common to a plurality of the light emitting elements is provided in a region of the semiconductor substrate that does not correspond to a region where the light emitting elements are located, and the connection member independently controls the plurality of the light emitting elements with the driving circuit. The optoelectronic integrated device according to claim 1, wherein the optoelectronic integrated device is connected.
極、第２電極、制御電極を備えるスイッチング素子と、
前記第１電極、前記第２電極、前記制御電極上に設けら
れる第１絶縁層と、前記第１絶縁層上に設けられる第１
配線部材と、前記第１配線部材上に設けられる第２絶縁
層と、前記第２絶縁層上に設けられ、前記スイッチング
素子に対応する領域の少なくとも一部を含む領域に開口
部を有する導体層と、前記導体層上に設けられる第３絶
縁層と、前記第３絶縁層上に設けられ、前記第２絶縁
層、前記第３絶縁層を介して前記第１配線部材と交差す
る第２配線部材と、を備え、前記発光素子の電極である
発光素子側第１電極と前記第２配線とが電気的に接続さ
れ、前記第１電極が前記導体層と電気的に接続され、前
記発光素子側第１電極と異なる前記発光素子の電極であ
る発光素子側第２電極と前記第２電極とが電気的に接続
され、前記制御電極が前記第１配線と電気的に接続され
ることを特徴とする請求項１〜４のいずれか一つに記載
の光電子集積素子。6. A switching element having a first electrode, a second electrode, and a control electrode on the semiconductor substrate;
A first insulating layer provided on the first electrode, the second electrode, and the control electrode; and a first insulating layer provided on the first insulating layer.
A wiring member, a second insulating layer provided on the first wiring member, and a conductor layer provided on the second insulating layer and having an opening in a region including at least a part of a region corresponding to the switching element And a third insulating layer provided on the conductor layer; and a second wiring provided on the third insulating layer and intersecting the first wiring member via the second insulating layer and the third insulating layer. A light-emitting element-side first electrode, which is an electrode of the light-emitting element, and the second wiring are electrically connected; the first electrode is electrically connected to the conductor layer; A light emitting element side second electrode, which is an electrode of the light emitting element different from the first side electrode, and the second electrode are electrically connected, and the control electrode is electrically connected to the first wiring. The optoelectronic integrated device according to any one of claims 1 to 4, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027538A JP2002232062A (en) | 2001-02-02 | 2001-02-02 | Opto electronic integrated element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027538A JP2002232062A (en) | 2001-02-02 | 2001-02-02 | Opto electronic integrated element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002232062A true JP2002232062A (en) | 2002-08-16 |
Family
ID=18892180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027538A Pending JP2002232062A (en) | 2001-02-02 | 2001-02-02 | Opto electronic integrated element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002232062A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005094016A (en) * | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | Packaging of optoelectronic device with hermetically sealed cavity and integrated optical element |
| JP2011077338A (en) * | 2009-09-30 | 2011-04-14 | Sony Corp | Light emitting device and method of manufacturing the same |
| JP2012252261A (en) * | 2011-06-06 | 2012-12-20 | Murata Mfg Co Ltd | Optical module and plug |
| WO2020054257A1 (en) * | 2018-09-11 | 2020-03-19 | ソニーセミコンダクタソリューションズ株式会社 | Light source device and sensing module |
| CN112005455A (en) * | 2018-04-19 | 2020-11-27 | 索尼半导体解决方案公司 | Semiconductor laser driving device and method for manufacturing the same |
| JP2021027182A (en) * | 2019-08-06 | 2021-02-22 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser driving device and electronic equipment |
| JP2021032603A (en) * | 2019-08-20 | 2021-03-01 | ソニーセミコンダクタソリューションズ株式会社 | Distance measuring device, electronic device, and method of manufacturing distance measurement device |
| WO2021053961A1 (en) * | 2019-09-18 | 2021-03-25 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
| WO2021053962A1 (en) * | 2019-09-17 | 2021-03-25 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
| WO2021065163A1 (en) * | 2019-09-30 | 2021-04-08 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic equipment, and method of manufacturing semiconductor laser drive device |
| WO2021181862A1 (en) * | 2020-03-11 | 2021-09-16 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device |
| JP2021174917A (en) * | 2020-04-28 | 2021-11-01 | 日本電信電話株式会社 | Wiring board and module |
| CN114982078A (en) * | 2020-01-13 | 2022-08-30 | 新唐科技日本株式会社 | Semiconductor device with a plurality of semiconductor chips |
| EP4019895A4 (en) * | 2019-08-20 | 2022-10-19 | Sony Semiconductor Solutions Corporation | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
-
2001
- 2001-02-02 JP JP2001027538A patent/JP2002232062A/en active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005094016A (en) * | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | Packaging of optoelectronic device with hermetically sealed cavity and integrated optical element |
| JP2011077338A (en) * | 2009-09-30 | 2011-04-14 | Sony Corp | Light emitting device and method of manufacturing the same |
| JP2012252261A (en) * | 2011-06-06 | 2012-12-20 | Murata Mfg Co Ltd | Optical module and plug |
| CN112005455A (en) * | 2018-04-19 | 2020-11-27 | 索尼半导体解决方案公司 | Semiconductor laser driving device and method for manufacturing the same |
| JP7499391B2 (en) | 2018-04-19 | 2024-06-13 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser driver and electronic device |
| CN112005455B (en) * | 2018-04-19 | 2024-06-04 | 索尼半导体解决方案公司 | Semiconductor laser driving device and method for manufacturing the same |
| US11962123B2 (en) | 2018-04-19 | 2024-04-16 | Sony Semiconductor Solutions Corporation | Semiconductor laser drive device and method of manufacturing the same |
| CN112640232A (en) * | 2018-09-11 | 2021-04-09 | 索尼半导体解决方案公司 | Light source device and sensing module |
| WO2020054257A1 (en) * | 2018-09-11 | 2020-03-19 | ソニーセミコンダクタソリューションズ株式会社 | Light source device and sensing module |
| CN112640232B (en) * | 2018-09-11 | 2024-02-27 | 索尼半导体解决方案公司 | Light source device and sensing module |
| JP2021027182A (en) * | 2019-08-06 | 2021-02-22 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser driving device and electronic equipment |
| JP7356287B2 (en) | 2019-08-06 | 2023-10-04 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device and electronic equipment |
| EP4019895A4 (en) * | 2019-08-20 | 2022-10-19 | Sony Semiconductor Solutions Corporation | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
| JP7411350B2 (en) | 2019-08-20 | 2024-01-11 | ソニーセミコンダクタソリューションズ株式会社 | Distance measuring device, electronic equipment, and method for manufacturing a ranging device |
| JP2021032603A (en) * | 2019-08-20 | 2021-03-01 | ソニーセミコンダクタソリューションズ株式会社 | Distance measuring device, electronic device, and method of manufacturing distance measurement device |
| WO2021053962A1 (en) * | 2019-09-17 | 2021-03-25 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
| WO2021053961A1 (en) * | 2019-09-18 | 2021-03-25 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic apparatus, and method for manufacturing semiconductor laser drive device |
| WO2021065163A1 (en) * | 2019-09-30 | 2021-04-08 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device, electronic equipment, and method of manufacturing semiconductor laser drive device |
| CN114982078A (en) * | 2020-01-13 | 2022-08-30 | 新唐科技日本株式会社 | Semiconductor device with a plurality of semiconductor chips |
| WO2021181862A1 (en) * | 2020-03-11 | 2021-09-16 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device |
| JP2021174917A (en) * | 2020-04-28 | 2021-11-01 | 日本電信電話株式会社 | Wiring board and module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970612B2 (en) | Surface optical device apparatus, method of fabricating the same, and apparatus using the same | |
| US6597713B2 (en) | Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same | |
| US7324573B2 (en) | Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device | |
| JP3236774B2 (en) | Semiconductor integrated circuit | |
| JP2002232062A (en) | Opto electronic integrated element | |
| JPH11168262A (en) | Planar optical device, manufacture thereof, and display device | |
| US6912333B2 (en) | Optical interconnection apparatus and interconnection module | |
| WO2005067113A1 (en) | Semiconductor light-emitting device and its manufacturing method | |
| KR102448977B1 (en) | Efficient heat-sinking in pin diode | |
| JP2000049414A (en) | Optical function element device and optical transmitter- receiver, optical interconnection device and optical recorder using the same | |
| JP3729263B2 (en) | Surface emitting semiconductor laser and method for manufacturing the same, optical module, and optical transmission device | |
| JPH071793B2 (en) | Hybrid optical IC device | |
| JPH1051078A (en) | Semiconductor laser array and its manufacture | |
| JP2004014993A (en) | Surface light-emitting element, its manufacturing method, its mounting structure, optical module and optical transmitting element | |
| JP4755199B2 (en) | Multi-wavelength integrated semiconductor laser device manufacturing method | |
| JP2002353561A (en) | Surface-emitting laser and manufacturing method therefor | |
| JP2005093742A (en) | Surface emitting laser and laser module using it | |
| JP3238979B2 (en) | Surface emitting laser device and method of manufacturing the same | |
| JP2004031455A (en) | Optical interconnection equipment | |
| JPS63232368A (en) | Hybrid optoelectronic integrated circuit | |
| JP4054958B2 (en) | Light emitting device, optical module, display device, optical transmission device | |
| JPH07283486A (en) | Surface light emission laser packaging structure | |
| JP3681992B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JPH05102614A (en) | Photoelectron device | |
| JP2002344081A (en) | Surface emitting semiconductor laser and its manufacturing method as well as optical module and optical transmitter |