JP2004031455A - Optical interconnection equipment - Google Patents

Optical interconnection equipment Download PDF

Info

Publication number
JP2004031455A
JP2004031455A JP2002182142A JP2002182142A JP2004031455A JP 2004031455 A JP2004031455 A JP 2004031455A JP 2002182142 A JP2002182142 A JP 2002182142A JP 2002182142 A JP2002182142 A JP 2002182142A JP 2004031455 A JP2004031455 A JP 2004031455A
Authority
JP
Japan
Prior art keywords
optical element
module
optical
substrate
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002182142A
Other languages
Japanese (ja)
Inventor
Takashi Mikawa
三川 孝
Tetsuzo Yoshimura
吉村 徹三
Osamu Ibaraki
茨木 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NTT Advanced Technology Corp
Original Assignee
Fujitsu Ltd
NTT Advanced Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NTT Advanced Technology Corp filed Critical Fujitsu Ltd
Priority to JP2002182142A priority Critical patent/JP2004031455A/en
Priority to US10/465,812 priority patent/US6912333B2/en
Publication of JP2004031455A publication Critical patent/JP2004031455A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide optical interconnection equipment, which can further be miniaturized and can cope with a change of a circuit easily and the production cost of which can be reduced. <P>SOLUTION: A face-emission semiconductor laser 21 and a driver IC 22 are three-dimensionally arranged with a sub-mount substrate 20a in between, and an LSI 23 for a CPU or the like is loaded on the driver IC 22. The face-emission semiconductor laser 21 is formed by an epitaxial lift-off (ELO) process, and is approximately 10 μm thick. Through holes are formed on the sub-mount substrate 20a, the face-emission semiconductor laser 21, the driver IC 22 and the LSI 23 respectively, and these parts are connected electrically through conductors in the through holes. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、サーバ及びクライアント等のコンピュータ並びにルータ等の装置内部に搭載し、CPU及びメモリなどのLSIと光電気混載基板との間のインタフェースとして使用する光インタコネクション装置に関する。
【0002】
【従来の技術】
情報通信技術及び情報処理技術の発達と共に、コンピュータや大容量交換機等の装置内の電子回路間を接続する電気配線が高密度化して、システムの大規模化及び高性能化を阻む要因となってきた。また、近年のLSIの著しい発達はLSIの入出力端子の高密度化とLSI内部における電気配線の高密度化をもたらし、性能向上の隘路となってきている。このような問題を解決するために、電子回路間を光で接続する光インタコネクション技術が注目されるようになった。
【0003】
光インタコネクション装置は、一般的に、面発光半導体レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)等の発光素子、該発光素子を駆動するドライバIC、フォトダイオード等の受光素子及び該受光素子を駆動するレシーバIC等の部品(以下、インタコネクションモジュールという)をサブマウント基板上に2次元配置して構成されている。これらのインタコネクションモジュールと共にCPU回路又はメモリ回路等が形成されたLSIをサブマウント基板上に搭載する場合も多い。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の光インタコネクション装置は、各インタコネクションモジュールが2次元的に配置されているので実装面積が大きくなり、小型化が難しいという欠点がある。また、各インタコネクションモジュール間を接続する電気配線の配線長が長くなるので、高速動作が阻害されたり、クロストーク雑音によりS/N比が劣化するという問題点もある。
【0005】
サブマウント基板としてシリコン基板を使用し、このシリコン基板にドライバ回路、レシーバ回路及びCPU回路等を形成して、シリコン基板上に発光素子及び受光素子を実装した光インタコネクション装置も開発されている。しかし、この種の光インタコネクション装置では、ドライバ回路、レシーバ回路及びCPU回路等がモノリシック集積されているため、回路を変更することが難しく、汎用性が低い。
【0006】
光インタコネクション装置を小型化するために、各インタコネクションモジュールを立体的(3D)に配置することが考えられる。例えばサブマウント基板の下に光素子(発光素子又は受光素子)を搭載し、サブマウント基板の上にドライバIC又はレシーバICを搭載する。しかし、インタコネクションモジュールを立体的に配置すると、各インタコネクションモジュール間を電気的に接続することができなくなる。
【0007】
また、例えば面発光半導体レーザでは光放出側の面とその反対側の面にそれぞれ電極があるため、一方の面側の電極はサブマウント基板に直接接続できるが、他方の面側の電極はワイヤボンディング等の方法によりサブマウント基板に接続する必要がある。このため、実装工程が煩雑であるという問題点もある。
【0008】
更に、従来の光インタコネクション装置では、サブマウント基板としてセラミック基板やシリコンPLC(Planar Lightwave Circuit)基板等の比較的高価な基板を用いているため、製品コストが高くなるという欠点もある。
【0009】
以上から、本発明の目的は、より一層の小型化が可能であり、回路の変更に容易に対応することができて、製品コストを低減できる光インタコネクション装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の光インタコネクション装置は、エピタキシャルリフトオフ(以下、ELOという)プロセスにより形成された光素子モジュールと、前記光素子モジュールを駆動する光素子駆動モジュールとを有し、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする。
【0011】
本発明においては、光素子モジュール及び光素子駆動モジュールにはいずれも貫通孔が設けられている。そして、光素子モジュールと光素子駆動モジュールとは貫通孔内の導電体を介して電気的に接続されている。従って、光素子モジュールと光素子駆動モジュールとを立体的に配置して駆動することができる。これにより、光インタコネクション装置のより一層の小型化が可能になる。
【0012】
また、本発明においては、各モジュール間を貫通孔内の導電体を介して配線しているので、配線長が短く、S/N比等の特性が良好である。
【0013】
更に、各機能毎にモジュール化しておくことにより、回路の変更に容易に対応できる。更にまた、サブマウント基板として通常のプリント配線基板やフレキシブル基板を使用することが可能であり、サブマウント基板を使用しないことも可能であるので、従来に比べて製品コストを低減できる。
【0014】
更にまた、光素子モジュールがELOプロセスにより形成されたものであるため、厚さを極めて薄くできる。このため、例えば光素子駆動モジュールをメイン基板にはんだバンプで接合する場合に、光素子駆動モジュールのメイン基板側の面に光素子モジュールを搭載することができる。これにより、光素子モジュールと導波路との間隔が極めて短くなり、光結合効率が高なる。また、ELOプロセスでは光素子モジュールを極めて小型に形成できるので、1つの光素子駆動モジュールに複数の光素子モジュールを搭載することも可能であり、WDM(Wavelength Division Multiplexing:波長分割多重方式)に容易に対応することが可能である。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【0016】
(第1の実施の形態)
図1は本発明の第1の実施の形態の光コネクション装置の一例を示す模式図である。
【0017】
光電気混載基板(メイン基板)10には、光導波路11及び電気配線(図示せず)がそれぞれ所定のパターンで形成されている。本実施の形態では、光電気混載基板10として、ガラスエポキシプリント配線基板に高分子材料で形成されたシート状の光導波路を貼り付けたものを使用している。但し、本発明においてメイン基板はこれに限定されるものではない。
【0018】
光導波路11の所定の位置にはミラー11aが設けられており、後述する面発光半導体レーザ21から出射された光を光導波路11に導いたり、光導波路11を通る光を後述するフォトダイオード24に向けて反射するようになっている。
【0019】
光電気混載基板10の上にはサブマウント基板20a,20bがはんだバンプ12により実装されている。本実施の形態では、サブマウント基板20a,20bは、例えば有機ポリマーにより形成されたリジッド基板又はフレキシブル基板である。
【0020】
サブマウント基板20aの下には、ELOプロセスにより形成された厚さ10μm程度の面発光半導体レーザ21が搭載されている。この面発光半導体レーザ21から出射された光はミラー11aにより反射されて光導波路11内に導かれるようになっている。
【0021】
また、サブマウント基板20aの上には面発光半導体レーザ21を駆動する回路が形成されたドライバIC22が搭載されており、ドライバIC22の上にはCPU又はメモリ等の回路が形成されたLSI23が搭載されている。
【0022】
これらのサブマウント基板20a、面発光半導体レーザ21、ドライバIC22及びLSI23は、いずれも上面及び下面に電極が設けられている。また、これらのサブマウント基板20a、面発光半導体レーザ21、ドライバIC22及びLSI23には、上面から下面に貫通する貫通孔(図1中に破線で示す)が設けられており、一方の面側の電極は、貫通孔内の導電体を介して他方の面側の電極のうちの所定の電極と電気的に接続されている。
【0023】
すなわち、本実施の形態においては、面発光半導体レーザ21、ドライバIC22及びLSI23の間、及びこれらの部品とサブマウント基板20aとの間の電気的接続は、各部品及びサブマウント基板20aに設けられた貫通孔内の導電体を介して行われる。
【0024】
また、サブマウント基板20aの電気配線ははんだバンプ12を介して光電気混載基板10の電気配線に接続されており、これらの電気配線を介して面発光半導体レーザ21、ドライバIC22及びLSI23への電力の供給や電気信号の入出力が行われる。
【0025】
これと同様に、サブマウント基板20bの下にはELOプロセスにより形成された厚さ10μm程度のフォトダイオード24が搭載されており、サブマウント基板20bの上にはフォトダイオード24を駆動する回路が形成されたレシーバIC25が搭載されている。また、レシーバIC25の上にはCPU又はメモリ等の回路が形成されたLSI26が搭載されている。
【0026】
サブマウント基板20b、フォトダイオード24、レシーバIC25及びLSI26には、いずれも上面及び下面に電極が設けられている。また、これらのサブマウント基板20b、フォトダイオード24、レシーバIC25及びLSI26には上面から下面に貫通する貫通孔が設けられており、一方の面側の電極は、貫通孔内の導電体を介して他方の面側の電極のうちの所定の電極と電気的に接続されている。
【0027】
また、サブマウント基板20bの電気配線ははんだバンプ12を介して光電気混載基板10の電気配線に接続されており、これらの電気配線を介してフォトダイオード24、レシーバIC25及びLSI26への電力の供給及び電気信号の入出力が行われる。
【0028】
図2は面発光半導体レーザ21の模式断面図である。面発光半導体レーザ21では、光出射側の面にアノード電極31が設けられ、その裏面側にカソード電極32が設けられている。本実施の形態では、光放出側の面に設けられたアノード電極31は貫通孔30内の導電体膜35を介して裏面側の電極33と電気的に接続している。
【0029】
貫通孔30は、例えば反応性イオンエッチング(RIE)法により形成する。その後、CVD法等により貫通孔30内の壁面に絶縁膜34を被着形成し、更にスパッタ法又はCVD法等により絶縁膜34の上にPt(白金)又はAu(金)等の導電体膜35を形成する。
【0030】
図3はフォトダイオード24の模式断面図である。フォトダイオード24では、光受光面側にアノード電極41及びカソード電極42が設けられている。これらの電極41,42は、貫通孔40内の導電体膜44を介して裏面側の電極45,46と電気的に接続されている。なお、貫通孔40の壁面と導電体膜44との間には絶縁膜43が形成されている。
【0031】
図4はドライバIC22の模式断面図である。ドライバIC22も、一方の面から他方の面に貫通する貫通孔50が設けられている。この貫通孔50は、例えば反応性イオンエッチングにより形成する。そして、貫通孔50の内壁面を覆う絶縁膜51及び導電体膜52を順次形成した後、一方の面側に電極53を形成し、他方の面側に電極55を形成する。なお、図4ではドライバIC22には1つの貫通孔しか図示していないが、実際には電力の供給や信号の伝達に必要な数の貫通孔が設けられている。
【0032】
レシーバIC25、LSI23,26にも、ドライバIC22と同様に、複数の貫通孔が設けられている。また、図2〜図4では貫通孔30,40,50の内部が中空であるとしたが、貫通孔の内壁面に絶縁膜を形成した後に、貫通孔内に導電体を埋め込んでもよい。
【0033】
本実施の形態においては、面発光半導体レーザ21及びフォトダイオード24は、ELOプロセスにより形成され、サブマウント基板20a,20bに実装される。以下、ELOプロセスについて説明する(IEEE Photon Lett.,1991,3,(12).pp.1123−1126)。
【0034】
図5〜図7はELOプロセスの概要を示す模式図である。まず、図5(a)に示すように、GaAs半導体基板61上に例えばAlx Ga1−x As(但し、0.3≦x≦1)からなるエッチングストップ層62を形成する。そして、エッチングストップ層62上に、電子ビーム成長法(MBE)又は有機金属気相成長法(MOCVD)を使用してGaAs/AlAs系多層膜構造の面発光半導体レーザ(素子)64を形成する。この場合、レーザ光が基板61の下側に出射される構造とする。
【0035】
次に、図5(b)に示すように、反応性イオンエッチング法により各素子64間を分離する。このとき、本実施の形態では、素子64の表面からエッチングストップ層62に到達する貫通孔を形成する。そして、CVD法又はスパッタ法により、貫通孔の壁面を被覆する絶縁膜及び導電体膜を形成する(図2参照)。
【0036】
次に、図5(c)に示すように、素子64の上面に所定の電極65を形成する。
【0037】
次に、図6(a)に示すように、素子64をワックス66で覆う。そして、塩素系のガスを使用し、図6(b)に示すように、半導体基板61を裏面側からエッチングストップ層62までエッチングする。更に、ガス種を替えて反応性イオンエッチングを継続し、エッチングストップ層61を除去する。その後、素子64の裏面側に電極を形成する。
【0038】
次に、図6(c)に示すように、素子64を例えば半導体を使用して形成したダイアフラム67へ転写する。その後、ワックス66を除去する。
【0039】
次いで,図7に示すように、ダイアフラム67の裏側から所望の光素子64をピンで押し出し、光素子をサブマウント基板68上に搭載する。
【0040】
このようにしてELOプロセスで形成した光素子は厚さが10μm程度であり、従来の一般的な光素子(厚さが100μm程度)に比べて極めて薄くできる。
【0041】
なお、上記の例では図5(b)の工程で、光が基板61の下側に出射されるように素子64を構成するものとしたが、光が基板61の上側に出射されるように構成した場合は、2回のワックス工程を行って素子64の向きを反転させればよい。
【0042】
本実施の形態では、光インタコネクション装置を構成する面発光半導体レーザ21、サブマウント基板20a,20b、ドライバIC22、フォトダイオード24、レシーバIC25及びLSI23,26がいずれも貫通孔を有し、これらの貫通孔内の導電体を介して各部品間が電気的に接続されるので、各部品を立体的に配置して駆動することができる。これにより、光インタコネクション装置を従来に比べて小型化することができる。
【0043】
また、本実施の形態では、インタコネクションモジュールとサブマウント基板20a,20bとをワイヤボンディング等で接続する工程が不要であり、組み立てが容易である。
【0044】
更に、本実施の形態においては、各部品間を貫通孔内の導電体を介して接続するので、配線長が短縮される。これにより、従来に比べてより一層の高速動作が可能になるとともに、S/N比等の特性が向上する。更にまた、本実施の形態においては各機能を個別のモジュールとしているので、回路の変更に容易に対応することができると共に、製品の信頼性を向上させることができる。
【0045】
また、本実施の形態においては、セラミック基板やシリコンPLC基板等が不要であり、製品コストを削減することができる。
【0046】
なお、上記実施の形態では面発光半導体レーザ21とドライバIC22とがサブマウント基板20aを挟んで配置され、フォトダイオード24とレシーバIC25とがサブマウント基板20bを挟んで配置されている場合について説明したが、図8に示すように、電気配線が形成された基板15上に、ドライバIC22及び面発光半導体レーザ21を重ねて搭載したサブマウント基板20a、並びにレシーバIC25及びフォトダイオード24を重ねて搭載したサブマウント基板20bを実装してもよい。但し、図8に示す例では、基板15とは別に、導波路17aが設けられた基板17を用意する必要がある。また、図8に示す光インタコネクション装置の場合は、CPU及びメモリ等のLSI(図示せず)は基板15上に搭載されており、はんだバンプ12aを介してドライバIC22及びレシーバIC25に電気的に接続される。
【0047】
(第2の実施の形態)
図9は本発明の第2の実施の形態の光インタコネクション装置を示す模式図、図10は図9中に丸印で示す部分の拡大図である。
【0048】
光電気混載基板70には光導波路71及び電気配線(図示せず)がそれぞれ所定のパターンで形成されている。光導波路71の所定の位置にはミラー71aが設けられており、面発光半導体レーザ81から出射された光を光導波路71に導いたり、光導波路71を通る光をフォトダイオード83に向けて反射するようになっている。
【0049】
本実施の形態においては、面発光半導体レーザ81及びフォトダイオード83は光電気混載基板70の上に直接はんだバンプで接合されている。すなわち、図10に示すように、光電気混載基板70には面発光半導体レーザ81及びフォトダイオード83を接続するための電極70aが設けられており、面発光半導体レーザ81及びフォトダイオード83に設けられた電極80aとはんだバンプ73により接合されている。なお、面発光半導体レーザ81の光出射側の面に段差がある場合は、ポリイミド等により段差を無くすことが好ましい。
【0050】
面発光半導体レーザ81の上にはドライバIC82が搭載されており、フォトダイオード83の上にはレシーバIC84が搭載されている。これらの面発光半導体レーザ81、ドライバIC82、フォトダイオード83及びレシーバIC84にはいずれも貫通孔(図9に破線で示す)が設けられている。これらの貫通孔内の導電体を介して光電気混載基板70の電気配線と面発光半導体レーザ81、ドライバIC82、フォトダイオード83及びレシーバIC84の電極とが電気的に接続される。
【0051】
なお、本実施の形態では、CPU及びメモリ等のLSI(図示せず)は光電気混載基板70上に搭載され、光電気混載基板70の電気配線と面発光半導体レーザ81及びフォトダイオード83の貫通孔を介してドライバIC82及びレシーバIC84に接続されている。
【0052】
本実施の形態においては、サブマウント基板を使用せず、光電気混載基板70の上に各光コネクションモジュールが立体的に配置されているので、第1の実施の形態に比べて、光導波路71と面発光半導体レーザ81及びフォトダイオード83とのアライメントが自己整合的に行われ、アライメント工程が削減できるという利点がある。すなわち、図11に示すように、光電気混載基板70の電極70aと面発光半導体レーザ81(又は、フォトダイオード83)の電極80aとをはんだバンプ73で接合する場合に、光電気混載基板70に対し面発光半導体レーザ81(又はフォトダイオード83)の位置が若干ずれていたとしても、はんだバンプ73の表面張力により面発光半導体レーザ81(又はフォトダイオード83)の位置が自動的に所定の位置に修正される。これにより、面発光半導体レーザ81及びフォトダイオード83と光導波路とのアライメントを調整する工程が不要になり、製造コストが削減される。
【0053】
また、本実施の形態においては、サブマウント基板が不要であるため、第1の実施の形態に比べてより一層の低コスト化が可能である。
【0054】
なお、本実施の形態ではCPU又はメモリ等のLSIが光電気混載基板70上に搭載されている場合について説明したが、第1の実施の形態と同様に、ドライバIC82及びレシーバIC84の上にCPU又はメモリ等の回路が形成されたLSIを搭載するようにしてもよい。
【0055】
(第3の実施の形態)
図12は本発明の第3の実施の形態の光インタコネクション装置の構成を示す模式図である。
【0056】
本実施の形態においては、ドライバIC92がはんだバンプ73により光電気混載基板70の上に接合されている。このドライバIC92の下面側には、ELOプロセスにより形成された厚さが約10μmの面発光半導体レーザ91が搭載されている。
【0057】
これと同様に、レシーバIC94がはんだバンプ73により光電気混載基板70の上に接合されている。このレシーバIC94の下面側に、ELOプロセスにより形成された厚さが約10μmのフォトダイオード93が搭載されている。
【0058】
光電気混載基板70とドライバIC92及びレシーバIC94との間隔は例えば30μm程度であり、面発光半導体レーザ91及びフォトダイオード92は光導波路71から極めて近い位置に配置される。本実施の形態においても、他の実施の形態と同様の効果を得ることができる。
【0059】
なお、上記実施の形態ではいずれも1つのドライバIC又はレシーバICに1つの光素子モジュールが搭載されている場合について説明したが、1つのドライバIC又はレシーバICに複数の光素子モジュールを搭載してもよい。例えば、図13に示すように、ドライバIC95の上に出力光の波長λ1 ,λ2 ,λ3 が相互に異なる複数の面発光半導体レーザ96a,96b,96cを搭載してもよい。これにより、WDMに容易に対応することができる。
【0060】
(付記1)エピタキシャルリフトオフプロセスにより形成された光素子モジュールと、前記光素子モジュールを駆動する光素子駆動モジュールとを有し、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
【0061】
(付記2)メイン基板と、前記メイン基板に実装されたサブマウント基板と、エピタキシャルリフトオフプロセスにより形成され、前記サブマウント基板の一方の面側に搭載された光素子モジュールと、前記サブマウント基板の他方の面側に搭載された光素子駆動モジュールとを有し、前記サブマウント基板、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
【0062】
(付記3)メイン基板と、前記メイン基板に実装されたサブマウント基板と、前記サブマウント基板の一方の面側に搭載された光素子駆動モジュールと、エピタキシャルリフトオフプロセスにより形成され、前記光素子駆動モジュールに搭載された光素子モジュールとを有し、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
【0063】
(付記4)前記サブマウント基板がはんだバンプにより前記メイン基板に実装されていることを特徴とする付記2又は3に記載の光インタコネクション装置。
【0064】
(付記5)メイン基板と、前記メイン基板上に搭載された光素子駆動モジュールと、エピタキシャルリフトオフプロセスにより形成され、前記光素子駆動モジュールに搭載された光素子モジュールとを有し、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも第1の面に設けられた第1の電極と、第2の面に設けられた第2の電極と、前記第1の面から前記第2の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第1の電極と前記第2の電極とを電気的に接続する導電体とを有することを特徴とする光インタコネクション装置。
【0065】
(付記6)前記光素子駆動モジュールが、はんだバンプにより前記メイン基板に接続されていることを特徴とする付記5に記載の光インタコネクション装置。
【0066】
(付記7)メイン基板と、エピタキシャルリフトオフプロセスにより形成され、前記メイン基板上に搭載された光素子モジュールと、前記光素子モジュール上に搭載された光素子駆動モジュールとを有し、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも第1の面に設けられた第1の電極と、第2の面に設けられた第2の電極と、前記第1の面から前記第2の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第1の電極と前記第2の電極とを電気的に接続する導電体とを有することを特徴とする光インタコネクション装置。
【0067】
(付記8)前記光素子モジュールが、はんだバンプにより前記メイン基板に接続されていることを特徴とする付記7に記載の光インタコネクション装置。
【0068】
(付記9)1つの光素子駆動モジュールに対し、複数個の前記光素子モジュールを有することを特徴とする付記1乃至8のいずれか1項に記載の光インタコネクション装置。
【0069】
【発明の効果】
以上説明したように、本発明の光インタコネクション装置によれば、光素子モジュール及び光素子駆動モジュールに貫通孔が設けられており、各モジュール間が貫通孔内の導電体を介して接続するようになっているので、メイン基板又はサブマウント基板に光素子モジュール及び光素子駆動モジュールを立体的に搭載することができる。これにより、光インタコネクション装置を従来に比べて小型化できると共に、回路の変更に容易に対応することができる。また、サブマウント基板として通常のプリント配線基板を使用したり、サブマウント基板を使用しないことができるので、製品コストを低減できる。
【0070】
更に、本発明においては、光素子モジュールがELOプロセスにより形成されたものであるので、素子サイズが小さく、1つの光素子駆動モジュールに対し複数の素子を搭載することができる。これにより、WDMに容易に対応することができる。
【図面の簡単な説明】
【図1】図1は本発明の第1の実施の形態の光コネクション装置の一例を示す模式図である。
【図2】図2は第1の実施の形態で用いた面発光半導体レーザの模式断面図である。
【図3】図3は第1の実施の形態で用いたフォトダイオードの模式断面図である。
【図4】図4は第1の実施の形態で用いたドライバICの模式断面図である。
【図5】図5はELOプロセスの概要を示す模式図(その1)である。
【図6】図6はELOプロセスの概要を示す模式図(その2)である。
【図7】図7はELOプロセスの概要を示す模式図(その3)である。
【図8】図8は第1の実施の形態の他の変形例を示す模式図であり、サブマウント基板の一方の面側に2つの光インタコネクションモジュールを積み重ねて搭載した例を示している。
【図9】図9は本発明の第2の実施の形態の光インタコネクション装置を示す模式図である。
【図10】図10は図9中に丸印で示す部分の拡大図である。
【図11】図11は、はんだバンプの表面張力により面発光半導体レーザの位置が自動的に調整されるようすを示す模式図である。
【図12】図12は本発明の第3の実施の形態の光インタコネクション装置の構成を示す模式図である。
【図13】図13は、1つのドライバICに出力光の波長が相互に異なる複数の面発光半導体レーザを搭載した例を示す模式図である。
【符号の説明】
10,70…光電気混載基板、
11,17a,17b,71…光導波路、
11a,71a…ミラー、
12,73…はんだバンプ、
20a,20b,68…サブマウント基板、
21,81,91,96a,96b,96c…面発光半導体レーザ(VCSEL)、
22,82,92,95…ドライバIC,
23,26…LSI、
24,83,93…フォトダイオード、
25,84,94…レシーバIC,
30,40,50…貫通孔、
31,32,33,41,42,45,46,53,55,65,70a,80a…電極、
34,43,51…絶縁膜、
35,44,52…導電体膜、
61…GaAs基板、
62…エッチングストップ層、
66…ワックス、
67…ダイアフラム。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an optical interconnection device mounted inside a computer such as a server and a client and a device such as a router and used as an interface between an LSI such as a CPU and a memory and an opto-electric hybrid board.
[0002]
[Prior art]
With the development of information and communication technology and information processing technology, the density of electric wiring connecting electronic circuits in devices such as computers and large-capacity exchanges has been increasing, which has become a factor that hinders the increase in scale and performance of systems. Was. In addition, the remarkable development of LSI in recent years has resulted in a higher density of input / output terminals of the LSI and a higher density of electric wiring inside the LSI, which has become a bottleneck for performance improvement. In order to solve such a problem, attention has been paid to an optical interconnection technology for connecting electronic circuits with light.
[0003]
An optical interconnection device generally drives a light emitting element such as a surface emitting semiconductor laser (VCSEL: Vertical Cavity Surface Emitting Laser), a driver IC for driving the light emitting element, a light receiving element such as a photodiode, and the light receiving element. Components such as a receiver IC (hereinafter referred to as an interconnection module) are two-dimensionally arranged on a submount substrate. In many cases, an LSI on which a CPU circuit or a memory circuit is formed together with these interconnection modules is mounted on a submount substrate.
[0004]
[Problems to be solved by the invention]
However, the conventional optical interconnection device has a drawback that since each interconnection module is two-dimensionally arranged, the mounting area is large, and miniaturization is difficult. In addition, since the wiring length of the electric wiring connecting between the interconnection modules becomes long, there is a problem that high-speed operation is hindered and the S / N ratio is deteriorated due to crosstalk noise.
[0005]
An optical interconnection device in which a silicon substrate is used as a submount substrate, a driver circuit, a receiver circuit, a CPU circuit, and the like are formed on the silicon substrate, and a light emitting element and a light receiving element are mounted on the silicon substrate has been developed. However, in this type of optical interconnection device, since the driver circuit, the receiver circuit, the CPU circuit, and the like are monolithically integrated, it is difficult to change the circuit, and the versatility is low.
[0006]
In order to reduce the size of the optical interconnection device, it is conceivable to arrange each interconnection module three-dimensionally (3D). For example, an optical element (light emitting element or light receiving element) is mounted under the submount substrate, and a driver IC or a receiver IC is mounted on the submount substrate. However, when the interconnection modules are three-dimensionally arranged, it becomes impossible to electrically connect the interconnection modules.
[0007]
Also, for example, in a surface emitting semiconductor laser, electrodes are provided on a light emitting side and a surface opposite to the light emitting side, so that the electrode on one side can be directly connected to the submount substrate, while the electrode on the other side is a wire. It is necessary to connect to the submount substrate by a method such as bonding. For this reason, there is also a problem that the mounting process is complicated.
[0008]
Further, in the conventional optical interconnection device, since a relatively expensive substrate such as a ceramic substrate or a silicon PLC (Planar Lightwave Circuit) substrate is used as a submount substrate, there is a disadvantage that the product cost is increased.
[0009]
In view of the above, it is an object of the present invention to provide an optical interconnection device that can be further miniaturized, can easily cope with circuit changes, and can reduce product cost.
[0010]
[Means for Solving the Problems]
The optical interconnection device of the present invention includes an optical element module formed by an epitaxial lift-off (hereinafter, referred to as ELO) process, and an optical element driving module for driving the optical element module. Each of the element driving modules has a through hole penetrating from one surface to the other surface, and is electrically connected to the element driving module via a conductor in the through hole.
[0011]
In the present invention, both the optical element module and the optical element driving module are provided with through holes. The optical element module and the optical element drive module are electrically connected via a conductor in the through hole. Therefore, the optical element module and the optical element drive module can be driven in a three-dimensional arrangement. As a result, the size of the optical interconnection device can be further reduced.
[0012]
Further, in the present invention, since wiring is performed between the modules via the conductor in the through-hole, the wiring length is short and the characteristics such as the S / N ratio are good.
[0013]
Further, by modularizing each function, it is possible to easily cope with a change in the circuit. Furthermore, a normal printed wiring board or a flexible board can be used as the sub-mount board, and the sub-mount board can be omitted, so that the product cost can be reduced as compared with the related art.
[0014]
Further, since the optical element module is formed by the ELO process, the thickness can be extremely reduced. Therefore, for example, when the optical element driving module is joined to the main board by solder bumps, the optical element module can be mounted on the surface of the optical element driving module on the main board side. Thereby, the interval between the optical element module and the waveguide becomes extremely short, and the optical coupling efficiency increases. Further, since the optical element module can be formed extremely small in the ELO process, it is possible to mount a plurality of optical element modules on one optical element driving module, and it is easy to perform WDM (Wavelength Division Multiplexing). It is possible to correspond to.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0016]
(First Embodiment)
FIG. 1 is a schematic diagram showing an example of the optical connection device according to the first embodiment of the present invention.
[0017]
On the opto-electric hybrid board (main board) 10, an optical waveguide 11 and electric wiring (not shown) are formed in a predetermined pattern. In the present embodiment, as the opto-electric hybrid board 10, a glass epoxy printed wiring board to which a sheet-shaped optical waveguide formed of a polymer material is adhered is used. However, the main board in the present invention is not limited to this.
[0018]
A mirror 11 a is provided at a predetermined position of the optical waveguide 11, and guides light emitted from a surface emitting semiconductor laser 21 described later to the optical waveguide 11, and transmits light passing through the optical waveguide 11 to a photodiode 24 described later. It is designed to reflect toward.
[0019]
Submount substrates 20a and 20b are mounted on the opto-electric hybrid board 10 by solder bumps 12. In the present embodiment, the submount substrates 20a and 20b are rigid substrates or flexible substrates formed of, for example, an organic polymer.
[0020]
A surface emitting semiconductor laser 21 having a thickness of about 10 μm formed by an ELO process is mounted under the submount substrate 20a. Light emitted from the surface emitting semiconductor laser 21 is reflected by the mirror 11 a and guided into the optical waveguide 11.
[0021]
A driver IC 22 on which a circuit for driving the surface emitting semiconductor laser 21 is formed is mounted on the submount substrate 20a, and an LSI 23 on which a circuit such as a CPU or a memory is formed is mounted on the driver IC 22. Have been.
[0022]
These submount substrate 20a, surface emitting semiconductor laser 21, driver IC 22, and LSI 23 are all provided with electrodes on the upper and lower surfaces. The submount substrate 20a, the surface emitting semiconductor laser 21, the driver IC 22, and the LSI 23 are provided with through holes (shown by broken lines in FIG. 1) penetrating from the upper surface to the lower surface. The electrode is electrically connected to a predetermined one of the electrodes on the other surface via a conductor in the through hole.
[0023]
That is, in the present embodiment, the electrical connection between the surface emitting semiconductor laser 21, the driver IC 22, and the LSI 23, and between these components and the submount substrate 20a are provided on each component and the submount substrate 20a. Through the conductor in the through hole.
[0024]
The electric wiring of the sub-mount substrate 20a is connected to the electric wiring of the opto-electric hybrid board 10 via the solder bumps 12, and the electric power to the surface emitting semiconductor laser 21, the driver IC 22, and the LSI 23 via these electric wirings. Supply and input / output of electric signals.
[0025]
Similarly, a photodiode 24 having a thickness of about 10 μm formed by an ELO process is mounted under the submount substrate 20b, and a circuit for driving the photodiode 24 is formed on the submount substrate 20b. Receiver IC 25 is mounted. On the receiver IC 25, an LSI 26 in which a circuit such as a CPU or a memory is formed is mounted.
[0026]
The submount substrate 20b, the photodiode 24, the receiver IC 25, and the LSI 26 are all provided with electrodes on the upper and lower surfaces. The sub-mount substrate 20b, the photodiode 24, the receiver IC 25, and the LSI 26 are provided with through-holes penetrating from the upper surface to the lower surface, and the electrode on one surface side is provided through a conductor in the through-hole. It is electrically connected to a predetermined electrode on the other surface.
[0027]
The electric wiring of the sub-mount substrate 20b is connected to the electric wiring of the opto-electric hybrid board 10 via the solder bumps 12, and power is supplied to the photodiode 24, the receiver IC 25, and the LSI 26 through these electric wirings. And input and output of electrical signals.
[0028]
FIG. 2 is a schematic sectional view of the surface emitting semiconductor laser 21. In the surface-emitting semiconductor laser 21, an anode electrode 31 is provided on a surface on the light emission side, and a cathode electrode 32 is provided on the back surface side. In the present embodiment, the anode electrode 31 provided on the light emitting side surface is electrically connected to the back side electrode 33 via the conductive film 35 in the through hole 30.
[0029]
The through holes 30 are formed by, for example, a reactive ion etching (RIE) method. Thereafter, an insulating film 34 is formed on the wall surface of the through hole 30 by a CVD method or the like, and a conductive film such as Pt (platinum) or Au (gold) is formed on the insulating film 34 by a sputtering method or a CVD method. 35 is formed.
[0030]
FIG. 3 is a schematic sectional view of the photodiode 24. In the photodiode 24, an anode electrode 41 and a cathode electrode 42 are provided on the light receiving surface side. These electrodes 41 and 42 are electrically connected to the electrodes 45 and 46 on the back side via the conductor film 44 in the through hole 40. Note that an insulating film 43 is formed between the wall surface of the through hole 40 and the conductor film 44.
[0031]
FIG. 4 is a schematic sectional view of the driver IC 22. The driver IC 22 also has a through hole 50 penetrating from one surface to the other surface. The through holes 50 are formed by, for example, reactive ion etching. Then, after an insulating film 51 and a conductor film 52 covering the inner wall surface of the through hole 50 are sequentially formed, an electrode 53 is formed on one surface side, and an electrode 55 is formed on the other surface side. Although only one through-hole is shown in FIG. 4 in the driver IC 22, actually, as many through-holes as necessary for power supply and signal transmission are provided.
[0032]
The receiver IC 25 and the LSIs 23 and 26 also have a plurality of through holes as in the driver IC 22. 2 to 4, the insides of the through holes 30, 40, and 50 are hollow, but a conductor may be embedded in the through holes after forming an insulating film on the inner wall surface of the through holes.
[0033]
In the present embodiment, the surface emitting semiconductor laser 21 and the photodiode 24 are formed by an ELO process, and are mounted on the sub-mount substrates 20a and 20b. Hereinafter, the ELO process will be described (IEEE Photon Lett., 1991, 3, (12). Pp. 1123-1126).
[0034]
5 to 7 are schematic diagrams showing the outline of the ELO process. First, as shown in FIG. 5A, for example, an Al x Ga 1-x An etching stop layer 62 made of As (where 0.3 ≦ x ≦ 1) is formed. Then, a surface emitting semiconductor laser (element) 64 having a GaAs / AlAs multilayer film structure is formed on the etching stop layer 62 by using an electron beam growth method (MBE) or a metal organic chemical vapor deposition method (MOCVD). In this case, the structure is such that the laser light is emitted to the lower side of the substrate 61.
[0035]
Next, as shown in FIG. 5B, the respective elements 64 are separated by a reactive ion etching method. At this time, in this embodiment, a through hole reaching the etching stop layer 62 from the surface of the element 64 is formed. Then, an insulating film and a conductor film that cover the wall surfaces of the through holes are formed by a CVD method or a sputtering method (see FIG. 2).
[0036]
Next, as shown in FIG. 5C, a predetermined electrode 65 is formed on the upper surface of the element 64.
[0037]
Next, the element 64 is covered with a wax 66 as shown in FIG. Then, using a chlorine-based gas, the semiconductor substrate 61 is etched from the back side to the etching stop layer 62 as shown in FIG. Further, the reactive ion etching is continued while changing the gas type, and the etching stop layer 61 is removed. After that, an electrode is formed on the back surface side of the element 64.
[0038]
Next, as shown in FIG. 6C, the element 64 is transferred to a diaphragm 67 formed using, for example, a semiconductor. After that, the wax 66 is removed.
[0039]
Next, as shown in FIG. 7, a desired optical element 64 is pushed out from the back side of the diaphragm 67 with a pin, and the optical element is mounted on the submount substrate 68.
[0040]
The optical element formed by the ELO process in this manner has a thickness of about 10 μm, and can be extremely thin as compared with a conventional general optical element (thickness of about 100 μm).
[0041]
In the above example, in the step of FIG. 5B, the element 64 is configured so that light is emitted to the lower side of the substrate 61. However, the light is emitted to the upper side of the substrate 61. In such a case, the direction of the element 64 may be reversed by performing two wax steps.
[0042]
In the present embodiment, the surface emitting semiconductor laser 21, the submount substrates 20a and 20b, the driver IC 22, the photodiode 24, the receiver IC 25, and the LSIs 23 and 26 which constitute the optical interconnection device all have through holes. Since the components are electrically connected via the conductor in the through-hole, the components can be three-dimensionally arranged and driven. Thus, the size of the optical interconnection device can be reduced as compared with the related art.
[0043]
Further, in the present embodiment, the step of connecting the interconnection module and the sub-mount substrates 20a and 20b by wire bonding or the like is unnecessary, and the assembly is easy.
[0044]
Furthermore, in the present embodiment, since each component is connected via the conductor in the through hole, the wiring length is reduced. As a result, higher-speed operation can be performed as compared with the related art, and characteristics such as the S / N ratio are improved. Furthermore, in the present embodiment, since each function is an individual module, it is possible to easily cope with a change in the circuit and to improve the reliability of the product.
[0045]
In addition, in the present embodiment, a ceramic substrate, a silicon PLC substrate, and the like are not required, so that product cost can be reduced.
[0046]
In the above embodiment, the case where the surface emitting semiconductor laser 21 and the driver IC 22 are arranged with the sub-mount substrate 20a interposed therebetween, and the photodiode 24 and the receiver IC 25 are arranged with the sub-mount substrate 20b interposed therebetween has been described. However, as shown in FIG. 8, a sub-mount substrate 20a on which a driver IC 22 and a surface-emitting semiconductor laser 21 are superposed and mounted, and a receiver IC 25 and a photodiode 24 are mounted on a substrate 15 on which electric wiring is formed. The submount substrate 20b may be mounted. However, in the example shown in FIG. 8, it is necessary to prepare a substrate 17 provided with a waveguide 17a separately from the substrate 15. In the case of the optical interconnection device shown in FIG. 8, an LSI (not shown) such as a CPU and a memory is mounted on the substrate 15, and electrically connected to the driver IC 22 and the receiver IC 25 via the solder bumps 12a. Connected.
[0047]
(Second embodiment)
FIG. 9 is a schematic view showing an optical interconnection device according to a second embodiment of the present invention, and FIG. 10 is an enlarged view of a portion indicated by a circle in FIG.
[0048]
On the opto-electric hybrid board 70, an optical waveguide 71 and electric wiring (not shown) are formed in a predetermined pattern. A mirror 71 a is provided at a predetermined position of the optical waveguide 71, and guides light emitted from the surface emitting semiconductor laser 81 to the optical waveguide 71 and reflects light passing through the optical waveguide 71 toward the photodiode 83. It has become.
[0049]
In the present embodiment, the surface emitting semiconductor laser 81 and the photodiode 83 are directly bonded on the opto-electric hybrid board 70 by solder bumps. That is, as shown in FIG. 10, an electrode 70a for connecting the surface emitting semiconductor laser 81 and the photodiode 83 is provided on the photoelectric hybrid substrate 70, and the electrode 70a is provided on the surface emitting semiconductor laser 81 and the photodiode 83. Electrode 80a and the solder bump 73. When there is a step on the light emitting side surface of the surface emitting semiconductor laser 81, it is preferable to eliminate the step by using polyimide or the like.
[0050]
A driver IC 82 is mounted on the surface emitting semiconductor laser 81, and a receiver IC 84 is mounted on the photodiode 83. These surface emitting semiconductor laser 81, driver IC 82, photodiode 83, and receiver IC 84 are all provided with through holes (shown by broken lines in FIG. 9). The electrical wiring of the opto-electric hybrid board 70 and the electrodes of the surface emitting semiconductor laser 81, the driver IC 82, the photodiode 83, and the receiver IC 84 are electrically connected via the conductors in these through holes.
[0051]
In the present embodiment, LSIs (not shown) such as a CPU and a memory are mounted on the opto-electric hybrid board 70, and the electric wiring of the opto-electric hybrid board 70 and the penetration of the surface emitting semiconductor laser 81 and the photodiode 83 are provided. It is connected to the driver IC 82 and the receiver IC 84 via the hole.
[0052]
In the present embodiment, each optical connection module is arranged three-dimensionally on the opto-electric hybrid board 70 without using a sub-mount board, so that an optical waveguide 71 is provided as compared with the first embodiment. The alignment between the semiconductor laser 81 and the surface emitting semiconductor laser 81 and the photodiode 83 is performed in a self-alignment manner, and there is an advantage that the alignment process can be reduced. That is, as shown in FIG. 11, when the electrode 70a of the opto-electric hybrid board 70 and the electrode 80a of the surface emitting semiconductor laser 81 (or the photodiode 83) are joined by the solder bump 73, the opto-electric hybrid board 70 is On the other hand, even if the position of the surface emitting semiconductor laser 81 (or the photodiode 83) is slightly shifted, the position of the surface emitting semiconductor laser 81 (or the photodiode 83) is automatically set to a predetermined position due to the surface tension of the solder bump 73. Will be modified. Thus, the step of adjusting the alignment between the surface emitting semiconductor laser 81 and the photodiode 83 and the optical waveguide becomes unnecessary, and the manufacturing cost is reduced.
[0053]
Further, in the present embodiment, since no submount substrate is required, the cost can be further reduced as compared with the first embodiment.
[0054]
In this embodiment, the case where an LSI such as a CPU or a memory is mounted on the opto-electric hybrid board 70 has been described. However, as in the first embodiment, the CPU is mounted on the driver IC 82 and the receiver IC 84. Alternatively, an LSI in which a circuit such as a memory is formed may be mounted.
[0055]
(Third embodiment)
FIG. 12 is a schematic diagram showing the configuration of the optical interconnection device according to the third embodiment of the present invention.
[0056]
In the present embodiment, the driver IC 92 is joined on the opto-electric hybrid board 70 by the solder bump 73. On the lower surface side of the driver IC 92, a surface emitting semiconductor laser 91 having a thickness of about 10 μm formed by an ELO process is mounted.
[0057]
Similarly, the receiver IC 94 is joined on the opto-electric hybrid board 70 by the solder bump 73. A photodiode 93 having a thickness of about 10 μm formed by an ELO process is mounted on the lower surface side of the receiver IC 94.
[0058]
The distance between the opto-electric hybrid board 70 and the driver IC 92 and the receiver IC 94 is, for example, about 30 μm, and the surface-emitting semiconductor laser 91 and the photodiode 92 are arranged very close to the optical waveguide 71. In this embodiment, the same effects as those of the other embodiments can be obtained.
[0059]
In each of the above embodiments, a case has been described in which one optical element module is mounted on one driver IC or receiver IC, but a plurality of optical element modules are mounted on one driver IC or receiver IC. Is also good. For example, as shown in FIG. 1 , Λ 2 , Λ 3 May have a plurality of surface emitting semiconductor lasers 96a, 96b, 96c different from each other. Thereby, it is possible to easily cope with WDM.
[0060]
(Supplementary Note 1) An optical element module formed by an epitaxial lift-off process, and an optical element driving module for driving the optical element module, wherein the optical element module and the optical element driving module are both viewed from one side. An optical interconnection device having a through hole penetrating the other surface and being electrically connected via a conductor in the through hole.
[0061]
(Supplementary Note 2) A main substrate, a sub-mount substrate mounted on the main substrate, an optical element module formed by an epitaxial lift-off process and mounted on one surface side of the sub-mount substrate, An optical element drive module mounted on the other surface side, wherein the submount substrate, the optical element module, and the optical element drive module each have a through hole penetrating from one surface to the other surface An optical interconnection device, wherein the wiring of the submount substrate, the optical element module, and the optical element driving module are electrically connected via a conductor in the through hole.
[0062]
(Supplementary Note 3) A main substrate, a sub-mount substrate mounted on the main substrate, an optical element driving module mounted on one surface side of the sub-mount substrate, and an optical element driving module formed by an epitaxial lift-off process. An optical element module mounted on a module, wherein the optical element module and the optical element driving module each have a through hole penetrating from one surface to the other surface, and wiring of the submount substrate, The optical interconnection device, wherein the optical element module and the optical element drive module are electrically connected via a conductor in the through hole.
[0063]
(Supplementary note 4) The optical interconnection device according to supplementary note 2 or 3, wherein the submount substrate is mounted on the main substrate by solder bumps.
[0064]
(Supplementary Note 5) The optical element module, comprising: a main substrate; an optical element driving module mounted on the main substrate; and an optical element module formed by an epitaxial lift-off process and mounted on the optical element driving module. And the optical element drive module includes a first electrode provided on a first surface, a second electrode provided on a second surface, and a second electrode provided on the second surface. An optical interconnection device comprising: a through hole that penetrates; and a conductor formed in the through hole and electrically connecting the first electrode and the second electrode.
[0065]
(Supplementary note 6) The optical interconnection device according to supplementary note 5, wherein the optical element drive module is connected to the main board by a solder bump.
[0066]
(Supplementary Note 7) The optical element module, comprising: a main substrate; an optical element module formed by an epitaxial lift-off process and mounted on the main substrate; and an optical element driving module mounted on the optical element module. And the optical element drive module includes a first electrode provided on a first surface, a second electrode provided on a second surface, and a second electrode provided on the second surface. An optical interconnection device comprising: a through hole that penetrates; and a conductor formed in the through hole and electrically connecting the first electrode and the second electrode.
[0067]
(Supplementary note 8) The optical interconnection device according to supplementary note 7, wherein the optical element module is connected to the main board by a solder bump.
[0068]
(Supplementary note 9) The optical interconnection device according to any one of supplementary notes 1 to 8, wherein a plurality of the optical element modules are provided for one optical element driving module.
[0069]
【The invention's effect】
As described above, according to the optical interconnection device of the present invention, the through-holes are provided in the optical element module and the optical element drive module, and the modules are connected to each other via the conductor in the through-hole. Therefore, the optical element module and the optical element drive module can be mounted three-dimensionally on the main board or the sub-mount board. This makes it possible to reduce the size of the optical interconnection device as compared with the conventional one, and to easily cope with circuit changes. Further, since a normal printed wiring board can be used as the sub-mount substrate, or the sub-mount substrate can be omitted, the product cost can be reduced.
[0070]
Further, in the present invention, since the optical element module is formed by the ELO process, the element size is small, and a plurality of elements can be mounted on one optical element driving module. Thereby, it is possible to easily cope with WDM.
[Brief description of the drawings]
FIG. 1 is a schematic diagram illustrating an example of an optical connection device according to a first embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of the surface emitting semiconductor laser used in the first embodiment.
FIG. 3 is a schematic sectional view of the photodiode used in the first embodiment.
FIG. 4 is a schematic sectional view of a driver IC used in the first embodiment.
FIG. 5 is a schematic diagram (part 1) showing an outline of an ELO process.
FIG. 6 is a schematic diagram (part 2) illustrating an outline of an ELO process.
FIG. 7 is a schematic diagram (part 3) showing an outline of an ELO process.
FIG. 8 is a schematic diagram showing another modification of the first embodiment, showing an example in which two optical interconnection modules are stacked and mounted on one surface side of a submount substrate. .
FIG. 9 is a schematic diagram showing an optical interconnection device according to a second embodiment of the present invention.
FIG. 10 is an enlarged view of a portion indicated by a circle in FIG. 9;
FIG. 11 is a schematic diagram showing how the position of a surface emitting semiconductor laser is automatically adjusted by the surface tension of a solder bump.
FIG. 12 is a schematic diagram showing a configuration of an optical interconnection device according to a third embodiment of the present invention.
FIG. 13 is a schematic diagram illustrating an example in which a plurality of surface emitting semiconductor lasers having mutually different output light wavelengths are mounted on one driver IC.
[Explanation of symbols]
10, 70 ... photoelectric hybrid board,
11, 17a, 17b, 71 ... optical waveguide,
11a, 71a ... mirror,
12, 73 ... solder bumps,
20a, 20b, 68 ... submount substrate,
21, 81, 91, 96a, 96b, 96c ... surface emitting semiconductor laser (VCSEL),
22, 82, 92, 95 ... driver IC,
23, 26 ... LSI,
24, 83, 93 ... photodiode,
25, 84, 94 ... receiver IC,
30, 40, 50 ... through-hole,
31, 32, 33, 41, 42, 45, 46, 53, 55, 65, 70a, 80a ... electrodes,
34, 43, 51 ... insulating film,
35, 44, 52 ... conductive film,
61 ... GaAs substrate,
62 ... etching stop layer,
66 ... wax,
67 ... Diaphragm.

Claims (6)

エピタキシャルリフトオフプロセスにより形成された光素子モジュールと、
前記光素子モジュールを駆動する光素子駆動モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
An optical element module formed by an epitaxial lift-off process;
An optical element driving module for driving the optical element module,
Each of the optical element module and the optical element drive module has a through hole penetrating from one surface to the other surface, and is electrically connected to the optical element module via a conductor in the through hole. Optical interconnection device.
メイン基板と、
前記メイン基板に実装されたサブマウント基板と、
エピタキシャルリフトオフプロセスにより形成され、前記サブマウント基板の一方の面側に搭載された光素子モジュールと、
前記サブマウント基板の他方の面側に搭載された光素子駆動モジュールとを有し、
前記サブマウント基板、前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
A main board,
A sub-mount board mounted on the main board,
An optical element module formed by an epitaxial lift-off process and mounted on one surface side of the submount substrate;
An optical element drive module mounted on the other surface side of the submount substrate,
The submount substrate, the optical element module, and the optical element drive module each have a through hole penetrating from one surface to the other surface, and the wiring of the submount substrate, the optical element module, and the optical element The optical interconnection device, wherein the drive module is electrically connected through a conductor in the through hole.
メイン基板と、
前記メイン基板に実装されたサブマウント基板と、
前記サブマウント基板の一方の面側に搭載された光素子駆動モジュールと、
エピタキシャルリフトオフプロセスにより形成され、前記光素子駆動モジュールに搭載された光素子モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも一方の面から他方の面に貫通する貫通孔を有し、前記サブマウント基板の配線、前記光素子モジュール及び前記光素子駆動モジュールは、前記貫通孔内の導電体を介して電気的に接続されていることを特徴とする光インタコネクション装置。
A main board,
A sub-mount board mounted on the main board,
An optical element drive module mounted on one surface side of the submount substrate,
An optical element module formed by an epitaxial lift-off process and mounted on the optical element drive module;
Each of the optical element module and the optical element drive module has a through-hole penetrating from one surface to the other surface, and the wiring of the submount substrate, the optical element module and the optical element drive module, An optical interconnection device electrically connected through a conductor in a through hole.
メイン基板と、
前記メイン基板上に搭載された光素子駆動モジュールと、
エピタキシャルリフトオフプロセスにより形成され、前記光素子駆動モジュールに搭載された光素子モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも第1の面に設けられた第1の電極と、第2の面に設けられた第2の電極と、前記第1の面から前記第2の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第1の電極と前記第2の電極とを電気的に接続する導電体とを有することを特徴とする光インタコネクション装置。
A main board,
An optical element drive module mounted on the main board,
An optical element module formed by an epitaxial lift-off process and mounted on the optical element drive module;
The optical element module and the optical element drive module each include a first electrode provided on a first surface, a second electrode provided on a second surface, and a second electrode provided on the first surface. 2. An optical interconnection device, comprising: a through hole penetrating through the second surface; and a conductor formed in the through hole and electrically connecting the first electrode and the second electrode. .
メイン基板と、
エピタキシャルリフトオフプロセスにより形成され、前記メイン基板上に搭載された光素子モジュールと、
前記光素子モジュール上に搭載された光素子駆動モジュールとを有し、
前記光素子モジュール及び前記光素子駆動モジュールは、いずれも第1の面に設けられた第1の電極と、第2の面に設けられた第2の電極と、前記第1の面から前記第2の面に貫通する貫通孔と、前記貫通孔内に形成されて前記第1の電極と前記第2の電極とを電気的に接続する導電体とを有することを特徴とする光インタコネクション装置。
A main board,
An optical element module formed by an epitaxial lift-off process and mounted on the main substrate;
An optical element drive module mounted on the optical element module,
The optical element module and the optical element drive module each include a first electrode provided on a first surface, a second electrode provided on a second surface, and a second electrode provided on the first surface. 2. An optical interconnection device, comprising: a through hole penetrating through the second surface; and a conductor formed in the through hole and electrically connecting the first electrode and the second electrode. .
1つの光素子駆動モジュールに対し、複数個の前記光素子モジュールを有することを特徴とする請求項1乃至5のいずれか1項に記載の光インタコネクション装置。The optical interconnection device according to any one of claims 1 to 5, wherein a plurality of the optical element modules are provided for one optical element drive module.
JP2002182142A 2002-06-21 2002-06-21 Optical interconnection equipment Withdrawn JP2004031455A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002182142A JP2004031455A (en) 2002-06-21 2002-06-21 Optical interconnection equipment
US10/465,812 US6912333B2 (en) 2002-06-21 2003-06-20 Optical interconnection apparatus and interconnection module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002182142A JP2004031455A (en) 2002-06-21 2002-06-21 Optical interconnection equipment

Publications (1)

Publication Number Publication Date
JP2004031455A true JP2004031455A (en) 2004-01-29

Family

ID=31178778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002182142A Withdrawn JP2004031455A (en) 2002-06-21 2002-06-21 Optical interconnection equipment

Country Status (1)

Country Link
JP (1) JP2004031455A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776848B1 (en) * 2004-08-17 2007-11-16 가부시끼가이샤 도시바 Transmission line mounting body
US7489514B2 (en) 2004-08-17 2009-02-10 Kabushiki Kaisha Toshiba LSI package equipped with interface module, interface module and connection holding mechanism
US7801396B2 (en) 2004-02-26 2010-09-21 Shinko Electric Industries Co., Ltd. Optoelectric composite substrate and method of manufacturing the same
US8159835B2 (en) 2008-12-25 2012-04-17 Mitsubishi Electric Corporation Laser apparatus
JP2013182990A (en) * 2012-03-01 2013-09-12 Denso Corp Semiconductor device and substrate assembly
JP2014038910A (en) * 2012-08-13 2014-02-27 Toshiba Corp Photoelectric integrated package module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801396B2 (en) 2004-02-26 2010-09-21 Shinko Electric Industries Co., Ltd. Optoelectric composite substrate and method of manufacturing the same
US7873245B2 (en) 2004-02-26 2011-01-18 Shinko Electric Industries Co., Ltd. Optoelectric composite substrate and method of manufacturing the same
KR100776848B1 (en) * 2004-08-17 2007-11-16 가부시끼가이샤 도시바 Transmission line mounting body
US7489514B2 (en) 2004-08-17 2009-02-10 Kabushiki Kaisha Toshiba LSI package equipped with interface module, interface module and connection holding mechanism
US8159835B2 (en) 2008-12-25 2012-04-17 Mitsubishi Electric Corporation Laser apparatus
JP2013182990A (en) * 2012-03-01 2013-09-12 Denso Corp Semiconductor device and substrate assembly
JP2014038910A (en) * 2012-08-13 2014-02-27 Toshiba Corp Photoelectric integrated package module

Similar Documents

Publication Publication Date Title
US6912333B2 (en) Optical interconnection apparatus and interconnection module
US6970612B2 (en) Surface optical device apparatus, method of fabricating the same, and apparatus using the same
US10585250B2 (en) Optical interconnect modules with polymer waveguide on silicon substrate
KR101184775B1 (en) Semiconductor light emitting element and manufacturing method thereof
JP3728147B2 (en) Opto-electric hybrid wiring board
KR101195311B1 (en) Semiconductor light-emitting device and its manufacturing method
US6953291B2 (en) Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection
KR101256000B1 (en) Interposer for optical module and Fabricating method of the same, Optical module using the same
US8437584B2 (en) Optical I/O array module and its fabrication method
JP2000114581A (en) Multilayered photoelectron substrate with electrical intercoupling and optical intercoupling, and manufacture thereof
TW201211606A (en) Optical transmission module with optical waveguide structure
US20080008477A1 (en) Optical transmission between devices on circuit board
JP2000049414A (en) Optical function element device and optical transmitter- receiver, optical interconnection device and optical recorder using the same
US6419404B1 (en) Compact multiwavelength transmitter module for multimode fiber optic ribbon cable
WO2003003427A1 (en) Opto-electronic device integration
JP3684112B2 (en) Opto-electric hybrid board, driving method thereof, and electronic circuit device using the same
KR20040020936A (en) Optical chip packaging via through hole
EP1417712B1 (en) Integrated arrays of modulators and lasers on electronics
JP2004031455A (en) Optical interconnection equipment
WO2003003423A1 (en) Topside active optical device apparatus and method
JP3434473B2 (en) Silicon platform for optical module
JP2004031456A (en) Optical interconnection device and interconnection module
JP4438038B2 (en) Surface light-receiving element and method for manufacturing the same
JP2020068286A (en) Optical device and method of manufacturing the same
JP4054958B2 (en) Light emitting device, optical module, display device, optical transmission device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906