DE102005052734A1 - Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur - Google Patents

Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur Download PDF

Info

Publication number
DE102005052734A1
DE102005052734A1 DE102005052734A DE102005052734A DE102005052734A1 DE 102005052734 A1 DE102005052734 A1 DE 102005052734A1 DE 102005052734 A DE102005052734 A DE 102005052734A DE 102005052734 A DE102005052734 A DE 102005052734A DE 102005052734 A1 DE102005052734 A1 DE 102005052734A1
Authority
DE
Germany
Prior art keywords
semiconductor structure
main surface
region
gate electrode
field electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005052734A
Other languages
English (en)
Other versions
DE102005052734B4 (de
Inventor
Franz Dr. Rer. Nat. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005052734A priority Critical patent/DE102005052734B4/de
Priority to US11/543,732 priority patent/US8247865B2/en
Publication of DE102005052734A1 publication Critical patent/DE102005052734A1/de
Application granted granted Critical
Publication of DE102005052734B4 publication Critical patent/DE102005052734B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleiterstruktur weist ein Substrat (100) mit einer ersten Hauptoberfläche (100a) und einer zweiten Hauptoberfläche (100b) auf, wobei in dem Substrat ein Gateelektrodenbereich (106), ein Kanalbereich (110), in dem ein vertikal leitfähiger Kanal (110a) erzeugbar ist, und eine Gateelektrodenisolierung (108) zwischen dem Gateelektrodenbereich (106) und dem Kanalbereich (110) vorgesehen ist. DOLLAR A Ferner ist ein Feldelektrodenbereich (116) mit einer gebogenen Außenoberfläche zum Erhöhen einer Durchbruchspannung der Halbleiterstruktur vorgesehen, wobei der Feldelektrodenbereich (116) in jeder Richtung parallel zu der ersten Hauptoberfläche (100a) eine Ausdehnung aufweist, die geringer als eine maximale Ausdehnung in der einen Richtung senkrecht zu der zweiten Hauptoberfläche (100b) ist.

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen mit einem vertikalen Kanal und insbesondere auf Halbleiterstrukturen mit einem vertikalen Kanal und einem Feldelektrodenbereich zum Erhöhen einer Durchbruchsspannung.
  • Bei Entwicklung neuer Generationen von Leistungstransistoren wie beispielsweise DMOS-Leistungstransistoren, besteht ein wichtiges Ziel darin, die Verringerung des spezifischen Einschaltwiderstands Ron·A zu erreichen. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen.
  • Im Stand der Technik sind Feldplattentrenchtransistoren bekannt, die beispielsweise für LV-Leistungs-MOSFET's die niedrigsten Einschaltwiderstände erlauben. Bei einer bekannten Transistorzelle werden jedoch heutzutage bereits Mesaweiten bis herunter zu 0,4 Mikrometer realisiert, wobei die Grabenweite bzw. Trenchweite häufig zwei bis drei mal größer als die Mesaweite ist. Unter Mesaweite wird hierbei die Breite des Mesagebiets, d.h. des Gebiets verstanden, welches durch die Gatestruktur bzw. den Gategraben begrenzt wird. Realisiert werden derartige Strukturen in einer Streifenform oder hexagonalen Zellenform, wobei der Grabenbereich zusammenhängend ist und hexagonale Mesagebiete umschließt. Ein Beispiel für eine derartige Realisierung ist in US 20030047777 A1 beschrieben.
  • Auf dem Gebiet der Transistoren mit planarem Kanal, d.h. einem Kanal, der sich parallel zu einer Hauptoberfläche des Substrats bildet, ist ferner die Verwendung von Feldplatten in Kombination mit dem planaren Oberflächenkanal bekannt. Die DE 198 54 915 C2 beschreibt beispielsweise die Verwendung von Hilfselektroden, die gegebenenfalls „bleistiftartig" gestaltet sein können. Der planare Kanal erfordert jedoch aufgrund der Ausdehnung parallel zu der Hauptoberfläche eines Substrats sehr große Zellen in dem Bereich von Vielfachen eines Mikrometers, wodurch derartige Strukturen für heutige LV-Transistoren wegen des hohen Ron·A nicht mehr brauchbar sind. Da der Mesabereich daher wesentlich breiter ist als die Gräben, hat die „bleistiftartige" Ausgestaltung der Feldplatten den Nachteil, dass die Krümmung der Grabenwände in der Aufsicht zu einer drastischen Verdichtung des lateralen Anteils der Feldlinien führt im Verhältnis p/wT wobei wT die Trenchweite und p den Zellpitch bezeichnet. Typische Verhältnisse von p/wT liegen im von 5 bis 20. Diese Konzentration der Feldlinien führt dazu, dass im Vergleich zu Transistoren mit planarem Kanal und streifenförmiger Feldplattenanordnungen ein nur sehr geringer Anteil der Durchbruchspannung erreicht wird.
  • Eine Möglichkeit einen geringen Einschaltwiderstand auch bei geringen Zellgrößen zu erreichen stellt das Anlegen einer positiven Spannung an die Feldelektrode eines Feldplattentrenchtransistors dar, wobei die über dem Feldoxid abfallende Spannung im Sperrfall reduziert und ein dünneres Feldoxid und kleinere Trenchweiten ermöglicht werden. Nachteilig ist jedoch dabei, dass es schwierig ist, derartige Spannungsquellen mit ausreichend niedrigem Innenwiderstand auf einem Chip zur Verfügung zu stellen.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, kompakte Halbleiterstrukturen mit einem vertikalen Kanal zu schaffen, die einen geringen Einschaltwiderstand aufweisen.
  • Diese Aufgabe wird durch eine Halbleiterstruktur gemäß Anspruch 1, eine Halbleiterstruktur gemäß Anspruch 4, eine Halbleiterstruktur gemäß Anspruch 6, ein Verfahren zum Betreiben einer Halbleiterstruktur gemäß Anspruch 22 und ein Herstellungsverfahren gemäß Anspruch 24 gelöst.
  • Die vorliegende Erfindung beruht auf der Erkenntnis, dass zum Erreichen einer Halbleiterstruktur mit vertikalem Kanal, die gleichzeitig kompakt ist und einen geringen Einschaltwiderstand aufweist, es erforderlich ist, die Grabenfläche weiter zu reduzieren, da der Grabenbereich für den Stromfluss inaktiv ist. Dadurch kann eine weitere Verkleinerung der Strukturen gegenüber den bekannten Strukturen erreicht werden, ohne eine Erhöhung des Einschaltwiderstands bzw. bei gleicher Strukturgröße wird der Mesa-Querschnitt in der Draufsicht deutlich erhöht, was zu einer Reduktion des Einschaltwiderstandes führt. Erfindungsgemäß kann dies dadurch erreicht werden, dass der Feldelektrodenbereich eine gebogene Außenfläche aufweist. Unter einer gebogenen Außenfläche soll insbesondere eine Außenfläche verstanden werden, die einen Normalenvektor, d.h. einen Vektor senkrecht zu der Fläche, in zumindest zwei unterschiedliche Raumrichtungen umfasst. Vorzugsweise weist die Außenfläche des Feldelektrodenbereichs in der Projektion auf eine Hauptoberfläche des Substrats, in dem die Halbleiterstruktur gebildet ist, eine gebogene Struktur, beispielsweise eine Kreisform, Rechteckform oder n-Eckform auf. Vorzugsweise erstreckt sich die Außenfläche in Richtung senkrecht zu der Hauptoberfläche linear bzw. gerade, so dass die Außenfläche beispielsweise eine Zylinderform oder Quader aufweist. Die Querschnittsfläche in einem Schnitt parallel zu der Hauptoberfläche kann in Form und Größe mit zunehmendem Abstand von der Hauptoberfläche gleich bleiben oder sich verjüngen, so dass die Außenfläche eine Kegelform oder Pyramidenform aufweisen kann.
  • Die Erfindung beruht weiter auf der Erkenntnis, dass die Gateelektrode zur Reduktion des Einschaltwiderstandes in Gategräben angeordnet wird, da dadurch die Zelldichte erhöht werden kann. Die dadurch vergrößerte Kanalweite führt zu einer Reduktion des Kanalanteiles am Gesamteinschaltwiderstand. Durch die Verlagerung des Kanalendes an das untere Ende des Bodygebietes entfällt der sogenannte JFET-Widerstand zwischen den Bodygebieten bei planarem Kanal. Die Gateelektrode wird jedoch nicht in dem nadelförmigen Feldelektrodengraben angeordnet, da dies den Nachteil einer kleinen Kanalweite mit sich bringt und es zu aufwendig ist und zusätzlichen Platz beansprucht, die Gateelektroden einzeln mit Gateleitungen und dem Gatepad zu verbinden.
  • Die gebogene Außenfläche ermöglicht in einem Aspekt, den Feldelektrodenbereich kompakt, d.h. z.B. nadelförmig zu gestalten. Erfindungsgemäß wird dies dadurch erreicht, dass ein Feldelektrodenbereich vorgesehen ist, der parallel zu einer Hauptoberfläche eines Substrats eine maximale Ausdehnung aufweist, die geringer ist als eine maximale Ausdehnung senkrecht zu der Hauptoberfläche, d.h. in das Substrat hinein. Ein bevorzugtes Verhältnis der maximalen horizontalen Ausdehnung zu der maximalen vertikalen Ausdehnung des Feldelektrodenbereichs liegt zwischen 0,05 und 0,5. In besonders bevorzugter Weise ist der Feldelektrodenbereich nadelförmig ausgestaltet, d.h. er weist ein sehr großes Verhältnis der maximalen horizontalen Ausdehnung zu der maximalen vertikalen Ausdehnung in einem Bereich von 0,05 bis 0,25 auf. Bei nadelförmiger Ausgestaltung ergibt sich durch die Krümmung der Grabenwände ein typisches Verhältnis von p/wT im Bereich von 1.2 bis 1.6. Dies führt zwar zu einer mäßig verringerten Durchbruchspannung des Bauelementes, diese kann jedoch durch eine etwas dickere Driftzone mit tieferen Trenches ausgeglichen werden. Der dadurch etwas erhöhte Einschaltwiderstand wird durch die größere Mesafläche in der Draufsicht überkompensiert, so dass in Summe ein geringerer Einschaltwiderstand resultiert.
  • Der Feldelektrodenbereich kann in einem Feldplattengraben bzw. Feldplattentrench angeordnet sein, der ebenfalls vorzugsweise die oben genannten Bereiche umfasst.
  • Die nadelförmige Ausgestaltung, wie sie oben beschrieben wurde, ermöglicht dabei, dass ein größerer Driftzonenbereich pro Feldplattenfläche ausgeräumt wird, als dies bei streifenförmigen oder hexagonal umlaufender Feldplatte, wie es im Stand der Technik bekannt ist, der Fall ist. Zum Erreichen beispielsweise einer vollständigen Ausräumung wird ein geringerer Raum des Feldelektrodenbereichs, d.h. genauer gesagt eine geringere Querschnittsausdehnung des Feldelektrodenbereichs parallel zur Hauptoberfläche des Substrats, benötigt, so dass die für die elektrische Leitung zur Verfügung stehende Fläche eines Ladungstransportbereichs, beispielsweise eines Drain-Drift-Bereichs der Halbleiterstruktur, erhöht wird.
  • Die erfindungsgemäße gebogene Außenoberfläche kann gemäß einem zweiten Aspekt so angeordnet sein, dass es möglich ist, zwei Raumrichtungen eines Halbleitergebiets in einem Zwischenbereich der Gateelektroden auszuräumen, während bei einer Streifenform, wie es im Stand der Technik bekannt ist, lediglich eine Raumrichtung ausgeräumt wird. Wird ein räumlich abgeschlossener Feldelektrodenbereich mit der erfindungsgemäßen gebogenen Außenoberfläche in einem Zwischenbereich der Gateelektroden, bei dem keine Gateelektrodenstrukturen vorgesehen sind, angeordnet, so wird erreicht, dass ein derart angeordneter Feldelektrodenbereich auf jede der den Zwischenraum umgebenen Gateelektrodenstrukturen wirkt. Dadurch wird ein effektives Ausräumen der Halbleiterstrukturen, die den Gatestrukturen zugeordnet sind, erreicht, wobei durch die obige Anordnung bezogen auf den Stand der Technik ebenfalls ein größerer Halbleiterbereich, beispielsweise ein Driftzonenbereich, pro Feldelektrodenfläche ausgeräumt werden kann.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung weist die gebogene Außenoberfläche in Bezug auf eine sich länglich parallel zu der Hauptoberfläche erstreckenden Gateelektrode eine solche Form auf, dass in einem Abschnitt der gebogenen Aussenfläche ein elektrisches Wirkfeld zum Erhöhen der Durchbruchsspannung der Halbleiterstruktur parallel zu dem länglichen Abschnitt eines Gateelektrodenbereichs erzeugt wird. Entgegen dem Stand der Technik wirkt ein elektrisches Wirkfeld somit nicht nur senkrecht zu den länglichen Gatestrukturen, sondern auch parallel bzw. tangential zu den Gatestrukturen. Vorzugsweise wirkt die durch den Feldelektrodenbereich erzeugbare elektrische Wirkfeldstärke in allen Raumrichtungen, so dass eine besonders bevorzugte Wirkung erreicht wird. Unter elektrischem Wirkfeld soll hierbei das elektrische Feld verstanden werden, dass sich aufgrund des Ausräumens von Ladungsträgern in einem Halbleitergebiet der Struktur, beispielsweise in der Drain-Drift-Zone, durch die verbleibenden Akzeptor- oder Donatorladungen einerseits und die in dem Feldelektrodenbereich erzeugten Ladungen andererseits ergibt.
  • Die oben beschriebenen Aspekte der vorliegenden Erfindung sind somit durch den gleichen besonderen technischen Zusammenhang verbunden, dass eine gebogene Außenoberfläche sicherstellt, dass an dem gewünschten Wirkungsort nicht nur in einer Richtung sondern in einer Vielzahl von Richtungen ein elektrisches Wirkfeld erzeugbar ist, welches geeignet ist, Halbleiterbereiche von Ladungsträgern auszuräumen und dadurch die Durchbruchsfeldstärke des Halbleiterbauelements zu erhöhen. Ein weiterer Vorteil besteht darin, dass sich durch die nunmehr geringere Ausdehnung der Feldelektrodenbereiche eine geringere Kapazität gegenüber anderen Halbleiterstrukturen bzw. Bereichen ergibt. Beispielsweise kann bei einem Ausführungsbeispiel die Gate-Drain-Kapazität verringert werden. Darüberhinaus wird, im Unterschied zu der Verwendung von Feldplatten, der Halbleiterbereich durch den Feldelektrodenbereich parallel zu der Substrathauptoberfläche nicht zerschnitten sondern es bleibt eine zusammenhängende Fläche bestehen, was sich günstig auf den Ladungstransport auswirkt.
  • Der Feldelektrodenbereich kann beispielsweise in einer Draufsicht auf eine Hauptoberfläche des Substrats rund, sternförmig, ringförmig, rechteckig, quaderförmig oder hexagonal sein. Entsprechende weitere n-eckige Strukturen sind ebenfalls möglich. Vorteilhaft sind runde Formen um Feldspitzen zu vermeiden. Vorzugsweise ist der durch die Außenfläche begrenzte Feldelektrodenbereich vollständig mit einem leitfähigen Material ausgefüllt, so dass der Feldelektrodenbereich keine Innenfläche aufweist, wobei der Feldelektrodenbereich durch eine elektrische Isolation von dem Halbleiterbereich elektrisch isoliert ist. Dies ermöglicht eine besonders kompakte nadelförmige Anordnung, so dass ein sehr geringer Raumverbrauch durch den Feldelektrodenbereich erreicht wird.
  • Gemäß einem Ausführungsbeispiel kann die Halbleiterstruktur einen Gateelektrodenbereich aufweisen, der eine Mehrzahl von Gatestreifen umfasst. Die Gatestreifen können quer zueinander angeordnet sein, so dass eine gitterförmige Gateelektrodenstruktur erreicht wird. Dies ist dann vorteilhaft, wenn die Mesaweite größer als die Gategrabenweite ist, da dadurch die Kanalweite maximiert wird. Besonders bevorzugt kann die Gitterform hexagonal oder quadratisch sein, da in den zwischen den Gitterelektrodenbereichen ausgebildeten Mesabereichen der Feldelektrodenbereich kompakt in dem Mittelpunkt des Mesabereichs angeordnet werden kann, so dass ein Abstand von dem Feldelektrodenbereich zu den Punkten in dem Mesabereich beispielsweise zu einem Drain-Drift-Bereich, minimiert ist. Dadurch wird eine besonders effektive Wirkung erreicht.
  • Bei einem Ausführungsbeispiel kann der Feldelektrodenbereich zwischen zwei parallel verlaufenden Gateelektrodenstreifen angeordnet sein. Die nadelförmigen Feldelektrodenbereiche können jedoch ebenfalls unterhalb eines Gateelektrodenstreifens angeordnet sein. Insbesondere können die Feldelektrodenbereiche auch räumlich zusammenhängend mit den Gateelektrodenstreifen gebildet sein, wodurch eine elektrische Verbindung derselben erreicht wird.
  • Bei einem weiteren Ausführungsbeispiel kann ein Gatestreifen vorgesehen sein, der sich in einer Draufsicht auf eine Hauptoberfläche des Substrats an vorbestimmten Orten in zwei voneinander beabstandete Gatelektrodenteilbereiche aufspaltet, so dass ein Feldelektrodenbereich vollständig von dem sich aufspaltenden Gateelektrodenbereich umgeben ist.
  • Der Feldelektrodenbereich kann in einem Graben (Trench) angeordnet sein, der vollständig oder teilweise von einer isolierenden Schicht umgeben ist. Bei einem besonders bevorzugten Ausführungsbeispiel kann der Gatebereich ebenfalls in den Feldelektrodengraben angeordnet sein, wobei der Gatebereich von dem Feldelektrodenbereich elektrisch isoliert sein kann oder nicht. Der Feldelektrodenbereich kann hierbei über die gesamte Grabenlänge unter der Gateelektrode platziert sein, so dass eine Reduktion der Gate-Drain-Kapazität erreicht wird, was eine besonders vorteilhafte Wirkung darstellt. Dabei werden nadelförmige Vertiefungen vorgesehen, die die Ausräumung der Driftzone ermöglichen. Hierbei ist es ebenso möglich, die Feldelektrode platzsparend am Rand des Transistors zu kontaktieren. Ein weiterer Vorteil dieses Ausführungsbeispiels besteht darin, dass lediglich ein Graben geätzt wird, so dass eine kostengünstige Herstellung erreicht wird. Dabei kann ausgenützt werden, dass Trenchätzprozesse eine Abhängigkeit der Trenchtiefe von der Trenchweite zeigen, so dass über die Grabenbreite nadelförmige Vertiefungen definiert werden können.
  • Wird der Feldplattenbereich auf ein Gatepotential gelegt oder, wie oben beschrieben, der Feldelektrodenbereich und der Gateelektrodenbereich räumlich zusammenhängend ausgebildet sind, so dass dieselben elektrisch leitfähig miteinander verbunden sind, ergibt sich eine erhöhte Gate-Drain-Kapazität. Der Vorteil gegenüber den bekannten Feldplattengräben in Streifenform mit Gateelektroden zur Ausräumung ist dabei, dass bei ausreichenden Abständen der räumlich lokal angeordneten Feldplattenbereiche eine reduzierte Gate-Drain-Kapazität erreicht wird.
  • Besonders bevorzugt kann der Feldelektrodenbereich auch zur Realisierung eines Seitenwandkontaktes zu einem Source- und/oder Bodybereich dienen.
  • Zur Reduktion der Gate-Drain-Kapazität bzw. einer Gatecharge kann am Boden des Gategrabens ein gegenüber dem Gateoxid dickes Oxid oder eine von dem Gate elektrisch isolierte Feldplatte auf vorzugsweise Sourcepotential vorgesehen werden.
  • Ferner kann, wie oben beschrieben, der Feldelektrodenbereich auf Sourcepotential gelegt werden, wobei es über einen besonders bevorzugten Ausführungsbeispiel eine Spannung an den Feldelektrodenbereich angelegt wird, so dass durch einen Akkumulationskanal der elektrische Einschaltwiderstand Ron·A weiter reduziert werden kann.
  • Der Feldelektrodenbereich kann eine Mehrzahl von räumlich abgeschlossenen Feldelektrodenteilbereichen umfassen, die beabstandet zueinander angeordnet sind. Die Mittelpunkte derselben können in einer regelmäßigen Anordnung an Gitterpunkten eines regelmäßigen Gitters gebildet sein, welches vorzugsweise dem durch die Gatelektrodenstruktur gebildeten Gitter entspricht.
  • Die vorliegende Erfindung kann bei Feldeffekttransistoren mit vertikalem Kanal, Drain-Up-Strukturen und p-Kanaltransistoren ebenso wie bei IGBT'S angewendet werden.
  • Ein elektrischer Anschluss an den Feldelektrodenbereich kann durch eine ganzflächig aufgebrachte Metallschicht erreicht werden, die ebenfalls zum Kontaktieren des Sourcebereichs eines Transistors dienen kann, was ein besonders einfaches Herstellungsverfahren ermöglicht. Bei einem weiteren Ausfüh rungsbeispiel können Kontaktlöcher vorgesehen sein, die in einer isolierenden Schicht an vorbestimmten Stellen geätzt werden um eine Kontaktierung des Feldelektrodenbereichs des Sourcebereichs und eines Bodybereichs oder anderer elektrisch leitfähiger Bereiche zu erreichen.
  • Bei einem Herstellungsverfahren kann der Feldelektrodenbereich ohne Zusatzschritte direkt mit der Sourcemetallisierung verbunden werden, wie es oben beschrieben wurde. Bei einem weiteren Ausführungsbeispiel kann der Feldelektrodenbereichgraben auch erst beispielsweise nach der Kontaktlochätzung geätzt werden. Dabei kann die Metallisierung oder ein Metallisierungsplug als Feldelektrode verwendet werden, wodurch eine Polysiliziumabscheidung eingespart werden kann, wodurch sich die Herstellungskosten reduzieren.
  • Bei einem bevorzugten Verfahren zum Betreiben der erfindungsgemäßen Halbleiterstruktur wird an den Feldelektrodenbereich eine Spannung angelegt, die bewirkt, dass die elektrischen Felder über der Isolationsschicht im Sperrfall reduziert werden, wodurch die elektrische Isolationsschicht dünner und damit Platz sparender ausgeführt werden kann. Im eingeschalteten Zustand bewirkt eine positive Spannung einen Akkumulationskanal wodurch der Einschaltwiderstand reduziert wird.
  • Bevorzugte Ausführungsbeispiele werden im Folgenden unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert.
    •
  • Es zeigen:
  • 1a eine schematische Querschnittdarstellung einer Halbleiterstruktur gemäß einem ersten Ausführungsbeispiel;
  • 1b eine Draufsicht auf die in 1a dargestellte Halbleiterstruktur;
  • 2 eine schematische Draufsicht auf eine Halbleiterstruktur gemäß einem weiteren Ausführungsbeispiel;
  • 3a eine schematische Draufsicht gemäß eines weiteren Ausführungsbeispiels;
  • 3b eine schematische Querschnittdarstellung der in
  • 3a gezeigten Halbleiterstruktur;
  • 4a eine schematische Draufsicht gemäß einen noch weiteren Ausführungsbeispiel;
  • 4b eine schematische Querschnittdarstellung der in 4a dargestellten Halbleiterstruktur;
  • 5a eine schematische Draufsicht gemäß einem Ausführungsbeispiel;
  • 5b eine schematische Querschnittdarstellung der in 5a dargestellten Halbleiterstruktur;
  • 6 eine schematische Draufsicht auf eine Halbleiterstruktur gemäß einem Ausführungsbeispiel;
  • 7a bis 7f schematische Querschnittdarstellungen, die Verfahrensstufen eines Herstellungsverfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • 1a zeigt ein Ausführungsbeispiel, bei dem die Halbleiterstruktur ein vertikaler Feldeffekttransistor ist, bei dem in einem Substrat 100 eine Mehrzahl von Gategräben 102 angeordnet sind, die sich parallel zu einer ersten Hauptoberfläche 100a streifenförmig erstrecken. In dem Substrat ist ferner eine Mehrzahl von Feldelektrodengräben 104 gebildet. Die Gategräben 102 und die Feldelektrodengräben 104 erstrecken sich ferner in einer Richtung von der ersten Hauptober fläche 100a des Substrats 100 zu einer zweiten Hauptoberfläche 100b des Substrats 100 hin. Die Feldelektrodengräben weisen vorzugsweise eine nadelförmige räumlich abgeschlossene Form auf und sind lokal in einem Mesabereich zwischen den Gategräben 102 angeordnet. Die Feldelektrodengräben 104 weisen in Draufsicht auf die Hauptoberfläche 100a eine Kreisform auf, wobei die Mittelpunkte in einer regelmäßigen Anordnung an Gitterpunkten eines regelmäßigen Gitters gebildet sind.
  • In den Gategräben 102 ist ein Gateelektrodenbereich 106 gebildet, der sich ebenfalls streifenförmig parallel zu der ersten Hauptoberfläche 100a erstreckt. Der Gateelektrodenbereich 106 ist durch eine elektrisch isolierende Schicht 108 von dem Substrat 100 isoliert. An einer seitlichen Oberfläche des Gateelektrodenbereichs 106 ist ein Kanalbereich 110 bzw. Body-Bereich ausgebildet, der sich parallel zu der ersten Hauptoberfläche 100a zwischen den streifenförmigen Gategräben 102 erstreckt. In Richtung zu der Hauptoberfläche 100a hin ist angrenzend an den Kanalbereich 110 ein Sourcebereich 112 gebildet, der sich ebenfalls parallel zu der Hauptoberfläche 100a zwischen den streifenförmigen Gategräben 102 erstreckt. Der Kanalbereich 110 weist eine erste Dotierung beispielsweise eine p-Dotierung auf, während der Sourcebereich 112 eine hohe Dotierung mit gegengesetztem Dotiertyp, d.h. eine n+-Doteirung, aufweist. Angrenzend an den Kanalbereich 110 ist in Richtung zu der zweiten Hauptoberfläche 100b hin ein Drainbereich 114 mit einer Drain-Drift-Strecke gebildet, der ebenfalls mit dem zweiten Ladungsträgertyp, d.h. einem n-Ladungstyp, dotiert ist.
  • Der Feldelektrodengraben 104 weist einen Feldelektrodenbereich 116 auf, der aus einem leitfähigen Material, beispielsweise einem dotierten Polysilizium, einem Metall oder sonstiger in der Halbleitertechnik verwendeten leitfähigen Materialien gebildet ist. In dem Feldelektrodengraben 104 ist ferner eine elektrisch isolierende Schicht 118 zwischen dem Feld elektrodenbereich 116 und einer Innenfläche des Grabens 104 gebildet. In einem oberen Bereich, d.h. näher zu der Hauptoberfläche 100a, weist der Feldelektrodengraben 104 keine elektrisch isolierende Schicht 118 auf, um über eine Seitenwandkontaktierung einerseits einen elektrischen Kontakt mit dem Sourcebereich 112 zu ermöglichen, und andererseits einen elektrischen Kontakt mit einem stark dotierten p+-Bereich in dem Kanalbereich 110 zu ermöglichen.
  • Der Gategraben 102 kann ferner einen weiteren Feldelektrodenbereich 120 aufweisen, der elektrisch isoliert von dem Gateelektrodenbereich 106 unterhalb des Gateelektrodenbereichs 106, beispielsweise an einem Boden des Gategrabens 102, angeordnet ist. Ferner kann der Gategraben 102 auch einen isolierenden Bereich aufweisen, der gegenüber dem an seitlichen Wänden des Gategrabens 102 angeordneten Gateisolierungsschicht bzw. Gateoxidschicht wesentlich dicker gebildet ist. Der dicke Isolierungsbereich 122 unterhalb des Gateelektrodenbereichs 106 und der weitere Feldelektrodenbereich 120 unterhalb des Gateelektrodenbereichs 106 können zur Reduktion einer Gate-Drain-Kapazität bzw. Gateladung dienen. Vorteilhafterweise wird hierzu der weitere Feldelektrodenbereich 120 vorzugsweise auf ein Sourcepotential gebracht.
  • Auf der gesamten ersten Hauptoberfläche 100a ist eine Metallschicht 124 gebildet, die einen elektrischen Kontakt zu dem Sourcebereich 112 aufweist und daher auch als Sourcemetallisierung bezeichnet wird.
  • Die in 1a dargestellte Halbleiterstruktur stellt einen vertikalen Gatetrenchtransistor dar, bei dem an einer Seitenoberfläche des Gategrabens 102 ein vertikaler Kanal 126 gebildet werden kann, indem an den Gateelektrodenbereich 106 ein geeignetes Potential angelegt wird.
  • Wird ein Feldeffekttransistor ohne Feldplatten in Sperrrichtung betrieben, so bildet sich an dem Übergang von dem Kanal bereich 110 zu dem Drain-Drift-Bereich des Drainbereichs 114 eine Raumladungszone aus, in der jeweils frei bewegliche Ladungsträger ausgeräumt werden. Bei hohen anliegenden Spannungen kann dies zu einem Lawinendurchbruch führen, der das Halbleiterbauelement bei zu hoher Energiedeposition zerstören kann.
  • Die erfindungsgemäßen Feldelektrodenbereiche 106 bewirken nunmehr, dass die Durchbruchsspannung, bei der Lawinendurchbruch auftritt, erheblich erhöht werden kann, indem der Driftzonenbereich im wesentlichen lateral, d.h. beginnend von einer Seitenoberfläche des Feldelektrodengrabens 104 ausgeräumt wird. Mit anderen Worten gesagt, wird der Drain-Drift-Bereich an freien Ladungsträgern verarmt, so dass die positiv geladenen Akzeptoren des Drain-Drift-Bereichs ein elektrisches Feld erzeugen, welches in dem elektrisch leitfähigen Feldelektrodenbereich an der Oberfläche eine entsprechende Gegenladung bewirkt. Die Ladungsausräumung erfolgt somit nicht mehr ausschließlich über den p-n-Übergang des Drain-/Source-Bereichs sondern nunmehr ebenfalls über den Feldelektrodenbereich 116, der vorzugsweise mit Source und/oder dem Kanalbereich 110 bzw. Bodykontakt elektrisch verbunden ist. Dadurch kann ein tieferer und höher dotierter Driftzonenbereich ausgeräumt werden, wodurch die Sperrspannung erhöht und der Einschaltwiderstand erniedrigt wird.
  • Durch die erfindungsgemäße nadelförmige Ausbildung mit einer gebogenen Außenoberfläche 116a des Feldelektrodenbereichs 116 wird einerseits ermöglicht, dass der für den Drain-Drift-Bereich zur Verfügung stehende Raum nur unwesentlich durch die lokalisiert punktförmig angeordneten Feldelektrodengräben 104 eingeschränkt wird. Insbesondere besteht ein wesentlicher Vorteil gegenüber dem Stand der Technik darin, dass der Drain-Drift-Bereich nicht vollständig durchtrennt wird, sondern einen zusammenhängenden Bereich darstellt, der lediglich an vorbestimmten Punkten durch die Feldelektrodengräben 104 inaktive Bereiche aufweist. Der aktive Bereich des Drain- Drift-Bereichs wird somit im Vergleich zum Stand der Technik nur unwesentlich eingeschränkt.
  • Insbesondere wird hierbei ein effektives Ausräumen durch die in Draufsicht auf die Hauptoberfläche 100a kreisförmige Struktur des Feldelektrodenbereichs 116 erreicht, was ermöglicht, dass sich entlang der gesamten kreisförmigen Seitenoberfläche des Feldelektrodenbereichs 116 Ladungsträger ansammeln können, die bewirken, dass ein elektrisches laterales Wirkfeld, wie es oben beschrieben wurde, zur Erhöhung der Durchbruchsspannung an dem p-n-Übergang zwischen Sourcebereich 112 und Drainbereich 114 erhöht werden kann.
  • Die elektrisch isolierende Schicht 118, die beispielsweise ein Feldoxid sein kann, weist bei dem in 1a gezeigten Ausführungsbeispiel eine nicht-konstante Dicke auf, wobei mit zunehmendem Abstand von der Hauptoberfläche 100a die Dicke der elektrisch isolierenden Schicht 118 zunimmt, wohingegen ein Durchmesser bzw. eine maximale Ausdehnung parallel zu der Hauptoberfläche 100a des Feldelektrodenbereichs 116 mit zunehmendem Abstand von der ersten Hauptoberfläche 100a abnimmt. Dies bewirkt eine konstantere Feldverteilung in der Raumladungszone im Sperrfall über die Tiefe. Bei anderen Ausführungsbeispielen kann jedoch das Feldoxid in dem Feldelektrodengraben 104 homogen über die Tiefe ausgeführt sein, was den Vorteil eines wesentlich einfacheren Herstellungsverfahrens aufweist.
  • Bei dem in 1a gezeigten Ausführungsbeispiel sind die Feldelektrodengräben 104 bzw. die Feldelektrodenbereiche 116 in einem Bereich zwischen den Gateelektrodenbereichen 106 angeordnet. Dies weist den Vorteil eines einfachen Anschlusses an die Sourcemetallisierung auf, der zusammen mit Source- und Bodykontakten realisiert werden kann. Vorteilhafterweise ist dabei die Anordnung der Feldelektrodengräben bzw. der Feldelektrodenbereiche 116 in der Mitte der Mesabereiche.
  • Andererseits kann der Feldelektrodenbereich auch über einen Seitenwandkontakt zu Source und/oder Body angeschlossen sein.
  • Besonders vorteilhaft ist es, wenn die Feldelektrodenbereiche so zwischen den Gategräben 102 angeordnet sind, dass jeder Punkt in der Driftstrecke des Drainbereichs 114 einen möglichst kleinen Abstand zu dem nächsten Feldelektrodenbereich 116 bzw. Feldelektrodengraben 104 aufweist. Zum Erreichen dieses Vorteils ist ein quadratisches Raster oder ein hexagonales Raster optimal.
  • 1b zeigt eine Draufsicht auf die Halbleiterstruktur gemäß 1a, wobei die regelmäßige punktförmige Anordnung der Feldelektrodengräben 104 zwischen den streifenförmig ausgebildeten Gateelektrodenbereiche 106. Wie zu erkennen ist, sind die Feldelektrodengräben 104 in einem Bereich 110a mit einer p+-Dotierung des Kanalbereichs 110 angeordnet, so dass über die Seitenwand eine elektrische Kontaktierung mit dem Kanalbereich 110 erfolgt.
  • 2 zeigt nunmehr eine Weiterbildung des in 1a gezeigten Ausführungsbeispiels, bei dem die Gategräben 102 und die Gateelektrodenbereiche 106 gitterförmig ausgebildet sind, was die oben beschriebenen Vorteile aufweist.
  • In den verschiedenen Figuren sind entsprechend gleichartige Bereiche und Strukturen mit gleichen Bezugszeichen versehen, so dass auf entsprechende weitergehende Erläuterungen hinsichtlich des Aufbaus und der Funktion der Bereiche bzw. der Strukturen in den folgenden Figuren auf die vorhergehende Beschreibung verwiesen wird.
  • Wie es zu erkennen ist, ist der Feldelektrodengraben 144 mit dem Feldelektrodenbereich 116 in der Mitte eines Quadrats gebildet, welches durch die streifenförmigen Gategräben 102 gebildet wird. Im Unterschied zu dem Ausführungsbeispiel gemäß 1a und 1b ist ferner der hochdotierte Kanalbereich 110a so gebildet, dass er an die Seitenflächen des Gategrabens 102 in der Nähe der Ecken des quadratischen Mesagebiets angrenzt.
  • 3a zeigt eine Draufsicht gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Die in Draufsicht kreisförmig gebildeten Feldelektrodengräben 104 sind im Bereich der streifenförmigen Gateelektrodenbereich 106 angeordnet und ragen seitlich über dieselben hinaus.
  • 3b zeigt eine schematische Querschnittdarstellung dieses Ausführungsbeispiels, bei dem zu erkennen ist, dass der Gateelektrodenbereich 106 durch die Feldelektrodengräben 104 geführt ist. Der Gateelektrodenbereich 106 ist dabei durch die elektrische isolierende Schicht 108 vollständig von dem Feldelektrodenbereich 116 isoliert. Entsprechend zu 1a ist ferner außerhalb des Feldelektrodengrabens 104 der Gateelektrodenbereich 106 in einem Gategraben 102 angeordnet, der ebenfalls einen weiteren Feldelektrodenbereich 120 zum Reduzieren einer Gate-Drain-Kapazität aufweist.
  • Bei dem in 3a und 3b gezeigten Ausführungsbeispiel liegt somit der Feldelektrodenbereich und der Feldelektrodengraben direkt im bzw. unter dem Gategraben. Diese Anordnung ist besonders Platzsparend, da die Zellfläche nur für den Gategraben und die Kontakte ausgelegt werden muss.
  • Vorteilhafterweise ist der Feldelektrodenbereich zur Reduktion der Gate-Drain-Kapazität über die gesamte Gategrabenlänge unter dem Gateelektrodenbereich platziert. Dadurch kann auch ermöglicht werden, den Feldelektrodenbereich platzsparend am Rand des Transistors zu kontaktieren.
  • 4a zeigt eine Draufsicht eines weiteren Ausführungsbeispiels der vorliegenden Erfindung bei dem der Gateelektrodenbereich 116 ebenfalls durch den Feldelektrodengraben 104 geführt ist. Im Unterschied zu 3a und 3b ist jedoch bei dem Ausführungsbeispiel gemäß 4a der Feldelektrodenbereich auf ein Gatepotential gelegt bzw. der Feldelektrodenbereich 116 zusammenhängend mit dem Gateelektrodenbereich 106 in den nadelförmig ausgebildeten Feldelektrodengräben 104 gebildet. 4b zeigt eine Querschnittdarstellung der in 4a gezeigten Halbleiterstruktur. Ein besonderer Fall des Ausführungsbeispiels gemäß der 4a und 4b besteht darin, dass gegenüber den Feldplattengräben in Streifenform gemäß dem Stand der Technik durch die räumlich voneinander getrennte Anordnung der Feldelektrodengräben 104 bei ausreichenden Abständen derselben eine reduzierte Gate-Drain-Kapazität erreicht wird.
  • 5a zeigt eine Halbleiterstruktur in Draufsicht, die eine Weiterbildung des in den 3a und 3b dargestellten Ausführungsbeispiels darstellt.
  • Bei diesem Ausführungsbeispiel liegt der Feldelektrodenbereich bezüglich des Gateelektrodenbereichs innen, wobei sich der streifenförmige Gateelektrodenbereich an den Orten der Feldelektrodenbereiche 116 in einen ersten und zweiten Gateelektrodenteilbereich 106a und 106b aufspaltet, so dass der Gateelektrodenbereich 106 den Feldelektrodenbereich 116 vollständig umläuft.
  • 5b zeigt eine Querschnittdarstellung der in 5a gezeigten Halbleiterstruktur, wobei zu erkennen ist, dass die Gateelektrodenteilbereiche 106a und 106b an einem oberen Bereich des Feldelektrodenbereichs 116 jeweils seitlich gebildet sind.
  • 6 zeigt ferner eine Weiterbildung der in 4a und 4b gezeigten Halbleiterstruktur, bei der zusätzlich Kontaktlöcher 128 vorgesehen sind, um elektrische Kontakte auf darunter liegende Halbleiterstrukturen, beispielsweise den Sourcebereich oder den Kanalbereich, zu ermöglichen.
  • Die in den 2 bis 6 dargestellten Ausführungsbeispiele, bei denen bezogen auf eine Draufsicht der Feldelektrodenbereich 116 mit dem Gateelektrodenbereich 106 überlappt, weist dabei den besonderen Vorteil auf, dass durch die kompakte nadelförmige Form mit einer gebogenen Außenoberfläche ein elektrisches Feld auch parallel zu den streifenförmigen Gateelektrodenbereichen 106 erzeugbar ist, um die Durchbruchsspannung zu erhöhen. Dadurch können auch die Drainbereiche unterhalb der streifenförmigen Gateelektrodenbereiche 106 zwischen den jeweiligen Feldelektrodengräben 104 sehr wirksam ausgeräumt werden, wobei weiterhin die oben genannten Vorteile einer wesentlich reduzierten Gate-Drain-Kapazität durch die punktförmige Anordnung sowie die Erhöhung der für den Ladungsträgertransport zur Verfügung stehenden Fläche in dem Drainbereich erreicht wird.
  • Obwohl die vorliegenden Ausführungsbeispiele anhand eines vertikalen Feldeffektgrabentransistors mit n-leitendem Kanal dargestellt wurden, lässt sich die vorliegenden Erfindung auch auf Drain-Up-Strukturen, p-Kanaltransistoren oder IGBT's anwenden.
  • In den gezeigten Ausführungsbeispielen ist der Feldelektrodenbereich 116 durch eine elektrisch isolierende Schicht 118 von dem Drain-Drift-Bereich elektrisch isoliert. Der Feldelektrodenbereich 116 kann jedoch einen dotierten Halbleiterbereich aufweisen, der einen entgegengesetzten Ladungsträgertyp zu dem Drain-Drift-Gebiet aufweist. Dadurch bildet sich an den Seitenoberflächen des p-dotierten Feldelektrodenbereichs 116 ein p-n-Bereich, der bewirkt, dass der Drain-Drift-Bereich lateral ausgeräumt wird, so dass ebenfalls eine Erhöhung der Durchbruchsfeldstärke an dem p-n-Übergangs an der Grenzfläche zwischen dem Drainbereich 114 und dem Kanalbereich 110 erreicht wird.
  • Zum Betreiben der Halbleiterstruktur wird an den Feldelektrodenbereich 116 eine elektrische Spannung angelegt, wobei das angelegte Potential ein Sourcepotential oder ein Gatepotential sein kann.
  • Die angelegte Spannung bewirkt, dass der Drainbereich 114 lateral ausgeräumt wird, so dass eine Durchbruchsspannung an der Grenzfläche zwischen dem Kanalbereich 110 und dem Drainbereich 114 reduziert wird.
  • Unter Bezugnahme auf die 7a bis 7f wird nunmehr ein Verfahren zum Herstellen eines Ausführungsbeispiels gemäß der vorliegenden Erfindung näher erläutert.
  • In dem Substrat 100 wird eine Grabenätzung durchgeführt, indem eine Grabenhartmaske auf der Oberfläche 110 ausgebildet wird. Hierbei kann der Effekt ausgenützt werden, dass in heutigen Anlagen breitere Gräben tiefer geätzt werden als schmale. Dadurch kann in einem Verfahrensschritt sowohl der Gategraben 102 als auch der Feldelektrodengraben 104 geätzt werden, wie es in 7a dargestellt ist. Alternativ können auch zwei Grabenmasken und zwei Grabenätzungen vorgesehen sein.
  • Daraufhin wird eine Feldoxidschicht abgeschieden oder mittels eines thermischen Oxidierens erzeugt. 7b zeigt die Struktur von 7a nach dem Abscheiden der Feldoxidschicht 130. Die Feldoxidschicht bildet in dem Feldelektrodengraben die elektrisch isolierende Schicht 118. Die Dicke wird vorzugsweise so gewählt, dass der Gategraben 102, nicht jedoch der Feldelektrodengraben 104, vollkommen aufgefüllt wird, so dass sichergestellt werden kann, dass bei einem nachfolgenden Schritt eines Abscheidens eines Polysiliziums, das Polysilizium lediglich in dem Feldelektrodengraben 104 und nicht in dem Gateelektrodengraben 102 abgeschieden wird, so dass das Polysilizium den Feldelektrodenbereich 116 bildet.
  • Nach dem Abscheiden des Polysiliziums auf dem Feldoxidbereich in dem Feldelektrodengraben 104 wird ein Polyrecess durchge führt, siehe 7c und daraufhin eine Rückätzung des Feldoxids durchgeführt, um in einem weiteren Prozess den Gategraben 102 sowie seitlich an dem Feldelektrodenbereich 106 angeordnete Bereiche mit dem elektrisch leitfähigen Gateelektrodenmaterial zu füllen. Dadurch wird der Gatelektrodenbereich 106 gebildet.
  • Nach dem Rückätzen des Feldoxids wird an den Seitenwänden ein Gateoxid erzeugt, beispielsweise mittels eines Aufwachsens eines Gateoxids. 7d zeigt die in 7c dargestellte Halbleiterstruktur nach dem Durchführen der Feldoxidrückätzung und dem Gateoxidwachstum.
  • In einem darauffolgenden Schritt wird der Gateelektrodenbereich 106, beispielsweise durch ein Abscheiden eines Gatepolysiliziummaterials, erzeugt. Die Gatepolysiliziumschicht wird rückgeätzt und gegebenenfalls maskiert, um eine spätere Kontaktierung der Gateelektrode auf der Halbleiteroberfläche zu ermöglichen.
  • Daraufhin werden die Dotiergebiete ausgebildet, wobei bei anderen Ausführungsbeispielen das Ausbilden der Dotiergebiete auch an anderer geeigneter Stelle des Herstellungsverfahrens beispielsweise davor oder danach durchgeführt werden kann.
  • Eine Zwischenoxidschicht 138 wird abgeschieden, um eine elektrische Isolierung des Gateelektroden- und Feldelektrodenbereiches von der Sourcemetallisierungsschicht auf der ersten Hauptoberfläche 100a zu erreichen.
  • Zum elektrischen Kontaktieren wird eine Kontaktlochätzung durchgeführt, um die Kontaktlöcher 128 zu erzeugen. Die Kontaktlöcher werden mit einem elektrisch leitfähigen Material aufgefüllt, beispielsweise durch das Abscheiden einer Metallisierung. 7f zeigt die in 7e dargestellte Halbleiterstruktur nach dem Durchführen der obigen Verfahrensschritte. Hierbei ist zu erkennen, dass der Drai nanschluss auf der zweiten Hauptoberfläche 100b mittels eines hochdotierten Bereichs 132 und eines Drainanschlusses 134 erfolgt. Der Sourceanschluss erfolgt über die auf der ersten Hauptoberfläche 100a aufgebrachten Metallisierungsschicht 136.
  • Das beschriebene Ausführungsbeispiel eines Herstellungsverfahrens weist den Vorteil auf, dass der Feldelektrodenbereich ohne Zusatzschritte direkt mit der Sourcemetallisierung verbunden werden kann. Bei einem weiteren Ausführungsbeispiel kann der Feldelektrodengraben 104 jedoch beispielsweise erst nach der Kontaktlochätzung geätzt werden. Dies weist den Vorteil auf, dass die Metallisierung oder ein Metallisierungsplug als Feldelektrodenmaterial Verwendung finden kann und die Polysiliziumabscheidung zum Bilden des Feldelektrodenbereichs 116 eingespart werden kann.
    • 100
    Substrat
    102
    Gategraben
    104
    Feldelektrodengraben
    104a
    Außenoberfläche
    106
    Gateelektrodenbereich
    106a
    Gateelektrodenteilbereich
    106b
    Teil-Gateelektrodenteilbereich
    108
    elektrisch isolierende Schicht
    110
    Kanalbereich
    110a
    hochdotierter Kanalbereich
    112
    Sourcebereich
    114
    Drainbereich
    116
    Feldelektrodenbereich
    116a
    Außenoberfläche
    118
    elektrisch isolierende Schicht
    120
    weiterer Feldelektrodenbereich
    122
    Dick-Isolierungs-Bereich
    124
    Metallschicht
    126
    vertikaler Kanal
    128
    Kontaktlöcher
    130
    Feldoxidschicht
    132
    hochdotierter Bereich
    134
    Drainanschluss
    136
    Metallisierungsschicht
    138
    Zwischenoxidschicht

Claims (29)

  1. Halbeiterstruktur mit folgenden Merkmalen: einem Substrat (100) mit einer ersten Hauptoberfläche (100a) und einer zweiten Hauptoberfläche (100b); einem Gateelektrodenbereich (106); einem Kanalbereich (110) in dem ein vertikaler leitfähiger Kanal (126) in Richtung von der ersten Hauptoberfläche (100a) zu der zweiten Hauptoberfläche (100b) erzeugbar ist; einer Gateelektrodenisolierung (100a) zwischen dem Gateelektrodenbereich (106) und dem Kanalbereich (110); und einem Feldelektrodenbereich (116) mit einer gebogenen Außenoberfläche (116a) zum Erhöhen einer Durchbruchsspannung der Halbleiterstruktur, wobei der Elektrodenbereich (116) in jeder Richtung parallel zu der ersten Hauptoberfläche (100a) eine Ausdehnung aufweist, die geringer als eine maximale Ausdehnung in eine Richtung senkrecht zu der ersten Hauptoberfläche (100a) ist.
  2. Halbleiterstruktur gemäß Anspruch 1, bei dem der Feldelektrodenbereich (116) ein Verhältnis einer maximalen Ausdehnung parallel zu der ersten Hauptoberfläche (100a) zu einer maximalen Ausdehnung senkrecht zu der ersten Hauptoberfläche in einem Bereich von 0,05 bis 0,5 liegt.
  3. Halbleiterstruktur gemäß einem der Ansprüche 1 oder 2, bei dem eine maximale Ausdehnung des Elektrodenbereichs (116) parallel zu der ersten Hauptoberfläche (100a) kleiner als 2 μm ist.
  4. Halbleiterstruktur mit folgenden Merkmalen: einem Substrat (100) mit einer ersten Hauptoberfläche (100a) und einer zweiten Hauptoberfläche (100b); einem Gateelektrodenbereich (106), die eine Mehrzahl von räumlich beabstandeten Gateelektrodenteilbereichen (106a, 106b) umfasst; einem Kanalbereich (110), in dem ein vertikaler leitfähiger Kanal (110a) in Richtung von der ersten Hauptoberfläche (100a) zu der zweiten Hauptoberfläche (100b) erzeugbar ist; einer Gateelektrodenisolierung (108) zwischen dem Gateelektrodenbereich (106) und dem Kanalbereich (110); und einem räumlich abgeschlossenen Feldelektrodenbereich (116) mit einer gebogenen Außenoberfläche (116a), die sich in einem keine Gateelektrodenbereiche (106) aufweisenden Bereich zwischen der Mehrzahl von räumlich beabstandeten Gateelektrodenbereichen (106a, 106b) erstreckt.
  5. Halbleiterstruktur gemäß Anspruch 4, bei dem in Draufsicht auf die erste Hauptoberfläche (100a) der Feldelektrodenbereich (116) einen Mittelpunkt aufweist, der an dem Mittelpunkt des keine Gateelektrodenbereiche (106) aufweisenden Bereichs angeordnet ist.
  6. Halbleiterstruktur mit folgenden Merkmalen: einem Substrat (100) mit einer ersten Hauptoberfläche (100a) und einer zweiten Hauptoberfläche (100b); einem Gateelektrodenbereich (106); einem Kanalbereich (110), in dem ein vertikaler leitfähiger Kanal (110a) in Richtung von der ersten Hauptoberfläche (100a) zu der zweiten Hauptoberfläche (100b) erzeugbar ist; einer Gateelektrodenisolierung (108) zwischen dem Gateelektrodenbereich (106) und dem Kanalbereich (110); einem Feldelektrodenbereich (116) mit einer gebogenen Außenoberfläche (116a) wobei der Gateelektrodenbereich (106) einen länglichen Streifenabschnitt aufweist, wobei der Feldelektrodenbereich (116) derart angeordnet ist, dass über die gebogenen Außenoberfläche (106a) ein elektrisches Wirkfeld zum Erhöhen einer Durchbruchsspannung der Halbleiterstruktur erzeugbar ist, welches zumindest teilweise parallel zu dem länglichen Streifenabschnitt ist.
  7. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 6, bei dem der Feldelektrodenbereich in einer Draufsicht auf die erste Hauptoberfläche (100a) eine Kreisform, eine Form eines regelmäßigen n-Ecks oder eine Ringform aufweist.
  8. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 6, bei dem der Feldelektrodenbereich (116) innerhalb der gebogenen Außenoberfläche vollständig mit leitfähigem Material ausgefüllt ist, so dass der Feldelektrodenbereich (116) lediglich eine Außenoberfläche und keine Innenoberfläche aufweist.
  9. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 8, bei dem sich in Richtung von der ersten Hauptoberfläche (100a) weg ein Querschnitt des Feldelektrodenbereichs (116) parallel zu der ersten Hauptoberfläche (100a) verringert.
  10. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 9, die ferner einen Drain-Drift-Bereich aufweist, wobei der Feldelektrodenbereich (116) von dem Drain-Drift-Bereich elektrisch isoliert ist.
  11. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 10, die ferner einen Sourcebereich (112) aufweist, wobei der Feldelektrodenbereich elektrisch mit dem Sourcebereich (112) und/oder dem Kanalbereich (110) und/oder dem Gatebereich (106) verbunden ist.
  12. Halbleiterstruktur gemäß Anspruch 11, bei dem der Feldelektrodenbereich (116) an den Kanalbereich und/oder den Sourcebereich (112) angrenzt.
  13. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 12, bei dem der Feldelektrodenbereich (116) eine Mehrzahl von räumlich voneinander abgetrennten Feldelektrodenteilbereichen (116) aufweist, deren Mittelpunkte vorzugsweise an Gitterpunkten eines regelmäßigen Gitters angeordnet sind.
  14. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 13, bei dem der Gateelektrodenbereich (106) in einem Gategraben (102) angeordnet ist.
  15. Halbleiterstruktur gemäß Anspruch 14, bei dem in dem Gategraben (102) ein weiterer Feldelektrodenbereich (120) angeordnet ist.
  16. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 15, bei dem der Feldelektrodenbereich (116) und der Gateelektrodenbereich (106) zusammenhängend gebildet sind.
  17. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 16, bei dem der Gateelektrodenbereich (106) und der Feldelektrodenbereich (116) in einem gemeinsamen Graben angeordnet sind.
  18. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 17, bei dem der Gateelektrodenbereich in einer Draufsicht auf die erste Hauptoberfläche (100a) streifenförmig ausgebildet ist.
  19. Halbleiterstruktur gemäß Anspruch 18, bei dem der Gateelektrodenbereich in einer Draufsicht auf die erste Hauptoberfläche (100a) eine gitterförmige Struktur aufweist, die vorzugsweise eine quadratische Gitterstruktur oder eine hexagonale Gitterstruktur ist.
  20. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 19, bei dem sich der Gateelektrodenbereich (106) in einen ersten Gateelektrodenteilbereich (106a) und einen zweiten Gateelektrodenteilbereich (106b) aufspaltet, wobei der Feldelektrodenbereich (116) in einer Draufsicht auf die erste Hauptoberfläche (100a) vollständig von dem ersten und zweiten Gateelektrodenteilbereich umschlossen wird.
  21. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 20, bei dem die Halbleiterstruktur in einer Zelle angeordnet ist und der Gateelektrodenbereich (106) in einem Gategraben (102) angeordnet ist, wobei ein Verhältnis von p/wT in einem Bereich von 1,2 bis 1,6 liegt, wobei wT die Gategrabenweite und p den Zellpitch bezeichnet.
  22. Verfahren zum Betreiben einer Halbleiterstruktur gemäß einem der Ansprüche 1 bis 21, mit folgenden Schritten: Anlegen einer Spannung an den Feldelektrodenbereich (116), wodurch ein laterales elektrisches Feld erzeugt wird, welches die Durchbruchsspannung der Halbleiterstruktur erhöht.
  23. Verfahren gemäß Anspruch 22, bei dem die Halbleiterstruktur einen Drain-Drift-Bereich aufweist, wobei in dem Schritt des Anlegens einer Spannung durch die angelegte Spannung an den Feldelektrodenbereich (116) der Drain-Drift-Bereich vollständig an freien Ladungsträgern verarmt.
  24. Verfahren zum Herstellen einer Halbleiterstruktur mit folgenden Merkmalen: Bereitstellen eines Substrats (100) mit einer ersten Hauptoberfläche (100a) und einer zweiten Hauptoberfläche (100b); Erzeugen eines Gateelektrodenbereichs (106) in dem Substrat; Erzeugen eines Kanalbereichs (110), in dem ein vertikaler leitfähiger Kanal (110a) in Richtung von der ersten Hauptoberfläche (100a) zu der zweiten Hauptoberfläche (100b) erzeugbar ist; Erzeugen einer Gateelektrodenisolierung (108) zwischen dem Gateelektrodenbereich (106) und dem Kanalbereich (110); und Erzeugen eines Feldelektrodenbereichs (116) mit einer gebogenen Außenoberfläche (116a) zum Erhöhen einer Durchbruchsspannung der Halbleiterstruktur, wobei der Feldelektrodenbereich (116) in jeder Richtung parallel zu der ersten Hauptoberfläche (100a) eine Ausdehnung aufweist, die geringer als eine maximale Ausdehnung in einer Richtung senkrecht zu der ersten Hauptoberfläche (100a) ist.
  25. Verfahren gemäß Anspruch 24, mit ferner folgenden Schritten: Erzeugen eines Gategrabens (102); Erzeugen des Gateelektrodenbereichs (106) in dem Gategraben (102).
  26. Verfahren gemäß Anspruch 24 und 25 mit ferner folgenden Schritten: Erzeugen eines Feldelektrodengrabens (104) in dem Substrat (100); und Erzeugen des Feldelektrodenbereichs (116) in dem Feldelektrodengraben (104).
  27. Verfahren gemäß Anspruch 26, bei dem ein Gateelektrodengraben (102) gleichzeitig mit dem Feldelektrodengraben (104) erzeugt wird.
  28. Verfahren gemäß einem der Ansprüche 24 bis 26, das ferner den Schritt eines Erzeugens einer ganzflächigen Metallisierung auf der ersten Hauptoberfläche (100a) aufweist.
  29. Verfahren gemäß einem der Ansprüche 24 bis 27, das ferner folgende Schritte aufweist: Erzeugen einer isolierenden Schicht (138) auf der ersten Hauptoberfläche (100a); Erzeugen von Kontaktlöchern (128) in der isolierenden Schicht; Auffüllen der Kontaktlöcher (128) mit elektrisch leitfähigem Material.
DE102005052734A 2005-10-06 2005-11-04 Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur Active DE102005052734B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005052734A DE102005052734B4 (de) 2005-10-06 2005-11-04 Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US11/543,732 US8247865B2 (en) 2005-10-06 2006-10-05 Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005048030 2005-10-06
DE102005048030.6 2005-10-06
DE102005052734A DE102005052734B4 (de) 2005-10-06 2005-11-04 Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102005052734A1 true DE102005052734A1 (de) 2007-04-19
DE102005052734B4 DE102005052734B4 (de) 2012-02-23

Family

ID=37896543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005052734A Active DE102005052734B4 (de) 2005-10-06 2005-11-04 Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Country Status (2)

Country Link
US (1) US8247865B2 (de)
DE (1) DE102005052734B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252263B1 (en) 2014-07-31 2016-02-02 Infineon Technologies Austria Ag Multiple semiconductor device trenches per cell pitch
DE102014113375A1 (de) * 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
DE102014113189A1 (de) * 2014-09-12 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102014117558A1 (de) * 2014-11-28 2016-06-02 Infineon Technologies Dresden Gmbh Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
US9620636B2 (en) 2014-08-28 2017-04-11 Infineon Technologies Austria Ag Semiconductor device with field electrode structures in a cell area and termination structures in an edge area
US9722036B2 (en) 2014-09-17 2017-08-01 Infineon Technologies Austria Ag Semiconductor device with field electrode structure
DE102016104520A1 (de) * 2016-03-11 2017-09-14 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016108934A1 (de) * 2016-05-13 2017-11-16 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
JP5492225B2 (ja) * 2010-01-04 2014-05-14 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
CN107482054B (zh) 2011-05-18 2021-07-20 威世硅尼克斯公司 半导体器件
JP5806535B2 (ja) * 2011-07-20 2015-11-10 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8659079B2 (en) * 2012-05-29 2014-02-25 Nanya Technology Corporation Transistor device and method for manufacturing the same
US9142655B2 (en) 2013-03-12 2015-09-22 Infineon Technologies Ag Semiconductor device
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9735241B2 (en) 2013-05-16 2017-08-15 Infineon Technologies Americas Corp. Semiconductor device with a field plate double trench having a thick bottom dielectric
US9818743B2 (en) * 2013-06-21 2017-11-14 Infineon Technologies Americas Corp. Power semiconductor device with contiguous gate trenches and offset source trenches
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
CN204102904U (zh) * 2013-09-20 2015-01-14 三垦电气株式会社 半导体装置
WO2015041025A1 (ja) * 2013-09-20 2015-03-26 サンケン電気株式会社 半導体装置
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014109924B3 (de) 2014-07-15 2015-11-12 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrode und Felddielektrikum und Verfahren zur Herstellung und elektronische Anordnung
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
DE102014111981B4 (de) * 2014-08-21 2020-08-13 Infineon Technologies Ag Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
US9837526B2 (en) * 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9917159B2 (en) * 2015-03-30 2018-03-13 Infineon Technologies Austria Ag Semiconductor device comprising planar gate and trench field electrode structure
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
US20160372558A1 (en) * 2015-06-18 2016-12-22 Sanken Electric Co., Ltd. High Voltage Vertical FPMOS Fets
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016103581B4 (de) * 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102016108943B4 (de) 2016-05-13 2019-03-07 Infineon Technologies Austria Ag Verfahren zum Bilden von Halbleiterbauelementen, Halbleiterbauelemente und Leistungshalbleiterbauelemente
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US9905675B1 (en) * 2016-12-22 2018-02-27 Infineon Technologies Americas Corp. Gate and field electrode trench formation process
EP3435420B1 (de) 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistorvorrichtung mit gleichrichterelement zwischen einer feldelektrode und einer sourceelektrode
US11031478B2 (en) 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
JP2003533889A (ja) * 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
GB0122121D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
DE10211543B4 (de) * 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
DE10234996B4 (de) * 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
JP3742400B2 (ja) * 2003-04-23 2006-02-01 株式会社東芝 半導体装置及びその製造方法
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
GB0327791D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
US7400014B2 (en) * 2004-04-20 2008-07-15 International Rectifier Corporation ACCUFET with schottky source contact

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252263B1 (en) 2014-07-31 2016-02-02 Infineon Technologies Austria Ag Multiple semiconductor device trenches per cell pitch
US9620636B2 (en) 2014-08-28 2017-04-11 Infineon Technologies Austria Ag Semiconductor device with field electrode structures in a cell area and termination structures in an edge area
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102014113189A1 (de) * 2014-09-12 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
US9543386B2 (en) 2014-09-12 2017-01-10 Infineon Technologies Austria Ag Semiconductor device with field electrode structures, gate structures and auxiliary diode structures
US9799729B2 (en) 2014-09-12 2017-10-24 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with field electrode structures, gate structures and auxiliary diode structures
DE102014113189B4 (de) 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102014113375A1 (de) * 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
US9722036B2 (en) 2014-09-17 2017-08-01 Infineon Technologies Austria Ag Semiconductor device with field electrode structure
DE102014117558B4 (de) 2014-11-28 2020-06-18 Infineon Technologies Dresden Gmbh Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102014117558A1 (de) * 2014-11-28 2016-06-02 Infineon Technologies Dresden Gmbh Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
US9653305B2 (en) 2014-11-28 2017-05-16 Infineon Technologies Dresden Gmbh Semiconductor component with field electrode between adjacent semiconductor fins and method for producing such a semiconductor component
DE102016104520A1 (de) * 2016-03-11 2017-09-14 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US10374078B2 (en) 2016-03-11 2019-08-06 Infineon Technologies Austria Ag Semiconductor devices and a method for forming a semiconductor device
DE102016104520B4 (de) 2016-03-11 2022-07-14 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016108934B4 (de) 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
US10276670B2 (en) 2016-05-13 2019-04-30 Infineon Technologies Austria Ag Semiconductor devices and methods for forming semiconductor devices
DE102016108934A1 (de) * 2016-05-13 2017-11-16 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Also Published As

Publication number Publication date
US20070108511A1 (en) 2007-05-17
DE102005052734B4 (de) 2012-02-23
US8247865B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007003812B4 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10220810B4 (de) Halbleiterbauteil
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1029358A1 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102005018378A1 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102021124500A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102004009323A1 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE102013112887B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120524

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AUSTRIA AG, AT

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120726

R082 Change of representative

Representative=s name: ,

Effective date: 20120802

Effective date: 20120802

Effective date: 20120719