DE102016103581B4 - Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen - Google Patents

Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen Download PDF

Info

Publication number
DE102016103581B4
DE102016103581B4 DE102016103581.5A DE102016103581A DE102016103581B4 DE 102016103581 B4 DE102016103581 B4 DE 102016103581B4 DE 102016103581 A DE102016103581 A DE 102016103581A DE 102016103581 B4 DE102016103581 B4 DE 102016103581B4
Authority
DE
Germany
Prior art keywords
gate
regions
semiconductor device
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016103581.5A
Other languages
English (en)
Other versions
DE102016103581A1 (de
Inventor
Ralf Siemieniec
David Laforet
Cedric OUVRARD
Li Juin Yip
Oliver Blank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016103581.5A priority Critical patent/DE102016103581B4/de
Priority to US15/439,986 priority patent/US10050113B2/en
Priority to KR1020170026076A priority patent/KR20170101825A/ko
Publication of DE102016103581A1 publication Critical patent/DE102016103581A1/de
Priority to KR1020180065326A priority patent/KR102186290B1/ko
Application granted granted Critical
Publication of DE102016103581B4 publication Critical patent/DE102016103581B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

Halbleitervorrichtung, umfassend:
nadelförmige Feldplattenstrukturen (160), die sich von einer ersten Oberfläche (101) in Transistorabschnitte (TS) eines Halbleiterbereichs (100) in einem Transistorzellengebiet (610) erstrecken;
eine Gitterstruktur (400), die die Transistorabschnitte (TS) voneinander trennt, wobei die Gitterstruktur (400) (i) streifenförmige Gate-Randbereiche (151) aufweist, die jeweils entlang einem Rand der Transistorabschnitte (TS) verlaufen, (ii) Gate-Knotenbereiche (154), die breiter als die Gate-Randbereiche (151) sind und jeweils zwei oder mehr der Gate-Randbereiche (151) verbinden, und (iii) einen oder mehrere Verbindungsabschnitte (175) des Halbleiterbereichs (100), wobei die Verbindungsabschnitte (175) zwischen benachbarten Transistorabschnitten (TS) verlaufen.

Description

  • HINTERGRUND
  • In Leistungshalbleitervorrichtungen, zum Beispiel IGFETs (Feldeffekttransistoren mit isoliertem Gate) fließt typischerweise ein Laststrom in einer vertikalen Richtung zwischen zwei Lastelektroden, die an gegenüberliegenden Seiten eines Halbleiterdie ausgebildet sind. In einem Sperrmodus verarmen Feldplattenstrukturen, die sich von einer Seite in das Halbleiterdie erstrecken, einen Driftbereich des Halbleiterdie und ermöglichen höhere Dotierstoffkonzentrationen im Driftbereich ohne einen nachteiligen Einfluss auf das Sperrvermögen. Ein Schrumpfen der Feldplattenstrukturen zu nadelförmigen Feldplattenstrukturen vergrößert eine aktive Transistorfläche und ermöglicht ein Vergrößern der Gesamtkanalbreite, indem eine gitterartige Gatestruktur zwischen den Feldplattenstrukturen ausgebildet wird.
  • Aus den Druckschriften DE 10 2014 109 924 B3 , DE 10 2014 109 846 A1 , DE 10 2005 052 734 B4 sowie US 2012 / 0 061 753 A1 sind Leistungshalbleitervorrichtungen bekannt.
  • Es ist wünschenswert, zuverlässige Halbleitervorrichtungen mit nadelförmigen Feldelektroden und geringen parasitären Kapazitäten zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Abhängige Ansprüche beziehen sich auf weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung nadelförmige Feldplattenstrukturen, die sich von einer ersten Oberfläche in Transistorabschnitte eines Halbleiterbereichs in einem Transistorzellengebiet erstrecken. Eine Gitterstruktur trennt die Transistorabschnitte voneinander. Streifenförmige Gate-Randbereiche der Gitterstruktur verlaufen entlang Rändern der Transistorabschnitte. Gate-Knotenbereiche, welche breiter als die Gate-Randbereiche sind, verbinden jeweils zwei oder mehr der Gate-Randbereiche. Die Gitterstruktur umfasst ferner einen oder mehrere Verbindungsabschnitte des Halbleiterbereichs, wobei sich die Verbindungsabschnitte zwischen benachbarten Transistorabschnitten erstrecken.
  • Gemäß einer anderen Ausführungsform umfasst eine elektronische Baugruppe bzw. Anordnung eine Halbleitervorrichtung, die nadelförmige Feldplattenstrukturen umfasst, die sich von einer ersten Oberfläche in Transistorabschnitte eines Halbleiterbereichs in einem Transistorzellengebiet erstrecken. Eine Gitterstruktur trennt die Transistorabschnitte voneinander. Streifenförmige Gate-Randbereiche der Gitterstruktur verlaufen entlang Rändern der Transistorabschnitte. Gate-Knotenbereiche, welche breiter als die Gate-Randbereiche sind, verbinden jeweils zwei oder mehr der Gate-Randbereiche. Die Gitterstruktur umfasst ferner einen oder mehrere Verbindungsabschnitte des Halbleiterbereichs, wobei sich die Verbindungsabschnitte zwischen benachbarten Transistorabschnitten erstrecken.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die Verbindungsabschnitte umfasst, die eine Gatestruktur zu einem kompletten Gitter vervollständigen, gemäß einer Ausführungsform.
    • 1B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang Linie B-B.
    • 2A ist ein schematisches Diagramm, das eine Transfercharakteristik bzw. -kennlinie einer Halbleitervorrichtung zeigt, die eine Gatestruktur mit sich schneidenden Gate-Randbereichen umfasst, die rechtwinklige Ecken bilden, um Effekte der Ausführungsformen zu diskutieren.
    • 2B ist eine schematische perspektivische Ansicht eines Bereichs einer Halbleitervorrichtung, die eine Verteilung einer elektrischen Feldstärke in einer herkömmlichen Vorrichtung mit nadelförmigen Feldplattenstrukturen zeigt, um Effekte der Ausführungsformen zu diskutieren.
    • 3A ist ein schematisches Diagramm, um die Gate-Source-Spannung als eine Funktion der Gateladung für ein Vergleichsbeispiel und für eine Halbleitervorrichtung gemäß den Ausführungsformen zu veranschaulichen, um Effekte der Ausführungsformen zu diskutieren.
    • 3B ist ein schematisches Diagramm, das eine Rückwärts- bzw. Reverse-Übertragungskapazität als Funktion der Drain-Source-Spannung veranschaulicht, um Effekte der Ausführungsformen zu diskutieren.
    • 4A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die quadratische Transistorzellen und eine Gitterstruktur mit Leitungsbereichen (engl. line portions) betrifft, die in einem zentralen Bereich eines Transistorzellengebiets verbunden sind.
    • 4B ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die quadratische Transistorzellen und eine Gitterstruktur mit Leitungsbereichen betrifft, die in einem Umfangsbereich eines Transistorzellengebiets verbunden sind.
    • 4C ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die quadratische Transistorzellen und eine Gitterstruktur mit Leitungsbereichen betrifft, die in einem Randgebiet außerhalb des Transistorzellengebiets verbunden sind.
    • 5 ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die quadratische Transistorzellen und Leitungsbereiche betrifft.
    • 6 ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die quadratische Transistorzellen und eine Gatestruktur mit Gate-Knotenbereichen betrifft, die drei Leitungsbereiche verbinden, und mit Gate-Knotenbereichen, die zwei orthogonale Leitungsbereiche verbinden.
    • 7 ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die hexagonale Transistorzellen betrifft.
    • 8 ist ein schematisches Schaltungsdiagramm einer elektronischen Baugruppe gemäß einer Ausführungsform, die sich auf Schaltnetzteile und Motorantriebe bezieht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A und 1B beziehen sich auf eine Halbleitervorrichtung 500, die eine Vielzahl identischer Transistorzellen TC umfasst. Die Halbleitervorrichtung 500 kann ein IGFET, zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der gewöhnlichen Bedeutung, einschließlich FETs mit Metallgates sowie FETs mit Nicht-Metallgates, sein oder einen solchen enthalten. Gemäß einer anderen Ausführungsform kann die Halbleitervorrichtung 500 ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS-gesteuerte Diode) sein.
  • Die Halbleitervorrichtung 500 basiert auf einem Halbleiterbereich 100 aus einem einkristallinen Halbleitermaterial wie etwa Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen AIIIBV-Halbleiter.
  • Der Halbleiterbereich 100 weist eine erste Oberfläche 101 auf, welche annähernd planar sein kann oder welche durch eine Ebene definiert sein kann, die durch koplanare Oberflächenabschnitte aufgespannt wird, sowie eine planare zweite Oberfläche 102 parallel zur ersten Oberfläche 101. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 hängt von einem Spannungssperrvermögen ab, für welches die Halbleitervorrichtung 500 spezifiziert ist, und kann zumindest 20 um betragen. Gemäß anderen Ausführungsformen kann die Distanz im Bereich von mehreren hundert Mikrometer liegen. Eine laterale Oberfläche, welche zu den ersten und zweiten Oberflächen 101, 102 geneigt ist, verbindet die ersten und zweiten Oberflächen 101, 102.
  • In einer zur Querschnittsebene senkrechten Ebene kann der Halbleiterbereich 100 eine rechtwinklige Form mit einer Kantenlänge von mehreren Millimeter aufweisen. Eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Der Halbleiterbereich 100 umfasst eine Driftstruktur 120 eines ersten Leitfähigkeitstyps sowie einen Kontaktbereich 130 zwischen der Driftstruktur 120 und der zweiten Oberfläche 102. Die Driftstruktur 120 umfasst eine Driftzone 121, in welcher eine Dotierstoffkonzentration mit zunehmender Distanz zur ersten Oberfläche 101 zumindest in Bereichen ihrer vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen kann. Gemäß anderen Ausführungsformen kann die Dotierstoffkonzentration in der Driftzone 121 annähernd gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 121 kann zwischen 1E13 cm-3 und 1E18 cm-3, zum Beispiel in einem Bereich von 5E15 cm-3 bis 1E17 cm-3, liegen. Für einen auf Silizium basierenden Halbleiterbereich 100 kann die mittlere Dotierstoffkonzentration in der Driftzone 121 zwischen 1E15 cm-3 und 1E17 cm-3, zum Beispiel in einem Bereich von 5E15 cm-3 bis 5E16 cm-3, liegen.
  • Der Kontaktbereich 130 kann ein hochdotiertes Basissubstrat oder eine hochdotierte Schicht sein. Entlang der zweiten Oberfläche 102 ist eine Dotierstoffkonzentration im Kontaktbereich 130 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden, das direkt an die zweite Oberfläche 102 grenzt. Falls der Halbleiterbereich 100 auf Silizium basiert, kann in einem n-leitfähigen Kontaktbereich 130 die Dotierstoffkonzentration entlang der zweiten Oberfläche 102 zumindest 1E18 cm-3, zum Beispiel zumindest 5E19 cm-3, betragen. In einem p-leitfähigen Kontaktbereich 130 kann die Dotierstoffkonzentration zumindest 1E16 cm-3, zum Beispiel mindestens 5E17 cm-3, betragen. Für IGFETs und Halbleiterdioden hat der Kontaktbereich 130 die gleiche Leitfähigkeit wie die Driftzone 121. Für IGBTs kann der Kontaktbereich 130 den komplementären zweiten Leitfähigkeitstyp aufweisen.
  • Die Driftstruktur 120 kann weitere dotierte Gebiete, zum Beispiel eine Feldstoppschicht oder eine Pufferzone zwischen der Driftzone 121 und dem Kontaktbereich 130, Sperr- bzw. Barrierenzonen oder gegendotierte Gebiete umfassen.
  • Feldplattenstrukturen 160 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterbereich 100. Bereiche der Feldplattenstruktur 160 zwischen der ersten Oberfläche 101 und vergrabenen Endbereichen können annähernd vertikale Seitenwände aufweisen oder können unter einem Winkel von zum Beispiel 89 Grad bezüglich der ersten Oberfläche 101 geringfügig geneigt sein. Die Seitenwände können gerade oder geringfügig bauchig sein.
  • Die Feldplattenstrukturen 160 können entlang parallelen Linien gleichmäßig beabstandet sein, wobei eine Vielzahl von Feldplattenstrukturen 160 mit der gleichen horizontalen Querschnittsfläche entlang jeder Linie angeordnet sein kann und wobei die Linien gleichmäßig beabstandet sein können.
  • Jede Feldplattenstruktur 160 umfasst eine leitfähige Feldelektrode 165 und ein Felddielektrikum 169, das die Feldelektrode 165 jeweils umgibt. Die Feldelektrode 165 enthält eine hochdotierte Siliziumschicht und/oder eine metallhaltige Schicht oder besteht aus einer solchen. Das Felddielektrikum 169 trennt die Feldelektrode 165 vom umgebenden Halbleitermaterial des Halbleiterbereichs 100 und kann eine thermisch gewachsene Siliziumoxidschicht, eine abgeschiedene Siliziumoxidschicht, zum Beispiel ein Siliziumoxid basierend auf TEOS (Tetraethylorthosilikat), oder beides umfassen oder daraus bestehen.
  • Eine vertikale Ausdehnung der Feldplattenstruktur 160 ist geringer als eine Distanz zwischen der ersten Oberfläche 101 und dem Kontaktbereich 130, so das die Driftzone 121 einen durchgehenden Driftzonenabschnitt 121b zwischen den Feldplattenstrukturen 160 und dem Kontaktbereich 130 sowie säulenartige Driftzonenabschnitte 121a zwischen benachbarten Feldplattenstrukturen 160 umfassen kann. Die vertikale Ausdehnung der Feldplattenstrukturen 160 kann in einem Bereich von 1 µm bis 50 µm, zum Beispiel in einem Bereich von 2 µm bis 20 µm, liegen. Eine erste horizontale Ausdehnung der Feldplattenstrukturen 160 orthogonal zu den Elektrodenleitungen 195 kann in einem Bereich von 0, 1 µm bis 20 µm, zum Beispiel in einem Bereich von 0,2 µm bis 5 µm, liegen.
  • Für nadelförmige (engl.: spicular) Feldelektroden 165 kann eine zweite horizontale Ausdehnung der Feldelektrode 165 orthogonal zur ersten horizontalen Ausdehnung und parallel zu den Elektrodenleitungen 195 höchstens dreimal oder höchstens zweimal so groß wie die erste horizontale Ausdehnung sein. Die Querschnittsflächen der Feldelektroden 165 und der Feldplattenstrukturen 160 können Rechtecke, reguläre oder verzerrte Polygone mit oder ohne gerundete und/oder angeschrägte Ecken, Ellipsen oder Ovale sein.
  • Gemäß einer Ausführungsform sind die ersten und zweiten horizontalen Ausdehnungen annähernd gleich, und die Querschnittsflächen der Feldelektroden 165 und der Feldplattenstrukturen 160 sind Kreise oder reguläre Polygone mit oder ohne gerundete oder angeschrägte Ecken, wie etwa Oktagone, Hexagone oder Quadrate.
  • Die Feldplattenstrukturen 160 ermöglichen hohe Dotierstoffkonzentrationen in der Driftzone 121 ohne Verlust eines Sperrvermögens der Halbleitervorrichtung 500. Nadelförmige Feldelektroden 165 vergrößern die zur Verfügung stehende Querschnittsfläche für die Driftzone 121 und reduzieren daher verglichen mit streifenförmigen Feldelektroden den Einschaltwiderstand RDSon.
  • Halbleitende Bereiche der Transistorzellen TC sind in Mesastrukturabschnitten 170 des Halbleiterbereichs 100 ausgebildet, wobei jeder Mesastrukturabschnitt 170 eine Feldplattenstruktur 160 umgeben kann. Die Mesastrukturabschnitte 170 ragen aus einem durchgehenden Abschnitt des Halbleiterbereichs 100 zwischen den Feldplattenstrukturen 160 und der zweiten Oberfläche 102 vor. Eine horizontale mittlere Breite der Mesastrukturabschnitte 170 kann in einem Bereich von 0,2 µm bis 10 µm, zum Beispiel in einem Bereich von 0,3 µm bis 1 µm, liegen.
  • Jeder Mesastrukturabschnitt 170 umfasst eine Bodyzone 115 des zweiten Leitfähigkeitstyps. Die Bodyzonen 115 bilden erste pn-Übergänge pn1 mit der Driftstruktur 120, zum Beispiel den säulenartigen Driftzonenabschnitten 121a, und zweite pn-Übergänge pn2 mit Sourcezonen 110, die zwischen den Bodyzonen 115 und der ersten Oberfläche 101 ausgebildet sind. Die Bodyzonen 115 umgeben die Feldplattenstrukturen 160 in einer horizontalen Ebene vollständig. Jede Bodyzone 115 kann einen hochdotierten Bereich zum Ausbilden eines ohmschen Kontaktes mit einer Metallkontaktstruktur umfassen.
  • Die Sourcezonen 110 können Wannen sein, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100, zum Beispiel in die Bodyzonen 115, erstrecken. Eine Sourcezone 110 kann die Feldplattenstruktur 160 umgeben, oder zwei oder mehr getrennte Sourcezonen können um die Feldplattenstruktur 160 in einer horizontalen Ebene ausgebildet sein. Die Sourcezone 110 kann direkt an die Feldplattenstruktur 160 grenzen oder kann von der Feldplattenstruktur 160 beabstandet sein.
  • Die Sourcezonen 110 sowie die Bodyzonen 115 sind mit einer ersten Lastelektrode 310 elektrisch verbunden. Die erste Lastelektrode 310 kann mit einem ersten Lastanschluss L1, zum Beispiel dem Sourceanschluss, falls die Halbleitervorrichtung 500 ein IGFET ist, einem Emitteranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder einem Anodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, elektrisch gekoppelt oder verbunden sein.
  • Eine zweite Lastelektrode 320, welche direkt an die zweite Oberfläche 102 und den Kontaktbereich 130 grenzt, kann einen zweiten Lastanschluss L2, welcher der Drainanschluss sein kann, falls die Halbleitervorrichtung 500 ein IGFET ist, ein Kollektoranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder ein Kathodenanschluss, falls die Halbleitervorrichtung 500 eine Halbleiterdiode ist, bilden oder mit einem solchen elektrisch verbunden sein.
  • Die Feldelektroden 165 können mit der ersten Lastelektrode 310, mit einem anderen Anschluss der Halbleitervorrichtung 500, mit einem Ausgang einer internen oder externen Treiberschaltung elektrisch verbunden oder potentialfrei sein. Die Feldelektroden 165 können in verschiedene Teil- bzw. Subelektroden geteilt sein, welche voneinander isoliert sein können und welche mit identischen oder verschiedenen Potentialen gekoppelt sein können.
  • Eine Gitterstruktur 400 trennt die Transistorabschnitte TS voneinander. Die Gitterstruktur 400 umfasst eine Gatestruktur 150 und Verbindungsabschnitte 175 des Halbleiterbereichs 100. Die Verbindungsabschnitte 175 und die Gatestruktur 150 ergänzen einander zu der Gitterstruktur 400, welche ein regelmäßiges und vollständiges Gitter ist. Die Transistorabschnitte TS bilden die Maschen der Gitterstruktur 400.
  • Die Gatestruktur 150 erstreckt sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 und umfasst streifenförmige Gate-Randbereiche 151 sowie Gate-Knotenbereiche 154. Jeder Gate-Randbereich 151 erstreckt sich entlang einem gemeinsamen Rand von zwei benachbarten Transistorabschnitten TS. Innerhalb eines Transistorzellengebiets 610, das funktionale Transistorzellen TC enthält, ist jeder Gate-Randbereich 151 typischerweise zwischen zwei benachbarten Transistorabschnitten TS ausgebildet. Die Gate-Randbereiche 151 weisen eine gleichmäßige bzw. einheitliche Breite auf und sind ohne Biegungen gerade. Die Gate-Randbereiche 151 können entlang allen Rändern von Transistorabschnitten TS aller funktionalen Transistorzellen TC innerhalb des Transistorzellengebiets 610 ausgebildet sein.
  • Gate-Knotenbereiche 154 verbinden zwei oder mehr der Gate-Randbereiche 151 miteinander und sind an einigen der oder allen Knoten der Gitterstruktur 400 ausgebildet. Erste Knotenbereiche 154a können zwei der Gate-Randbereiche 151 verbinden. Zweite Knotenbereiche 154b können drei der Gate-Randbereiche 151 verbinden. Ein dritter Knotenbereich 154c kann vier der Gate-Randbereiche 151 verbinden. Die Gitterstruktur 400 kann zwei oder mehr verschiedene Arten von Knotenbereichen 154a, 154b, 154c umfassen.
  • Die Gate-Knotenbereiche 154 sind so ausgebildet, dass ein minimaler Innenwinkel der Transistorabschnitte TS mindestens 120°, zum Beispiel mindestens 135°, beträgt. Außerdem sind die Gate-Knotenbereiche 154 so ausgebildet, dass eine minimale Distanz zwischen orthogonalen Gate-Randbereichen 151 mindestens 50 nm, zum Beispiel mindestens 200 nm, beträgt.
  • Eine horizontale Querschnittsfläche der Gate-Knotenbereiche 154 kann streifenförmige Teilflächen mit einer Breite der Gate-Randbereiche 151 und eine, zwei, drei oder vier annähernd gleichschenklige dreieckige Teilflächen umfassen, die jeweils zwischen zwei der streifenförmigen Teilflächen passen. Eine minimale Länge der gleichschenkligen Seiten der dreieckigen Teilflächen kann mindestens 50 nm, zum Beispiel mindestens 200 nm, betragen.
  • Die Gate-Knotenbereiche 154 sind so angeordnet, dass jeder der Gate-Randbereiche 151 mit den anderen Gate-Randbereichen 151 durch Verbindungen innerhalb des Transistorzellengebiets 610, durch Verbindungen außerhalb des Transistorzellengebiets 610 oder durch sowohl Verbindungen innerhalb des Transistorzellengebiets 610 als auch Verbindungen außerhalb des Transistorzellengebiets 610 verbunden ist.
  • Die Gatestruktur 150 mit den Gate-Randbereichen 151 und den Gate-Knotenbereichen 154 umfasst eine leitfähige Gateelektrode 155, die eine hochdotierte polykristalline Siliziumschicht und/oder eine metallhaltige Schicht umfasst oder daraus besteht. Die Gateelektrode 155 ist gegen den Halbleiterbereich 100 vollständig isoliert, wobei ein Gatedielektrikum 159 die Gateelektrode 155 zumindest von den Bodyzonen 115 trennt. Das Gatedielektrikum 159 koppelt kapazitiv die Gateelektrode 155 mit Kanalbereichen der Bodyzonen 115. Das Gatedielektrikum 159 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, ein Halbleiteroxinitrid, z.B. Siliziumoxinitrid, oder eine Kombination davon umfassen oder daraus bestehen. Die Gateelektrode 155 ist mit einem Gateanschluss G der Halbleitervorrichtung 500 elektrisch verbunden oder gekoppelt.
  • Eine vertikale Ausdehnung der Gatestruktur 150 ist kleiner als eine vertikale Ausdehnung der Feldplattenstrukturen 160. Die vertikale Ausdehnung der Gatestrukturen 150 kann in einem Bereich von 100 nm bis 5000 nm, zum Beispiel in einem Bereich von 300 nm bis 1000 nm, liegen. Eine horizontale Breite der Gate-Randbereiche 151 kann in einem Bereich von 100 nm bis 1000 nm, zum Beispiel von 200 nm bis 800 nm, liegen.
  • Die Verbindungsabschnitte 175 bilden Gatelücken und können Sourcebereiche 110a der Sourcezonen 110 sowie Bodybereiche 115a der Bodyzonen 115 umfassen. Eine Breite gd einer Lücke ist definiert als eine minimale Distanz zwischen einer schmalen Seite oder Endfläche des betreffenden Gate-Randbereichs 151 und des Gate-Knotenbereichs 154 oder, bei Fehlen eines Gate-Knotenbereichs 154, zwischen zwei schmalen Seiten gegenüberliegender Gate-Randbereiche 151. Die Breite gd kann in einem Bereich von 50 nm bis 500 nm, zum Beispiel von 100 nm bis 250 nm liegen.
  • In den veranschaulichten Ausführungsformen und für die folgende Beschreibung sind die Bodyzonen 115 vom p-Typ, wohingegen die Sourcezonen 110 und die Driftzone 121 vom n-Typ sind. Ähnliche Betrachtungen, wie sie im Folgenden skizziert werden, finden auch Anwendung auf Ausführungsformen mit Bodyzonen 115 vom n-Typ, Sourcezonen 110 vom p-Typ und einer Driftzone 121 vom p-Typ.
  • Wenn eine an die Gateelektrode 150 angelegte Spannung eine voreingestellte Schwellenspannung übersteigt, sammeln sich Elektronen und bilden Inversionskanäle in den Kanalbereichen der Bodyzonen 115, die direkt an das Gatedielektrikum 159 in den Bodyzonen 115 grenzen. Die zweiten pn-Übergänge pn2 mit den Inversionskanälen werden durchlässig für Elektronen in einem in Vorwärtsrichtung vorgespannten Zustand der Halbleitervorrichtung 500 mit einer positiven Spannung, die zwischen die Driftstruktur 120 und die Sourcezonen 110 angelegt ist, und ein Laststrom fließt zwischen den ersten und zweiten Lastanschlüssen L1, L2 in einer vertikalen Richtung durch die Halbleitervorrichtung 500.
  • Eine Gate-Drain-Kapazität Cgd nimmt mit zunehmender Überlappungsfläche zwischen der Gateelektrode 155 und der Driftstruktur 120 zu. Verglichen mit durchgehenden Gateelektroden 155 tragen die durch die Verbindungsabschnitte 175 definierten Gatelücken nicht zu der Gate-Drain-Kapazität Cgd bei. Die Gatelücken können die Überlappungsfläche zwischen der Gateelektrode 155 und der Driftstruktur 120 signifikant reduzieren und können Cgd sowie die Reverse-Übertragungskapazität Crss reduzieren.
  • Die Reduzierung der Kanalbreite entlang den Längsseiten der Gate-Randbereiche 151 kann zumindest teilweise kompensiert werden durch eine zusätzliche Kanalbreite entlang den schmalen Seiten der Gate-Randbereiche 151 entlang den Verbindungsabschnitten 175. In Abhängigkeit von der horizontalen Querschnittsform der Gate-Randbereiche 151 und der Einheitlichkeit bzw. Gleichmäßigkeit des Gatedielektrikums 159 kann eine minimale Gatebreite im Bereich der Gatelückenbreite gd ausreichend sein, um den Verlust an Kanalbreite entlang der Längsrichtung zu kompensieren oder gar zu überkompensieren.
  • In herkömmlichen Layouts mit einer durchgehenden Gateelektrode, die punktförmige Feldplattenstrukturen 160 umgibt, bildet die durchgehende Gateelektrode ein durchgehendes, komplettes Gitter mit Knoten, wo kreuzende Gateelektrodenbereiche einander schneiden.
  • In Zellenlayouts mit einer durchgehenden gitterförmigen Gateelektrode ohne Variation einer Breite der durchgehenden Gateelektrode bilden die sich schneidenden Bereiche der Gateelektrode scharfe Ecken. In und nahe den scharfen Ecken überlappen elektrische Felder der beiden, sich schneidenden Gateelektrodenbereiche. In den überlappenden Bereichen wird verglichen mit Bereichen, die zu den scharfen Ecken entfernter liegen, die Schwellenspannung lokal reduziert.
  • 2A ist ein Diagramm, das einen Drainstrom ID eines IGFET gegen eine Gate-Source-Spannung VGS aufträgt, und zeigt die Transfer- bzw. Übertragungscharakteristik 410 eines IGFET mit sich schneidenden Gateelektrodenbereichen, die rechtwinklige Ecken bilden. Ein erster Teil 411 der Übertragungscharakteristik 410 stammt von den Transistorzellenbereichen nahe den Ecken, welche schon bei einer niedrigen ersten Schwellenspannung Vth1 leitfähig sind. Ein zweiter Teil 412 stammt von den zu den Ecken entfernt gelegenen Transistorzellenbereichen, welche einen Laststrom nur oberhalb einer zweiten Schwellenspannung Vth2, die höher als Vth1 ist, leiten.
  • Um die definierte Zielschwellenspannung Vth von zum Beispiel 10 V sicherzustellen, wird die Schwellenspannung in der kompletten Transistorzelle TC zu höheren Werten verschoben, so dass die erste Schwellenspannung Vth1 gleich der oder höher als die Zielschwellenspannung Vth ist. Als Nebeneffekt wird die zweite Schwellenspannung Vth2 in zu den Ecken entfernt gelegenen Bereichen über die Zielschwellenspannung hinaus verschoben. Die zu den Ecken entfernt gelegenen Bereiche können bei Vth nicht vollständig einschalten, und als weitere Konsequenz ist der Einschaltwiderstand RDSon höher als in dem Fall, in dem die zu den Ecken entfernt gelegenen Bereiche vollständig einschalten.
  • 2B zeigt die lokale Zunahme der elektrischen Feldstärke in einem Transistorabschnitt entlang dem Boden einer Gateelektrode 155 in den Umgebungen einer 90°-Ecke des Transistorabschnitts.
  • Die Gate-Knotenbereiche 154 vermeiden die lokale Reduzierung der Schwellenspannung Vth, indem scharfe Ecken auf Kosten einer größeren Querschnittsfläche und einer höheren Cgd vermieden werden.
  • Anders als in Layouts, bei denen die Gateelektrode in der vertikalen Projektion einer Feldelektrode integriert ist, die die Gateelektrode zum Drainpotential direkt abschirmt, liegen für gitterartige Gatestrukturen die Feldelektroden in den Maschen des Gitters außerhalb einer direkten Verbindungsleitung zwischen Gateelektrode und Drainpotential, und der abschirmende Effekt der Feldelektroden gegen das Drainpotential ist an den Knoten des Gitters am schwächsten. Außerdem ist die projizierte Fläche der Gatestruktur 150 auf die Drainelektrode hoch. Als Folge sind Gate-Drain-Kapazität Cgd und Miller-Ladung Qgd vergleichsweise hoch.
  • Außerdem verbreitern die Gate-Knotenbereiche 154 lokal die Gatestrukturen 150 bei und nahe den Knoten des Gitters. Da die Breite der Gatestruktur 150 typischerweise definiert wird durch die Breite eines Gategrabens, welcher im Fertigungsverlauf in den Halbleiterbereich 100 geätzt wird und welcher später mit der Gateelektrode gefüllt wird, und da in typischen Ätzregimes für eine gegebene Ätzzeit eine Tiefe eines geätzten Grabens von der Breite des geätzten Grabens abhängt, ergibt eine lokale Verbreiterung der Gatestrukturen 150 bei den Knoten typischerweise Gateelektroden mit lokal vergrößerter vertikaler Ausdehnung bei den und um die Knoten. Die vergrößerte vertikale Ausdehnung bringt die Gateelektrode lokal näher zur Drainelektrode und erhöht somit Cgd weiter. Als Folge erhöht eine Form der Gate-Knotenbereiche 154, die zum Nivellieren der Schwellenspannung in den Eckabschnitten der Transistorabschnitte TS geeignet ist, die Miller-Ladung Qgd signifikant.
  • Die Verbindungsabschnitte 175 aus dem Material des Halbleiterbereichs 100 reduzieren sowohl die Projektionsfläche der Gatestruktur 150 auf die Drainelektrode als auch die Querschnittsfläche von Bereichen der Gatestruktur 150 mit größerer vertikale Ausdehnung und geringerer Distanz zur zweiten Oberfläche 102 mit der Drainelektrode. Insgesamt reduzieren die Verbindungsabschnitte 175 Qgd merklich.
  • Eine Halbleitervorrichtung 500 mit der Gitterstruktur 400, wie sie in 1A und 1B veranschaulicht ist, zeigt auf der einen Seite Gate-Knotenbereiche 154, die eine lokale Reduzierung der Schwellenspannung vermeiden. Auf der anderen Seite reduzieren die Verbindungsabschnitte 175 Qgd ohne zusätzlichen Aufwand und Kosten und ohne eine Prozesskomplexität zu erhöhen, sondern nur durch eine unkritische Änderung einer Struktur einer lithographischen Maske.
  • In 3A zeigt Linie 421 die Gate-Source-Spannung VGS als eine Funktion der Gateladung Qg einer Transistorzelle mit einem quadratischen Transistorabschnitt TS, einer nadelförmigen Feldelektrode, die zum Transistorabschnitt TS zentriert ist, vier Gate-Randbereichen parallel zu den Rändern des Transistorabschnitts TS und polygonalen Gate-Knotenbereichen 154 an allen vier Ecken des Transistorabschnitts TS. Zunächst lädt der Gatestrom hauptsächlich Cgs, und die Gate-Source-Spannung VGS nimmt allmählich zu. Wenn VGS die Schwellenspannung Vth erreicht, beginnt Vds anzusteigen, und der Gatestrom lädt hauptsächlich Cgd . Nachdem die Transistorzelle TC vollständig eingeschaltet hat, steigt VGS wieder an. Der Teil der Gateladung Qg , der während der Miller-Phase geladen wird, ist definiert als Gate-Drain-Ladung Qgd oder Miller-Ladung.
  • Linie 422 zeigt VGS (Qg ) für eine Transistorzelle TC mit Gate-Randbereichen 151 und mit Verbindungsabschnitten 175 des Halbleiterbereichs 100, die die Gate-Knotenbereiche des Vergleichsbeispiels ersetzen. Die Miller-Ladung Qgd1 der Transistorzelle mit vier Gate-Knotenbereichen 154 an allen vier Ecken ist signifikant höher als die Miller-Ladung Qgd2 der Transistorzelle ohne Gate-Knotenbereiche 154 an allen vier Ecken. Die Reduzierung der Gate-Drain-Ladung Qgd kann 20 % betragen.
  • Die Werte für Layouts, die nur einen Teil der Gate-Knoten durch Verbindungsabschnitte 175 ersetzen, kann durch eine Interpolation der Linien 421, 422 approximiert werden. Zum Beispiel kann in einem Layout, das 50 % der Gate-Knotenbereiche vollständig durch Verbindungsabschnitte 175 ersetzt, Qgd um etwa 10 % reduziert werden.
  • Da 3A die lokale Zunahme der vertikalen Ausdehnung der Gatestruktur 150 in den Gate-Knotenbereichen 154 nicht berücksichtigt, kann der tatsächliche Einfluss des Zellenlayouts auf Cgd sogar größer sein, da das Vorhandensein der Trenngebiete 175 die lokale Zunahme der vertikalen Ausdehnung von solchen Gate-Knotenbereichen, die zwei oder drei Gate-Randbereiche 151 statt vier Gate-Randbereiche 151 an allen vier Seiten verbinden, lokal verringert oder vermeidet.
  • 3B veranschaulicht den Effekt der Verbindungsabschnitte 175 auf die Reverse-Übertragungskapazität Crss . Linie 431 bezieht sich auf das Referenzbeispiel mit vier diamantförmigen Gate-Knotenbereichen an allen vier Ecken einer quadratischen Transistorzelle TC. Die Linie 432 zeigt Crss für eine Transistorzelle mit Verbindungsabschnitten 175 vom Halbleiterbereich 100, die benachbarte Gate-Randbereiche 151 an allen vier Ecken trennen.
  • 4A bis 4C beziehen sich auf Halbleitervorrichtungen 500 mit quadratischen Transistorzellen TC. Feldplattenstrukturen 160 sind in der Mitte der Transistorzellen TC ausgebildet. Eine Gitterstruktur 400 bildet ein regelmäßiges Gitter mit annähernd quadratischen Maschen um die Transistorabschnitte TS der Transistorzellen TC.
  • Die Gitterstruktur 400 umfasst eine Gatestruktur 150 und eine Vielzahl von Verbindungsabschnitten 175, die die Gatestruktur 150 zu einem vollständigen Gitter ergänzen. Die Gatestruktur 150 umfasst streifenförmige Gate-Randbereiche 151 und Gate-Knotenbereiche 154, die benachbarte der Gate-Randbereiche 151 verbinden.
  • In 4A sind die Gate-Knotenbereiche 154 der Gatestruktur 150 dritte Knotenbereiche 154c, die vier angrenzende Gate-Randbereiche 151 an ersten Knoten der Gitterstruktur 400 verbinden. Die Gate-Knotenbereiche 154 sind so ausgebildet, dass ein minimaler Innenwinkel des Transistorabschnitts TS zumindest 120°, beispielsweise mindestens 135°, beträgt. Außerdem sind die Gate-Knotenbereiche 154 so ausgebildet, dass eine minimale Distanz zwischen orthogonalen Gate-Randbereichen 151 mindestens 50 nm, zum Beispiel mindestens 200 nm, beträgt. Eine horizontale Querschnittsfläche der Gate-Knotenbereiche 154 umfasst zum Beispiel streifenförmige Teilflächen mit einer Breite der Gate-Randbereiche 151 und vier annähernd gleichschenkligen Teilflächen, die jeweils zwischen zwei der streifenförmigen Teilflächen passen. Eine minimale Länge der gleichschenkligen Seiten der dreieckigen Teilflächen kann mindestens 50 nm, zum Beispiel mindestens 200 nm, betragen.
  • Die Verbindungsabschnitte 175 trennen Endflächen von Gate-Randbereichen 151, die am Verbindungsabschnitt 175 zwischen den betreffenden Gate-Randbereichen 151 einander gegenüberliegen.
  • Die Gatestruktur 150 umfasst eine Vielzahl von Leitungsbereichen 152, die entlang der gleichen horizontalen Richtung verlaufen, wobei jeder Leitungsbereich 152 eine Vielzahl der Gate-Randbereiche 151 umfasst, die entlang einer geraden Linie ausgebildet und durch Knotenbereiche 154 verbunden sind. Die Leitungsbereiche 152 können sich über ein komplettes Transistorzellengebiet 610 erstrecken, wobei das Transistorzellengebiet 610 steuerbare, funktionale Transistorzellen TC enthält, durch welche in einem Einschaltzustand der Halbleitervorrichtung 500 ein Laststrom fließt. Ein Abschlussgebiet, das keine funktionalen Transistorzellen enthält, umgibt typischerweise das Transistorzellengebiet 610. Beispielsweise kann das Abschlussgebiet ein Randgebiet sein, das das Transistorzellengebiet 610 von einer äußeren lateralen Oberfläche des Halbleiterbereichs 100 trennt.
  • Gate-Randbereiche 151, die orthogonal zu den Leitungsbereichen 152 orientiert sind, können die Leitungsbereiche 152 innerhalb eines zentralen Bereichs 611 des Transistorzellengebiets 610 miteinander verbinden. Entlang Leitungen, die zu den Leitungsbereichen 152 orthogonal sind, kann jeder vierte Gitterknoten ohne irgendeinen Gitter-Knotenbereich 154 vorliegen, so dass der Teil von Cgd , der aus den Gate-Knotenbereichen 154 resultiert, um weitere 25 % bezüglich eines vergleichenden Zellenlayouts mit dritten Knotenbereichen 154c an jedem Gitterknoten reduziert wird. Außerdem ist jeder Gate-Randbereich 151 grundsätzlich in allen vier horizontalen Richtungen elektrisch verbunden, und eine Variation eines Gate-Leiterwiderstands unter den Transistorzellen TC ist vergleichsweise gering.
  • In 4B umfasst die Gitterstruktur 150 erste Leitungsbereiche 152a, welche in einem zentralen Bereich 611 des Transistorzellengebiets 610 voneinander getrennt sind und welche in einem Übergangsgebiet 619 des Transistorzellengebiets 610 durch einen oder mehrere zweite Leitungsbereiche 152b miteinander verbunden sind, die orthogonal zu den ersten Leitungsbereichen 152a verlaufen, wobei das Übergangsgebiet 619 den zentralen Bereich 611 von einem Abschlussgebiet 690 trennt.
  • Im zentralen Bereich 611 kann die Gitterstruktur 400 zweite Knotenbereiche 154b umfassen, die jeweils drei Gate-Randbereiche 154 elektrisch verbinden, und jeder Gitterknoten umfasst einen zweiten Gate-Knotenbereich 154b und einen Verbindungsabschnitt 175 zwischen einem Gate-Randbereich 151 und dem zweiten Gate-Knotenbereich 154b. Im Übergangsgebiet 619 kann die Gitterstruktur 400 dritte Knotenbereiche 154c umfassen, die jeweils vier angrenzende Gate-Randbereiche 151 verbinden. Innerhalb des zentralen Bereichs 611 kann der Beitrag der Gate-Knotenbereiche 154 zu Cgd um einen messbaren Betrag bezüglich eines Zellenlayouts ohne Verbindungsabschnitte 175 reduziert werden.
  • Die Gatestruktur 150 kann ferner Kontaktabschnitte 157 im Abschlussgebiet 690 umfassen, wobei eine Breite der Kontaktabschnitte 157 größer als eine Breite der Gate-Randbereiche 151 sein kann.
  • In 4C umfasst die Gitterstruktur 400 Leitungsbereiche 152, welche innerhalb des Transistorzellengebiets 610 voneinander getrennt sind. Ein Gateverbinder 330, zum Beispiel eine Metallstruktur wie etwa ein Gateverteiler, ein Gatefinger oder ein Gatering, verbindet elektrisch die Leitungsbereiche 152 im Abschlussgebiet 690. Eine Gateverdrahtung 331 kann den Gateverbinder 330 über die Kontaktabschnitte 157 mit den Leitungsbereichen 152 elektrisch verbinden.
  • 5 zeigt einen Gateverbinder 330, der einen Gateverteiler bilden kann, oder zum Beispiel für Halbleitervorrichtungen mit hohem Sperrvermögen einen geschlossenen Gatering oder eine Anordnung von drei Leitungsbereichen, die ein „U“ bilden. Ein Randabschluss 195 ist im Abschlussgebiet 690 zwischen dem Gateverteiler 330 und dem Transistorzellengebiet 610 ausgebildet und kann das Transistorzellengebiet 610 umgeben. Die Gatestruktur 150 umfasst Leitungsbereiche 152, wobei jeder Leitungsbereich 152 Gate-Randbereiche 151, die entlang einer geraden Linie angeordnet sind, erste Gate-Knotenbereiche 154a, die zwei benachbarte Gate-Randbereiche 151 verbinden, und dritte Gate-Knotenbereiche 154c umfassen kann, die vier benachbarte Gate-Randbereiche 151 verbinden. Die ersten und dritten Gate-Knotenbereiche 154a, 154c können abwechselnd angeordnet sein. Gemäß einer Ausführungsform können die ersten und dritten Gate-Knotenbereiche 154a, 154c ein regelmäßiges Schachbrettmuster bilden.
  • In 6 umfasst die Gatestruktur 150 erste Gate-Knotenbereiche 154a eines Typs, der orthogonale Gate-Randbereiche 151 verbindet, sowie zweite Gate-Knotenbereiche 154b, die drei Gate-Randbereiche 151 verbinden. Zumindest ein zentraler Bereich 611 des Transistorzellengebiets 610 kann frei von sowohl dritten Gate-Knotenbereichen 154c als auch ersten Gate-Knotenbereichen 154a eines Typs sein, der Gate-Randbereiche 151 verbindet, die in der gleichen Linie angeordnet sind. Das Zellenlayout vermeidet daher dritte Gate-Knotenbereiche 154c mit vergleichsweise breiten Querschnitten und daher vergleichsweise großer vertikaler Ausdehnung.
  • 7 bezieht sich auf eine Gitterstruktur 400 mit hexagonalen Transistorzellen TC.
  • 8 bezieht sich auf eine elektronische Baugruppe 510, die ein Motorantrieb, ein Schaltnetzteil, eine Primärstufe eines Schaltnetzteils, ein synchroner Gleichrichter, eine Primärstufe eines DC-AC-Wandlers, eine Sekundärstufe eines DC-AC-Wandlers, eine Primärstufe eines DC-DC-Wandlers oder ein Teil eines Solarenergiewandlers beispielsweise sein kann.
  • Die elektronische Baugruppe 510 kann zwei identische Halbleitervorrichtungen 500 wie oben beschrieben umfassen. Die Halbleitervorrichtungen 500 können IGFETs sein, und die Lastwege der beiden Halbleitervorrichtungen 500 sind zwischen einem ersten Versorgungsanschluss A und einem zweiten Versorgungsanschluss B elektrisch in Reihe angeordnet. Die Versorgungsanschlüsse A, B können eine DC-(Gleich-)Spannung oder eine AC-(Wechsel-)Spannung bereitstellen. Der Netzwerkknoten NN zwischen den beiden Halbleitervorrichtungen 500 kann beispielsweise mit einer induktiven Last elektrisch verbunden sein, welche eine Wicklung eines Transformators oder eine Motorwicklung sein kann, oder mit einem Referenzpotential einer elektronischen Schaltung. Die elektronische Baugruppe kann ferner eine Steuerschaltung 504 enthalten, die dafür eingerichtet ist, ein Steuersignal zum abwechselnden Ein- und Ausschalten der Halbleitervorrichtungen 500 bereitzustellen, und einen Gatetreiber 502, der durch die Steuerschaltung 504 gesteuert wird und mit Gateanschlüssen der Halbleitervorrichtungen 500 elektrisch verbunden ist.
  • Die elektronische Baugruppe 510 kann ein Motorantrieb sein, wobei die Halbleitervorrichtungen 500 in einer Halbbrückenkonfiguration elektrisch angeordnet sind, wobei der Netzwerkknoten NN mit einer Motorwicklung und den eine Gleichspannung bereitstellenden Versorgungsanschlüssen A, B elektrisch verbunden ist.
  • Gemäß einer weiteren Ausführungsform kann die elektronische Baugruppe 510 eine primärseitige Stufe eines Schaltnetzteils sein, wobei die Versorgungsanschlüsse A, B der elektronischen Schaltung 510 eine Wechselspannung einer Eingangsfrequenz bereitstellen. Der Netzwerkknoten NN ist mit einer Primärwicklung eines Transformators elektrisch verbunden.
  • Die elektronische Baugruppe 510 kann ein synchroner Gleichrichter eines Schaltnetzteils sein, wobei die Versorgungsanschlüsse A, B mit einer Sekundärwicklung des Transformators verbunden sind und der Netzwerkknoten NN mit einem Referenzpotential der elektronischen Schaltung an der Sekundärseite des Schaltnetzteils elektrisch verbunden ist.
  • Gemäß einer weiteren Ausführungsform kann die elektronische Baugruppe 510 eine primärseitige Stufe eines DC-DC-Wandlers sein, zum Beispiel eines Leistungsoptimierers oder eines Mikroinverters für Anwendungen einschließlich Fotovoltaikzellen, wobei die Versorgungsanschlüsse A, B der elektronischen Baugruppe 510 eine Gleichspannung bereitstellen und der Netzwerkknoten NN mit einem induktiven Speicherelement elektrisch verbunden ist.
  • Gemäß einer anderen Ausführungsform kann die elektronische Baugruppe 510 eine sekundärseitige Stufe eines DC-DC-Wandlers sein, zum Beispiel eines Leistungsoptimierers oder eines Mikroinverters für Fotovoltaikzellen einschließende Anwendungen, wobei die elektronische Schaltung 510 den Versorgungsanschlüssen A, B eine Ausgangsspannung bereitstellt und wobei der Netzwerkknoten NN mit dem induktiven Speicherelement elektrisch verbunden ist.

Claims (21)

  1. Halbleitervorrichtung, umfassend: nadelförmige Feldplattenstrukturen (160), die sich von einer ersten Oberfläche (101) in Transistorabschnitte (TS) eines Halbleiterbereichs (100) in einem Transistorzellengebiet (610) erstrecken; eine Gitterstruktur (400), die die Transistorabschnitte (TS) voneinander trennt, wobei die Gitterstruktur (400) (i) streifenförmige Gate-Randbereiche (151) aufweist, die jeweils entlang einem Rand der Transistorabschnitte (TS) verlaufen, (ii) Gate-Knotenbereiche (154), die breiter als die Gate-Randbereiche (151) sind und jeweils zwei oder mehr der Gate-Randbereiche (151) verbinden, und (iii) einen oder mehrere Verbindungsabschnitte (175) des Halbleiterbereichs (100), wobei die Verbindungsabschnitte (175) zwischen benachbarten Transistorabschnitten (TS) verlaufen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Knotenbereiche (154) erste Knotenbereiche (154a) aufweisen, die jeweils zwei der Gate-Randbereiche (151) verbinden.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Gate-Knotenbereiche (154) zumindest einen von zweiten Knotenbereichen (154b) und dritten Knotenbereichen (154c) aufweisen, wobei die zweiten Knotenbereiche (154b) jeweils drei der Gate-Randbereiche (151) verbinden und die dritten Knotenbereiche (154c) jeweils vier oder mehr der Gate-Randbereiche (151) verbinden.
  4. Halbleitervorrichtung nach einem der Ansprüche 2 und 3, wobei die Gate-Knotenbereiche (154) so ausgebildet sind, dass äußere Ecken der Transistorabschnitte (TS) einen Winkel von mindestens 120 Grad aufweisen.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei zumindest einer der Verbindungsabschnitte (175) einen Gate-Randbereich (151) von einem Gate-Knotenbereich (154) trennt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei zumindest einer der Verbindungsabschnitte (175) zwei oder mehr benachbarte Gate-Randbereiche (151) trennt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Gate-Knotenbereiche (154) an ersten Knoten der Gitterstruktur (400) liegen und die Verbindungsabschnitte (175) an ergänzenden zweiten Knoten der Gitterstruktur (400) liegen.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Gate-Knotenbereiche (154) so ausgebildet sind, dass eine minimale Distanz zwischen orthogonalen Gate-Randbereichen (151), die an die Gate-Knotenbereiche (154) grenzen, mindestens 50 nm beträgt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei eine horizontale Querschnittsfläche der Gate-Knotenbereiche (154) streifenförmige Teilflächen mit einer Breite der Gate-Randbereiche (151) und zumindest eine gleichschenklige dreieckige Teilfläche umfasst, die zwischen zwei der streifenförmigen Teilflächen passt.
  10. Halbleitervorrichtung nach Anspruch 9, wobei eine minimale Länge der gleichschenkligen Seiten der dreieckigen Teilflächen mindestens 50 nm beträgt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Gatestruktur (150) eine Vielzahl von Leitungsbereichen (152) aufweist, wobei jeder Leitungsbereich (152) eine Vielzahl von Gate-Randbereichen (151) aufweist, die jeweils entlang einer geraden Linie angeordnet und durch Knotenbereiche (154) verbunden sind.
  12. Halbleitervorrichtung nach Anspruch 11, wobei in einem zentralen Bereich (611) des Transistorzellengebiets (610) die Leitungsbereiche (152) durch Gate-Randbereiche (151) und Gate-Knotenbereiche (154) miteinander verbunden sind.
  13. Halbleitervorrichtung nach einem der Ansprüche 11 oder 12, ferner umfassend: zweite Leitungsbereiche (152b), die im zentralen Bereich (611) orthogonal zu den ersten Leitungsbereichen (152a) verlaufen und die ersten Leitungsbereiche (152a) verbinden.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, ferner umfassend: weitere zweite Leitungsbereiche (152), die in einem Übergangsgebiet (619) orthogonal zu den ersten Leitungsbereichen (152a) verlaufen und die ersten Leitungsbereiche (152a) verbinden.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, ferner umfassend: einen Gateverbinder (331) in einem Abschlussgebiet (690), wobei das Abschlussgebiet (690) das Transistorzellengebiet (610) umgibt und keine Transistorzellen (TC) aufweist und wobei der Gateverbinder (331) Gateelektroden (155) in den Leitungsbereichen (152) elektrisch verbindet.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei die Transistorabschnitte (TS) rechtwinklig mit angeschrägten und/oder gerundeten Ecken sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei die Gate-Randbereiche (151), die Gate-Knotenbereiche (154) und die Verbindungsabschnitte (175) einander zu einem vollständigen Gitter ergänzen.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei die Verbindungsabschnitte (175) jeweils zwei oder mehr benachbarte Transistorabschnitte (TS) verbinden.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei die Gate-Randbereiche (151) Streifen einheitlicher Breite sind.
  20. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, wobei die Verbindungsabschnitte (175) zumindest drei Gate-Randbereiche (151) oder einen Gate-Knotenbereich (154) und einen Gate-Randbereich (151) voneinander trennen.
  21. Elektronische Baugruppe, umfassend: eine Halbleitervorrichtung (500), die umfasst: nadelförmige Feldplattenstrukturen (160), die sich von einer ersten Oberfläche (101) in Transistorabschnitte (TS) eines Halbleiterbereichs (100) in einem Transistorzellengebiet (610) erstrecken; eine Gitterstruktur (400), die die Transistorabschnitte (TS) voneinander trennt, wobei die Gitterstruktur (400) (i) streifenförmige Gate-Randbereiche (151) aufweist, die jeweils entlang einem Rand der Transistorabschnitte (TS) verlaufen, (ii) Gate-Knotenbereiche (154), die breiter als die Gate-Randbereiche (151) sind und jeweils zwei oder mehr der Gate-Randbereiche (151) verbinden, und (iii) einen oder mehrere Verbindungsabschnitte (175) des Halbleiterbereichs (100), wobei die Verbindungsabschnitte (175) zwischen benachbarten Transistorabschnitten (TS) verlaufen.
DE102016103581.5A 2016-02-29 2016-02-29 Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen Active DE102016103581B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016103581.5A DE102016103581B4 (de) 2016-02-29 2016-02-29 Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
US15/439,986 US10050113B2 (en) 2016-02-29 2017-02-23 Semiconductor device with needle-shaped field plates and a gate structure with edge and node portions
KR1020170026076A KR20170101825A (ko) 2016-02-29 2017-02-28 바늘형 필드 플레이트 및 에지와 노드 부분을 갖는 게이트 구조체를 갖는 반도체 디바이스
KR1020180065326A KR102186290B1 (ko) 2016-02-29 2018-06-07 바늘형 필드 플레이트 및 에지와 노드 부분을 갖는 게이트 구조체를 갖는 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016103581.5A DE102016103581B4 (de) 2016-02-29 2016-02-29 Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen

Publications (2)

Publication Number Publication Date
DE102016103581A1 DE102016103581A1 (de) 2017-08-31
DE102016103581B4 true DE102016103581B4 (de) 2019-11-14

Family

ID=59580205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016103581.5A Active DE102016103581B4 (de) 2016-02-29 2016-02-29 Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen

Country Status (3)

Country Link
US (1) US10050113B2 (de)
KR (2) KR20170101825A (de)
DE (1) DE102016103581B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720517B2 (en) * 2017-10-17 2020-07-21 University Of Zagreb Faculty Of Electrical Engineering And Computing Horizontal current bipolar transistor with floating field regions
DE102018107417B4 (de) 2018-03-28 2024-02-08 Infineon Technologies Austria Ag Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
EP3739636B1 (de) 2019-05-15 2023-04-19 Infineon Technologies Austria AG Halbleiterbauelement
US11004945B2 (en) * 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
DE102019212646A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Grabentransistor
KR20220139325A (ko) * 2020-02-07 2022-10-14 인피니언 테크놀로지스 오스트리아 아게 트랜지스터 디바이스 및 트랜지스터 디바이스 제조 방법
EP3913684A1 (de) 2020-05-20 2021-11-24 Infineon Technologies Austria AG Vertikales halbleiterbauelement mit einer lateralen anordnung von gates und feldplatten und verfahren zur herstellung davon
CN112331716B (zh) * 2020-09-27 2022-10-28 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
EP4006988B1 (de) * 2020-11-25 2024-01-03 Hitachi Energy Ltd Bidirektionale thyristorvorrichtung
EP4131422A1 (de) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US20120061753A1 (en) * 2010-09-09 2012-03-15 Kabushiki Kaisha Toshiba Semiconductor device
DE102014109924B3 (de) * 2014-07-15 2015-11-12 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrode und Felddielektrikum und Verfahren zur Herstellung und elektronische Anordnung
DE102014109846A1 (de) * 2014-07-14 2016-01-14 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985393B2 (ja) 2009-08-04 2016-09-06 ジーエーエヌ システムズ インコーポレイテッド アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
DE102014109859B4 (de) 2014-07-14 2021-08-26 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
US9252263B1 (en) 2014-07-31 2016-02-02 Infineon Technologies Austria Ag Multiple semiconductor device trenches per cell pitch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US20120061753A1 (en) * 2010-09-09 2012-03-15 Kabushiki Kaisha Toshiba Semiconductor device
DE102014109846A1 (de) * 2014-07-14 2016-01-14 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014109924B3 (de) * 2014-07-15 2015-11-12 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrode und Felddielektrikum und Verfahren zur Herstellung und elektronische Anordnung

Also Published As

Publication number Publication date
KR102186290B1 (ko) 2020-12-04
US10050113B2 (en) 2018-08-14
US20170250256A1 (en) 2017-08-31
KR20170101825A (ko) 2017-09-06
DE102016103581A1 (de) 2017-08-31
KR20180067479A (ko) 2018-06-20

Similar Documents

Publication Publication Date Title
DE102016103581B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102017110508B4 (de) Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102018104581A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102013204252B4 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102014109859B4 (de) Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014114836B4 (de) Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102015116611B4 (de) Transistorbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015105335A1 (de) Halbleitervorrichtung mit halbleitermesa einschliesslich einer verengung
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative