JP5960491B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5960491B2
JP5960491B2 JP2012102887A JP2012102887A JP5960491B2 JP 5960491 B2 JP5960491 B2 JP 5960491B2 JP 2012102887 A JP2012102887 A JP 2012102887A JP 2012102887 A JP2012102887 A JP 2012102887A JP 5960491 B2 JP5960491 B2 JP 5960491B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
silicon
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012102887A
Other languages
English (en)
Other versions
JP2013232470A (ja
Inventor
尚武 北野
尚武 北野
卓士 南
卓士 南
述夫 山口
述夫 山口
拓哉 清野
拓哉 清野
隆史 中川
隆史 中川
渡部　平司
平司 渡部
志村　考功
考功 志村
卓治 細井
卓治 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2012102887A priority Critical patent/JP5960491B2/ja
Priority to US13/558,746 priority patent/US8669624B2/en
Priority to KR1020120095713A priority patent/KR101384265B1/ko
Publication of JP2013232470A publication Critical patent/JP2013232470A/ja
Application granted granted Critical
Publication of JP5960491B2 publication Critical patent/JP5960491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には、高誘電率絶縁膜と金属ゲート電極を有する半導体装置（特に、ＭＯＳＦＥＴ(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ)）およびその製造方法に関する。
トランジスタの微細化が進む先端ＣＭＯＳ(相補型ＭＯＳ)デバイス開発ではポリシリコン(ｐｏｌｙ−Ｓｉ)電極の空乏化による駆動電流の劣化と、ゲート絶縁膜の薄膜化によるゲート電流の増加とが問題となっている。そこで、メタルゲートの適用により電極の空乏化を回避すると同時に、ゲート絶縁膜に高誘電体材料を用いて物理膜厚を厚くすることでゲートリーク電流を低減する複合技術が検討されている。メタルゲート電極に用いる材料として、純金属や金属窒化物あるいはシリサイド材料等が検討されているが、いずれの場合においても、Ｎ型ＭＯＳＦＥＴ、Ｐ型ＭＯＳＦＥＴのしきい値電圧(Ｖｔｈ)を適切な値に設定可能でなければならない。従来の多結晶シリコン膜を介したゲート電極を用いる場合、トランジスタのしきい値電圧はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定される。一方、メタルゲート電極を用いる場合には、トランジスタのしきい値電圧は、チャネル領域の不純物濃度とゲート電極の仕事関数で決定される。ＣＭＯＳトランジスタで±０．５Ｖ以下のＶｔｈを実現するためには、Ｎ型ＭＯＳＦＥＴでは仕事関数がSiのミッドギャップ(４．６ｅＶ)以下、望ましくは４．４ｅV以下の材料をゲート電極に用いる必要があり、Ｐ型ＭＯＳＦＥＴでは仕事関数がＳｉのミッドギャップ(４．６ｅＶ)以上、望ましくは４．８ｅＶ以上の材料をゲート電極に用いる必要がある。
これらを実現する手段の一つとして、既存のＣＭＯＳ作製工程と整合性の高いメタル挿入Ｐｏｌｙ−Ｓｉ積層構造(ＭＩＰＳ：Ｍｅｔａｌ−ｉｎｓｅｒｔｅｄ Ｐｏｌｙ−ｓｉｌｉｃｏｎ Ｓｔａｃｋ)が検討されている。この方法では、Ｐｏｌｙ−Ｓｉとゲート絶縁膜の間にメタル膜を挿入したゲート電極を形成し、挿入したゲート電極の仕事関数によってしきい値電圧の調整している。このとき、メタル膜の仕事関数は、熱処理工程におけるゲート絶縁膜やＰｏｌｙ−Ｓｉとの相互反応により変化するという課題がある。
特許文献１では、多結晶シリコンとＰＶＤ−ＴｉＮ（第２金属層）とＣＶＤ−ＴｉＮ(第１金属層)の積層構造からなるゲート電極を用いる方法が開示されている。従来のスパッタ法で成膜したＴｉＮ膜ではその仕事関数が約４．６ｅＶにしかならないが、特許文献１では、ゲート絶縁膜に直接形成される第１金属層であるＴｉＮをＴｉＣｌ４とＮＨ３を用いた熱ＣＶＤ法により４５０℃以下の低温で形成することで、Ｐ型ＭＯＳＦＥＴのメタルゲートに適した４．８ｅＶ以上の仕事関数を有するＴｉＮが実現できると記載されている。また、第２金属層であるＴｉＮをＰＶＤ法により５００℃（第１金属層であるＴｉＮを形成するよりも高い温度）で形成することで、（１００）面に配向したＴｉＮが形成されると記載されている。この（１００）面に配向したＴｉＮは、ゲート電極の形成後の熱工程（例えば、活性化アニール工程）においてＰｏｌｙ−ＳｉからＴｉＮへとＳｉが拡散することによる仕事関数の低下を抑制する効果があると述べられている。
また、特許文献２には、高誘電率膜の上に金属酸窒化物（例として、ＴｉＯＮ）を、スパッタ法で形成する場合、最初に、金属（Ｍ）ターゲットと、Ａｒ、Ｎ２および酸素を含む雰囲気とを準備し、該雰囲気中の上記金属ターゲットをスパッタリングし、金属酸窒化物（例として、ＴｉＯＮ）を形成する方法が開示されている。引用文献２では、このように形成された、高誘電率膜と金属酸窒化物との積層体をメタルゲート電極として用いる。特許文献２には、この方法を用いることで、Ｐ型ＭＯＳＦＥＴのメタルゲートに適した４．８ｅＶ以上の仕事関数を有するＴｉＮが実現できると記載されている。
特開２００８−１６５３８号公報 特開２００７−１７３７９６号公報
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
特許文献１に記載の方法では、高い仕事関数を有するＴｉＮを実現するとともに、ゲート電極の形成後の熱工程におけるＰｏｌｙ−ＳｉからＴｉＮへＳｉが拡散することによる仕事関数の低減を抑制できる点で効果的な技術である。しかしながら、ＣＶＤ法により高い仕事関数を有する第１金属層としてのＴｉＮを形成した後、ＰＶＤ法によりＳｉの拡散を抑制できる第１金属層とは別個の第２金属層としてのＴｉＮを形成しているため、ゲート電極作製工程数が増加するという課題がある。
特許文献２に記載の方法では、Ａｒ、Ｎ２および酸素を含む雰囲気中で金属ターゲットをスパッタリングし、高誘電率膜上に金属酸窒化物（例として、ＴｉＯＮ）を形成している。従って、金属酸窒化物層内には均一に酸素が存在しており、高誘電率膜と金属酸窒化物との積層体に対する高温熱処理後において、この金属酸窒化物層から酸素が金属酸窒化物の下地となる高誘電率膜に拡散し、ＥＯＴの増加が起こるという課題がある。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ＭＩＰＳ素子の作製工程におけるＳｉの拡散を低減可能であり、かつＥＯＴの増加を抑制することが可能な半導体装置及びその製造方法を提供することにある。
このような目的を達成するために、本発明の第１の態様は、シリコン基板上に設けられたゲート絶縁膜と該ゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置であって、前記ゲート電極は、少なくともＴｉとＮとＯ（酸素）とを含有する導電層と、該導電層上に配置されたシリコン層とを有する積層型ゲート電極であり、前記導電層中の酸素濃度が、前記シリコン層側で最も大きいことを特徴とする。
本発明の第２の態様は、シリコン基板上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備えた半導体装置の製造方法であって、前記ゲート絶縁膜が設けられた前記シリコン基板を真空容器内に用意する第１の工程と、前記ゲート絶縁膜上に、ＴｉとＮとを含有する第１の金属窒化物層を形成する第２の工程と、酸素ガスの導入ならびに熱処理により、前記第１の金属窒化物層の表面を酸化して、ＴｉとＮおよびＯ（酸素）を含有する導電層を形成する第３の工程と、前記導電層上にシリコン層を形成する第４の工程とを有し、前記第３の工程は、前記導電層中の酸素濃度が、前記シリコン層側で最も大きくなるように前記導電層を形成することを特徴とする。
本発明によれば、ＭＩＰＳ素子の作製工程におけるＳｉの拡散を低減可能であり、かつＥＯＴの増加を抑制することが可能である。
本発明の第１の実施形態の半導体装置の断面図である。 本発明の第１の実施形態の半導体装置の製造工程を示す図である。 本発明の第１の実施形態の窒化チタン膜の形成工程に用いられる処理装置の概略を示す図である。 本発明の第１の実施形態の製造方法にて作製した素子をシリコン基板面側からＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った結果を示す図である。 本発明の第１の実施形態の製造方法にて作製した素子のｅＷＦとゲート電極形成後の熱処理温度との関係を示した図である。 本発明の第１の実施形態の製造方法にて作製した素子のＥＯＴとゲート電極形成後の熱処理温度との関係を示した図である。 本発明の第１の実施形態の製造方法にて作製した素子の断面のＴＥＭ写真を示す図である。 本発明の第１の実施形態の製造方法にて作製した素子のＴｉＮ膜中酸素含有量とＴｉＮ膜中へのＳｉ拡散量との関係を示した図である。 本発明の第２の実施形態の半導体装置の製造工程を示す図である。 本発明の第２の実施形態の製造方法にて作製した素子のｅＷＦとゲート電極形成後の熱処理温度の関係を示した図である。 本発明の第２の実施形態の製造方法にて作製した素子のＥＯＴとゲート電極形成後の熱処理温度との関係を示した図である。
以下、本発明の実施形態を図面に基づき詳細に説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
[第１の実施形態]
本発明の一実施形態は、シリコン基板上に設けられたゲート絶縁膜と該ゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置であって、ゲート電極が、少なくともＴｉ（チタン）とＮ（窒素）とＯ（酸素）とを含有する導電層と、該導電層上に配置されたシリコン層とを有する積層型ゲート電極であり、導電層中の酸素濃度が、シリコン層側（例えば、該シリコン層と導電層との界面またはその近傍）で最も大きい半導体装置である。本願発明者は、このような本実施形態に特徴的な構成により、シリコン層から導電層中へＳｉ（シリコン）が拡散することによる仕事関数の低下を低減でき、導電層から酸素が該導電層の下地となるゲート絶縁膜（例えば、高誘電率膜）に拡散することを低減し、ＥＯＴの増加を低減できることを新たに発見した。
ま本発明の別の実施形態は、シリコン基板上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備えた半導体装置の製造方法であって、上記ゲート絶縁膜が設けられたシリコン基板を真空容器内において用意する第１の工程（例えば、ゲート絶縁膜が設けられたシリコン基板を真空容器内に供給する工程）と、ゲート絶縁膜上に、ＴｉとＮとを含有する金属窒化物層を形成する第２の工程と、酸素ガスの導入ならびに熱処理により上記金属窒化物層の表面（露出面）を酸化し、少なくともＴｉとＮとＯ（酸素）とを含有する導電層を形成する第３の工程と、該導電層上にシリコン層を形成する第４の工程と、を有する製造方法である。本願発明者は、このような本実施形態に特徴的な方法により上記ゲート電極を形成することにより、導電層中の酸素濃度が、上記シリコン層側において最も大きい構造を得ることができ、該構造により、高温熱処理後において、シリコン層から導電層中へＳｉが拡散することによる仕事関数の低下を低減でき、導電層から酸素が該導電層の下地となるゲート絶縁膜（例えば、高誘電率膜に拡散することを低減し、ＥＯＴの増加を低減できることを新たに発見した。
本発明のさらに別の実施形態は、シリコン基板上設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備えた半導体装置の製造方法であって、上記ゲート絶縁膜が設けられたシリコン基板を真空容器内において用意する第１の工程（例えば、ゲート絶縁膜が設けられたシリコン基板を真空容器内に供給する工程）と、ゲート絶縁膜上に、ＴｉとＮとを含有する金属窒化物層を形成する第２の工程と、０．０１Ｐａ〜１Ｐａの酸素分圧雰囲気中で、酸素ガスの導入ならびに熱処理により金属窒化物層の表面を酸化し、少なくともＴｉとＮおよびＯ（酸素）を含有する導電層を形成する第３の工程と、該導電層上にシリコン層を形成する第４の工程と、を有する製造方法である。本願発明者は、このような本実施形態に特徴的な方法により上記ゲート電極を形成することにより、導電層中の酸素濃度が、上記シリコン層側において最も大きい構造が得られ、該構造により、高温熱処理後において、導電層から酸素が該導電層の下地となるゲート絶縁膜に拡散することを低減でき、かつシリコン層から導電層中へＳｉが拡散することを低減でき、これらにより仕事関数の低下ならびにＥＯＴの増加を低減できることを新たに発見した。
図１は、本実施形態に係る半導体装置の断面図である。
図１において、半導体装置１０００は、シリコン基板１００１と、該シリコン基板１００１上に設けられたゲート絶縁膜１００２と、該ゲート絶縁膜１００２上に設けられたゲート電極１００３とを備えている。該ゲート電極１００３は、少なくともＴｉとＮとＯとを含有する導電層１００４と、シリコン層１００５との積層体である。本実施形態において、上記導電層１００４は、シリコン層１００５が形成される前は、ＴｉとＮとを含有する金属窒化物層であり、シリコン層１００５の形成前に、その露出面（該金属窒化物層の、ゲート絶縁膜１０２側と対向する側の面）を酸化することにより形成される。導電層１００４は、金属窒化物領域１００４ａと、該金属窒化物領域よりも酸素リッチであり、導電層１００４において最も大きい酸素濃度となる領域を含む金属酸窒化物領域１００４ｂとを有している。このように、金属酸窒化物領域１００４ｂは金属窒化物領域１００４ａよりも酸素リッチであり、金属酸窒化物領域１００４ｂが導電層１００４とシリコン層１００５との界面を構成する面を含んでいるので、導電層１００４の酸素濃度が、シリコン層１００５側で最も大きくなると言える（すなわち、酸素濃度が最も大きい領域がシリコン層側に存在すると言える）。
元は金属窒化物層から形成された導電層１００４は、酸窒化物層のシリコン層１００５側の酸素濃度が最も大きい構成と言えるかも知れないし、金属酸窒化物層のシリコン側の酸素濃度が最も大きい構成と言えるかも知れない。あるいは、具体的な組成の観点からするとそのどちらでも無いかもしれない。しかしながら本発明で重要なことは、導電層１００４の具体的な組成を特定することでは無い。本発明では、シリコン層１００５とゲート絶縁膜１００２との間に設けられた導電層１００４がＴｉとＮとＯとを少なくとも含有し、導電層１００４の酸素濃度がシリコン層１００５側において最も大きいことが本質である。よって、上記本発明に特徴な構造が得られていれば良く、本発明においては上述のように導電層１００４の具体的な組成を特定することに意味は無い。
なお、「金属窒化物領域１００４ａ」および「金属酸窒化物領域１００４ｂ」とは、便宜上そう呼んでいるだけであって、「領域１００４ａ」および「領域１００４ｂ」がそれぞれ、必ずしも「金属窒化物」および「金属酸窒化物」である訳ではない。本明細書において、「金属酸窒化物領域」とは、少なくともＴｉとＮとＯとを含み、導電層において酸素濃度が最も多くなる領域を含む領域であって、シリコン層と接する領域であり、金属酸窒化物領域においては、その組成が金属酸窒化物である場合もあるし、そうでは無い場合もある。また、「金属窒化物領域」とは、少なくともＴｉとＮとを含み、導電層において金属酸窒化物領域以外の領域であり、金属窒化物領域においては、その組成が金属窒化物である場合もあるし、所定量よりも酸素を多く含む等してその組成が金属窒化物では無い場合もある。
さらには、本発明においては、導電層１００４から金属窒化物領域１００４ａと金属酸窒化物領域１００４ｂとを切り出すこと、すなわち、導電層１００４において、どの領域が金属窒化物領域であり、またどの領域が金属酸窒化物領域であるということを規定することに意味は無く、導電層１００４において酸素濃度が最も大きくなる領域をシリコン層１００５側に存在させることに意義があり、該領域は、金属窒化物領域よりも酸素リッチであるので、便宜上金属酸窒化物領域と呼ぶのである。
図２は、本実施形態における半導体装置の製造工程を示す図である。図２に示すように、表面に、シリコン酸化膜と高誘電率膜としてＨｆＳｉＯ膜とを用いたゲート絶縁膜２を有するＰ型シリコン基板１上に、窒化チタン膜３を形成する。次いで、該窒化チタン膜３の表面を酸化することにより、金属窒化物領域としてのＴｉＮ領域４ａと金属酸窒化物領域としてのＴｉＯＮ領域４ｂとを有する導電層４を形成し、該導電層４上にシリコン層５を形成する。図２を用いて、本実施形態の製造工程について説明する。シリコン基板１は、最初に例えば、ＲＴＯにより蒸着された薄いＳｉＯ２２ａ（例えば、１．８ｎｍ）を有している。図２の工程１において、図３記載の処理装置１００と同様の構成を有する装置（ここでは、Ｈｆターゲットを使用）を使用して、マグネトロンスパッタリングにより、高誘電率ゲート絶縁膜形成（ＨｆＳｉＯ）のためのＨｆ膜２ｂ（例えば、０．５ｎｍ）をＳｉＯ２２ａ上に蒸着する。
次に、図２の工程２において、前述したようにＨｆ膜２ａを蒸着した後、シリコン基板１が、不図示の熱アニーリングモジュール内に搬送される。該熱アニーリングモジュール内においてＳＰＩＲ法により、酸素ガス雰囲気下でＳｉＯ２２ａおよびＨｆ膜２ｂが形成されたシリコン基板１を４００℃を超える高い温度まで加熱する。これにより、Ｈｆ膜２ｂが酸化されて、高誘電率ゲート絶縁膜２が形成される。このゲート絶縁膜２は、シリコン基板１上に形成されたＳｉＯ２と、該ＳｉＯ２上に形成されたＨｆＳｉＯとの積層体（ＨｆＳｉＯ／ＳｉＯ２）である。なお、酸素ガス雰囲気は、０．０１Ｐａ〜１Ｐａの酸素分圧とするのが好ましい。酸素分圧を０．０１Ｐａ以下とするとリーク電流が劣化し、酸素分圧を１Ｐａ以上とするとＥＯＴが厚くなるためである。上記積層体を形成するための加熱プロセスは１段階または複数段階で行なうことができる。通常、アニーリングプロセス中に化学反応を制御するためには、２段階以上で加熱処理を行なうのが適当である。例えば、最初に、膜を４００℃まで加熱して、Ｈｆ膜中の金属元素を酸化する。Ｈｆ膜が例えば８００℃等の非常に高い温度まで一気に加熱される場合、膜中の金属元素は、安定で且つ金属性の特徴を示すそのケイ素化合物を形成する場合がある。膜が例えば４００℃等の比較的低い温度で適切に酸化されると、好ましくは不活性ガス環境下で、温度が例えば９００℃等の高い値まで上昇される。異なる金属から成る金属積層体が開始材料として使用される場合、高温アニーリングは、各材料間の拡散において、また、均一な膜組成を形成するために重要である。
次に、図２の工程３において、高誘電率ゲート絶縁膜２が形成されたシリコン基板１を、Ｔｉターゲット１０６を有する処理装置１００内に供給する。該工程３では、このようにして、処理装置１００内においてゲート絶縁膜２が形成されたシリコン基板１が用意される。工程３では、処理装置１００内に不活性ガス源２０１からアルゴンガスを導入し、窒素ガス源２０５から窒素ガスを導入し、アルゴンガスと窒素ガスとの分圧比を制御することにより、供給された高誘電率ゲート絶縁膜２のＨｆＳｉＯ上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成する。このように、本実施形態では、アルゴンガスおよび窒素ガスにより窒化チタン膜（ＴｉＮ）３を形成しているので、ＮＨ３といった還元作用を奏する要素を用いずに窒化チタン膜（ＴｉＮ）３を形成することができる。よって、ゲート絶縁膜中において還元剤による酸素空孔の形成を抑制することができる。特許文献１に開示された発明では、原料ガスとしてＮＨ３を用いるＣＶＤ法によるＴｉＮ膜の形成方法では、ＮＨ３による還元作用により、ゲート絶縁膜中に酸素空孔が形成され、これによりしきい値電圧が変動するという課題がある。これに対して、本実施形態では、上述のようにゲート絶縁膜中において還元剤による酸素空孔の形成を抑制できるので、しきい値電圧の変動を抑制することができる。
次に、図２の工程４において、窒化チタン膜（ＴｉＮ）３が形成されたシリコン基板１が配置された処理装置１００内に酸素ガス源２０９から酸素ガスを導入し、上記シリコン基板１に対してヒータ１０５により熱処理（例えば、６００から９００℃）を行うことにより、窒化チタン膜（ＴｉＮ）３の表面（窒化チタン膜３の、ゲート絶縁膜２が形成された面と対向する面を含む露出面）を酸化し、上記表面を含むＴｉＯＮ領域４ｂおよびＴｉＮ領域４ａを有する導電層４を形成する。なお、本実施形態では、工程４の酸化処理を窒化チタン３を形成する処理装置１００内で行うようにしているが、該処理装置１００とは別個の酸化処理装置（酸素ガスの導入および基板の加熱を可能に構成された装置）にて行うようにしても良い。
つぎに、図２の工程５において、真空容器内で、不活性ガスの雰囲気下においてシリコンターゲットをマグネトロンスパッタして、ＴｉＯＮ４ｂ上にシリコン層５を形成する。工程５における真空容器は、上記処理装置１００であっても良いし、該処理装置１００とは別個のＰＶＤスパッタ装置であっても良い。処理装置１００内にて工程５を行う場合は、処理装置１００にＳｉターゲット（不図示）をさらに設ければ良い。なお、本実施形態では、シリコン層５は、多結晶シリコン層であっても良い。
なお、本実施形態では、図２の工程３〜工程５を、シリコン基板１を大気に曝露すること無く行うことが好ましい。
次に、図２の工程６において、これを加工して、電界効果トランジスタとしてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ）を形成する。すなわち、工程６では、工程５にて得られた構造に対して、ＰＤＡ処理（６００−９００℃、３０ｓ）を施し、ドライエッチングによりゲートパターニングを行い、ＦＧＡ処理（４５０℃、３０ｍｉｎ、３％−Ｈ２／Ｎ２）を施すことにより、上記ＭＯＳＦＥＴを形成する。なお、本実施形態では、上記電界効果トランジスタはＰ型ＭＯＳＦＥＴである。
なお、本実施形態において、ゲート絶縁膜に用いられる高誘電率材料は、例えば、ＳｉＯ２の比誘電率(３．９)より大きな比誘電率をもつ材料であり、金属酸化物、金属シリケート、窒素が導入された金属酸化物、窒素が導入された金属シリケート等が挙げられる。結晶化が抑えられ、素子の信頼性が向上する点から、窒素が導入された高誘電率膜が好ましい。高誘電率材料中の金属としては、膜の耐熱性および膜中の固定電化抑制の観点から、ＨｆもしくはＺｒが好ましい。また、高誘電率材料としては、Ｈｆ又はＺｒとＳｉとを含む金属酸化物、この金属酸化物にさらに窒素を含む金属酸窒化物が好ましく、ＨｆＳｉＯ、ＨｆＳｉＯＮがより好ましい。また、本実施形態では、ゲート絶縁膜２としてシリコン酸化膜とその上に積層された高誘電率膜との積層体を用いているが、これに限定されるものではなく、ゲート絶縁膜２として高誘電率絶縁膜単独、あるいはシリコン酸窒化膜とその上に積層された高誘電率膜との積層体を用いることができる。
図３は、本実施形態における窒化チタン膜３の形成工程、および該窒化チタン膜３の表面酸化処理に用いられる処理装置１００の概略を示す図である。
成膜処理室１００ａを備える処理装置１００はヒータ１０１によって所定の温度に加熱できるように構成されている。また、処理装置１００は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって被処理基板１０２を所定の温度に加熱できるように構成されている。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室１００ａ内には、ターゲット１０６が被処理基板１０２を望む位置に設置されている。ターゲット１０６は、Ｃｕ等の金属製のバックプレート１０７を介してターゲットホルダー１０８に設置されている。なお、ターゲット１０６とバックプレート１０７を組み合わせたターゲット組立体の外形を一つの部品としてターゲット材料で作製し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。Ｃｕ等の金属製のターゲットホルダー１０８には、スパッタ放電用電力を印加する直流電源１１０が接続されており、絶縁体１０９により接地電位の成膜処理室１００ａの壁から絶縁されている。スパッタ面から見たターゲット１０６の背後には、マグネトロンスパッタリングを実現するためのマグネット１１１が配設されている。マグネット１１１は、マグネットホルダー１１２に保持され、図示しないマグネットホルダー回転機構により回転可能である。ターゲット１０６のエロージョンを均一にするため、放電中には、このマグネット１１１は回転している。ターゲット１０６は、基板１０２に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット１０６のスパッタ面の中心点は、基板１０２の中心点の法線に対して所定の寸法ずれた位置にある。ターゲット１０６と被処理基板１０２との間には、遮蔽板１１６が配置され、電力が供給されたターゲット１０６から放出されるスパッタ粒子による被処理基板１０２上への成膜を制御している。
本実施形態では、ターゲット１０６は、Ｔｉの金属ターゲットを用いる。窒化チタン膜の堆積は、金属ターゲット１０６に、それぞれ直流電源１１０より、ターゲットホルダー１０８およびバックプレート１０７を介して電力を供給することにより実施される。この際、不活性ガスとしてのアルゴンガスが、不活性ガス源２０１から、バルブ２０２、マスフローコントローラ２０３、バルブ２０４を介してターゲット付近から成膜処理室１００ａに導入される。また、窒素を含む反応性ガスは、窒素ガス源２０５から、バルブ２０６、マスフローコントローラ２０７、バルブ２０８を介して成膜処理室１００ａ内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ１１７を介して、排気ポンプ１１８によって排気される。また、窒化チタン膜の表面酸化処理の際には、酸素ガスが、酸素ガス源２０９から、バルブ２１０、マスフローコントローラ２１１、バルブ２１２を介して成膜処理室１００ａに導入される。
以下、本実施形態に係る半導体装置およびその製造方法を実施例に基づいて詳細に説明するが、本発明は、下記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
（実施例）
本実施例における窒化チタン膜３の堆積は、処理装置１００において、スパッタリングガスとしてアルゴン、反応性ガスとして窒素を用いて行った。基板温度は、２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０１Ｐａ〜１．０Ｐａ、Ａｒ流量は０ｓｃｃｍ〜２００ｓｃｃｍ、窒素ガス流量は０ｓｃｃｍ〜１００ｓｃｃｍ、の範囲で適宜決定することができる。本実施例では、基板温度３０℃、Ｔｉターゲット１０６へのターゲットパワー７５０Ｗ、スパッタガス圧０．０２Ｐａとしアルゴンガス流量を０ｓｃｃｍ〜２０ｓｃｃｍ、窒素ガス流量を２ｓｃｃｍ〜５０ｓｃｃｍの範囲で変化させて、窒化チタン膜３を堆積した（図２の工程３）。
次に、処理装置１００において、堆積した窒化チタン膜３に対して酸素雰囲気中において熱処理を行い、ＴｉＯＮ領域４ｂを、導電層４の表面（元の材料においては窒化チタン膜３の表面）を含む領域に形成した（図２の工程４）。ＴｉＯＮ領域４ｂを形成する場合、成膜処理室１００ａ内に酸素ガスを導入しながら、金属窒化物層としての窒化チタン膜３を熱処理することにより、該ＴｉＯＮ領域４ｂとシリコン層５との界面を構成するＴｉＯＮ領域４ｂの面において２×１０１５〜７×１０１５［ａｔｏｍｓ／ｃｍ２］の酸素を含有するように金属酸窒化物領域（ＴｉＯＮ領域）を形成するのが好ましい。酸素の含有量を２×１０１５［ａｔｏｍｓ／ｃｍ２］以下にすると実効仕事関数（ｅＥＦ）が劣化し、酸素の含有量を７×１０１５［ａｔｏｍｓ／ｃｍ２］以上にするとＥＯＴが厚くなるためである。
次に、形成されたＴｉＯＮ領域４ｂ上に、スパッタリング法によりシリコン層５を２０ｎｍ堆積した（図２の工程５）。次に、作製したサンプルを窒素雰囲気中、６００℃〜９００℃の範囲で３０秒間のアニール処理（高温熱処理）を行った。次に、リソグラフィー技術とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて、導電層４およびシリコン層５との積層体を所望の大きさに加工し、ＭＩＰＳ型ゲート電極を有する素子を形成した（図２の工程６）。
本実施例により作製された上記素子について、実効仕事関数（ｅＷＦ）、ＥＯＴ、リーク電流特性などの電気特性をＣ−Ｖ、Ｉ−Ｖ測定により評価した。また、本明細書におけて、「実効仕事関数」とは、一般にゲート絶縁膜とゲート電極とのＣＶ測定によるフラットバンドより求められるものであり、ゲート電極本来の仕事関数の他に、絶縁膜中の固定電荷、界面に形成される双極子、フェルミレベルピンニング等の影響を受ける。ゲート電極を構成する材料本来の「仕事関数」とは区別される。
以下で、本実施例の、導電層４のシリコン層５と接する領域に、元となる金属窒素化物としての窒化チタン膜３を構成する元素と酸素とを含有する金属酸窒化物領域としてのＴｉＯＮ領域４ｂを形成することの効果について説明する。
図４は、本実施例による製造方法にて作製した素子をシリコン基板面側からＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行ったものである。図４に示した深さは、ＴｉＮ膜をアルゴンでエッチングした時の時間で換算したものである。図４に示されるように、酸素を含有した金属酸窒化物領域であるＴｉＯＮ領域４ｂを形成する工程を行うことによって、導電層４中の酸素濃度は膜厚方向（ゲート絶縁膜２からシリコン層５に向かう方向）で分布を持っていることが分かる。さらに、酸素濃度が膜厚方向で最大になる位置は、導電層４のシリコン層５側にあることも分かる。さらに、金属酸窒化物領域を形成する工程を行った場合の方が、行わない場合よりも、シリコン層５と導電層４との界面近傍の導電層４のシリコン濃度が低いことが図４に示されている。よって、金属酸窒化物領域としてのＴｉＯＮ領域４ｂを形成することによって、上部シリコン層５から該シリコン層５の下部層である導電層４へのシリコン拡散を低減することができる。よって、本発明では、金属酸窒化物領域は、それに接して形成されたシリコン層からのシリコンに対するバリア層として機能する。
図４において、記号▲は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物(例えば、ＴｉＮ)を形成した場合の酸素濃度を示す。記号●は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、該窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．０１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合（すなわち、本実施形態により導電層４を形成した場合）の酸素濃度を示す。記号■は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合（すなわち、本実施形態により導電層４を形成した場合）の酸素濃度を示す。
また図４において、記号△は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物(例えば、ＴｉＮ)を形成した場合のＳｉ濃度を示す。記号○は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．０１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ４ｂを形成した場合（すなわち、本実施形態により導電層４ｂ形成した場合）のＳｉ濃度を示す。記号□は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３を酸素ガス（１Ｐａ）の導入ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ４ｂを形成した場合（すなわち、本実施形態により導電層４ｂを形成した場合）のＳｉ濃度を示す。
なお、シリコン層５と導電層４（ＴｉＯＮ領域４ｂ）との界面近傍とは、該界面から導電層４の膜厚の１５%以内であることと定義する（例えば、導電層４の膜厚が１０ｎｍの場合、シリコン層５との界面から導電層４内に向かって１．５ｎｍ以内の領域が上記界面近傍となる）。また、上記比較例においても、シリコン層と窒化チタン層との界面近傍とは、該界面から窒化チタン層の膜厚の１５％以内であることと定義する。
図４に示されているように、酸素濃度について本実施例に係る記号●と記号■の場合、シリコン層５から導電層４の膜厚（１０ｎｍ）の１２%以内である１．２ｎｍの範囲に、酸素濃度が、８．０×１０２１と５．０×１０２２［ａｔｏｍｓ／ｃｍ３］との間において、シリコン層５から導電層４の内部に向かって連続的に減少するように傾斜を持って含まれている。よって、本実施形態では、シリコン層５と導電層４との界面近傍で、の酸素濃度が最大となることが分かる。すなわち、導電層４において酸素濃度が膜厚方向で最大になる位置（領域）が、シリコン層５側に存在している。これに対して、図４に示されるように、比較例である記号▲の場合には、シリコン層から窒化チタン層の膜厚（１０ｎｍ）の３５%以内である３．５ｎｍの範囲に、酸素濃度が一様におおよそ７．０×１０１９［ａｔｏｍｓ／ｃｍ３］である。従ってシリコン層と窒化チタン層の界面近傍で、窒化チタン層の酸素濃度が最大とならないことが分かる。
一方、シリコン濃度について本実施例に係る記号○と記号□の場合には、シリコン濃度が２．０×１０１８［ａｔｏｍｓ／ｃｍ３］以下となる位置がシリコン層５から導電層４の膜厚（１０ｎｍ）の１２%である１．２ｎｍ以降であることがわかる。これに対して、図４に示されるように、比較例に係る記号△の場合には、シリコン濃度が２．０×１０１８［ａｔｏｍｓ／ｃｍ３］以下となる位置がシリコン層から窒化チタン層の膜厚（１０ｎｍ）の３５%である３．５ｎｍ以降にある。このように、本実施例では、導電層４において、酸素濃度が最大となる領域をシリコン層５との界面に存在させることと、シリコン層５から導電層４へのシリコンの拡散の低減とが相関していることが分かり、上部シリコン層５からのシリコン拡散が低減されていることが分かる。すなわち、導電層４において酸素濃度が最も大きい領域を導電層４とシリコン層５との間の界面またはその近傍に存在させることによって、該酸素濃度が最も大きい領域を含むＴｉＯＮ領域（金属酸窒化物領域）４ｂがシリコン層５から導電層４へのシリコンの拡散に対するバリア層として機能し、該シリコン層５からのシリコンの拡散を低減することができる。よって、該シリコン拡散による仕事関数の低下を低減することができる。
図５は、本実施形態における製造方法にて作製した素子の実効仕事関数ｅＷＦとゲート電極形成後の熱処理温度との関係を示した図である。また、図５には、窒化チタン層とシリコン層とが接する領域に金属酸窒化物領域を形成する工程を実施していない素子の特性を比較例として示す。図５に示されるように、金属酸窒化物領域を形成する工程を行うことによって、熱処理に伴うｅＷＦの減少を低減できることが可能である。なお、図５において、記号■は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物（例えば、ＴｉＮ）を形成した場合を示す。記号▼は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．０１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合を示す。記号●は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．１Ｐａ）を供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ４ｂを形成した場合を示す。記号▲は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４を形成した場合を示す。図５において記号▼、●、▲の場合には、ゲート電極形成後の熱処理温度に係わらず、実効仕事関数ｅＷＦが４．７５ｅＶ以上を示すことを見出した。これに対して、図５において記号■の場合には、ゲート電極形成後の熱処理温度が上昇するにつれて、ｅＷＦが減少し、実効仕事関数ｅＷＦが４．６５ｅＶ以下を示すことを見出した。
図６は、本実施例における製造方法にて作製した素子のＥＯＴとゲート電極形成後の熱処理温度との関係を示した図である。また、図６には、窒化チタン層とシリコン層とが接する領域に金属酸窒化物領域を形成する工程を実施していない素子の特性を比較として示す。図６に示されるように、本発明に特徴的な金属酸窒化物領域を形成する工程のプロセス条件を制御することによって、熱処理に伴うＥＯＴの増膜を低減できることが可能である。すなわち、導電層４から該導電層４の下地であるゲート絶縁膜２への酸素の拡散を低減することができる。
なお、図６において、記号■は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物(例えば、ＴｉＮ)を形成した場合を示す。記号▼は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜３（ＴｉＮ）（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．０１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合を示す。記号●は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（０．１Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合を示す。記号▲は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３（例えば、１０ｎｍ）をマグネトロンスパッタにより形成し、窒化チタン膜（ＴｉＮ）３に対する酸素ガス（１．０Ｐａ）の供給ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合を示す。記号■、▲の場合には、ゲート電極形成後の熱処理温度が上昇するにつれて、ＥＯＴが上昇することを見出した。
図７は、本実施例における製造方法にて作製した素子を９００℃、３０秒間熱処理を施した後の素子断面をＴＥＭにて観察した図である。本発明の特徴の１つであるＴｉＮに酸化処理を施すことによって、上部ＳｉとＴｉＮ（金属窒化物領域に相当）との間に、該上部ＳｉからＴｉＮへのシリコンの拡散に対するバリア層としての酸化層（金属酸窒化物領域に相当）が形成されていること（金属酸窒化物中の酸素濃度が、シリコン層側で最も大きいこと）が分かった。また、酸素分圧を増加させることによって、上記記載の酸化層の膜厚が増加することならびに下地ＳｉＯ２の膜厚も増加することを見出した。即ち、０．０１Ｐａ〜１Ｐａの酸素分圧雰囲気中で、酸素ガスの導入ならびに熱処理により、上部シリコン層を形成する前に金属窒化物層の表面を酸化し、少なくともＴｉとＮとＯ(酸素)を含有する金属酸窒化物領域を形成することにより、導電層中の酸素濃度が、シリコン層側で最も大きい構造が得られる。そして、該構造により、高温熱処理後において、金属窒化物領域および金属酸窒化物領域を有する導電層から酸素が下地インターフェイス層（ゲート絶縁膜）に拡散することを低減でき、かつ上部シリコン層から該シリコン層の下地である導電層へＳｉが拡散することを低減でき、仕事関数の低下ならびにＥＯＴの増加を低減できることを見出した。
図８は、本実施例における製造方法にて作製した素子の導電層４中の酸素含有量と導電層４中へのＳｉ拡散量との関係を示した図である。また、図８には、窒化チタン層とシリコン層とが接する領域に金属酸窒化物領域を形成する工程を実施していない素子の特性を比較として示す。図８に示されるように、金属酸窒化物領域を形成する工程を行うことによって、熱処理に伴うＳｉ拡散を低減できることが可能である。図８に示す通り、本実施例に係る記号■と記号●と記号▲の場合には、０．０１Ｐａ〜１Ｐａの酸素分圧雰囲気中で熱処理することにより、実効仕事関数ｅＷＦを改善することができることを見出した。また、図８に示されるように、比較例に係る◆の場合には、実効仕事関数ｅＷＦを改善することができないことを見出した。図３−７の結果を鑑みると、ＥＯＴの増膜を低減しつつ、ｅＷＦ減少の低減を両立するためには、シリコン層５と導電層４との界面における酸素含有量（酸素濃度）は２×１０１５〜７×１０１５［ａｔｏｍｓ／ｃｍ２］の間であることが望ましい。
[第２の実施形態]
第２の実施形態では、第１の実施形態の構造において、ゲート絶縁膜と金属窒化物領域および金属酸窒化物領域を有する導電層との間に、ＴｉとＮとを含有する金属窒化物層とＡｌを含有する層とが設けられている。すなわち、本実施形態に係る半導体装置は、シリコン基板と、該シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された金属窒化物層と、該金属窒化物層上に形成されたＡｌを含有する層と、該Ａｌを含有する層上に形成された金属窒化物領域と、該金属窒化物領域上に形成された金属酸窒化物領域と、該金属酸窒化物領域上に形成されたシリコン層とを備えている。本実施形態に係る半導体装置を図９の製造方法に従って作製する。図９に示すように、表面に、シリコン酸化膜１２ａと高誘電率膜としてＨｆＳｉＯ膜１２ｃとを用いたゲート絶縁膜１２を有するＰ型シリコン基板１１上に、第２の金属窒化物層としての窒化チタン膜１３、アルミニウム（Ａｌ）を含有する層としてのＡｌ金属膜１４、第１の金属窒化物層としての窒化チタン膜１５をこの順番で形成する。次いで、該窒化チタン膜１５の表面を酸化することにより、金属窒化物領域としてのＴｉＮ領域１６ａと金属酸窒化物領域としてのＴｉＯＮ領域１６ｂとを有する導電層１６を形成し、該導電層１６上にシリコン層１７を形成する。図９を用いて、本実施形態の製造工程について説明する。シリコン基板１１は、最初に蒸着された薄いＳｉＯ２１２ａ（例えば、１．８ｎｍ）を有している。図９の工程１１において、図３記載の処理装置１００と同様の構成を有する装置（ここでは、Ｈｆターゲットを使用）を使用して、マグネトロンスパッタリングにより、高誘電率ゲート絶縁膜形成（ＨｆＳｉＯ）のためのＨｆ膜１２ｂ（例えば、０．５ｎｍ）を上記ＳｉＯ２１２ａ上に蒸着する。
次に、図９の工程１２において、前述したようにＨｆ膜１２ｂを蒸着した後、シリコン基板１１が、不図示の熱アニーリングモジュール内に搬送される。該熱アニーリングモジュール内においてＳＰＩＲ方により、酸素ガス雰囲気下でＳｉＯ２１２ａおよびＨｆ膜１２ｂが形成されたシリコン基板１１を４００℃を超える高い温度まで加熱する。これにより、Ｈｆ膜１２が酸化されて、ＳｉＯ２１２ａおよびＳｉＯ２１２ａ上に形成されたＨｆＳｉＯ１２ｃを有する高誘電率ゲート絶縁膜１２が形成される。なお、酸素ガス雰囲気は、０．０１Ｐａ〜１Ｐａの酸素分圧とするのが好ましい。酸素分圧を０．０１Ｐａ以下とするとリーク電流が劣化し、酸素分圧を１Ｐａ以上とするとＥＯＴが厚くなるためである。加熱プロセスは１段階または複数段階で行なうことができる。通常、アニーリングプロセス中に化学反応を制御するためには、２段階以上で加熱処理を行なうのが適当である。例えば、最初に、膜を４００℃まで加熱して、Ｈｆ膜中の金属元素を酸化する。Ｈｆ膜が例えば８００℃等の非常に高い温度まで一気に加熱される場合、膜中の金属元素は、安定で且つ金属性の特徴を示すそのケイ素化合物を形成する場合がある。膜が例えば４００℃等の比較的低い温度で適切に酸化されると、好ましくは不活性ガス環境下で、温度が例えば９００℃等の高い値まで上昇される。異なる金属から成る金属積層体が開始材料として使用される場合、高温アニーリングは、各材料間の拡散において、また、均一な膜組成を形成するために重要である。
次に、図９の工程１３において、高誘電率ゲート絶縁膜１２が形成されたシリコン基板１１を、Ｔｉターゲット１０６を有する処理装置１００内に供給する。該工程１３では、処理装置１００内に不活性ガス源２０１からアルゴンガスを導入し、窒素ガス源２０５から窒素ガスを導入し、アルゴンガスと窒素ガスとの分圧比を制御することにより、供給された高誘電率ゲート絶縁膜１２上に、第１の窒化チタン膜（ＴｉＮ）１３をマグネトロンスパッタにより形成する。
次に、図９の工程１４において、真空容器内で、第１の窒化チタン膜（ＴｉＮ）１３上にＡｌ膜１４をマグネトロンスパッタにより形成する。工程１４における真空容器は、上記処理装置１００であっても良いし、該処理装置１００とは別個の成膜装置であっても良い。処理装置１００内にて工程１４を行う場合は、処理装置１００にＡｌターゲット（不図示）をさらに設ければ良い。
次に、図９の工程１５において、処理装置１００内に不活性ガス源２０１からアルゴンガスを導入し、窒素ガス源２０５から窒素ガスを導入することにより、Ａｌ膜１４上に第２の窒化チタン膜（ＴｉＮ）膜１５をマグネトロンスパッタにより形成する。すなわち、Ａｌ含有層を、第２の金層窒化物層上に形成する。次いで、図９の工程１６〜工程１８を、図２の工程４〜工程６と同様にして行う。すなわち、図９の工程１６においては、第２の窒化チタン膜（ＴｉＮ）１５に対する酸素ガスの導入ならびに熱処理（例えば、６００から９００℃）により、第２の窒化チタン膜（ＴｉＮ）１５の表面を酸化して、ＴｉＯＮ領域１６ｂを形成する。つぎに、図９の工程１７において、真空容器内で、不活性ガスの雰囲気下においてＳｉターゲットをマグネトロンスパッタして、ＴｉＯＮ領域１６ｂ上にシリコン層１７を形成する。次に、図９の工程１８において、これを加工して、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ）を形成する。
図１０は、本実施形態における製造方法にて作製した素子のｅＷＦとゲート電極形成後の熱処理温度との関係を示した図である。また、図１０には、窒化チタン層とシリコン層とが接する領域に金属酸窒化物領域を形成する工程を実施していない素子の特性を比較として示す。図１０に示されるように、第１および第２の実施形態のように、上記接する領域に金属酸窒化物領域を形成する工程を行うことによって、熱処理に伴うｅＷＦの減少を低減することが可能である。なお、図１０において、記号▲は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物(例えば、ＴｉＮ)を形成した場合を示す。記号●は、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３をマグネトロンスパッタにより形成し、酸素ガス（０．１Ｐａ）の導入ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合（第１の実施形態）を示す。記号◆は、高誘電率ゲート絶縁膜１２（例えば、ＨｆＳｉＯ）上に、第１の窒化チタン膜（ＴｉＮ）１３とＡｌ金属膜１４と第２の窒化チタン膜（ＴｉＮ）１５とをマグネトロンスパッタによりこの順番で形成し、酸素ガス（０．１Ｐａ）の導入ならびに熱処理（例えば、６５０℃）により、第２の窒化チタン膜（ＴｉＮ）１５の表面を酸化して、ＴｉＯＮ領域１６ｂを形成した場合（第２の実施形態）を示す。第１および第２の実施形態に係る記号●、◆の場合には、ゲート電極形成後の熱処理温度に係わらず、実効仕事関数ｅＷＦが４．７５ｅＶ以上を示すことを見出した。これに対して、比較例である記号▲の場合には、ゲート電極形成後の熱処理温度が上昇するにつれて、実効仕事関数ｅＷＦが減少し、実効仕事関数ｅＷＦが４．６ｅＶ以下を示すことを見出した。
図１１は、本実施形態における製造方法にて作製した素子のＥＯＴとゲート電極形成後の熱処理温度との関係を示した図である。また、図１１には、窒化チタン層とシリコン層とが接する領域に金属酸窒化物領域を形成する工程を実施していない素子の特性を比較として示す。図１１に示されるように、第１および第２の実施形態では、上記接する領域に金属酸窒化物領域を形成する工程を用いた場合でも、熱処理に伴うＥＯＴの増膜を低減することが可能である。なお、図１１において、記号▲は、比較例であって、本発明に特徴的な酸化処理を行わず、高誘電率ゲート絶縁膜（例えば、ＨｆＳｉＯ）の上に金属窒化物(例えば、ＴｉＮ)を形成した場合を示す。記号●は、高誘電率ゲート絶縁膜２（例えば、ＨｆＳｉＯ）上に、窒化チタン膜（ＴｉＮ）３をマグネトロンスパッタにより形成し、酸素ガス（０．１Ｐａ）の導入ならびに熱処理（例えば、６５０℃）により、窒化チタン膜（ＴｉＮ）３の表面を酸化して、ＴｉＯＮ領域４ｂを形成した場合（第１の実施形態）を示す。記号◆は、高誘電率ゲート絶縁膜１２（例えば、ＨｆＳｉＯ）上に、第１の窒化チタン膜（ＴｉＮ）１３とＡｌ金属膜１４と第２の窒化チタン膜（ＴｉＮ）１５とをマグネトロンスパッタによりこの順番で形成し、酸素ガス（０．１Ｐａ）の導入ならびに熱処理（例えば、６５０℃）により、第２の窒化チタン膜（ＴｉＮ）１５の表面を酸化して、ＴｉＯＮ領域１６ｂを形成した場合（第２の実施形態）を示す。記号▲ならびに◆の場合、ゲート電極形成後の熱処理温度が上昇するにつれて、ＥＯＴが変化しないことを見出した。
本実施形態では、ゲート絶縁膜上に第１の窒化チタン膜（ＴｉＮ）とＡｌ金属膜と第２の窒化チタン膜とをマグネトロンスパッタによりこの順番形成し、第２の窒化チタン膜の表面（露出面）を酸化することにより、後に上部シリコン層が形成される側に金属酸窒化物領域を形成し、該金属酸窒化物領域上に上記上部シリコン層を形成している。これにより、本実施形態においても、第１の実施形態と同様の効果を得ることができた。
１、１１、１００１ シリコン基板
２、１２、１００２ ゲート絶縁膜
３、１３、１５ 窒化チタン膜
４、１６、１００４ 導電層
４ａ、１６ａ ＴｉＮ領域
４ｂ、１６ｂ ＴｉＯＮ領域
５、１７、１００５ シリコン層
１４ Ａｌ金属膜
１００３ ゲート電極
１００４ａ 金属窒化物領域
１００４ｂ 金属酸窒化物領域

Claims (10)

  1. シリコン基板上に設けられたゲート絶縁膜と該ゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置であって、
    前記ゲート電極は、少なくともＴｉとＮとＯ（酸素）とを含有する導電層と、該導電層上に配置されたシリコン層とを有する積層型ゲート電極であり、
    前記導電層中の酸素濃度は、前記シリコン層と接する面で最大となり、該酸素濃度は前記導電層において該導電層の膜厚方向に分布をもち、前記接する面における前記酸素濃度は２×１０ １５ ［ａｔｏｍｓ／ｃｍ ２ ］〜７×１０ １５ ［ａｔｏｍｓ／ｃｍ ２ ］であることを特徴とする半導体装置。
  2. 前記シリコン層が、多結晶シリコン層であることを特徴とする請求項１に記載の半導体装置。
  3. 前記電界効果トランジスタがＰ型ＭＯＳＦＥＴであることを特徴とする請求項１または２に記載の半導体装置。
  4. シリコン基板上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備えた半導体装置の製造方法であって、
    前記ゲート絶縁膜が設けられた前記シリコン基板を真空容器内に用意する第１の工程と、
    前記ゲート絶縁膜上に、ＴｉとＮとを含有する第１の金属窒化物層を形成する第２の工程と、
    酸素ガスの導入ならびに熱処理により、前記第１の金属窒化物層の表面を酸化して、ＴｉとＮおよびＯ（酸素）を含有する導電層を形成する第３の工程と、
    前記導電層上にシリコン層を形成する第４の工程とを有し、
    前記第３の工程は、前記導電層中の酸素濃度が、前記シリコン層側で最も大きくなるように前記導電層を形成し、前記第１の金属窒化物層に対する酸素ガスの供給ならびに熱処理により、前記シリコン層と前記導電層との界面を構成する該導電層の面において２×１０ １５ ［ａｔｏｍｓ／ｃｍ ２ ］〜７×１０ １５ ［ａｔｏｍｓ／ｃｍ ２ ］の酸素が含有されるように前記導電層を形成することを特徴とする半導体装置の製造方法。
  5. 前記第２の工程は、
    前記ゲート絶縁膜上に、ＴｉとＮとを含有する第２の金属窒化物層を形成する工程と、
    前記第２の金属窒化物層上にＡｌを含有する層を形成する工程と、
    前記Ａｌを含有する層上に、前記第１の金属窒化物層を形成する工程と
    を有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２の工程は、真空容器内に窒素ガスを含む反応性ガスと不活性ガスとを導入し、該反応性ガスと該不活性ガスとの分圧比を制御して、Ｔｉを含有するターゲットを用いたマグネトロンスパッタにより、前記第１の金属窒化物層を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記第２の工程および前記第２の金属窒化物層を形成する工程は共に、真空容器内に窒素ガスを含む反応性ガスと不活性ガスとを導入し、該反応性ガスと該不活性ガスとの分圧比を制御して、Ｔｉを含有するターゲットを用いたマグネトロンスパッタにより、金属窒化物層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 前記３の工程は、前記第１の金属窒化物層を、０．０１Ｐａ〜１Ｐａの酸素分圧雰囲気中で熱処理することを特徴とする請求項４乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第１の工程、前記第２の工程、前記第３の工程、および前記第４の工程を大気に曝露することなく行うことを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第４の工程は、不活性ガスの雰囲気下においてシリコンターゲットをマグネトロンスパッタすることにより、前記導電層上に前記シリコン層を形成することを特徴とする請求項４から９のいずれか１項に記載の半導体装置の製造方法。
JP2012102887A 2012-04-27 2012-04-27 半導体装置およびその製造方法 Active JP5960491B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012102887A JP5960491B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法
US13/558,746 US8669624B2 (en) 2012-04-27 2012-07-26 Semiconductor device and manufacturing method thereof
KR1020120095713A KR101384265B1 (ko) 2012-04-27 2012-08-30 반도체 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102887A JP5960491B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013232470A JP2013232470A (ja) 2013-11-14
JP5960491B2 true JP5960491B2 (ja) 2016-08-02

Family

ID=49476545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102887A Active JP5960491B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8669624B2 (ja)
JP (1) JP5960491B2 (ja)
KR (1) KR101384265B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030589B2 (ja) * 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
TWI632617B (zh) * 2014-11-03 2018-08-11 聯華電子股份有限公司 半導體元件及其製作方法
JP2021048239A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
US11411079B1 (en) 2021-01-21 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056865A (ja) * 1991-06-27 1993-01-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3586899B2 (ja) * 1994-09-22 2004-11-10 ソニー株式会社 半導体装置およびその製造方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
CA2191260A1 (en) * 1996-11-26 1998-05-26 Luc Ouellet Stabilization of the interface between tin and a1 alloys
JP2001060553A (ja) * 1999-06-18 2001-03-06 Seiko Epson Corp シリコン薄膜の製造方法
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US20060267113A1 (en) * 2005-05-27 2006-11-30 Tobin Philip J Semiconductor device structure and method therefor
US7436034B2 (en) 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
US7425497B2 (en) * 2006-01-20 2008-09-16 International Business Machines Corporation Introduction of metal impurity to change workfunction of conductive electrodes
JP2008016538A (ja) 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
KR100868768B1 (ko) 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
JP2009200213A (ja) * 2008-02-21 2009-09-03 Renesas Technology Corp 半導体装置及びその製造方法
US9024299B2 (en) * 2008-10-14 2015-05-05 Imec Method for fabricating a dual work function semiconductor device and the device made thereof
US7960802B2 (en) * 2008-11-21 2011-06-14 Texas Instruments Incorporated Methods to enhance effective work function of mid-gap metal by incorporating oxygen and hydrogen at a low thermal budget
US8643113B2 (en) * 2008-11-21 2014-02-04 Texas Instruments Incorporated Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer
US8120117B2 (en) * 2009-05-01 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor device with metal gate
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
JP5285519B2 (ja) * 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
US20120199919A1 (en) * 2009-07-29 2012-08-09 Canon Anelva Corporation Semiconductor device and method of manufacturing the same
JP2011054878A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 半導体装置及びその製造方法
KR101656443B1 (ko) 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
CN102104042B (zh) * 2009-12-21 2013-01-09 中国科学院微电子研究所 一种半导体器件
US8802522B2 (en) * 2010-09-10 2014-08-12 Applied Materials, Inc. Methods to adjust threshold voltage in semiconductor devices
JP5717661B2 (ja) 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
US8664103B2 (en) * 2011-06-07 2014-03-04 Globalfoundries Inc. Metal gate stack formation for replacement gate technology

Also Published As

Publication number Publication date
KR101384265B1 (ko) 2014-04-11
KR20130121650A (ko) 2013-11-06
JP2013232470A (ja) 2013-11-14
US20130285158A1 (en) 2013-10-31
US8669624B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
JP4871433B2 (ja) 半導体装置およびその製造方法
JP5937297B2 (ja) 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2009059882A (ja) 半導体装置
JP5127694B2 (ja) 半導体装置及びその製造方法
US7494859B2 (en) Semiconductor device having metal gate patterns and related method of manufacture
JP4489368B2 (ja) 半導体装置およびその製造方法
JP5960491B2 (ja) 半導体装置およびその製造方法
JP5458177B2 (ja) 半導体装置の製造方法および装置
JP5209791B2 (ja) 半導体装置およびその製造方法
JPWO2007142010A1 (ja) 半導体装置およびその製造方法
JP5197986B2 (ja) 半導体装置の製造装置
TW202009975A (zh) 藉由氮化鈦與鋁膜的整合沉積用於摻雜工程與臨界電壓調整之方法與設備
JP2010165705A (ja) 半導体装置の製造方法
JP5387173B2 (ja) 半導体装置及びその製造方法
JP2009038229A (ja) 半導体装置
JP5195421B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160623

R150 Certificate of patent or registration of utility model

Ref document number: 5960491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250