JP2021048239A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021048239A
JP2021048239A JP2019169528A JP2019169528A JP2021048239A JP 2021048239 A JP2021048239 A JP 2021048239A JP 2019169528 A JP2019169528 A JP 2019169528A JP 2019169528 A JP2019169528 A JP 2019169528A JP 2021048239 A JP2021048239 A JP 2021048239A
Authority
JP
Japan
Prior art keywords
atom
conductive film
film
oxygen
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019169528A
Other languages
English (en)
Inventor
政幸 北村
Masayuki Kitamura
政幸 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019169528A priority Critical patent/JP2021048239A/ja
Priority to CN202010116085.5A priority patent/CN112530905B/zh
Priority to TW109106157A priority patent/TWI801720B/zh
Priority to US16/817,814 priority patent/US20210083057A1/en
Publication of JP2021048239A publication Critical patent/JP2021048239A/ja
Priority to US18/072,441 priority patent/US20230093431A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】酸化膜と導電膜との密着性を高めつつ、導電膜の抵抗を低減することが可能な半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、第１原子を含む酸化膜と、酸化膜上に設けられ、金属原子および酸素原子を含み、導電性を有する導電膜と、を備える。導電膜における酸素原子の体積密度が、５．００×１０２２ａｔｏｍｓ／ｃｍ３未満である。【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
酸化膜上に直接金属膜を形成する場合、金属と酸化膜との密着性は弱いため、金属膜が剥がれる可能性がある。そこで、酸化膜と金属膜との間に金属窒化膜を形成する技術が知られている。しかし、金属窒化物の比抵抗は金属に比べて高いため、金属窒化膜および金属膜を含む導電膜は、全体的に高抵抗になる。
特開昭６１−２０３６５２号公報
本発明が解決しようとする課題は、酸化膜と導電膜との密着性を高めつつ、導電膜の抵抗を低減することが可能な半導体装置およびその製造方法を提供することである。
一実施形態に係る半導体装置は、第１原子を含む酸化膜と、酸化膜上に設けられ、金属原子および酸素原子を含み、導電性を有する導電膜と、を備える。導電膜における酸素原子の体積密度が、５．００×１０２２ａｔｏｍｓ／ｃｍ３未満である。
第１実施形態に係る半導体装置の要部の構造を示す断面図である。 第１実施形態に係る半導体装置の製造方法を説明するための図である。 酸化膜と導電膜との界面の状態を模式的に示す図である。 タングステンと酸素の状態図の一例である。 第２実施形態に係る半導体装置の要部の構造を示す断面図である。 第３実施形態に係る半導体装置の要部の構造を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の要部の構造を示す断面図である。本実施形態に係る半導体装置１は、基板１０と、酸化膜２０と、導電膜３０と、を備える。
基板１０は、例えばシリコン基板である。基板１０上には、酸化膜２０が形成されている。酸化膜２０には、例えば、酸化シリコン（ＳｉＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）が含まれている。酸化膜２０上には、導電膜３０が形成されている。
導電膜３０には、金属および酸素が含まれている。この金属は、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、鉄（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、またはニオブ（Ｎｂ）である。導電膜３０は、導電性を有し、電気抵抗率（比抵抗）が例えば１．０×１０６μΩ/ｃｍ以下の膜である。
以下、本実施形態に係る半導体装置１の製造方法を説明する。ここでは、導電膜３０の製造工程を説明する。
まず、図２に示すように、基板１０は、ステージ１００に固定された状態でチャンバ１０１内に収容される。このとき、基板１０上には、酸化膜２０が既に形成されている。本実施形態では、酸化膜２０は酸化シリコン膜である。
続いて、ＣＶＤ（Chemical Vapor Deposition）によって、酸化膜２０上に導電膜３０を形成する。具体的には、金属および酸素を含む材料ガス２０１と、材料ガス２０１に含まれた金属を還元する還元ガス２０２と、を交互にチャンバ１０１内に導入する。このとき、キャリアガス２０３は、材料ガス２０１と還元ガス２０２との間に導入される。キャリアガス２０３によって、チャンバ１０１内に残留したガスが排出される。
本実施形態では、材料ガス２０１は、二塩化酸化タングステン（ＷＯ２Ｃｌ２）を含んだガスである。還元ガス２０２は、水素（Ｈ２）ガスである。キャリアガス２０３は、アルゴン（Ａｒ）ガスである。
図３（ａ）および図３（ｂ）は、酸化膜２０と導電膜３０との界面の原子の状態を模式的に示す図である。上述した材料ガス２０１、還元ガス２０２、およびキャリアガス２０３をチャンバ１０１内に導入すると、図３（ａ）に示すように、タングステンおよび酸素を含んだ導電膜３０が、酸化膜２０上に形成される。
酸素原子は、一般的にシリコン原子と結合しやすい性質を有する。そのため、図３（ｂ）に示すように、導電膜３０と酸化膜２０との界面において、導電膜３０に含まれた酸素原子は、酸化膜２０に含まれたシリコン原子と結合される。換言すると、導電膜３０に含まれた金属原子が、酸素原子を介して酸化膜２０中のシリコン原子と結合される。
したがって、本実施形態によれば、導電膜３０と酸化膜２０との間に高抵抗な金属窒化膜を形成しなくても、導電膜３０と酸化膜２０との密着性を高めることができる。
また、本実施形態では、導電膜３０に含まれる金属原子（タングステン原子）と酸素原子の結合エネルギーは、酸化膜２０におけるシリコン原子と酸素原子の結合エネルギーよりも小さい。そのため、導電膜３０と酸化膜２０との界面では、導電膜３０に含まれる酸素原子は、金属原子よりも寧ろ酸化膜２０に含まれたシリコン原子と結合しようとする。これにより、導電膜３０と酸化膜２０との密着性をより一層高めることができる。その一方で、本実施形態では、導電膜３０中の酸素濃度が高いと、金属酸化物が導電膜３０に生成されやすくなって、導電膜３０の比抵抗が上昇する事態を招く。
図４は、タングステンと酸素の状態図の一例である。図４に示す状態図は、Bin. Tern. Phase Diagrams Columbium, Molybdenum, Tantalum, Tungsten, Ad 407 987,1963, ,,1-127を参照したものである。図４に示す状態図によれば、最も酸素原子比率が低いタングステン酸化物は、三酸化五タングステン（Ｗ５Ｏ３）である。この三酸化五タングステンに占める酸素濃度は、約３７．５ａｔｏｍ％である。導電膜３０膜中の酸素濃度が３７．５ａｔｏｍ％を超えると、タングステン酸化物が生成され、これにより導電膜３０の比抵抗が上昇する。
タングステンの単位体積当たりの原子数は、約６．３×１０２２ａｔｏｍｓ／ｃｍ３であるので、その３７．５％に相当する酸素原子の体積密度は、約２．３８×１０２２ａｔｏｍｓ／ｃｍ３となる。したがって、酸化膜２０と導電膜３０との高い密着性を確保しつつ、導電膜３０の比抵抗の上昇を抑え、導電性を有するためには、導電膜３０における酸素原子の体積密度は、２．３８×１０２２ａｔｏｍｓ／ｃｍ３未満であることが望ましい。
また、下記の表に示すように、タングステン以外の金属も同様に、状態図等を用いて、導電性を有するための酸素原子の体積密度の上限値を求めることができる。
Figure 2021048239
一方で、密着性の観点から、導電膜３０は一定数以上の体積密度を有することが望ましい。例えば、導電膜３０は酸素原子を１．０×１０１６ａｔｏｍｓ／ｃｍ３以上含有することにより、酸化膜との密着性をより高めることができる。
また、導電膜３０を形成するときには、導電膜３０に含まれる金属と酸素とが結合した金属酸化物の生成を抑制するために、基板１０の温度（成膜温度）を、その金属酸化物の昇華温度よりも高く設定することが望ましい。例えば、基板１０の温度が７５０℃よりも高いと、タングステン酸化物を昇華させることが可能となる。その結果、導電膜３０におけるタングステン酸化物の生成を抑制することができる。また、導電膜３０に含まれる金属がモリブデンの場合、モリブデン酸化物は４００〜６００℃で昇華する。そのため、基板１０の温度を４００℃よりも高く設定すると、モリブデン酸化物の生成を抑制することができる。
なお、本実施形態では、材料ガス２０１が酸素を含んでいるが導電膜３０の成膜方法はこれに限定されない。材料ガス２０１、還元ガス２０２およびキャリアガス２０３のうちの少なくとも一つが酸素を含む組み合わせで導電膜３０を形成すればよい。
例えば、タングステン化合物（Ｗ（ＣＯ）６、ＷＦ６、ＷＣｌ６、ＷＣｌ５、ＷＯ２Ｃｌ２、ＷＯＣｌ４、Ｗ（ＣＯ）６）を含む材料ガス２０１と、水素（Ｈ２）、二酸化窒素（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、一酸化炭素（ＣＯ）、酸素（Ｏ２）、またはオゾン（Ｏ３）を含む還元ガス２０２と、アルゴン（Ａｒ）、窒素（Ｎ２）、または二酸化炭素（ＣＯ２）を含むキャリアガス２０３のうち、少なくとも１つが酸素を含む組合せを用いると、導電膜３０中にタングステンおよび酸素が含まれるため、導電膜３０と酸化膜２０との密着性が向上する。ここでは、タングステンを例に記載したが、他の金属元素でも同様に実現可能である。
（第２実施形態）
図５は、第２実施形態に係る半導体装置の要部の構造を示す断面図である。上述した第１実施形態に係る半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図５に示すように、本実施形態に係る半導体装置２は、導電膜３０の構造が第１実施形態と異なる。第１実施形態に係る導電膜３０は１層構造であるのに対して、本実施形態に係る導電膜３０は、第１層３１および第２層３２を有する２層構造である。
第１層３１は、酸化膜２０に接触し、金属および酸素を含んでいる。第１層３１は、上述した第１実施形態に係る導電膜３０と同様の製造工程によって形成される。例えば、二塩化二酸化タングステンを含む材料ガス２０１、水素を含む還元ガス２０２、およびアルゴンを含むキャリアガス２０３を用いてＣＶＤを行うと、タングステンおよび酸素を含む第１層３１を、酸化膜２０上に形成することができる。このとき、厚い第１層３１が形成されると、抵抗が高くなってしまう。そのため、第１層３１の厚さは、１０ｎｍ以下であることが望ましい。
第２層３２は、第１層３１上に積層される。第２層３２は、第１層３１と異なる材料ガス２０１を用いて形成される。例えば、六フッ化タングステン（ＷＦ６）を含む材料ガス２０１、水素を含む還元ガス２０２、およびアルゴンを含むキャリアガス２０３を用いてＣＶＤを行うと、タングステンを含む第２層３２を、第１層３１上に形成することができる。第２層３２は、酸素を含まないため、第１層３１よりも低抵抗である。導電膜３０全体の抵抗を低減するために、第２層３２は、第１層３１よりも厚いことが望ましい。
本実施形態によれば、酸素を含んだ第１層３１を酸化膜２０上に形成することによって、酸化膜２０と導電膜３０との密着性を高めることができる。さらに、不純物の少ない第２層３２を第１層３１上に形成することによって、導電膜３０の抵抗を低減することができる。これにより、密着性と低抵抗を両立した導電膜３０を実現することができる。
なお、本実施形態では、第１層３１に含まれる金属が、第２層３２に含まれる金属と同種であるが、各層に含まれる金属は異種であってもよい。例えば、第１層３１にモリブデンを用いて、第２層３２にタングステンを用いた構造であってもよい。この場合も、密着性と低抵抗を両立することができる。また、第２層３２は酸素を含まない層として説明したが、第１層３１よりも酸素濃度が低くなるように形成すれば、第２層３２が酸素を含まない場合と同様な効果を有することができる。
(第３実施形態)
図６は、第３実施形態に係る半導体装置の要部の構造を示す断面図である。図６に示す半導体装置３は、ワードラインが積層された三次元半導体メモリである。半導体装置３では、複数の酸化膜２０および複数の導電膜３０が、基板１０上で交互に積層されている。各導電膜３０は、ワードラインとして機能する。
第３実施形態の各導電膜３０を形成する際、まず、基板１０上に酸化膜２０と犠牲膜が交互に積層される。犠牲膜は、例えば窒化シリコン（ＳｉＮ）膜である。犠牲膜は、後述するメモリ素子膜４０の形成後、例えばリン酸を含む薬液によって除去される。犠牲膜の除去によって酸化膜２０の間には、空洞が形成される。この空洞には、各導電膜３０が上述した第１実施形態または第２実施形態で説明した方法で形成される。
メモリ素子膜４０は酸化膜２０および上記犠牲膜からなる積層体を貫通するホール内に形成される。このホールの外周部に電荷ブロック膜４１が形成される。電荷ブロック膜４１の内側に電荷蓄積膜４２が形成される。電荷蓄積膜４２の内側にトンネル絶縁膜４３が形成される。トンネル絶縁膜４３の内側にチャネル膜４４が形成される。チャネル膜４４の内側にコア膜４５が形成される。
電荷ブロック膜４１、トンネル絶縁膜４３およびコア膜４５は、例えば酸化シリコン膜である。電荷蓄積膜４２は、例えば窒化シリコン膜（ＳｉＮ）である。チャネル膜４４は、例えばポリシリコン膜である。
本実施形態では、導電膜３０は、上述した第１実施形態または第２実施形態で説明した方法で形成されるため、酸素を含んでいる。この酸素によって、酸化膜２０と導電膜３０との密着性が向上するので、高抵抗な金属窒化物は不要となる。よって、酸化膜２０と導電膜３０との密着性を高めつつ、導電膜の抵抗を低減することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１〜３：半導体装置、１０：基板、２０：酸化膜、３０：導電膜、３１：第１層、３２：第２層

Claims (10)

  1. 第１原子を含む酸化膜と、
    前記酸化膜上に設けられ、金属原子および酸素原子を含み、導電性を有する導電膜と、を備え、
    前記導電膜における前記酸素原子の体積密度が、５．００×１０２２ａｔｏｍｓ／ｃｍ３未満である、半導体装置。
  2. 第１原子を含む酸化膜と、
    前記酸化膜上に設けられ、金属原子および酸素原子を含み、導電性を有する導電膜と、を備え、
    前記導電膜における前記酸素原子の体積密度が、１．０×１０１６ａｔｏｍｓ／ｃｍ３以上である、半導体装置。
  3. 前記酸化膜と前記導電膜との界面で、前記金属原子が前記酸素原子を介して前記第１原子と結合している、請求項１または２に記載の半導体装置。
  4. 前記導電膜に含まれる金属原子と酸素原子との結合エネルギーは、前記酸化膜における酸素原子と前記第１原子との結合エネルギーよりも小さい、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記導電膜上に、前記金属原子と同種かまたは異種の金属原子を含み、前記導電膜よりも酸素濃度の低い膜をさらに備える、請求項１または２に記載の半導体装置。
  6. 前記金属原子が、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、鉄（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、またはニオブ（Ｎｂ）である、請求項１から５のいずれか１項に記載の半導体装置。
  7. 基板上に第１原子を含む酸化膜を形成し、
    金属原子を含む材料ガスと、前記金属原子を還元する還元ガスと、前記材料ガスを前記基板へ導入するキャリアガスと、を用いて前記酸化膜上に導電膜を形成する半導体装置の製造方法であって、
    前記材料ガス、前記還元ガス、および前記キャリアガスの少なくとも１つが酸素原子を含み、
    前記導電膜を形成するときの前記基板の温度を、前記金属原子と前記酸素原子とが結合した金属酸化物の昇華温度よりも高く設定する、半導体装置の製造方法。
  8. 前記酸化膜に接触し、前記金属原子および前記酸素原子を含む第１層と、前記第１層に積層され、前記金属原子と同じかまたは異なる金属原子を含み、前記導電膜よりも酸素濃度の低い第２層と、を前記導電膜として形成する、請求項７に記載の半導体装置の製造方法。
  9. 前記金属原子が、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、鉄（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、またはニオブ（Ｎｂ）である、請求項７または８に記載の半導体装置の製造方法。
  10. タングステン化合物を含む前記材料ガスと、水素（Ｈ２）、二酸化窒素（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、一酸化炭素（ＣＯ）、酸素（Ｏ２）、またはオゾン（Ｏ３）を含む前記還元ガスと、アルゴン（Ａｒ）、窒素（Ｎ２）、または二酸化炭素（ＣＯ２）を含む前記キャリアガスのうち、少なくとも１つが酸素原子を含む組合せで前記導電膜を形成する、請求項７または８に記載の半導体装置の製造方法。
JP2019169528A 2019-09-18 2019-09-18 半導体装置およびその製造方法 Pending JP2021048239A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019169528A JP2021048239A (ja) 2019-09-18 2019-09-18 半導体装置およびその製造方法
CN202010116085.5A CN112530905B (zh) 2019-09-18 2020-02-25 半导体存储装置及其制造方法
TW109106157A TWI801720B (zh) 2019-09-18 2020-02-26 半導體裝置、其製造方法及半導體記憶裝置
US16/817,814 US20210083057A1 (en) 2019-09-18 2020-03-13 Semiconductor device, manufacturing method thereof, and semiconductor storage device
US18/072,441 US20230093431A1 (en) 2019-09-18 2022-11-30 Semiconductor device, manufacturing method thereof, and semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019169528A JP2021048239A (ja) 2019-09-18 2019-09-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021048239A true JP2021048239A (ja) 2021-03-25

Family

ID=74868265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019169528A Pending JP2021048239A (ja) 2019-09-18 2019-09-18 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US20210083057A1 (ja)
JP (1) JP2021048239A (ja)
CN (1) CN112530905B (ja)
TW (1) TWI801720B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990417B2 (en) 2021-08-16 2024-05-21 Kioxia Corporation Semiconductor memory device with different fluorine concentrations in sub conductive layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH05319965A (ja) * 1992-05-20 1993-12-03 Hitachi Metals Ltd 窒化アルミニウム焼結体基板のメタライズ方法
JP3691958B2 (ja) * 1997-09-30 2005-09-07 富士通株式会社 半導体装置の製造方法
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
US7960802B2 (en) * 2008-11-21 2011-06-14 Texas Instruments Incorporated Methods to enhance effective work function of mid-gap metal by incorporating oxygen and hydrogen at a low thermal budget
FR2944295B1 (fr) * 2009-04-10 2014-08-15 Saint Gobain Coating Solutions Cible a base de molybdene et procede d'elaboration par projection thermique d'une cible
JP5235930B2 (ja) * 2010-03-26 2013-07-10 株式会社東芝 半導体記憶装置、及びその製造方法
KR20130004784A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법
JP5960491B2 (ja) * 2012-04-27 2016-08-02 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR102192848B1 (ko) * 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
US9620610B1 (en) * 2015-10-28 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US10163626B2 (en) * 2016-12-12 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and manufacturing method thereof
JP2019102684A (ja) * 2017-12-05 2019-06-24 東芝メモリ株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990417B2 (en) 2021-08-16 2024-05-21 Kioxia Corporation Semiconductor memory device with different fluorine concentrations in sub conductive layers

Also Published As

Publication number Publication date
CN112530905A (zh) 2021-03-19
TW202113930A (zh) 2021-04-01
US20210083057A1 (en) 2021-03-18
US20230093431A1 (en) 2023-03-23
CN112530905B (zh) 2024-04-16
TWI801720B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
CN104934409B (zh) 后道工序互连层上的通孔预填充
JP4741965B2 (ja) 半導体装置およびその製造方法
JP4441658B1 (ja) 銅配線形成方法、銅配線および半導体装置
JP4658857B2 (ja) 積層構造を備えた集積回路構造およびその製造方法
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
JP5210559B2 (ja) 半導体装置およびその製造方法
KR101116785B1 (ko) 반도체 장치 및 그 제조방법
US7435674B2 (en) Dielectric interconnect structures and methods for forming the same
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
JP2008177577A (ja) 半導体素子及びその形成方法、半導体クラスタ装備
TW201236036A (en) Method for manufacturing high performance multi layer ceramic capacitors
JP2015177006A (ja) 半導体装置及びその製造方法
JP2016058521A (ja) 半導体装置およびその製造方法
JP2010199601A (ja) 半導体装置
JP5334199B2 (ja) 容量素子を有する半導体装置
JP2011228462A (ja) 薄膜キャパシタ
JP2020017728A (ja) ナノ結晶質グラフェンキャップ層を含むインターコネクト構造体、及びそのインターコネクト構造体を含む電子素子
WO2009122774A1 (ja) キャパシタ形成材及びキャパシタを備えたプリント配線板
JP2021048239A (ja) 半導体装置およびその製造方法
JP5396854B2 (ja) 半導体装置の製造方法
US8344438B2 (en) Electrode of an integrated circuit
JP2005150280A (ja) 半導体装置の製造方法及び半導体製造装置
TWI236092B (en) Electroless plating process, and embedded wire and forming process thereof
JP2008016464A (ja) 半導体装置及び半導体装置の製造方法
JP5190415B2 (ja) 半導体装置