JP5432798B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5432798B2
JP5432798B2 JP2010077975A JP2010077975A JP5432798B2 JP 5432798 B2 JP5432798 B2 JP 5432798B2 JP 2010077975 A JP2010077975 A JP 2010077975A JP 2010077975 A JP2010077975 A JP 2010077975A JP 5432798 B2 JP5432798 B2 JP 5432798B2
Authority
JP
Japan
Prior art keywords
gate electrode
film
electrode film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010077975A
Other languages
English (en)
Other versions
JP2011210997A (ja
Inventor
武雄 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010077975A priority Critical patent/JP5432798B2/ja
Priority to US12/929,938 priority patent/US8329540B2/en
Priority to CN201110076960.2A priority patent/CN102208347B/zh
Publication of JP2011210997A publication Critical patent/JP2011210997A/ja
Priority to US13/620,767 priority patent/US20130009234A1/en
Application granted granted Critical
Publication of JP5432798B2 publication Critical patent/JP5432798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、電界効果トランジスタを有する半導体装置の製造方法、及び半導体装置に関する。
金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、ゲート絶縁膜をＳｉＯ２又はＳｉＯＮより高誘電率な絶縁層（Ｈｉｇｈ−ｋ材料）とし、ゲート電極を金属又は金属窒化物にする技術がある。これにより電流駆動能力の向上を図ることができる。
非特許文献１には、ゲート電極に、金属窒化膜にＳｉを積層したＳｉ／金属窒化膜を適用することが記載されている。非特許文献２には、ゲート電極に適用する金属窒化膜の膜厚を変化させることで、ゲート電極の見かけ上の仕事関数を制御することができると記載されている。具体的には、ゲート電極に適用する金属窒化膜の膜厚を厚くすると、ゲート電極の見かけ上の仕事関数は大きくなると記載されている。ゲート電極の見かけ上の仕事関数が大きくなると、ｐＭＯＳＦＥＴのしきい値電圧Ｖｔは低下（負のＶｔ値で絶対値が小さくなる）し、ｎＭＯＳＦＥＴのしきい値電圧Ｖｔは上昇（正のＶｔ値で絶対値が更に大きくなる）する。非特許文献２では、金属窒化膜の膜厚によりしきい値電圧Ｖｔを制御することで、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴが共に低い（Ｖｔ値の絶対値が小さい）しきい値電圧Ｖｔを有するＣＭＯＳＦＥＴが実現できるとしている。
H. Y. Yu 他著、IEEE Electron Device Letters, 25 巻、5 号、2004年、337〜339 頁 M. Kadoshima 他著、2008 Symposium on VLSI Technology Digest of Technical Papers、48〜49頁
非特許文献１に記載の構造をゲート電極に適用し、ゲート電極を形成した後、ソース・ドレイン領域中に導入された不純物を高温の熱処理により電気的に活性化した場合、ゲート電極の見かけ上の仕事関数が変動してしまうという問題があった。また非特許文献２に記載の技術により、仕事関数の変動分を考慮して膜厚を制御することにより、上記した問題を解決することも考えられる。しかしこの場合、ウェハ面内においてゲート電極を構成する金属窒化膜の膜厚にばらつきが生じ、そのためウェハ面内におけるゲート電極のしきい値電圧Ｖｔにばらつきが生じる。そしてウェハ面内におけるしきい値電圧Ｖｔにばらつきが生じると、大口径半導体ウェハを用いて半導体集積回路素子を量産することが難しくなる。従って他の方法でしきい値電圧Ｖｔの変動を抑制できるようにする必要がある。
本発明によれば、基板に設けられた第１の素子形成領域上に第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜上に、金属窒化膜により構成される下部ゲート電極膜を形成する工程と、
前記下部ゲート電極膜を熱処理する工程と、
前記下部ゲート電極膜上に上部ゲート電極膜を形成する工程と、
を備える半導体装置の製造方法が提供される。
ｎＭＯＳＦＥＴにおいて金属窒化膜により構成されるゲート電極膜を開放状態で熱処理することで、ゲート電極のしきい値電圧が低下する。本発明によれば、上部ゲート電極膜の形成前に金属窒化膜により構成される下部ゲート電極膜を熱処理する。従って、ゲート電極が金属窒化膜により構成されるＭＯＳＦＥＴにおいて、ゲート電極の仕事関数の変動を抑制することができる。
本発明によれば、基板と、前記基板に設けられた第１の素子形成領域上に形成された第１のゲート絶縁膜と、前記基板に設けられた第２の素子形成領域上に形成された第２のゲート絶縁膜と、前記第１のゲート絶縁膜上、及び前記第２のゲート絶縁膜上に形成され、金属窒化膜により構成される下部ゲート電極膜と、前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上に形成されたマスク膜と、前記下部ゲート電極膜上及び前記マスク膜上に形成された上部ゲート電極膜と、を備える半導体装置が提供される。
本発明によれば、ゲート電極が金属窒化膜により構成されるＭＯＳＦＥＴにおいて、電流駆動能力の向上を図ることができる。
第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図１に示す製造方法により形成される半導体装置を示す断面図である。 図２に示す半導体装置の製造方法における、熱処理温度とゲート電極のしきい値電圧との相関図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図４に示す製造方法により形成される半導体装置を示す断面図である。 第３の実施形態に係る半導体装置を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。図２は、図１に示す製造方法により形成される半導体装置を示す断面図である。この製造方法では、まず基板１０に設けられた素子形成領域２０上にゲート絶縁膜１００を形成する。次いでゲート絶縁膜１００上に下部ゲート電極膜２００を形成する。さらに下部ゲート電極膜２００を熱処理する。そして下部ゲート電極膜２００上に上部ゲート電極膜２２０を形成する。その後エッチング工程や、イオン注入工程を経て、図２に示す半導体装置が形成される。
以下図１及び図２を用いて、第１の実施形態に係る半導体装置の製造方法について詳細に説明する。まず図１（ａ）に示すように、基板１０に素子分離領域５０を形成する。これによりトランジスタが形成される素子形成領域２０が分離される。基板１０は、例えばＳｉ、Ｇｅ、又はＳｉとＧｅの混合物である。次いで、図１（ｂ）に示すように、素子形成領域２０上にゲート絶縁膜１００を成膜する。ゲート絶縁膜１００は、例えば１ｎｍ程度のＳｉＯ２又はＳｉＯＮ上に、ＨｆＯ２又はＨｆＺｒＯｘを数ｎｍ成長させ、８５０℃程度で加熱処理して形成される。基板１０が、Ｇｅ、又はＳｉとＧｅの混合物により構成される場合、ゲート絶縁膜１００として、ＣＶＤ法で形成したＳｉＯ２膜、ＧｅＯ２膜、ＧｅＯ２膜またはＣＶＤ−ＳｉＯ２膜とＨｉｇｈ−ｋ膜（ＨｆＯ２又はＨｆＺｒＯｘ）との積層膜、あるいは単層のＨｉｇｈ−ｋ膜（ＨｆＯ２又はＨｆＺｒＯｘ）などを用いてもよい。
次いで、図１（ｃ）に示すように、ゲート絶縁膜１００上に下部ゲート電極膜２００を成膜する。下部ゲート電極膜２００は、例えばＴｉＮ、ＴａＮ、ＷＮ、又はＭｏＮにより構成される。また下部ゲート電極膜２００は、例えば３〜１０ｎｍの膜厚を有する。
そして、図１（ｃ）に示すように、下部ゲート電極膜２００を露出した状態で熱処理する。下部ゲート電極膜２００の熱処理は、例えば６００℃以上の温度で行う。また下部ゲート電極膜２００の熱処理は、例えば真空中又は窒素雰囲気下で行う。
そして図１（ｄ）に示すように、下部ゲート電極膜２００上に上部ゲート電極膜２２０を成膜する。上部ゲート電極膜２２０は、例えばＳｉ、Ｇｅ、又はＳｉとＧｅの混合物により構成される。その後、下部ゲート電極膜２００及び上部ゲート電極膜２２０を選択的に除去して、図２に示すゲート電極２４０が形成される。
その後、図２に示すように素子分離領域５０、及びゲート電極２４０をマスクとして基板１０に不純物イオンを注入する。これにより、素子形成領域２０にソース・ドレインのエクステンション領域６０が形成される。次いでゲート電極２４０上、素子形成領域２０上、及び素子分離領域５０上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより図２に示すように、ゲート電極２４０の側壁にオフセットスペーサ２８０が形成される。
そして、ゲート電極２４０、オフセットスペーサ２８０、及び素子分離領域５０をマスクとして基板１０に不純物イオンを注入する。これにより図２に示すように、素子形成領域２０にソース・ドレイン領域７０が形成される。
次に本実施形態の効果を説明する。図３は上部ゲート電極２２０形成前の下部ゲート電極膜２００の熱処理工程における、熱処理温度とゲート電極のしきい値電圧との相関図である。ｎＭＯＳＦＥＴにおいて金属窒化膜により構成されるゲート電極膜を開放状態で、かつ６００℃以上で熱処理することにより、ｎＭＯＳＦＥＴのゲート電極のしきい値電圧Ｖｔが低下（正のＶｔ値で絶対値が小さくなる）する。ｎＭＯＳＦＥＴでは、仕事関数が小さくなるとしきい値電圧Ｖｔは低下し、同じドレイン電圧で高いオン電流が得られる。
本実施形態によれば、上部ゲート電極膜２２０の形成前に金属窒化膜により構成される下部ゲート電極膜２００を熱処理する。すなわち熱処理が行われるタイミングにおいて、下部ゲート電極膜２００は何にも覆われていない。このようにすると、図３に示すようにゲート電極が金属窒化膜により構成されるＭＯＳＦＥＴにおいて、ゲート電極の見かけ上の仕事関数の上昇を制御し、電流駆動能力の向上を図ることができる。
図４は、第２の実施形態に係る半導体装置の製造方法を示す断面図であり、第１の実施形態に係る図１に対応している。また図５は、図４に示す製造方法により形成される半導体装置を示す断面図であり、第１の実施形態に係る図２に対応している。図４に示す半導体装置の製造方法は、マスク膜２５０を形成及び除去する工程を備える点を除いて、図１に示す半導体装置の製造方法と同様である。図５に示す半導体装置は、トランジスタが複数ある点を除いて図２に示す半導体装置と同様の構成である。
以下図４及び図５を用いて第２の実施形態に係る半導体装置の製造方法について詳細に説明する。まず基板１０に素子分離領域５０を形成し、素子形成領域２０と素子形成領域３０を互いに分離する（図４（ａ））。そして素子形成領域２０上にゲート絶縁膜１００を、素子形成領域３０上にゲート絶縁膜１２０を形成する（図４（ｂ））。ゲート絶縁膜１００とゲート絶縁膜１２０の形成工程は、例えば同一工程で行われる。そして下部ゲート電極膜２００を形成する（図４（ｃ））。これらの形成方法は第１の実施形態と同様である。
次いで図４（ｄ）に示すように、下部ゲート電極膜２００を形成した後、マスク膜２５０を形成する。マスク膜２５０は、ゲート絶縁膜１２０上に位置する下部ゲート電極膜２００上に形成される。またマスク膜２５０は、例えばプラズマＣＶＤを用いてＳｉＯ２を成膜し、ゲート絶縁膜１００上に位置する下部ゲート電極膜２００上のマスク膜を選択的に除去することで形成される。そして下部ゲート電極膜２００を熱処理する。次いで下部ゲート電極膜２００上のマスク膜２５０を除去する。
そして下部ゲート電極膜２００上に上部ゲート電極膜２２０を成膜する（図４（ｅ））。その後ゲート電極２４０、エクステンション領域６０、オフセットスペーサ２８０、及びソース・ドレイン領域７０を形成する。形成方法は第１の実施形態と同様である。これにより、図５に示す半導体装置が形成される。
本実施形態においても、上部ゲート電極膜２２０の形成前に金属窒化膜により構成される下部ゲート電極膜２００を熱処理する。従って、第１の実施形態と同様の効果を得ることができる。
またｐＭＯＳＦＥＴにおいて金属窒化膜により構成されるゲート電極膜をマスク膜で覆った状態で熱処理することにより、ｐＭＯＳＦＥＴのゲート電極のしきい値電圧Ｖｔは低下（負のＶｔ値で絶対値が小さくなる）する。ｐＭＯＳＦＥＴでは、仕事関数が大きくなるとしきい値電圧Ｖｔは低下し、同じドレイン電圧で高いオン電流が得られる。
本実施形態によれば、ゲート絶縁膜１２０上に位置する下部ゲート電極膜２００上にマスク膜２５０を形成した後に、下部ゲート電極膜２００を熱処理する。すなわち熱処理が行われるタイミングにおいて、ゲート絶縁膜１２０上に位置する下部ゲート電極膜２００はマスク膜に覆われている。従って、基板に形成された複数のＭＯＳＦＥＴのうち、選択したｐＭＯＳＦＥＴにおけるゲート電極の見かけ上の仕事関数の低下を制御することができ、電流駆動能力の向上を図ることができる。
さらに、複数のＭＯＳＦＥＴのうち選択した一のｎＭＯＳＦＥＴにおいてのみ、熱処理によるしきい値電圧Ｖｔの低下を実現することができる。これにより基板への不純物導入をすることなしに、しきい値電圧の異なる一のｎＭＯＳＦＥＴと他のｎＭＯＳＦＥＴを同一基板に配置することが可能となる。
図６は、第３の実施形態に係る半導体装置を示す断面図であり、第２の実施形態に係る図５に対応している。図６に示す半導体装置の製造方法は、下部ゲート電極膜２００を熱処理する工程の後、マスク膜を除去しない点を除いて、図４に示す第２の実施形態に係る半導体装置の製造方法と同様である。また図６に示す半導体装置は、ゲート絶縁膜１２０上に位置する下部ゲート電極膜２００と上部ゲート電極膜２２０の間にマスク膜２５０が位置している点を除いて、図５に示す半導体装置の構成と同様である。
図６に示すマスク膜２５０は、例えばＳｉ、Ｇｅ、又はＳｉとＧｅの混合物により構成される。またマスク膜２５０は、例えばＰＶＤにより１０ｎｍ程度の膜厚に成膜される。
本実施形態においても、上部ゲート電極膜２２０の形成前に金属窒化膜により構成される下部ゲート電極膜２００を熱処理する。またゲート絶縁膜１２０上に位置する下部ゲート電極膜２００上にマスク膜２５０を形成した後に、下部ゲート電極膜２００の熱処理を行う。従って、第２の実施形態と同様の効果を得ることができる。
また、本実施形態ではマスク膜２５０を除去する工程を備えていない。従って、半導体装置の製造における、工程数を削減することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、参考形態の例を付記する。
１．基板に設けられた第１の素子形成領域上に第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜上に、金属窒化膜により構成される下部ゲート電極膜を形成する工程と、
前記下部ゲート電極膜を熱処理する工程と、
前記下部ゲート電極膜上に上部ゲート電極膜を形成する工程と、
を備える半導体装置の製造方法。
２．１．に記載の半導体装置の製造方法において、
前記下部ゲート電極膜を形成する工程の前に、前記基板に設けられた第２の素子形成領域上に第２のゲート絶縁膜を形成する工程を備え、
前記下部ゲート電極膜を形成する工程において、前記第２のゲート絶縁膜上にも前記下部ゲート電極膜を形成し、
前記下部ゲート電極膜を形成する工程と前記下部ゲート電極膜を熱処理する工程との間に、前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上にマスク膜を形成する工程を有し、
前記上部ゲート電極膜を形成する工程において、前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上にも前記上部ゲート電極膜を形成する半導体装置の製造方法。
３．１．または２．に記載の半導体装置の製造方法において、
前記下部ゲート電極膜は窒化チタニウム、窒化タンタル、窒化タングステン、または窒化モリブデンのいずれかにより構成される半導体装置の製造方法。
４．１．ないし３．いずれか１項に記載の半導体装置の製造方法において、
前記上部ゲート電極膜はシリコン、ゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかにより構成される半導体装置の製造方法。
５．１．ないし４．いずれか１項に記載の半導体装置の製造方法において、
前記第１の素子形成領域に形成されるトランジスタがｎチャネル型である半導体装置の製造方法。
６．２．ないし５．いずれか１項に記載の半導体装置の製造方法において、
前記下部ゲート電極膜を熱処理する工程と前記上部ゲート電極膜を形成する工程との間に、前記マスク膜を除去する工程をさらに備える半導体装置の製造方法。
７．２．ないし５．いずれか１項に記載の半導体装置の製造方法において、
前記マスク膜はシリコン、ゲルマニウム、またはシリコンとゲルマニウムの混合物である半導体装置の製造方法。
８．２．ないし６．いずれか１項に記載の半導体装置の製造方法において、
前記マスク膜はシリコン酸化膜である半導体装置の製造方法。
９．１．ないし８．いずれか１項に記載の半導体装置の製造方法において、
前記下部ゲート電極膜を熱処理する工程における雰囲気は真空又は窒素雰囲気である半導体装置の製造方法。
１０．基板と、
前記基板に設けられた第１の素子形成領域上に形成された第１のゲート絶縁膜と、
前記基板に設けられた第２の素子形成領域上に形成された第２のゲート絶縁膜と、
前記第１のゲート絶縁膜上、及び前記第２のゲート絶縁膜上に形成され、金属窒化膜により構成される下部ゲート電極膜と、
前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上に形成されたマスク膜と、
前記下部ゲート電極膜上及び前記マスク膜上に形成された上部ゲート電極膜と、
を備える半導体装置。
１０ 基板
２０ 素子形成領域
３０ 素子形成領域
５０ 素子分離領域
６０ エクステンション領域
７０ ソース・ドレイン領域
１００ ゲート絶縁膜
１２０ ゲート絶縁膜
２００ 下部ゲート電極膜
２２０ 上部ゲート電極膜
２４０ ゲート電極
２５０ マスク膜
２８０ オフセットスペーサ

Claims (6)

  1. 基板に設けられた第１の素子形成領域上に第１のゲート絶縁膜を形成する工程と、
    前記第１のゲート絶縁膜上に、金属窒化膜により構成される下部ゲート電極膜を形成する工程と、
    前記下部ゲート電極膜を熱処理する工程と、
    前記下部ゲート電極膜上に上部ゲート電極膜を形成する工程と、
    を備え、
    前記下部ゲート電極膜を形成する工程の前に、前記基板に設けられた第２の素子形成領域上に第２のゲート絶縁膜を形成する工程を備え、
    前記下部ゲート電極膜を形成する工程において、前記第２のゲート絶縁膜上にも前記下部ゲート電極膜を形成し、
    前記下部ゲート電極膜を形成する工程と前記下部ゲート電極膜を熱処理する工程との間に、前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上にマスク膜を形成する工程を有し、
    前記上部ゲート電極膜を形成する工程において、前記第２のゲート絶縁膜上に位置する前記下部ゲート電極膜上にも前記上部ゲート電極膜を形成し、
    前記下部ゲート電極膜を熱処理する工程と前記上部ゲート電極膜を形成する工程との間に、前記マスク膜を除去する工程をさらに備える半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記下部ゲート電極膜は窒化チタニウム、窒化タンタル、窒化タングステン、または窒化モリブデンのいずれかにより構成される半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記上部ゲート電極膜はシリコン、ゲルマニウム、またはシリコンとゲルマニウムの混合物のいずれかにより構成される半導体装置の製造方法。
  4. 請求項１ないし３いずれか１項に記載の半導体装置の製造方法において、
    前記第１の素子形成領域に形成されるトランジスタがｎチャネル型である半導体装置の製造方法。
  5. 請求項１ないし４いずれか１項に記載の半導体装置の製造方法において、
    前記マスク膜はシリコン酸化膜である半導体装置の製造方法。
  6. 請求項１ないし５いずれか１項に記載の半導体装置の製造方法において、
    前記下部ゲート電極膜を熱処理する工程における雰囲気は真空又は窒素雰囲気である半導体装置の製造方法。
JP2010077975A 2010-03-30 2010-03-30 半導体装置の製造方法 Active JP5432798B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010077975A JP5432798B2 (ja) 2010-03-30 2010-03-30 半導体装置の製造方法
US12/929,938 US8329540B2 (en) 2010-03-30 2011-02-25 Semiconductor device and manufacturing method thereof
CN201110076960.2A CN102208347B (zh) 2010-03-30 2011-03-23 半导体器件及其制造方法
US13/620,767 US20130009234A1 (en) 2010-03-30 2012-09-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010077975A JP5432798B2 (ja) 2010-03-30 2010-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011210997A JP2011210997A (ja) 2011-10-20
JP5432798B2 true JP5432798B2 (ja) 2014-03-05

Family

ID=44697117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010077975A Active JP5432798B2 (ja) 2010-03-30 2010-03-30 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8329540B2 (ja)
JP (1) JP5432798B2 (ja)
CN (1) CN102208347B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855857A (ja) * 1994-08-15 1996-02-27 Yamaha Corp 絶縁膜加工法
JP2004172311A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
JP4143505B2 (ja) * 2003-09-03 2008-09-03 株式会社半導体理工学研究センター Ｍｏｓ型半導体装置及びその製造方法
KR100868768B1 (ko) * 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US8329540B2 (en) 2012-12-11
CN102208347B (zh) 2015-04-15
CN102208347A (zh) 2011-10-05
US20110241097A1 (en) 2011-10-06
JP2011210997A (ja) 2011-10-20
US20130009234A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
JP5602799B2 (ja) 半導体デバイスのための非対称スペーサ構造体を形成する方法
US6921913B2 (en) Strained-channel transistor structure with lattice-mismatched zone
JP5795735B2 (ja) チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
US8329566B2 (en) Method of manufacturing a high-performance semiconductor device
JP5235784B2 (ja) 半導体装置
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
KR101868803B1 (ko) 스트레스 기억 기술(ｓｍｔ)을 이용한 반도체 장치의 제조 방법
US8501601B2 (en) Drive current increase in field effect transistors by asymmetric concentration profile of alloy species of a channel semiconductor alloy
EP1958263A1 (en) Multi-operational mode transistor with multiple-channel device structure
KR101811713B1 (ko) 인장 스트레스 막과 수소 플라즈마 처리를 이용한 ｃｍｏｓ 트랜지스터의 형성방법
US8518784B2 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for threshold adjustment
US7704823B2 (en) Strained semiconductor device and method of making same
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
US8420489B2 (en) High-performance semiconductor device and method of manufacturing the same
TWI538060B (zh) 藉由單步驟沉積完成閘極包覆
WO2013155760A1 (zh) 半导体结构及其制造方法
JP2004247341A (ja) 半導体装置
JP5432798B2 (ja) 半導体装置の製造方法
US6630386B1 (en) CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US8748272B2 (en) Method of introducing strain into channel and device manufactured by using the method
JP2010123669A (ja) 半導体装置およびその製造方法
JP4833527B2 (ja) 絶縁ゲート型半導体装置及びその駆動方法
US20140151818A1 (en) Semiconductor device with a silicon dioxide gate insulation layer implanted with a rare earth element and methods of making such a device
JP2011023737A (ja) Ｍｉｓ型半導体装置及びその製造方法
WO2012174770A1 (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350