JP5679622B2 - 絶縁膜、およびこれを用いた半導体装置 - Google Patents

絶縁膜、およびこれを用いた半導体装置 Download PDF

Info

Publication number
JP5679622B2
JP5679622B2 JP2008020774A JP2008020774A JP5679622B2 JP 5679622 B2 JP5679622 B2 JP 5679622B2 JP 2008020774 A JP2008020774 A JP 2008020774A JP 2008020774 A JP2008020774 A JP 2008020774A JP 5679622 B2 JP5679622 B2 JP 5679622B2
Authority
JP
Japan
Prior art keywords
insulating film
hydrogen
film
nitrogen
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008020774A
Other languages
English (en)
Other versions
JP2009182207A (ja
Inventor
水 達 雄 清
水 達 雄 清
山 正 人 小
山 正 人 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008020774A priority Critical patent/JP5679622B2/ja
Priority to US12/358,466 priority patent/US20090194797A1/en
Publication of JP2009182207A publication Critical patent/JP2009182207A/ja
Priority to US13/445,328 priority patent/US8927404B2/en
Priority to US14/538,865 priority patent/US9076788B2/en
Application granted granted Critical
Publication of JP5679622B2 publication Critical patent/JP5679622B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • H01L21/31155Doping the insulating layers by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02156Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing at least one rare earth element, e.g. silicate of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、水素と金属を含む金属酸化物の絶縁膜、およびこれを用いた半導体装置に関する。
従来、MISFET(metal insulator semiconductor field effect transistor)のチャネルに誘起される電荷量を確保するために、ゲート絶縁膜を薄膜化することによって容量を大きくする手法が採られてきた。その結果として、ゲート絶縁膜であるSiO膜の薄膜化が推し進められ、現在は1nmを大きく切る厚さにまで到達しようとしている。然しながら、SiO膜では、ゲート漏れ電流が大きくなり、待機電力の散逸から消費電力が押さえられないところまで来ている。例えば、膜厚0.8nmのSiO膜は、ゲート漏れ電流が1kA/cmにまで達しており、消費電力の面での問題が極めて大きい。
消費電力を低下させるためには、膜厚を厚くすることが有効である。このため、誘電率の高い物質(high-K dielectric)を用いることにより、SiO膜より厚くても電荷量を確保できる絶縁膜が検討されている。誘電率が高く安定な物質として多くの金属酸化物が知られている。このような特性を有する絶縁膜の材料として、現在、特に有望視されているものは、HfO、ZrO、これらのシリケート(HfSiO、ZrSiO)、これらのアルミネート(HfAlO,ZrAlO)、LaAlOなどである。
しかしながら、高誘電体の金属酸化物は、後述するように、酸素欠陥を含有し易い。このため、酸素欠陥を介した大きなリーク電流が発生じやすく、信頼性に問題がある。
また、高誘電体の酸窒化物(HfON、ZrON、HfSiON、ZrSiON)をゲート絶縁膜に用いることも有望視されている。しかし、窒素を少量に添加した場合には絶縁膜に結晶化が起こり、絶縁特性が劣化する。このため、窒素を多量に添加する必要があるが、この場合も、後述するように、窒素の導入に伴い、酸素欠陥も増え、大きなリーク電流が発生し、信頼性に問題がある。なお、窒素は基板と絶縁膜との界面付近に存在すると、固定電荷発生や界面構造の乱れを引き起こすために、基板と絶縁膜との界面付近からは離す構造がよいとされている(特許文献1)。
特開2005−353999号公報
このように、高誘電体酸化物または酸窒化物を絶縁膜に用いる場合は、酸素欠陥が発生し易く、この酸素欠陥による大きなリーク電流が生じ、信頼性に問題があった。
本発明は、上記事情を考慮してなされたものであって、リーク電流を減少させることのできる絶縁膜およびこの絶縁膜を有する半導体装置を提供することを目的とする。
本発明の第1の態様による絶縁膜は、金属と、水素と、窒素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内の前記窒素の含有量>cm −3 および前記水素の含有量>cm −3 は、
}/2≦1.0×1021cm−3
を満たすことを特徴とする。
また、本発明の第2の態様による絶縁膜は、IV価金属と、III価金属と、水素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内における前記III価金属の含有量III価金属>cm −3 および前記水素の含有量>cm −3 は、
III価金属}/2≦1.0×1021cm−3
を満たすことを特徴とする。
また、本発明の第3の態様による絶縁膜は、IV価金属と、II価金属と、水素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内における前記II価金属の含有量II価金属>cm −3 および前記水素の含有量>cm −3 は、
{2×II価金属}/2≦1.0×1021cm−3
を満たすことを特徴とする。
また、本発明の第4の態様による絶縁膜は、III価金属と、II価金属と、水素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内における前記II価金属の含有量II価金属>cm −3 および前記水素の含有量>cm −3 は、
II価金属}/2≦1.0×1021cm−3
を満たすことを特徴とする。
また、本発明の第5の態様による半導体装置は、半導体基板と、前記半導体基板に離間して設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた請求項1乃至14のいずれかに記載の絶縁膜と、前記絶縁膜上に設けられたゲート電極と、を備えていることを特徴とする。
また、本発明の第6の態様による半導体装置は、第1電極と、前記第1電極上に設けられた請求項1乃至14のいずれかに記載の絶縁膜と、前記絶縁膜上に設けられた第2電極と、を備えていることを特徴とする。
また、本発明の第7の態様による半導体装置は、半導体基板と、前記半導体基板に離間して設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた第1絶縁膜と、前記第1絶縁膜上に設けられた第1電極と、前記第1電極上に設けられた第2絶縁膜と、前記第2絶縁膜上に設けられた第2電極と、を備え、前記第1絶縁膜および前記第2絶縁膜の少なくとも一方が請求項1乃至14のいずれかに記載の絶縁膜であることを特徴とする。
また、本発明の第8の態様による半導体装置は、半導体基板と、前記半導体基板に離間して設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた第1絶縁膜と、前記第1絶縁膜上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられた第2絶縁膜と、前記第2絶縁膜上に設けられた電極と、を備え、前記第1絶縁膜、前記電荷蓄積膜、および前記第2絶縁膜の少なくとも一つが請求項1乃至14のいずれかに記載の絶縁膜であることを特徴とする。
本発明によれば、リーク電流を減少させることが可能な絶縁膜および半導体装置を提供することができる。
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
まず、本発明者達は、高誘電体の金属酸化物について、検討した。高誘電体の金属酸化物は、酸素欠陥を含有し易く、この酸素欠陥が自由に動き周る結果、本発明者等の検討結果によれば、以下の問題が発生する。
(1)自由に動き回る酸素欠陥がトリガーとなり、アモルファス構造から結晶の析出が簡単に発生し、絶縁膜特性の一様性が保証されなくなる(相分離・結晶化の問題)。
(2)酸素欠陥による欠陥準位がバンドギャップ中に発生して、リーク電流の源となる(酸素欠陥を介したリーク電流の問題)。
(3)酸素欠陥の移動に伴い構造欠陥が発生し、長期信頼性が損なわれる(信頼性の問題)。
(4)酸素欠陥から電子を移すことで、エネルギーが安定化して、大きな閾値電圧(Vth)のシフトが発生する。電極のフェルミ準位が固定化され、p型MISFETの閾値電圧が0.6eV程度大きくなり、ピニングされてしまう問題(p型MISFETにおけるVthのピニング問題)。
これらの問題は、絶縁膜としての問題であり、MISFETにのみかかわるものではない。絶縁膜としての特性は、金属電極で挟んだMIM(Metal-Insulator-Metal)キャパシタやフラッシュメモリセル中に使う絶縁膜やその積層構造の一部で非常に重要な問題となっている。
次に、本発明者達は、高誘電体の酸化物に窒素を添加し、HfON、ZrON、HfSiON、ZrSiON等を形成する場合について検討した。窒素の導入には下記のような多くの問題がある。
(1)窒素による酸素欠陥固定力は小さく、結晶化を抑える、つまり非晶質(アモルファス状態)を保つには、多量に窒素を導入する必要がある。少量の窒素のみを添加した場合、結晶化が起こり、絶縁特性が劣化することが良く知られている。
(2)窒素によるバンドギャップ狭小化が大きい。窒素を多量に導入すると、伝導帯側のSi基板とのバンドオフセットΔEcは0.5eV〜1.0eV近く低下する。価電子帯のSi基板とのバンドオフセットΔEvも1.0eV近く低下する。このため、リーク電流が本来の特性に比べて著しく増加することになる。
(3)窒化によって長期信頼性にも問題が生じる。窒素導入に伴い、酸素欠陥も増えることになるが、酸素欠陥が十分に固定できないので、長期の間には酸素欠陥の移動に伴う構造変化が発生してしまう。更に、この構造変化に伴い、固定電荷や固定分極も発生し、誘電特性が著しく劣化してしまう。
(4)窒素と酸素欠損Voの複合体(以後、「NVoN」と記載する)は、簡単にばらばらになってしまう。この時、固定電荷が分散した状態となり、チャネルを走るキャリアーの移動度を低下させる大きな原因となる。
(5)余分な窒素導入があると、マイナス電荷が発生する。これは、窒素が電子を余分に取り込むためである。更にプロセス次第では、窒素近傍には酸素欠陥が生じ易く、酸素欠陥Voはプラスに荷電する。このように、窒素導入に起因する電荷は、閾値電圧Vthを大きく変動させる可能性を持っている。しかも、固定電荷は散乱体となるため、大きな移動度の劣化を引き起こす。HfSiON膜の成膜後に、熱拡散によって窒素を追加で導入すると、酸素欠陥Voを発生させ、結果として内部にプラスの電荷量が増加した絶縁膜が作成され、移動度が劣化する。電荷補償は出来ているが、散乱体そのものは多くなる。
(6)「NVoN」構造では、酸素欠陥に由来する準位はギャップ外に押し出される。しかし、この酸素欠陥に由来する準位に、電子が注入されると、再びギャップ内に戻ってくるという特別な性質を持っていることが、我々の第一原理計算により判明した。つまり、「NVoN」構造は、一見、ギャップ内準位を消失させるように見えるが、実は、電子のトラップ準位としてギャップ内に存在することになる。
次に、今後有望視されているアルミネート薄膜(HfAlOなど)について検討した。Alは非常にイオン半径が小さいため、相分離が容易に起こってしまう。Alを導入した場合にも、酸素欠陥が多量に導入されるため、可動性の酸素欠陥を介して相分離が起こり易くなることが知られている。アモルファス構造を保つには、Alは多量に入れる必要があるが、その場合、伝導帯の底に大きな影響が現れ、伝導帯側のSi基板とのバンドオフセットΔEcの著しい低下も発生する。
本発明者達は、上記検討の過程において、上記した高い誘電率を有する金属酸化物の酸素欠陥を完全に消失させる方法について研究した。その結果、本発明者達は、以下に述べるような知見を得た。
高い誘電率を有する金属酸化物の、現在の代表的な成膜方法としては、CVD(chemical vapor deposition)法、ALD(atomic layer deposition)法、MBE(molecular beam epitaxy)法、スパッタ法などが考えられている。いずれの方法を用いたとしても、窒素を導入した場合は、その窒素量に応じて酸素欠陥が大量に発生してしまう。窒素の酸素欠陥固定力は小さいが、窒素を相当量導入すれば、製造時の加熱工程を通して、絶縁膜をアモルファス状態に保つことはできる。ところが、窒素導入により価電子帯のSi基板に対する障壁ΔEvが急激に劣化(0.5eV〜1.5eV低下)し、更に、伝導帯のSi基板に対する障壁ΔEcも大きく劣化(0.5eV〜1.0eV)してしまう。金属酸化物の膜本来の特性に比べ桁違いにリーク電流が増大すると考えられる。
Alを導入した場合には、Alがエネルギー的に安定であること、Alイオンの半径がHf、Zrに比較して非常に小さいことなどが主な理由になり、簡単に析出が発生する。また、大量にAlを導入した場合には、バンドギャップ中に様々な不純物の準位が発生してしまい、絶縁膜特性の劣化が顕著である。
一方、LSIプロセスでは、頻繁にフォーミング・ガス・アニール(FGA(Hアニール))が用いられる。HはSi基板と絶縁膜との界面のダングリングボンドなどを終端し、NBTI(Negative Bias Temperature Instability)などの界面に依存する信頼性劣化機構を止めることで、信頼性を向上させることが知られている。しかし、絶縁膜中に単純に水素が導入されると、それだけで、プラスの固定電荷が発生することになると考えられる(例えば、N.Miyata et.al Applied Physics Letters 86 112906 (2005).)。その結果、閾値電圧Vthのシフトが起こり、固定電荷であるため大きな移動度劣化が発現する。このため、信頼性向上には、界面付近では水素を多くし、膜中には最小限の水素を導入する程度に留めるように工夫が必要である。例えば、FGA(Hアニール)を短時間、低温で行うなどの工夫を行い、出来る限り、水素を膜中に取り込まないようにしている。なお、Hアニールでは、H自体が安定なため、絶縁膜中には、入っていかないことがわかっている。このように、水素は基板と絶縁膜との界面付近にある場合はNBTI信頼性を向上させる一方で、膜中の水素はNBTIには効果が殆どなく、上記のように電荷中心(固定電荷)になるので、現在までに絶縁膜中には添加されないでいた。
上述したように、本発明者達が本発明に至る前には、金属酸化物の酸素欠陥を完全に消失させることが可能で、バンドギャップ狭小化が起こらず、かつギャップ中準位が発生しない添加物質は知られていない。
本発明者達は、高誘電体の金属酸化物の添加物質について、鋭意研究に努めた。その結果、添加物質として、窒素と水素とを組み合わせて用いれば、所望の特性を有する絶縁膜を得ることができるという知見を得た。
以下に、本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能および構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(実施形態)
本発明の一実施形態による絶縁膜は、主としてIV価金属(Hf,Zr,Ti)或いはIII価金属(La、Y、Sc、Al,ランタン系列Ln、ここでLn=Ce、Pr,Nd,Pm,Sm、Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luである)の酸化物を有する絶縁膜であり、その構成金属よりも低価数の物質、或いは窒素を添加した酸化物絶縁膜である。低価数物質、或いは窒素の添加量に応じた、適量のHを導入する。
すなわち、本実施形態の絶縁膜は、HfO、HfSiO、ZrO、ZrSiO、TiO、TiSiOなどIV価物質(Hf、Zr、Ti)の酸化物やそのシリケート、LaAlO、La、Al、YAlO、Y、LaAlO、La、LaSiO、LaAlSiOなど、特に(La(Y(Al(SiO、(ここでp、q、r、sはゼロか正の実数)で示される物質群のIII価物質(Al,Sc,Y,La、ランタン系列物質Ln)の酸化物やそのシリケート、或いはLaHf、YZr,LaAlHf、LaHfSiO、などのIII価物質とIV価物質の混合の酸化物やそのシリケートなど金属酸化物の高誘電体薄膜に、窒素(N)と水素(H)を等量だけ導入した絶縁膜である。
図1は、HfO膜に窒素を添加した場合の効果を説明する図であり、横軸は窒素量[N]、縦軸はシリコン基板とのエネルギーバンド上のオフセット量ΔEを示す。ΔEvは価電子帯のオフセットであり、窒素のみが添加された場合は、グラフgに示すように、ΔEvは、窒素量の増加に連れてオフセット量ΔEvが低下していき、前述したように0.5eV〜1.5eV程度低下する。これに対し窒素量[N]と水素量[H]を等量添加した場合は、グラフgに示すように、オフセット量ΔEvの低下を回避することができる。[N]>[H]の場合は、グラフg3に示すように、オフセット量ΔEvが低下し始める点が[N]量が大の方向にシフトする。
ΔEcは伝導帯のオフセット量であり、窒素のみが添加された場合は、グラフkに示すように、[N]量が16.7原子%(at%)を超えると急激に低下し(16.7at%の根拠については後述する)、前述のように0.5eV〜1.0eV程度低下する。これに対し、窒素量[N]と水素量[H]を等量添加した場合は、グラフkに示すように、オフセット量ΔEcの低下を回避することができる。[N]>[H]の場合は、グラフkに示すように、オフセット量ΔEcが低下し始める点が[N]量の大の方向にシフトする。
次に上記の特性を示すメカニズムについて説明する。図2(a)乃至図2(c)はHfONの状態数(DOS(Density of State))の伝導帯下部から価電子帯上部までを部分的に示す図である。HfOの酸素Oが窒素Nに置換されると、電子が足りず、図2(a)に示すように、価電子帯(以下、VB(Valence Band)ともいう)頂上付近に電子の穴h(正孔h)が空く。この時、酸素欠陥Voが発生し、酸素欠陥Voの近辺で電子eが余ると、その電子eがVB頂上付近の電子の穴hを塞ぐことで、全体でエネルギーが低下する。これが、ミクロな電子状態からみた、窒素導入に伴う酸素欠陥の発生のメカニズムである。なお、図2(a)において、EFはフェルミ準位を示す。
この時、図1に点線で示すように、絶縁膜の電子状態として大きな問題がある。第1は、VB頂上が上昇してしまい、Siに対するバンドオフセットΔEvが小さくなる点である。第2に、大量に窒素が導入されると、酸素欠陥同士の相互作用によって、伝導帯(以下、CB(Conduction Band)ともいう)の底が低下してしまい、Siに対するバンドオフセットΔEcが小さくなる点である。
これらの値は、電子状態、系のエネルギー、原子配置などは、超ソフト擬ポテンシャルを用いた第一原理計算により得られたものであり、密度汎関数法に基づいた計算であり、局所密度近似の範囲の計算である。この計算で用いている、Hf,Zr,Ti,O,N,H,Ba,Sr,Ca,Mg,La,Y,Sc,Al,ランタン系列Lnの元素などのポテンシャルは、すでに様々な形で使用してきており、信頼性の高いものである。例えば、計算で求められたHfOの格子定数(a=9.55Bohr=5.052Å)は、実験値(9.603Bohr=5.08Å)に比べて、0.55%程度しか短く出ておらず、十分なものと言える。本実施形態においては、蛍石型のHfO構造を基本として計算を行っている。例えば、格子定数aに対し、2a×2a×2aという大きさの96個の原子ユニットセルを用いる場合、そのブリルアン・ゾーン(BZ)の計算に用いたk点の数は8点、エネルギーカットオフは30.25Rydである(1Ryd=13.6058eV)。
図2(c)に示すように、酸素Oが水素Hに置換されると、電子が一つあまり、CB底付近に電子が補充された形になる。ここで電子状態には、重要な特徴が見られる。CB低の状態も、VB頂上の状態も、酸素Oが水素Hに置換されても、殆ど変化が無い点である。このため、図1に実線で示すように、水素導入によって、ΔEc、ΔEvの低下を完全に防ぐことが可能である。水素量が足りない時は、窒素が余っていると考えれば、図1中で窒素の状態を表す点線が右にシフトするイメージを持てば良い(グラフg,kからグラフg,kへシフト)。
図2(a)に示すように、窒素を導入すると、酸素欠陥Voが生じ、系全体を安定化している。同様に、窒素置換で生じているVB頂上の正孔hを、水素置換で生じているCB底の電子e(図2(c))で埋めることで系全体を安定化することが可能である。最終的な電子状態を図2(b)に示す。ΔEc、ΔEvの低下も殆ど認められない。特に窒素によるΔEvの上昇は、水素の電子状態が下に引っ張る形で落ち着き、ΔEvの低下が避けられることが分かった。なお、図2(b)において、Egは、HとNが添加されたHfON膜のバンドギャップを示す。
図2(a)に示すように、水素がない場合には、HfONは、酸素欠陥が出来て、「NVoN」構造を形成し、系が安定化する。この時、酸素欠陥に由来するギャップ内状態は、ギャップ外に押し出されることになる。しかし、電子が系に導入されると、再びギャップ内に状態が出現し、電子をトラップして安定化することが、我々の第一原理計算により分かった。このトラップはトラップ・アシスト・トンネリング(TAT)の中間状態となる。よって、絶縁膜として有効であるためには、この状態、即ち酸素欠陥の数には、新たな上限設定が必要となる。酸素欠陥の数は、トラップ準位の広がりから考えて、2a×2a×2aのユニットに1つ以下、更に好ましくは、3a×3a×3aのユニットに1つ以下である必要がある。この様子は、バンド構造を見たときに、ギャップ中に現れるバンドが、バンドギャップに比較して、分散を持っているか否かで判断できる。2a×2a×2aユニットで、ほぼ分散がなくなり、バンドギャップの5%以下となり、隣のユニットとの相互作用はほぼないと言える。3a×3a×3aのユニットで、分散が完全になくなり、バンドギャップの1%以下となり(完全にフラットな準位となる)、隣のユニットとの相互作用は完全にないと言える。
このユニットセル(単位胞)内の酸素欠陥量をat%表示で表現すると、1.1at%以下、より好ましくは、0.31at%以下となる。数式で表せば、以下のようになる。窒素量を[N]at%、水素量を[H]at%と表すとき、
{[N]−[H]}/2≦1.1at%
であることが好ましい。より好ましくは、
{[N]−[H]}/2≦0.31at%
である。ここで、{[N]−[H]}/2は、酸素欠陥量と一致する。上記数式は窒素の場合を示したが、他の添加物から考えた場合も、同様の上限が出現する。
これを、密度表示に直すと、>cm −3 >cm −3 として、
}/2≦1.0×1021cm−3
であることが好ましい。より好ましくは、
}/2≦3.0×1020cm−3
である、と書き直すことも可能である。今後、数式表示を行った時は、特に記述がなくても、表示単位は式の内部で同一とする。
ここで、at%表示と密度表示とを両方記した理由は、前者はユニット中の添加物の数として把握し易く、後者は酸化物一般への拡張が行い易いからである。添加物同士の相互作用を考える時、酸化物中の添加物の密度によって特徴が決まってくる。添加物の密度が大きければ、添加物同士の相互作用は大きくなることは明らかであり、at%表示よりも一般化できるからである。
ここで、HfOのユニットの大きさと、パーセント表示、密度表示との関係をまとめる。HfOの基本構造は、図3に示すように、カチオンとなるHfが面心立方格子(FCC)を組み、アニオンとなるOがその内部で単純立方格子(SC)を組む、所謂フッ化カルシウム構造を有している。図3に示すa×a×aのユニット中には4単位のHfOが入っている。すなわち4個(=8×1/8+6×1/2)のHf原子と、8個(=8×1)のO原子が入っている。このユニット中に酸素欠陥が1つあるとするなら、12原子の中の1つなので、1÷12×100at%=8.33at%となる。また格子定数aはおよそ5オングストロームなので、密度に直すと、1÷(5オングストローム×5オングストローム×5オングストローム)=8.0×1021cm−3となる。同様に考えると、ユニットセルの大きさに関して、その中の一つの原子が置き換わった場合のat%表示と、密度表示が以下の表のようにまとめられる。
Figure 0005679622
図4(a)乃至図4(d)では、HfON中に水素が取り込まれる様子を摸式的に示す。HfO中に窒素が導入されると、窒素:酸素欠陥=2:1の割合で、酸素欠陥Voが発生し、系全体が安定化する(図4(a))。
上述したように、HfOの基本構造は、カチオンとなるHfが面心立方格子(FCC)を組み、アニオンとなるOがその内部で単純立方格子(SC)を組む、所謂フッ化カルシウム構造を有している。酸素欠陥Vo、窒素N、水素Hは酸素(アニオン)位置を置換し、Al,La,Mg,Ba等はHf(カチオン)位置を置換する。
上記のHfOの基本構造中にNが取り込まれた場合、図5に示すように、2つのNと酸素欠陥Voが最隣接した「NVoN」構造(最近接)、或いは図6に示すように、一つの窒素が離れた「NVo+N」構造(第二近接)が考えられるが、両者のエネルギー差は、0.2eV程度である。酸素欠陥Voは一つの窒素に隣接して発生し、もう一つの窒素には電子を供給していると考えるのが自然である。ここで、水素Hが外部から導入されると、酸素欠陥Vo位置に吸収され(図7)、エネルギー利得を得ることが第一原理計算により分かった。その結果、電子状態としては、電子が足りない状態になる(図4(b))。さらに、図7に示すように、HとNは隣接してペアになる。
ここで、窒素Nと水素Hが一つずつペアになると、電子のやり取りを通して安定化することが分かっているので(図2(b))、窒素と水素のペアを除いて考えると、窒素Nが1つ残っていることが分かる(図4(b))。この残った窒素Nは、上記と同様の機構で、2つに1つの酸素欠陥Voを発生させることになる。この時、酸素(O/2)が放出され、低誘電率層などが生成されるので、水素を導入する過程では、酸素を外部に放出可能な構造とすることが望ましい。酸素を放出して水素を取り込む過程のエネルギー利得は非常に大きい。
以上のプロセスを繰り返すことにより、最終的には窒素Nと水素Hは等量になると考えられる。HはNに近接してペアで生じる可能性が最も高く、この時、最も安定状態となる(図4(d))。水素量が足りない時は(図4(c))、プロセスの途中で終わることになるが、電子数が合わない状態で止まってしまうことになるので、注意が必要である。この場合でも、酸素欠陥Voが出来て、図2(a)で示した構造が出来る熱プロセスさえ通せば、上記「NVoN」構造を作ることで、電子数の調整は可能である。但し、酸素が放出され、Voが残存することになるので、上記のように、トラップ・アシスト・トンネリング(TAT)の中間状態となる。
(第1成膜例)
水素と窒素を等量導入することを目指したHfONH膜の第1成膜例を図8(a)、8(b)に示す。素子分離及び、チャネルドーピング(例えばリンPやボロンBを導入)を行なったシリコン基板1上に、HfO膜をCVD法により成膜し、室温にてプラズマ窒化を行ない、HfON膜2を形成する。その後、プラズマ水素化(室温で60秒)、或いは励起水素による水素化(同様に室温で60秒)を続けて行うことで、原子状に励起された水素を導入し(図8(a))、HfONH膜2が形成される。その後、真空中900℃、60秒の、PDA(Post Deposition Anneal)を行なった。これにより、{[N]−[H]}/2≦1.1at%(或いは、密度表示に直せば、{}/2≦1.0×1021cm−3)が十分に確保されていた。{[N]−[H]}/2(或いは、{<N>−<H>}/2)は、酸素欠陥量(単位は右辺に記した単位と同一)であり、膜を例えばSTS(scanning tunneling spectroscopy)により測定することにより、膜中に酸素欠陥が残っているか、それとも、水素で埋まっているかを判断することが可能である。このPDAの温度、および処理時間は、十分に水素原子が膜中に拡散出来ることが条件である。
プラズマ水素化(励起水素化)の工程を室温、100秒まで延長することで、{[N]−[H]}/2≦0.31at%(或いは、密度表示に直せば、{}/2≦3.0×1020cm−3)が十分に確保されていた。プラズマ水素化の工程では、十分な水素原子を膜中に導入することを意識して十分に長い時間をかけることが重要である。時間が長すぎると効率の問題が出てくるので、基本的には、室温、100秒が目処となろう。
また、PDAを低温で行うには、十分な時間をかければよい。例えば、600℃、180秒の処理により、余分な水素原子や酸素欠陥を十分に減らすことが可能であった。十分に減っているか、否かは、上記のようにSTS測定、MOSFETでのTATレベルの測定、光吸収測定等を用いれば、かなり精密な測定が可能である。このとき、HfONH膜2中の余りの水素原子および、水素原子の導入に伴い余った酸素ガスOは膜外へ放出される(図8(b))。プラズマ水素化や励起水素化は、原子状水素を取り込むためのプロセスであり、PDAは原子状水素の拡散と、余った水素および酸素の放出を促進するためのプロセスである。
引き続き、電極(金属TiNやポリシリコンなど)を成膜し、その後は図示を省略するが、ゲート形成、側壁形成、ソース/ドレイン領域へのイオン注入と同時に、ポリシリコン電極の場合は、電極へのイオン注入(PやBイオンなど)を行い、1050℃でのスパイクアニール、Hシンターを行ない、MISFET(MOSFET)を形成する。膜中ではHとNがペアとなり、安定化しているので、Hシンターを行っても、もはや、絶縁膜から水素、窒素、酸素などが放出されることはない。また、絶縁膜中には酸素欠陥がない状態であるので、これ以上、水素が膜中に取り込まれることもない。
シンターでは、水素は原子状ではなく、安定なH分子として存在している。よって、既に安定な状態である「NVoN」、「LaVoLa」、「AlVoAl」、「MgVo」などの酸素欠陥を水素で埋めることは困難である。むしろ、これらの安定構造を作るために酸素欠陥を発生させることになる(例えば、特開2007−273587号公報参照)。例えば、十分安定化する前のHfON、HfLaO、HfAlO、HfMgOなどの膜をHシンターすると、酸素欠陥Voを生成して安定化することになる。この際、酸素が放出されるので、上記のように電極形成後にHシンターを行った場合は、界面低誘電率層が形成され、その層厚が増大する。
これに対し、本実施形態の第1成膜例のように、プラズマ水素や励起水素を使った水素の導入では、原子状に励起された水素が膜中に導入されることになる。この場合、簡単に酸素欠陥に取り込まれ、安定状態となる。しかも、この取り込みは低温でも可能である。
上記の成膜プロセスには、幾つかの注意すべき点があるので、以下に述べる。
(1)水素をゲート絶縁膜に大量に導入する必要がある。水素化直後には、窒素量を超えた量を導入し、図4(a)乃至図4(d)に従ったプロセスにて、窒素と水素が等量になることにより、膜全体が最安定状態へと向かう。余分の原子状に励起された水素は、外部へと放出される。原子状に励起された水素が余っている状態では、950℃以下が望ましい。これは、950℃を超えると、格子間にあった原子状に励起された水素が酸素と置換を起こす可能性が出てくるためである。950℃以下で余った原子状に励起された水素を外部に放出した後に、950℃以上に温度を上げる分には全く問題はない。よって、1050℃のスパイクアニールなどにより、電極作成をしても問題ない。水素の場合は、低温でも拡散できるので、400℃以下でも、余った原子状に励起された水素を外部に放出することが可能である。高温で行う方が時間的には有利であるが、熱が加えられない構造や、プロセスであれば、400℃程度で余分の水素を外部に放出することが有効となるケースも考えられる。この点は、フッ素とは大きく異なる。フッ素では400℃の低温プロセスでは、外部に放出するのは困難であり、余ったフッ素は固定電荷となる。また、Fは反応性が高いため、原子状にして取り込むこと自体に困難がある。イオン打ち込みなどにより導入することになり、自由な量を最適位置に導入するのは、水素に比較して、著しく困難である。
(2)水素量が足りない場合について考えてみる。窒素導入により電子が足りなくなり、その不足分を酸素欠陥により補うには、窒素が導入された後であれば500℃以上の温度が必要である。つまり、{[N]−[H]}/2だけの酸素欠陥Voが出来、外部に{[N]−[H]}/4だけの酸素分子(酸素原子2つで酸素分子1つになるので、酸素欠陥の半分の量となる)を放出することで、良好な絶縁特性が得られる。この酸素の放出に関連して、上記のように、低誘電率層が発生しないような注意が必要である。但し、既に記している、酸素欠陥Voの上限については、注意が必要である。
(第2成膜例)
金属酸化物膜の成膜方法としては、上記CVD法以外にも様々な方法が知られている。例えば、蒸着法、スパッタ法、ALD(atomic layer deposition)法などがあるが、どの方法を用いても構わない。絶縁膜を堆積させながら、プラズマ窒素と原子状に励起された水素を膜中に同時に導入する場合は、低温で十分である。HfO膜の成膜中に、例えば励起水素ガス、アルゴンガス、励起窒素ガスの混合ガスに曝して低温加熱(100℃)すれば、ゲート絶縁膜HfOに水素と同時に窒素を導入することが出来る。この導入の仕方は、プラズマ窒素と原子状に励起された水素とを、交互に導入しても良い。ここで、NHガス、励起酸素、プラズマ水素などを併用しても同様に窒素、水素を導入することが可能である。この場合は、窒素導入後に水素を導入する上記第1成膜例のプロセスと違って、成膜初期段階から、窒素量と水素量を同等レベルに保ちながら、最安定構造を作りながら成膜が出来る点が大きなメリットである。この場合、HfO膜から酸素を放出させながら行う工程にはならず、初期段階からHfONH膜を作成できる。後から水素化する場合のように酸素を放出させる工程が入ると、絶縁膜上に別の膜を作成する前に水素化をすることが必要となるが、酸素放出の工程が入らなければ、その後の工程が組み易くなる。
(最適量に関して)
次に、金属と酸素からなるイオン性酸化物絶縁膜における、水素Hと窒素Nが両者ともに添加されている場合の適量について説明する。まず、水素量[H]が窒素量[N]より少ないか、ほぼ等しい場合が適当である。ここで、酸素欠陥Voの量は、水素とペアになっていない窒素量の半分であるので{[N]−[H]}/2となる。この量が8.33at%以上になると、酸素欠陥Vo同士が相互作用して、バンドギャップ中に酸素欠陥Voに起因したバンドが出現する。そのため、バンドオフセットΔEcが低下してしまうので、この8.33at%(密度に直すと8.0×1021cm−3)が第一の上限となる。
また、{[N]−[H]}は基本的にはゼロか正の値に出来る。それは、成膜プロセスを工夫することで、余分な水素を膜中に取り込むことを防ぐことが可能だからである。よって、少なくとも−1.0at%よりも十分に大きいと考えて良い。
そこで、本実施形態では、
−1.0at%≦{[N]−[H]}/2≦8.33at%
としている。より好ましくは、
−0.1at%≦{[N]−[H]}/2≦7.4at%
である。ゼロ或いは、ゼロに近い正の値であれば良いのだが、最大でも、7.4at%以下であることが好ましい。これは、7.4at%を超えると、図9に示すように、急激にΔEcの低下が鮮明になってくるためである。これは、酸素欠陥の相互作用によって、ギャップ中に仮想中間状態が発生するためである。
また、酸素欠陥は、そこに電子をトラップする性質をもつので、1.1at%(密度に直すと1.0×1021cm−3)より多くの酸素欠陥があると、トラップしながら電気を伝導する可能性が出てくる。よって、より好ましくは、酸素欠陥量は、1.1at%以下に抑えたい。
図2(a)の説明で既に示しているように、「NVoN」構造に電子が注入されると、ギャップ内に状態が再度、出現し、電子をトラップして安定化する。このトラップはトラップ・アシスト・トンネリング(TAT)の中間状態となる。よって、この酸素欠陥は出来る限り排除する必要がある。酸素欠陥の数は、トラップレベルの広がりから考えて、2a×2a×2aのユニットに1つ以下であることが望ましく(この時、ほぼ分散がなくなり、分散の幅は、バンドギャップの1%以下)、3a×3a×3aのユニットに1つ以下であると更に好ましい(この時、分散がなくなり、分散の幅は、バンドギャップの0.2%以下)。つまり、1.1at%以下、より好ましくは、0.31at%以下となる。密度に直すと、1.0×1021cm−3以下、より好ましくは、3.0×1020cm−3以下となる。
更に、構造上の観点から
0.0at%≦[N]+[H]≦50.0at%
でなくてはならない。[N]と[H]の合計が50.0at%を超えると、酸素量が極端に低下して、構造を保持できなくなってしまうからである。酸化物として高い誘電率を保つには、酸素の量が母体構造中の酸素量(66.7at%)の半分以上、すなわち、33.3at%以上であることが望ましい。よって、
0.0at%≦[N]+[H]≦33.4at%
であれば、誘電特性の面で望ましい。
更に、成膜プロセスに於いて、窒素を最初に導入することが考えられる。実験によると、HfO膜などへの窒素導入量は16.7at%以上でないと、アモルファス状態を維持できないことが分かっている。この時、「NVoN構造」が構造変化を抑えるピンの役割を果たしている。この「NVoN」構造の数は酸素欠陥量と同等と言え、それは8.33at%(=16.7at%/2)である。「NH」ペアもピンとしての役割を果たすと考えられ、その数は水素量[H]に一致すると言える。よって、ペアになっていない酸素欠陥量{[N]−[H]}/2と[H]の和が、8.33at%以上であることが好ましい。つまり、
16.7at%≦[N]+[H]である。
最初に窒素を導入して、その後Hを導入する場合には、上記のように窒素量は16.7at%以上必要である。しかし、成膜初期から、HとNを同時に導入して行った場合には、窒素を大量に導入する必要はない。この場合は、窒素量[N]と水素量[H]が等量になりさえすればよい。
このように、[N]と[H]が等量である状態が最も好ましい。2次イオン質量分析計(SIMS)測定の誤差は、物質によっても変化するため、非常に大きい。図10にSIMSを用いて分析したデータを示す。この分析の対象となる半導体装置は、Si基板上に本実施形態の成膜プロセスを用いてHfONH膜を形成し、このHfONH膜上に金属電極(例えばTaC)を形成した構造を有している。図10に示す分析結果から、HfONH膜中では、
−1.0at%≦[N]−[H]≦1.0at%
であり、ほぼ分布形状が一致している。なお、精密測定が可能であるならば、
−0.1at%≦[N]−[H]≦0.1at%
であることが望ましい。本実施形態の成膜プロセスを使えば、[N]≧[H]とすることは原理的に可能である。
既に記しているように、STS測定によれば、「酸素欠陥Voが存在しているのか?」それとも「酸素欠陥Voに水素が埋まっているのか?」の区別が出来る。酸素欠陥Voのエネルギー準位は、電荷が中性の時には、ギャップ中に存在しないが、電子を注入するとギャップ中に戻ってくる。それに対し、水素が埋まっていると電子を注入しても、ギャップ中に状態(準位)が出現することはない。この違いを観測することで、酸素欠陥量などを特定することが可能となる。
また、XPS(X-ray Photoelectron Microscopy)によっても、電子状態の変化を詳細に知ることができる。HfONH膜では、Hf−Oボンドだけではなく、Hf−Nボンド、Hf−Hボンドが出来ることになり、それぞれの分布が出来る。それにより、Hfのスペクトルに大きな変化が出現することになる。
(窒素量の上限および下限)
次に、絶縁膜中における窒素量の上限および下限について説明する。まず、上限について説明する。
窒化膜は、NVN構造を作りながら成膜される。つまり、酸素欠陥Vo1つ当たりに、窒素が二つ存在することになる。水素が酸素欠陥を埋めて、このNHNH(NHペアが二つ)がa×a×aのユニット中に一つ以上入っていると、隣のユニットとの相互作用が非常に大きくなってしまい、価電子帯側(valence band)のバンドオフセットΔEvが小さくなってしまう。これを避けるには、窒素量が16.7at%以下(密度にすれば、1.6×1022cm−3以下)となれば良い。価電子帯側の準位は局在する傾向があるので、a×a×aのユニット中に一つのNHNH構造がある場合でも、バンドオフセットΔEvの低下率は、ΔEvの一割程度に止まることが本発明者達の計算から分かった。しかし、それ以上になると、ΔEvが急激に低下してしまい、ホールに対する絶縁性が保てなくなってしまう。
同様に、このNHNH(NHペアが二つ)が2a×2a×2aのユニット中に一つ以下しか入っていない状態にすれば、隣のユニットとの相互作用がほぼ無くなり、価電子帯側のバンドオフセットΔEvの低下が、ほぼ避けられることが本発明者達の計算から分かった。低下量としては、2%程度であった。よって、窒素量を2.2at%以下(密度にすれば、2.0×1021cm−3以下)とすることで、価電子帯側のバンドオフセットΔEvの低下を避けることが可能である。
以上の説明では、窒素添加による価電子帯頂上付近の状態の相互作用に関して考察した。ここで、添加物は必ずしも窒素である必要はない。他の添加物であっても、同様に考えられる。得に、酸化物中の添加物の密度として考えればよいので、上記密度に変換して考えた量は、酸化物全般に有効である。但し、添加物と酸素欠陥とが作る安定構造に依存して、初期の添加物量に違いが出てくるので注意が必要である。窒素の場合は、窒素二つに酸素欠陥が1つで構造を作っている。同様に、AlやLaなどIII価の物質をIV価の物質が作る酸化物に導入する場合には、Al(またはLa)二つに酸素欠陥一つが安定構造を作る。また、BaやMgなどII価の物質をIII価の物質が作る酸化物に導入する場合には、Ba(Mg)二つに酸素欠陥一つが安定構造を作る。よって、添加物量としては、1.6×1022cm−3以下、より好ましくは、2.0×1021cm−3以下添加されていると、価電子帯側のバンドオフセットΔEvの低下が避けられることになる。それに対し、BaやMgなどのII価の物質をIV価の物質が作る酸化物に導入する場合には、Ba(Mg)一つに酸素欠陥Vo一つが安定構造を作る。例えば、Ba−Vo構造などである。この場合は、最適な密度は半分になり、添加物量としては、0.8×1022cm−3以下、より好ましくは、1.0×1021cm−3以下添加されていると、価電子帯側のバンドオフセットΔEvの低下が避けられることになる。
次に、下限について説明する。本実施形態では、HfO膜中に、窒素と水素を分布させているが、その分布によって、エントロピーを稼ぐ効果も期待できる。この分布がない場合には、酸素欠陥が出来、その酸素欠陥が分布することでエントロピーを稼ぐことになる。1050℃以上の高温では、酸素欠陥が多量にでき、3a×3a×3aユニットに一つ以上の窒素があれば、酸素欠陥の分布に打ち勝つことができ、窒素と水素によるコントロールが出来るようになる。つまり、0.31at%(密度にして3.0×1020cm−3)以上の窒素があればよい。600℃以下の低温で、30秒程度の短時間の熱処理であれば、5a×5a×5aユニットに一つ程度の窒素があれば、酸素欠陥の分布に打ち勝つことができ、窒素と水素によるコントロールが出来るようになる。つまり、0.067at%(密度に直せば6.4×1019cm−3)以上の窒素があればよい。つまり、窒素量は、少なくとも0.067at%(密度に直せば6.4×1019cm−3)以上、より好ましくは、0.31at%(密度にして3.0×1020cm−3)以上添加されていると、酸素欠陥のない、特性のよい絶縁膜が得られることになる。
上記説明では、添加物によるエントロピーに関して考察している。ここで、添加物は必ずしも窒素である必要はない。他の添加物であっても、同様に考えられる。特に、酸素欠陥の密度として考えればよく、同程度の分布を生み出す添加物の密度があれば良い。上記密度に変換して考えた量は、酸化物全般に有効である。よって、添加物量としては、少なくとも6.4×1019cm−3以上、より好ましくは、3.0×1020cm−3以上添加されていると、酸素欠陥が出来る必要がなくなり、特性の良い絶縁膜が得られることになる。
上記説明では、温度の違いによる場合分けを行ったが、これは半導体デバイス作成上、重要な差を含んでいる。ゲート絶縁膜を成膜してから、ドース/ドレインの活性化を行う場合は、ゲート絶縁膜は、1050℃程度の活性化アニールを受けることになる。つまりこの場合、ゲート絶縁膜に、ある程度の添加物量が必要となる。それに対し、ゲート絶縁膜を、ソース/ドレインの活性化の後から作り込むプロセスであれば、活性化のための高温工程をゲート絶縁膜は受ける必要が無くなり、ゲート絶縁膜の添加量をより少なく出来る。埋め込みゲート、或いはダマシンゲートと呼ばれている工程がその代表であるが、低温工程のみでゲート絶縁膜を作成する工程、全てに有効である。
ダマシンゲートの作成方法を図11(a)、11(b)を参照して説明する。まず、図11(a)に示すように、シリコン基板11上にダミーのゲート絶縁膜12およびダミーのゲート電極13を形成する。続いて、このダミーのゲート電極13をマスクとして、不純物をシリコン基板11に導入することにより、エクステンション領域14を形成する。その後、ダミーのゲート電極13の側部に絶縁膜からなるゲート側壁15を形成し、このゲート側壁15およびダミーのゲート電極をマスクとして、不純物をシリコン基板11に導入することにより、ソース/ドレイン領域16を形成する。続いて、導入された不純物を活性化するための熱処理を行う。その後、層間絶縁膜17を堆積し、平坦化処理を行ってダミーのゲート絶縁膜13の上面を露出させる(図11(a))。次に、ダミーのゲート電極13およびダミーのゲート絶縁膜12を除去することにより、底にシリコン基板11の上面が露出する凹部を形成する。そして、この凹部の底面および側面を覆うようにゲート絶縁膜18を形成し、このゲート絶縁膜18上に上記凹部を埋め込むように、ゲート電極19を形成する。このように、ダマシンゲートを有する半導体デバイスの製造方法では、活性化のための高温アニールを絶縁膜18は受ける必要がない。
次に、添加物として窒素に代わる物質について、説明する。
絶縁膜中への水素導入に際し、窒素が大きな役割を演じることを示してきた。しかし、金属酸化物の母体となる金属よりも低価数のカチオン(陽イオン)を導入することで、全く同様の効果を得ることが出来ることを、以下に簡単に説明する。
本実施形態においては、窒素により酸素欠陥ができ、その酸素欠陥に水素が埋まり、全体として安定化するというプロセスを用いた。低価数金属元素を導入しても、同様に、酸素欠陥を作成し、その酸素欠陥に水素原子が埋まるというプロセスが存在し、全体として最安定構造に落ち着くことが第一原理計算により分かった。HfO中へアルミニウムAlがHfの代わりに導入された場合を検討した。結果を図12(a)乃至図12(c)に示すが、窒素の場合(図2)と酷似している。
図12(a)に示すように、Hfでは4つの電子を放出していたが、Alでは3つの電子しか放出できず、その結果、電子が一つ足りないことになる。この結果、価電子帯(VB)頂上に電子の穴(正孔h)が空くことになる。この時、酸素欠陥Voが発生し、電子eが余るとその電子がVB頂上付近の電子の穴hを塞ぐことで、全体でエネルギーが低下する。これが、ミクロな電子状態からみた、Al導入に伴う酸素欠陥発生のメカニズムである。また、図12(c)は、Hのみを添加した場合の状態図である。
Alに関しては、多量に導入すると、格子定数の違いから、相分離が発生する。これも、酸素欠陥が自由に動き周るために発生する現象と考えられる。ここでは、図12(b)に示すように、水素で酸素欠陥を埋めてしまうので、Alをかなり多くいれても、相分離を回避出来る。このように酸素欠陥の変位がトリガーになった相分離は、Laなどの、低価数でイオン半径の大きな元素を導入した場合にも発生する。しかし、Alの場合と同様の機構により、La導入においても、相分離が避けられる。この相分離回避は、水素導入によって酸素欠陥を消滅させたことの効果の一つである。
この時、バンドオフセットΔEc、ΔEvに関しても、窒素の場合よりも改善している。窒素の場合、バンドオフセットΔEvに関しては窒素起因での上昇が見られたが、Alの場合それが存在しなくなり、バンドオフセットΔEvに関しては全く問題がなくなる。更に、Hのエネルギー準位が酸素よりも下に存在するため、エネルギーが下方に引張り込まれる形になる(図12(b))。つまり、バンドオフセットΔEvが大きくなり、特性が向上することになる。しかし、バンドオフセットΔEc低下の原因は、窒素の場合と全く同じであり、酸素欠陥である。よって、バンドオフセットΔEcの範囲の考え方は、窒素の場合と全く同じである。つまり、酸素欠陥量≦1.1at%(密度に直して、1.0×1021cm−3)が好ましく、酸素欠陥量≦0.31at%(密度に直して、3.0×1020cm−3)が更に好ましい。
図13に、HfO中にAl(III価金属)を添加した場合の構造図を示す。Hfの1つがAlに置換され、酸素欠陥をHが埋めて、AlとHが隣接してペアを組む。後述の図18に示すように、LaAlO(III価母体金属)中のBa−Hペアなども同様に1:1のペアを組む。図14は、HfO中にII価金属元素であるBaを導入した場合の構造図で、H−Ba―Hが隣接した結合形態をとる。H−Ba−Hは図14の他の構造として、H−Ba−Hがほぼ直線状に並ぶ構造などもあり得る。その様子は図15に示す。片方のHが隣のユニットセルの中の酸素位置に存在する場合に、このような構造となる。また、図16に示すように、酸素の作る同一面内の対角線上にある酸素がHに置き換わった状態もあり得る。Baに対し、周囲に8つの酸素が等距離にあるので、その中の2つがHに置き換わった場合を考えることなる。
ところで、本実施形態の効果を発揮するためには、{[Al]−[H]}/2が酸素欠陥の量になるので、これが、8.33at%以下であること、[H]が酸素位置を置換するので、誘電体としての構造を保つために、酸素量の半分以下、つまり33.4at%以下であること,[Al]がHf位置を置換するので、誘電体としての構造を保つために、Hf量の半分以下であること、つまり、16.7at%以下であることが条件となる。最適量は、[Al]=[H]の時であることは変わりない。この値は、a×a×aユニットの中に2つのAlが導入された場合と考えられる。Al同士の相互作用を考えると、2a×2a×2aユニットの中に2つ以上のAlが導入されると、相互作用が強くなり、価電子帯VBに影響が及ぶ。この場合、VB側のオフセットが大きくなる傾向が見られる。この増大は、正孔によるリークを抑制するには良いが、誘電率の低下を招く。よって、Al(或いは、その他の低価数物質)の導入量は2a×2a×2aユニットの中に2つ以下が望ましい。つまり、HfOへの添加物の添加量に関しては、[添加物量]≦16.7at%(密度に直すと、1.6×1022cm−3)でなくてはならず、[添加物量]≦2.2at%(密度に直すと、2.0×1021cm−3)であることが好ましいことになる。
更に、エントロピーを考えると、III価元素cm −3 の下限が、6.4×1019cm−3以上であることが好ましく、3.0×1020cm−3以上であることが更に好ましいことも既に示している。まとめると、IV価金属による酸化物中に於いて、
6.4×1019cm−3III価元素≦1.6×1022cm−3
であることが好ましく、
3.0×1020cm−3III価元素≦2.0×1021cm−3
であれば、更に好ましいことになる。
置換に関しては、陽イオン(カチオン)部分、陰イオン(アニオン)部分それぞれに半分以下の置換に留めることが、誘電体構造を保持する最低限の条件となる。幾つかの例を示しておく。HfOでは、カチオン33.3at%、アニオン66.7at%から構成されているため、その半分のそれぞれ、16.7at%、33.4at%が上限となる。
ペロブスカイト構造のLaAlOは、図17、図18に示すような構造をとる。置換されるカチオンがLa或いはAlとなるので(図17)、それぞれ20at%ずつであり、アニオンは60at%である。よって、それぞれ(10+10)at%、30at%が上限となる。例えば、LaAlO中へBaとHを導入する場合(図18)は、0≦[Ba]≦20at%(最大)、及び0≦[H]≦30at%という条件がつくことになる。
この場合は、III価金属元素La、或いはAlの代わりにBaが入りOの代わりにHが入る。Ba量(或いはMg、Ca、Sr)としては、誘電率の低下を招くことを避けるためには、上記のHfO中のAl量と同等以下の添加量が好ましく、これは酸化物一般に言えることである。つまり、LaAlOへの添加物の添加量に関しては、[添加物量]≦(10.0+10.0)at%(密度に直すと、1.6×1022cm−3)であること、更に好ましくは添加物量≦2.0×1021cm−3であることとなる。ここで、LaとAl量を加えた分の半分20at%と、酸化物一般での上限(価電子帯の相互作用が顕著になってくる値)とが密度に換算すると一致していることが分かる。これは、酸化物が壊れる直前の添加量と、価電子帯の相互作用が顕著になる添加量とが同等であることを意味しており、偶然ではない。
更に、エントロピーを考えると、II価元素量の下限が、6.4×1019cm−3以上であることが好ましく、3.0×1020cm−3以上であることが更に好ましいことも既に示している。まとめると、III価金属による酸化物中に於いて、
6.4×1019cm−3II価元素≦1.6×1022cm−3
であることが好ましく、
3.0×1020cm−3II価元素≦2.0×1021cm−3
であれば、更に好ましいことになる。
次に、Caに関しても考えてみる。CaやYなど多くの物質では、酸素欠陥が簡単に移動してイオン伝導体になることが知られている。結晶化が容易に起こり、しかも、酸素欠陥可動性やトラップ電荷のために、信頼性が非常に低いゲート絶縁膜しか実現していなかった。しかし、水素を導入すれば、この酸素イオンの移動が確実に阻害されるため、これらのイオン伝導体として用いられている物質がゲート絶縁膜として使用できるようになる。しかも、CaやYという物質と水素が導入された物質のバンドオフセットΔEv、ΔEcはAlの時と同等以上に良好である。最適量に関しては、HfO中のYは上記のHfO中のAlと同様であり、HfOのCaは以下のHfO中のBaと同様である。
更に、IV価物質の酸化物に、II価の物質Baの添加について考察する。Ba添加は元々有力候補と考えられるが、水素を導入すると、解離して発生していた酸素欠陥を考慮する必要がなくなり、非常に特性が向上する。特に、添加量に関して、これまでのように少量に限る必要がなくなり、窒素の時の考えに従った量を導入すればよい。但し、酸素欠陥量について考察する際には、価数差が2になった場合は、の代わりに(価数差2)×II価元素を式に代入することになる。これは、価数差分に当たる倍数だけの水素が必要であることを意味する。
つまり、{2×II価元素}/2が酸素欠陥量となり、{2×II価元素}/2≦1.0×1021cm−3であることが好ましく、{2×II価元素}/2≦3.0×1020cm−3であることが更に好ましいことが分かる。
更に、エントロピーを考えると、II価元素cm −3 の下限が、6.4×1019cm−3以上であることが好ましく、3.0×1020cm−3以上であることが更に好ましいことも既に示している。
また、IV価金属による酸化物中の、II価金属では、置換によって、電子が二つ足りないことになる。つまり、II価金属と酸素欠陥とは1:1でペアを作る。よって、最適なII価金属の密度は、2:1でペアを作る場合(「NVN」構造や「AlVAl」構造など)の半分となり、0.8×1022cm−3以下であることが好ましく、1.0×1021cm−3以下であることが更に好ましいことも分かる。この点は、窒素量の上限の説明の項で既に記している。
まとめると、IV価金属による酸化物中に於いて、
6.4×1019cm−3II価元素≦0.8×1022cm−3
であることが好ましく、
3.0×1020cm−3II価元素≦1.0×1021cm
であれば、更に好ましいことになる。
添加物量は、基本的に母体金属と添加される金属の価数差によって分類すればよい。最適量は、2[Ba]=[H]であり、{2[Ba]−[H]}/2≦8.33at%であることが好ましく、{2[Ba]−[H]}/2≦7.4at%であることがより好ましい。更に、0<[Ba]<16.7at%及び0<[H]<33.4at%という条件は、Alの場合と同様である。
このように考えると、母体金属の価数よりも低い価数の物質を導入すれば、それによって、酸素欠陥が導入され、そこに水素が埋まるというプロセスが多くの物質に関して成り立っていることが分かる。
母体金属がIV価の金属元素としては、Hf、Zr、Tiが最適であり、少なくとも一つを採用すればよい。この時、添加物質としては、III価の金属元素、II価の金属元素が考えられる。III価の金属元素としては、La、Alが最適である。元来イオン半径の大きさから相分離する傾向があったが、それは、酸化物が安定であるからとも言える。しかも水素を導入することにより、相分離の可能性も全くなくなる。イオン半径と安定性の面から、La,Alが最も有効である。
また、Sc,Y,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luという元素群も有効である。これらは、イオン伝導体を形成する可能性のある元素であったが、水素を入れれば、イオン伝導体を形成する可能性は全くない。つまり、従来は、絶縁膜としては適していなかったこれらの元素も、水素を導入することで絶縁膜として非常に有効な特性を示すようになることが本実施形態を通して始めて示されたことになる。これらの元素を導入した物質は、構造の安定性が非常に大きく、その面から、非常に重要な物質である。
II価の金属元素としては、Mg、Sr、Baが最適である。これらの元素は酸素欠陥との解離の問題があったため、低濃度でしか導入出来なかったが、水素を導入すれば全く問題ない。また、Caも考えられるが、これは、イオン伝導体を形成する可能性のある物質であったが、水素を入れれば、イオン伝導体を形成する可能性は全くない。これらの元素を導入した物質は、構造の安定性が非常に大きく、その面から、非常に重要な物質である。
母体となるIII価の金属元素としては、La、Al、Yが最適であり、少なくとも一つを採用すればよい。例えば、LaAlO、YAlO、La、Al、Yなどが、安定性、誘電特性の面から有効である。これらのIII価の母体金属を有する酸化物に対する添加物質としては、II価の元素(Ba、Sr、Ca、Mg)が考えられる。
また、母体となる金属酸化物として、シリケート(例えば、HfSiO、LaAlSiOなど)も考えられる。シリケートでは、窒素など一部の添加物は、シリコン側に偏って存在する場合がある。これは、HfO、LaAlOなどの母体材料中よりも、SiO中にNが偏在した方が安定であるためと考えられる。ここで、水素を導入すると、HfO中、或いはLaAlO中で水素構造体を作ることによって、安定化できるため、HfO、LaAlO側に窒素が移動し、本発明の効果が出現する。このようにして、シリケートにおいても、大きな効果が出現する。
次に、本実施形態に用いられるHの添加と、FGAプロセスとの違いに関して説明する。
LSIプロセスでは、頻繁にFGA(Hアニール)が用いられる。絶縁膜中でのHの役割は、膜初期に発生している、微量の欠陥を微量の水素によって修復するというものである。つまり、孤立して存在している不安定な酸素欠陥Voを埋めたり、過剰に存在する酸素を放出したりするのであって、安定な「NVoN」構造や「BaVo」構造の酸素欠陥を埋めるわけではない。むしろ、これらの安定な「NVoN」構造や「BaVo」構造を生成する工程と考えられる(特開2007−273587号公報)。FGA(Hアニール)は、本実施形態と異なり、窒素や低価数金属元素を導入して、電荷補償に伴う電子の移動による安定化を用いて、最適量の原子状に励起された水素を導入するとうプロセスではない。このため、膜中に導入される水素量も非常に少ないことになる。それに対し、本実施形態では、窒素や低価数金属元素導入で新たに出現した酸素欠陥と原子状に励起された水素を相互作用させて、安定構造を構築し、窒素や低価数金属元素導入に伴うバンドオフセットΔEc、ΔEvの低下を引き起こさない新規の膜を提供している。本実施形態の構成を実現するには、分子状のHではなく、原子状に励起されたHが最適である。
半導体装置作成過程では、Si基板の表面をHで終端することがある。この時、界面部分に面密度1014cm−2オーダーの水素が存在することになる。通常、この界面での水素は成膜過程で終端が外れ、ほとんどが、成膜装置から排出されることになる。よって絶縁膜中に残留している水素量は殆どないと考えられる。密度にして、通常は1018cm−3オーダー以下と考えられる。一般には、熱工程を経ることで外部へと放出させ、絶縁膜中の水素は出来る限り減らす方向である。その後、Hアニールなどを経ると、基板と絶縁膜との界面部分にはHが取り込まれることになるが、膜中水素は殆どない状態が保たれる。
以上説明したように、本実施形態によれば、酸素欠陥を可及的に抑制することが可能になるとともにリーク電流を減少させることが可能となり、信頼性の優れた絶縁膜を得ることができる。
次に、本発明の一実施形態を、以下の実施例を参照して更に詳細に説明する。
(第1実施例)
本発明の第1実施例によるn型MISFETを図19に示す。この第1実施例のMISFETは、上記一実施形態の酸化膜をゲート絶縁膜として含んでいる。
第1実施例によるMISFETは、例えば、p型のSi基板21上に離間してn型のソース領域22aおよびドレイン領域22bが形成され、ソース領域22aとドレイン領域22bとの間のチャネル領域23となるシリコン基板21上にゲート絶縁膜24が形成され、このゲート絶縁膜24上にゲート電極25が形成されている。
次に、第1実施形態のMISFETの製造工程について説明する。まず、主面が(001)のSi基板21の清浄表面を出現させた。この過程では、通常用いられているHF(フッ酸)処理を行い、次いで極薄の酸化膜SiOを室温のオゾン酸化によって作成し、次いで表面の保護を行う。
次に、このSi基板21をスパッタ装置に搬送し、超高真空において、250℃にて最表面の不純物を飛ばして除去し、次いで880℃の高温にすることで表面の酸化膜SiOを飛ばして除去する。この時は、清浄表面が出現して、表面が2×1構造となっていることが反射高速電子回折(RHEED)により確認される。
次に、ゲート絶縁膜24としてのアモルファスHfO膜を、300℃の低温にてスパッタによって成膜する。HfOの膜厚は4nmとする。ここでは酸素分圧をスパッタ成膜初期からゼロになるように設定し、プラズマ窒素とプラズマ水素を導入した雰囲気の還元雰囲気での成膜を行った。なお、HfO成膜中にはプラズマ窒素もプラズマ水素も導入せず、HfO成膜後に、プラズマ窒素導入、その後プラズマ水素導入という手順を踏んでも良い。但し、この場合、HfO膜から酸素の放出があるので、酸素がシリコン基板との界面に行かないように、HfO膜に電極などのキャップをしない状態で行う必要がある。
これによって、導入される窒素量、水素量は、プラズマそのものの量、プラズマにさらす時間、プラズマの温度などにより調整が可能である。本実施例では、窒素量として、およそ0.1at%(密度に直して、9.6×1019cm−3)程度、2.0at%(密度に直して、1.9×1021cm−3)程度、10.0at%(密度に直して、9.6×1021cm−3)程度の膜を作成した。プラズマ水素にさらす時間によって、取り込まれる水素量などにも差が出てくる。プラズマ水素にさらす時間が短いと、酸素欠陥が膜中に分布してしまい、リーク電流の源となってしまっている。ある程度まで水素を取り入れると、酸素欠陥に電子がトラップされるようになるため、膜が負に荷電するようになる。その時の酸素欠陥量は、膜をSTS測定するか、またはMOS構造を作って閾値変動を見ればわかる。酸素欠陥量が1.1at%(密度に直して、1.0×1021cm−3)を切るようになると、リーク電流が十分に減り(0.31at%(密度に直して、3.0×1020cm−3)では飽和リーク電流のおよそ10倍程度まで低下している)、酸素欠陥量が、0.31at%を切るとリーク電流が殆ど流れなくなる。それ以下の酸素欠陥量にすることも可能だが、酸素欠陥量が0.31at%を切れば、それ以下であってもリーク特性は殆ど変わらない。つまり、飽和しており、HfO膜の実力を反映したリーク電流となる。但し、酸素欠陥に電子が蓄積されれば、MOS構造での閾値シフトが観測されるので、それが観測されるか否かを観測すれば、酸素欠陥量を更に精密に測定することが可能である。水素原子を十分に導入することで、更に少ない酸素欠陥量にすることを目指して成膜を行った。窒素量と水素量が1:1になることで最安定状態になり、余った水素は外部に放出してしまえばよいので、酸素欠陥量は原理的にゼロに出来る。この場合は、以下に示すように、MOS構造での閾値シフトを測定しても、閾値シフトは殆ど起こらない膜であった。
その後、真空900℃で30秒の急加熱アニール(RTA)を行なった。引き続き、ゲート電極用ポリシリコンを成膜し、ゲート電極25に加工する。その後、図示は省略するが、側壁形成後、ソース/ドレイン領域にイオン注入すると同時に電極にポリシリコンを用いた場合は、電極イオン注入(Pイオン)を行い、1050℃でのスパイクアニール、Hシンターを行なう。電極に金属電極を用いる場合は、ソース/ドレインの活性化後に、金属を成膜する。窒素量にして2.0at%の場合のゲート絶縁膜24の水素濃度、窒素濃度の分布を2次イオン質量分析計(SIMS)分析したものが、前述した図10に示すグラフである。ゲート絶縁膜内部では、水素濃度分布と窒素濃度分布がよく重なっており、SIMS分析の精度内では一致していると考えて良い。ここで、Si基板21と絶縁膜24との界面には水素が多く導入されている。これは基板21の表面のダングリングボンドが終端されたためである。ゲート絶縁膜24の内部では、本実施形態での成膜の仕方によれば、水素が窒素の近傍に、1:1に存在するようにすることが可能であることを示している。このSIMSの分布にあるように、電極側により多くの添加物を分布させる方が、特性が良くなる。それは、NやHはバルク中ではそれぞれ電荷を帯びており、NとHがペアになることで電荷としてゼロになっている。チャネル領域23から遠方であれば、それぞれの電荷は見えなくなるが、近い場合には、プラスとマイナスが分布して見えることになる。よって、チャネル領域23近傍の絶縁膜一層分程度の部分、つまり、2.5オングストローム程度の近傍には出来る限りNHペアの分布がない方が良い。NHペアが、シリコン基板との界面に少ない絶縁膜は、窒化、水素化の過程を制御することで簡単に実現できる。例えば、成膜中の励起窒素、励起水素の量を成膜初期にはゼロとし、次第に増量していく工程が考えられる。また、HfO成膜後にプラズマ窒化、プラズマ水素化などを行えば、膜上部において高濃度で、基板近傍では低濃度の膜が簡単に実現できる。図10に示すように、絶縁膜24中ではNとHの濃度が高く、シリコン基板近傍では低濃度であるMOSFETと、絶縁膜全体に一様にNHを導入しSi基板と絶縁膜との界面に於いてもNHペアが大きく分布したMOSFETとで、移動度を比較してやると、2割程度の移動度の差が生じている。第1実施例のようにSi基板との界面近傍にNHペアが少ない膜の方が良い膜と言える。
第1実施例においては、成膜方法としてスパッタ法を用いたが、MBE法、CVD法、ALD法などでもほとんど同様の結果が得られた。
このようにして得られたn型のMISFETに関し、上記の水素を添加したMISFETと、水素を添加していないMISFETに関して、その特性を比較した。まず、水素添加有り無しのどちらの場合も、ゲート絶縁膜24はSiO膜厚に換算した膜厚(EOT)が0.65nmと小さいゲート絶縁膜であった。
また、5MV/cmという大きな電界を印加した時のリーク電流を測定すると、水素添加しないMISFETは、1.0A/cm以下であったが、水素添加したMISFETは、0.0005A/cmと大きく減少した。水素添加しないMISFETのゲート膜は微結晶が析出しているが、水素添加したMISFETの膜はアモルファス構造を保っている。水素添加したMISFETの場合でも、窒素量、水素量それぞれが、0.1at%程度の少量の場合は、結晶化が起こっており、リーク電流が増加している。少量の窒素、水素を添加したMISFETは、600℃、30秒の低温PDA処理工程とし、450℃での低温Hシンター、1050℃真空スパイクアニールに変更すれば、結晶化は起こらないことも分かった。
次に、よく用いられている多量に窒素添加を行ったHfO膜であるHfONについても比較検査を行った。窒素量は上記実施例の2倍以上の約24at%とした。この時、本来のアモルファス構造は保たれている。しかし、5MV/cmという大きな電界を印加した時のリーク電流を測定すると、Nのみ添加後のHfO膜は、0.1A/cm程度であった。Nが添加されないHfO膜に比べ一桁の改善が見られるが、これはアモルファス構造を保っているためである。上記の水素添加後のHfO膜のリーク電流は、添加前に比べ非常に低いことが分かった。通常のHfON膜の窒素のみの添加では、伝導帯側のバンドオフセットΔEcが0.5eV近く低下し、このことが、リーク電流特性が充分に改善されない主な理由である。これに対し、第1実施例のように、窒素に加えて水素を添加した場合は、このバンドオフセットΔEcの低下がないため、本来HfOが持っている特性を、実力通りに発揮させることが出来るようになったためである。
また、電圧を印加しているときの経時変化をみると、窒素および水素を導入していないHfO膜は、数時間以内に破壊され、窒素添加(24at%)のHfO膜は8時間程度で破壊された。それに対し、窒素と水素をそれぞれ2.0at%ずつ導入したものは数日が経過しても破壊されなかった。
また、ゲート絶縁膜に窒素と水素を導入しないMISFETは、時間と共に閾値電圧がシフトする現象が顕著に現れ、約1時間で約100mV以上のシフトが観測された。また、ゲート絶縁膜に窒素のみを導入したMISFETも、8時間後には100mVのシフトが観測された。ゲート絶縁膜に窒素のみの添加のMISFETは、酸素欠陥の固定力が弱いために起こるシフトと考えられる。それに対し、窒素と水素を導入したゲート絶縁膜を有するMISFETは、数日後でも10mV程度のシフトにとどまっており、それ以降も殆ど変化がみられない。これは絶縁膜特性として酸素欠陥起因の構造変化や電荷トラップがなくなったことが原因である。
同様に、p型MISFETに関しても調査した。HfO単独では結晶化の問題があり、窒素添加ではバンドオフセットの低下が発生するが、窒素と水素を2.0at%添加した絶縁膜ではバンドオフセットの低下は抑えられる。その結果、リーク特性の良好なp型MISFETが得られた。更に、長期信頼性に関しては、n型MISFETと同様に効果が認められた。窒素と水素を10at%程度導入した場合は、p型MISFETのリークが一桁程度劣化した。
ゲート絶縁膜中の水素および窒素両添加の効果は、絶縁膜の特性向上に大きな寄与がある。C−V特性(容量−電圧特性)でみると、立ち上がりが非常によく、急峻なカーブを描くようになる。それに対し、Si基板との界面にある水素は、C−V特性の立ち上がり位置のシフトをもたらす。水素添加のプロセスを上手く組めば、この両者を組み合わせることが可能である。界面水素によるC−V特性のシフトでは、C−V特性の立ち上がりが非常に悪くなる難点がある。C−V特性の変形はMISFETの動作に影響して、電流駆動性能を落とすと考えられる。本実施例で示すように、絶縁膜中に水素および窒素を導入すると、C−V特性の立ち上がりが良くなるので、これらを組み合わせると、チャネルの水素によるC−V特性シフトを伴い、立ち上がりが非常に良いC−V特性がシフトするp型MISFETが得られる。
ここまでに示した膜特性向上の効果は、酸素欠陥が水素により消失し、バンドギャップの狭小化がなく、ギャップ中準位もないことを示している。本実施例により、ゲート絶縁膜の特性、信頼性の著しい向上がなされていることが分かった。
ここでは、HfONHを例として示したが、LaやAlなどのIII価物質とHとを添加したHfO、CaやMgなどのII価物質とHとを添加したZrO、BaなどのII価物質とHを添加したLaAlOなどを用いても、酸素欠陥がなく、バンドギャップの狭小化がなく、ギャップ中準位もない、非常に良好なゲート絶縁膜が得られた。
以上説明したように、本実施例によれば、酸素欠陥を可及的に抑制することが可能になるとともにリーク電流を減少させることが可能となり、信頼性の優れたゲート絶縁膜およびこのゲート絶縁膜を有するMISFETを得ることができる。
(第2実施例)
次に、本発明の第2実施例によるMIM(metal insulator metal)キャパシタを図20に示す。第2実施例によるMIMキャパシタは、基板31上に形成され例えばTiAlNからなるバッファ膜32と、このバッファ膜32上に形成されPtからなる電極33と、電極33上に形成されキャパシタ絶縁膜34と、キャパシタ絶縁膜34上に形成されPtからなる電極35とを備えている。キャパシタ絶縁膜34は、上記実施形態で説明したLaが添加されたHfOからなっている。
次に、第2実施例のMIMキャパシタの製造工程について説明する。まず、第1実施例と同じ工程により、主面が(001)の基板31の清浄表面を出現させる。
次に、バッファ膜32、電極33を順次形成した後、電極33上にキャパシタ絶縁膜34としてのHfO膜を800℃の高温にてスパッタにより成膜する。HfO膜の膜厚は10nmとする。ここでは酸素分圧をスパッタ成膜初期からゼロに設定する。
HfO膜を作成する際に、LaHfのターゲットを導入して、同時スパッタを行う。ここでは酸素分圧をスパッタ成膜初期からゼロになるように設定し、プラズマ水素(或いは励起水素)を導入した雰囲気の還元雰囲気での成膜を行った。ここで、Laの添加量はかなり多量であり、およそ2.0at%(密度に直して、1.9×1021cm−3)である。Laの添加量は、ターゲットへの印加電圧を調整することで制御する。ここでは成膜方法としてスパッタ法を用いたが、MBE法、CVD法、ALD法などでもほとんど同様の結果が得られている。その後、900℃で30秒のRTAを行なう。
次に、電極35として、Ptをスパッタにより成膜する。この時の、キャパシタ絶縁膜34内の水素濃度、La濃度の分布をSIMS分析すると、水素濃度分布とLa濃度分布がよく重なっており、SIMS分析の精度内では一致していると考えて良い。つまり、本実施例での成膜の仕方によれば、水素がLaの近傍に、1:1に存在するようにすることが可能であることを示している。
このようにして得られたMIMキャパシタに関して、キャパシタ絶縁膜に水素を添加しないキャパシタと、水素を添加したキャパシタとの特性を調べた。まず、どちらのキャパシタも、キャパシタ絶縁膜34はSiO膜厚に換算した膜厚(EOT(Equivalent Oxide Thickness))が0.45nmと小さいゲート絶縁膜であった。
また、5MV/cmという大きな電界をかけた時のリーク電流を測定すると、水素添加しないキャパシタは、1.0A/cm以下であったが、水素を添加したキャパシタは、0.005A/cmと大幅に減少した。水素を添加しないキャパシタにおいては、Laが添加されたHfOには酸素欠陥が多量に存在している。この時、酸素欠陥には電子が簡単に出入りできるので、リーク電流が大きくなる要因と言える。ここに水素が入ったことで、リーク電流の原因が消滅したと考えられる。
また、電圧を掛けているときの経時変化をみると、水素を導入していないキャパシタは、数時間以内に破壊されたが、水素を導入したキャパシタは数日が経過しても破壊されなかった。
また、水素を導入しないキャパシタは、時間と共に電荷が蓄積して容量−電圧(C−V)特性を調べると、印加電圧の増減方向により大きなヒステリシスを示していたが、水素を導入した膜ではヒステリシスが10mV以下に留まっていた。
ここまでに示した膜特性向上の効果は、酸素欠陥が水素により消失し、バンドギャップの狭小化がなく、ギャップ中準位もないことを示している。本実施例により、キャパシタ絶縁膜の特性、信頼性の著しい向上がなされていることが分かった。
本実施例では、La、H添加HfOを例として示したが、NとHとを添加したHfO、CaやMgなどのII価物質とHとを添加したZrO、BaなどのII価物質とHを添加したLaAlOなどを用いても、酸素欠陥がなく、バンドギャップの狭小化がなく、ギャップ中準位もない、非常に良好なキャパシタ絶縁膜が得られた。
以上説明したように、本実施例によれば、酸素欠陥を可及的に抑制することが可能になるとともにリーク電流を減少させることが可能となり、信頼性の優れたキャパシタ絶縁膜およびこのキャパシタ絶縁膜を有するMIMキャパシタを得ることができる。
(第3実施例)
次に、本発明の第3実施例による半導体装置を図21に示す。この第3実施例の半導体装置は、フラッシュメモリのセルトランジスタであって、Si基板41に離間して形成されたソース領域42aおよびドレイン領域42bと、ソース領域42aとドレイン領域42bとの間のチャネル領域43となるSi基板上に形成されたトンネル絶縁膜44と、トンネル絶縁膜44上に形成されたフローティングゲート電極45と、フローティング電極45上に形成された電極間絶縁膜46と、電極間絶縁膜46上に形成された制御ゲート電極47とを備えている。トンネル絶縁膜44は、例えばアモルファスSiONから構成される。電極45、47は、リン(P)がドープされたポリシリコンから形成される。電極間絶縁膜46は、後に詳述するように、上記実施形態による酸化物から形成される。
次に、第3実施例によるメモリセルの製造工程について説明する。まず、第1実施例と同じ工程により、主面が(001)の基板41の清浄表面を出現させる。
次に、SiONからなるトンネル絶縁膜44、Pドープされたポリシリコンからなるフローティング電極45、H添加のHfAlOからなる電極間絶縁膜46を順次作成する。HfAlOは、800℃の高温にてスパッタにより成膜する。HfAlOの膜厚は15nmとする。ここでは酸素分圧をスパッタ成膜初期からゼロになるように設定し、プラズマ水素(或いは励起水素)を導入した雰囲気の還元雰囲気での成膜を行った。スパッタ成膜は、AlターゲットとHfOターゲットの二つのターゲットを用いる。成膜後のHfAlO膜のAl量は1.8at%(密度に直して、1.7×1021cm−3)である。本実施例では、成膜方法としてスパッタ法を用いたが、MBE法、CVD法、ALD法などでもほとんど同様の結果が得られる。その後、900℃で30秒のRTAを行なう。その上に、制御ゲート電極47として、Pドープされたポリシリコンを成膜する。
この時の、HとAlが添加されたHfOからなる電極間絶縁膜46における水素濃度、Al濃度の分布をSIMS分析すると、水素濃度分布とAl濃度分布がよく重なっており、SIMS分析の精度内では一致していると考えて良い。つまり、本実施例での成膜の仕方によれば、水素がAlの近傍に、1:1に存在するようにすることが可能であることを示している。
この後、イオン注入等により、基板41の表面に、チャネル領域43を挟むようにソース領域42aおよびドレイン領域42bを形成すれば、フラッシュメモリのセルトランジスタが形成される。
このようにして得られたメモリセルに関して、電極間絶縁膜46に水素を添加したメモリセルと、水素を添加しないメモリセルについて、その特性を調べた。まず、どちらのメモリセルの場合も、電極間絶縁膜46はSiO膜の膜厚に換算した膜厚(EOT)が2.5nmと小さい絶縁膜であった。
また、5MV/cmという大きな電界をかけた時のリーク電流を測定すると、水素を添加しないメモリセルは、0.1A/cm程度であったが、水素を添加したメモリセルは、0.0001A/cmと大幅に減少した。水素を添加しないメモリセルの電極間絶縁膜は、Alが添加されたHfO膜となっており、この膜中には酸素欠陥が多量に存在している。この時、酸素欠陥には電子が簡単に出入りできるので、リーク電流が大きくなる要因と言える。本実施例のメモリセルの電極間絶縁膜は、この酸素欠陥に水素が入ったことで、リーク電流の原因が消滅したと考えられる。
また、電圧を掛けているときの経時変化をみると、水素を導入していないメモリセルは、数時間以内に破壊されたが、水素を導入したメモリセルは数日が経過しても破壊されなかった。
また、水素を導入しない電極間絶縁膜は、時間と共に電荷が蓄積し、容量−電圧特性(C-V特性)を測定すると、印加電圧の増減方向により大きなヒステリシスを示していたが、水素を導入した電極間絶縁膜ではヒステリシスが10mV以下に留まっていた。
また、本実施例のように、電極間絶縁膜に水素を導入したメモリセルは、蓄積電荷の消失が数日経過しても数%程度に留まっていた。それに対し、電極間絶縁膜に水素を導入しないメモリセルでは、蓄積電荷が放出される現象が激しく、数時間以内に電荷が消失してしまう。酸素欠陥が多量に存在し、酸素欠陥を介してリーク電流が簡単に流れてしまうためと考えられる。従来であれば、Al膜/HfAlO膜/Al膜などと、多層膜にすることで、膜厚が増えてしまう犠牲を払って、リークを抑える必要があった。しかし、本実施例のように水素を適量だけ導入すれば、電荷の蓄積という面では、多層膜構造にする必要がないことが分かった。
ここまでに示した絶縁膜特性向上の効果は、酸素欠陥が水素により消失し、バンドギャップの狭小化がなく、ギャップ中準位もないことを示している。本実施例により、電極間絶縁膜の特性、信頼性の著しい向上がなされていることが分かった。
本実施例では、Al、H添加HfOを例として示したが、NとHとを添加したHfO、CaなどのII価物質とHとを添加したZrO、BaなどのII価物質とHを添加したLaAlOなどを用いても、酸素欠陥がなく、バンドギャップの狭小化がなく、ギャップ中準位もない、非常に良好な電極間絶縁膜が得られた。
以上説明したように、本実施例によれば、酸素欠陥を可及的に抑制することが可能になるとともにリーク電流を減少させることが可能となり、信頼性の優れた電極間絶縁膜およびこの電極間絶縁膜を有するメモリセルトランジスタを得ることができる。
なお、本実施例においては、電極間絶縁膜に本発明の一実施形態による絶縁膜を用いたが、トンネル絶縁膜に用いることができるとともに、電極間絶縁膜とトンネル絶縁膜の両方にも用いることができる。
(第4実施例)
次に、本発明の第4実施例による半導体装置を図22に示す。本実施例の半導体装置は、図21に示す第3実施例のメモリセルトランジスタのフローティングゲート電極45を、例えばシリコン窒化膜からなる電荷蓄積絶縁膜45Aに置き換えた構成となっており、電荷トラップ型のメモリセルトランジスタである。なお、第3実施例の電極間絶縁膜46は、第4実施例ではブロック絶縁膜46と呼ばれるが、その材質は第3実施例の電極間絶縁膜と同じAl、Hが添加されたHfOが用いられる。
第4実施例では、ブロック絶縁膜46として、Al、Hが添加されたHfOを用いたが、NとHとを添加したHfO、Ca、MgなどのII価物質とHとを添加したZrO、BaなどのII価物質とHを添加したLaAlOなどを用いても、酸素欠陥がなく、バンドギャップの狭小化がなく、ギャップ中準位もない、非常に良好なブロック絶縁膜が得られた。
以上説明したように、本実施例によれば、酸素欠陥を可及的に抑制することが可能になるとともにリーク電流を減少させることが可能となり、信頼性の優れたブロック絶縁膜およびこのブロック絶縁膜を有するメモリセルトランジスタを得ることができる。
なお、本実施例においては、ブロック絶縁膜に本発明の一実施形態による絶縁膜を用いたが、トンネル絶縁膜または電荷蓄積膜に用いることができる。すなわち、本実施例のトンネル絶縁膜、電荷蓄積膜、およびブロック絶縁膜の少なくとも1つに本発明の一実施形態による絶縁膜を用いることができる。
本発明の一実施形態による絶縁膜は、金属酸化物を母体材料とし、水素を導入することで、絶縁膜内の可動性の酸素欠陥の量が桁違いに減少する。但し、水素を導入するに際しては、窒素、あるいは上記絶縁膜の母体金属よりも低価数の金属添加物を、適量だけ導入することを必要としている。
Nや低価数物質Al,La,Y、Sc、Ba、Sr,Ca、Mg、ランタン系列の物質などを添加することにより、酸化物内の酸素欠陥の量を増大させ、その酸素欠陥を水素にて、強く固定して可動性をなくすことが、本実施形態の特徴である。高誘電率を持つ酸化物の多くは、酸素欠陥が様々な劣化を誘発するが、水素を適量導入することで、酸素欠陥が原因となる膜劣化を防止することが可能である。しかし、水素だけを導入しても、逆に電荷中心などを引き起こす。そのため、水素と別の添加物を、適量だけ導入することで、どちらかのみを導入した場合に起こる問題点を解決することが可能になった。
その結果、(1)アモルファス構造が高温でも保つことが可能となり、(2)バンドギャップ狭小化が起こらない上、バンドギャップ内に準位が発生しないため、リーク電流が桁違いに改善し、(3)酸素欠陥が消失し、水素は格子点に入り固定されるため、長期信頼性が著しく向上し、(4)電荷補償により系全体が安定化しているので、内部固定電荷や固定分極が発生せず、(5)電荷注入される準位が存在しないため、注入電荷による破壊が起こらず、(6)従来ではイオン伝導体を形成するとされる添加物質も水素を適量導入することで、高性能の絶縁膜として使用可能となり、(6)従来では、相分離が懸念されている添加物質でも水素を適量導入することで、高性能の絶縁膜として使用可能となる、といった効果を奏する。
なお、上述した本発明の一実施形態および実施例からわかるように、本発明の一実施形態による絶縁膜は、
第1の金属元素と、酸素と、水素と、第2の金属元素または窒素のいずれか一方の元素と前記一方の元素の量を<X>cm −3 、水素量を>cm −3 、前記第1の金属元素と前記第2の金属元素の価数差、或いは酸素と窒素の価数差をkと表すとき、
{k×}/2≦1.0×1021cm−3
の関係を有し、
前記一方の元素が窒素である場合は、窒素の量を>cm −3 とすると、<X>=<N>、かつkは酸素と窒素の価数差であって、かつk=1であり、
前記一方の元素が第2の金属元素であり、前記第1の金属元素がIV価金属、第2の金属がIII価金属の場合は、III価金属の量をIII価金属>cm −3 とすると、III価金属、かつk=1であり、
前記一方の元素が第2の金属元素であり、前記第1の金属元素がIV価金属、第2の金属がII価金属の場合は、II価金属の量をII価金属>cm −3 とすると、II価金属、かつk=2であり、
前記一方の元素が第2の金属元素であり、前記第1の金属元素がIII価金属、第2の金属がII価金属の場合は、II価金属、かつk=1であるように構成してもよい。
なお、前記一方の元素の量>cm −3 および水素量>cm −3 は、
{k×<X>−<H>}/2≦3.0×1020cm−3
を満たすように構成してもよい。
なお、前記一方の元素の量>cm −3 は、
6.4×1019cm−3≦1.6×1022cm−3/k
を満たすように構成してもよい。
なお、前記一方の元素の量<X>cm −3 は、
3.0×1020cm−3≦2.0×1021cm−3/k
を満たすように構成してもよい。
なお、前記絶縁膜は、非晶質であってもよい。
なお、前記絶縁膜が、シリケートであってもよい。
なお、前記一方の元素が窒素、k=1であり、即ちk×[X]=1×[N]の関係を有し、
前記窒素の量が前記水素の量以上であり、前記水素の原子は、前記第1の金属の1原子を介して前記窒素の原子と結合しているように構成してもよい。
なお、前記一方の元素が第2の金属元素であり、前記第1の金属元素がIV価(quadrivalent)金属元素、前記第2の金属元素がIII価(trivalent)金属元素で、k=1であり、即ちk×[X]=1×[III価金属]の関係を有し、
前記III価金属元素の量が前記水素の量以上であり、前記水素に隣接して前記III価金属元素が存在しているように構成してもよい。
なお、前記一方の元素が第2の金属元素であり、前記第1の金属元素がIV価金属元素、前記第2の金属元素がIII価金属元素で、k=1であり、即ちk×[X]=1×[III価金属]の関係を有し、
前記IV価金属元素がHf,Zr,Tiのグループから選ばれた1つの金属元素を含み、前記III価金属元素がAl,Sc,Y,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm、Yb,Luのグループから選ばれた1つの金属元素を含むように構成してもよい。
なお、前記一方の元素が前記第2の金属元素であり、前記第1の金属元素がIV価金属元素、前記第2の金属元素がII価(divalent)金属元素を含み、k=2であり、即ちk×[X]=2×[II価金属]の関係を有し、前記II価金属元素の2倍量である2×[II価元素]量が前記水素の量以上であり、前記水素は前記II価金属元素と結合しているように構成してもよい。
なお、前記一方の元素が前記第2の金属元素であり、前記第1の金属元素がIV価金属元素、前記第2の金属元素がII価金属元素を含み、k=2であり、即ちk×[X]=2×[II価金属]の関係を有し、前記IV価金属元素がHf,Zr,Tiのグループから選ばれたた1つの金属元素を含み、前記II価金属元素がMg,Ca,Sr,Baのグループから選ばれた1つの金属元素を含むように構成してもよい。
なお、前記一方の元素が前記第2の金属元素であり、前記第1の金属元素がIII価金属元素、前記第2の金属元素がII価金属元素を含み、k=1であり、即ちk×[X]=1×[II価金属]の関係を有し、前記II価金属元素の量が前記水素の量以上であり、前記水素に隣接して前記II価金属元素が存在しているように構成してもよい。
なお、前記一方の元素が前記第2の金属元素であり、前記第1の金属元素がIII価金属元素、前記第2の金属元素がII価金属元素を含み、k=1であり、即ちk×[X]=1×[II価金属]の関係を有し、前記III金属元素がAl,Sc,Y,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm、Yb,Luのグループから選ばれたた1つを含み、前記II価金属元素がMg,Ca,Sr,Baのグループから選ばれた1つを含むように構成してもよい。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
高誘電体膜に添加する窒素量[N]と、シリコン基板とのバンドオフセット(ΔE)の関係を示す図。 高誘電体膜に窒素Nを添加した場合の効果、水素Hを添加した場合の効果、これらの総合効果を説明する図。 一般的なHfOの格子構造を示す図。 本発明の一実施形態の絶縁膜における、酸素欠陥が消滅する過程を説明する図。 HfOに窒素Nが導入され、酸素欠陥Voが存在しNVoN構造となる格子構造を示す図。 HfOに窒素Nが導入され、酸素欠陥Voが存在し(NVo+N)構造となる格子構造を示す図。 HfO中に導入されたN−Hペアとなる格子構造を示す図。 本発明の一実施形態による絶縁膜の成膜方法を示す断面図。 本発明の一実施形態において、バンドオフセット(ΔEc)が{[N]−[H]}/2=7.4〜8.33at%において急激に変化することを説明する特性図。 本発明の一実施形態による絶縁膜のSIMS分析の結果を示す特性図。 ダマシンゲート構造を有するMISFETの製造方法を示す断面図。 高誘電体膜にアルミニウムAlを添加した場合の効果、水素Hを添加した場合の効果(、これらの総合効果を説明する図。 HfO膜中に導入されたAl(III価金属)−Hペアを示す格子構造図。 HfO膜中に導入されたH−Ba(II価金属)−H結合を示す格子構造図。 HfO膜中に導入されたH−Ba(II価金属)−H結合を示す他の格子構造図。 HfO膜中に導入されたH−Ba(II価金属)−H結合を示す更に他の格子構造図。 LaAlOペロブスカイト構造の結晶構造を示す図。 図17に示すペロブスカイト構造にBa−Hが導入された場合の結晶構造を示す図。 本発明の第1実施例によるMISFETの断面図。 第2実施例によるMIMキャパシタの断面図。 第3実施例によるメモリセルトランジスタの断面図。 第4実施例によるメモリセルトランジスタの断面図。
符号の説明
1 Si基板
2 HfON膜
11 Si基板
12 ダミーゲート絶縁膜
13 ダミーゲート電極
15 ゲート側壁
16 ソース/ドレイン領域
17 層間絶縁膜
18 ゲート絶縁膜
19 ゲート電極
21 Si基板
22a ソース領域
22b ドレイン領域
23 チャネル領域
24 ゲート絶縁膜
25 ゲート電極
31 Si基板
32 バッファ膜
33 電極
34 キャパシタ絶縁膜
35 電極
41 Si基板
42a ソース領域
42b ドレイン領域
43 チャネル領域
44 トンネル絶縁膜
45 フローティングゲート電極
45A 電荷蓄積膜
46 電極間絶縁膜(ブロック絶縁膜)
47 制御ゲート電極

Claims (8)

  1. 金属と、水素と、窒素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内の前記窒素の含有量[N]at%、<N>cm −3 前記水素の含有量[H]at%、<H>cm −3 は、
    0cm−3≦{}/2≦3.0×1020cm−3
    を満たすとともに、前記酸化物誘電体膜の厚み方向に渡って、
    0at%≦[N]−[H]≦1.0at%
    を満た絶縁膜。
  2. 前記酸化物誘電体膜内の前記窒素の含有量[N]at%および前記水素の含有量[H]at%は、前記酸化物誘電体膜の厚み方向に渡って、
    0at%≦[N]−[H]≦0.1at%
    を満た請求項1記載の絶縁膜。
  3. 前記酸化物誘電体膜内の前記窒素の含有量>cm −3 は、
    6.4×1019cm−3≦1.6×1022cm−3
    を満た請求項1または2記載の絶縁膜。
  4. 前記酸化物誘電体膜内の前記窒素の含有量は、
    3.0×1020cm−3≦2.0×1021cm−3
    を満た請求項1乃至3のいずれかに記載の絶縁膜。
  5. 半導体基板と、
    前記半導体基板に離間して設けられたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた請求項1乃至のいずれかに記載の絶縁膜と、
    前記絶縁膜上に設けられたゲート電極と、
    を備えてい半導体装置。
  6. 第1電極と、
    前記第1電極上に設けられた請求項1乃至のいずれかに記載の絶縁膜と、
    前記絶縁膜上に設けられた第2電極と、
    を備えてい半導体装置。
  7. 半導体基板と、
    前記半導体基板に離間して設けられたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた第1絶縁膜と、
    前記第1絶縁膜上に設けられた第1電極と、
    前記第1電極上に設けられた第2絶縁膜と、
    前記第2絶縁膜上に設けられた第2電極と、
    を備え、
    前記第1絶縁膜および前記第2絶縁膜の少なくとも一方が請求項1乃至のいずれかに記載の絶縁膜であ半導体装置。
  8. 半導体基板と、
    前記半導体基板に離間して設けられたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に設けられた第1絶縁膜と、
    前記第1絶縁膜上に設けられた電荷蓄積膜と、
    前記電荷蓄積膜上に設けられた第2絶縁膜と、
    前記第2絶縁膜上に設けられた電極と、
    を備え、
    前記第1絶縁膜および前記第2絶縁膜の少なくとも一方が請求項1乃至のいずれかに記載の絶縁膜であ半導体装置。
JP2008020774A 2008-01-31 2008-01-31 絶縁膜、およびこれを用いた半導体装置 Expired - Fee Related JP5679622B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008020774A JP5679622B2 (ja) 2008-01-31 2008-01-31 絶縁膜、およびこれを用いた半導体装置
US12/358,466 US20090194797A1 (en) 2008-01-31 2009-01-23 Insulating film and semiconductor device including the same
US13/445,328 US8927404B2 (en) 2008-01-31 2012-04-12 Insulating film and semiconductor device including the same
US14/538,865 US9076788B2 (en) 2008-01-31 2014-11-12 Insulating film and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008020774A JP5679622B2 (ja) 2008-01-31 2008-01-31 絶縁膜、およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2009182207A JP2009182207A (ja) 2009-08-13
JP5679622B2 true JP5679622B2 (ja) 2015-03-04

Family

ID=40930801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008020774A Expired - Fee Related JP5679622B2 (ja) 2008-01-31 2008-01-31 絶縁膜、およびこれを用いた半導体装置

Country Status (2)

Country Link
US (3) US20090194797A1 (ja)
JP (1) JP5679622B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393265B1 (ko) 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013187256A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 不揮発性抵抗変化素子
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
US9548372B2 (en) * 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
CN104752231B (zh) 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JP6448503B2 (ja) 2015-09-10 2019-01-09 東芝メモリ株式会社 不揮発性半導体記憶装置
CN110024089B (zh) * 2016-11-30 2023-06-27 株式会社理光 氧化物或氧氮化物绝缘体膜及其形成用涂布液,场效应晶体管及其制造方法
CN107742604B (zh) * 2017-10-19 2019-10-29 中国科学院电工研究所 具有室温铁磁性氢铪共掺杂氧化铟薄膜的制备方法
JP7426647B2 (ja) * 2019-12-13 2024-02-02 株式会社デンソー エレクトレット
KR20210117005A (ko) * 2020-03-18 2021-09-28 삼성전자주식회사 수소가 함유된 산화물층을 포함하는 반도체 소자 및 커패시터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3937892B2 (ja) 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
JP4034202B2 (ja) * 2003-02-10 2008-01-16 富士通日立プラズマディスプレイ株式会社 ガス放電パネル及びその製造方法
JP2004336019A (ja) 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP4887604B2 (ja) * 2003-08-29 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4073393B2 (ja) * 2003-12-02 2008-04-09 株式会社東芝 半導体装置の製造方法
JP4919586B2 (ja) 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4554446B2 (ja) * 2005-06-21 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070049023A1 (en) * 2005-08-29 2007-03-01 Micron Technology, Inc. Zirconium-doped gadolinium oxide films
JP4649357B2 (ja) 2006-03-30 2011-03-09 株式会社東芝 絶縁膜および半導体装置
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
JP4181195B2 (ja) 2006-09-14 2008-11-12 株式会社東芝 絶縁膜、およびそれを用いた半導体装置

Also Published As

Publication number Publication date
US8927404B2 (en) 2015-01-06
US20120196431A1 (en) 2012-08-02
JP2009182207A (ja) 2009-08-13
US20090194797A1 (en) 2009-08-06
US9076788B2 (en) 2015-07-07
US20150129948A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
JP5679622B2 (ja) 絶縁膜、およびこれを用いた半導体装置
JP4181195B2 (ja) 絶縁膜、およびそれを用いた半導体装置
US7518199B2 (en) Insulating film containing an additive element and semiconductor device
US9245941B2 (en) Electrode for low-leakage devices
US7518178B2 (en) Semiconductor memory device
JP5279312B2 (ja) 半導体装置、及び半導体装置の製造方法
US6914312B2 (en) Field effect transistor having a MIS structure and method of fabricating the same
Mohsenifar et al. Gate stack high-κ materials for Si-based MOSFETs past, present, and futures
US20060138508A1 (en) Insulating film and electronic device
US20090181530A1 (en) High-K Dielectric Stack And Method Of Fabricating Same
KR20080031594A (ko) 전하 트랩형 메모리 소자
US8912061B2 (en) Floating gate device with oxygen scavenging element
Tewg et al. Electrical and physical characterization of zirconium-doped tantalum oxide thin films
US8987804B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR20080047996A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
US20140061872A1 (en) Method for Reducing Thickness of Interfacial Layer, Method for Forming High Dielectric Constant Gate Insulating Film, High Dielectric Constant Gate Insulating Film, High Dielectric Constant Gate Oxide Film, and Transistor Having High Dielectric Constant Gate Oxide Film
KR100845377B1 (ko) 절연막 및 반도체 장치
WO2015129279A1 (en) Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same
JP2008243994A (ja) 半導体装置及びその製造方法
JP2010212618A (ja) 半導体装置
Jayanti et al. Investigation of Thermal Stability of High-kappa Interpoly Dielectrics in TaN Metal Floating Gate Memory Structures
KR100639204B1 (ko) 고 유전물질을 이용한 반도체소자의 제조방법
KR20090079000A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20100018751A (ko) 플래시 메모리 소자의 제조방법
Jayanti Investigation of High-k Dielectrics and Metal Gate Electrodes for Non-volatile Memory Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130712

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

LAPS Cancellation because of no payment of annual fees