CN108496243A - 场效应晶体管、其制造方法、显示元件、显示设备和系统 - Google Patents

场效应晶体管、其制造方法、显示元件、显示设备和系统 Download PDF

Info

Publication number
CN108496243A
CN108496243A CN201780008233.8A CN201780008233A CN108496243A CN 108496243 A CN108496243 A CN 108496243A CN 201780008233 A CN201780008233 A CN 201780008233A CN 108496243 A CN108496243 A CN 108496243A
Authority
CN
China
Prior art keywords
conductive film
film
metal film
effect transistor
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780008233.8A
Other languages
English (en)
Inventor
新江定宪
植田尚之
中村有希
安部由希子
松本真二
曾根雄司
早乙女辽
早乙女辽一
草柳岭秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN108496243A publication Critical patent/CN108496243A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了制造场效应晶体管的方法，该场效应晶体管包括栅极绝缘层和电极，该电极包括相继层压在该栅极绝缘层的预定表面上的第一导电膜和第二导电膜。该方法包括以下步骤：形成包括元素A和元素B的氧化膜作为栅极绝缘层，该元素A是碱土金属，该元素B是从由Ga、Sc、Y和镧系元素构成的组中选择的至少一个元素；在氧化膜上形成在有机碱性溶液中溶解的第一导电膜；在第一导电膜上形成第二导电膜；用具有比对于第一导电膜的蚀刻速率更高的对于第二导电膜的蚀刻速率的蚀刻溶液来蚀刻第二导电膜；以及使用第二导电膜作为掩模，用有机碱性溶液蚀刻第一导电膜。

Description

场效应晶体管、其制造方法、显示元件、显示设备和系统
技术领域
本发明涉及场效应晶体管、其制造方法、显示元件、显示设备和系统。
背景技术
由于场效应晶体管(FET)具有低栅极电流和扁平结构，因此与双极晶体管相比，它们更容易制造和集成。因此，FET是当前电子器件中使用的集成电路的必不可少的元件。
传统上，硅基绝缘膜已广泛用作场效应晶体管的栅极绝缘层。然而，近年来，随着对场效应晶体管中的更高集成度和更低功耗的不断增长的需求，正在考虑使用所谓的高k绝缘膜形成栅极绝缘层的技术，该高k绝缘膜与硅基绝缘膜相比具有显著更高的介电常数。例如，已知一种场效应晶体管，其包括使用包含稀土氧化物、稀土硅酸盐、稀土铝酸盐或稀土元素；铝；和硅的氧化膜的栅极绝缘层(例如，参见专利文献1)。
另一方面，与在蚀刻构成栅极绝缘的上层的电极的蚀刻处理期间对构成栅极绝缘层的氧化膜的损坏有关的问题尚未解决。也就是说，当蚀刻处理期间发生诸如栅极绝缘层的膜变薄的损坏时，例如，可能产生泄漏电流，从而不利地影响场效应晶体管的电特性。
发明内容
本发明要解决的问题
本发明的一个目的是提供一种制造场效应晶体管的方法，该场效应晶体管包括由氧化膜制成的栅极绝缘层，使得当在栅极绝缘层上图案化导电膜时能防止对栅极绝缘层的蚀刻损坏。
解决问题的手段
根据本发明的一个实施例，提供一种制造场效应晶体管的方法，该场效应晶体管包括栅极绝缘层和电极，该电极包括顺序层压在栅极绝缘层的预定表面上的第一导电膜和第二导电膜。该方法包括以下步骤：形成氧化膜，该氧化膜包括元素A、元素B和镧系元素，元素A是碱土金属，元素B是从由Ga、Sc、Y和镧系元素构成的组中选择的至少一个元素；在氧化膜上形成第一导电膜，该第一导电膜在有机碱性溶液中溶解；在第一导电膜上形成第二导电膜；用具有比对于第一导电膜的蚀刻速率更高的对于第二导电膜的蚀刻速率的蚀刻溶液来蚀刻第二导电膜；以及将第二导电膜作为掩模，用有机碱性溶液蚀刻第一导电膜。
本发明的效果
根据本发明的方面，在制造包括由氧化膜制成的栅极绝缘层的场效应晶体管的方法中，当在栅极绝缘层上图案化导电膜时能防止对栅极绝缘层的蚀刻损坏。
附图说明
图1是根据本发明的第一实施例的场效应晶体管的截面图；
图2是示出制造根据第一实施例的场效应晶体管的处理步骤的第一示图；
图3是示出制造根据第一实施例的场效应晶体管的处理步骤的第二示图；
图4是示出制造根据第一实施例的场效应晶体管的处理步骤的第三示图；
图5是示出制造根据第一实施例的场效应晶体管的处理步骤的第四示图；
图6是示出制造根据第一实施例的场效应晶体管的处理步骤的第五示图；
图7是示出制造根据第一实施例的场效应晶体管的处理步骤的第六示图；
图8是示出制造根据第一实施例的场效应晶体管的处理步骤的第七示图；
图9是根据第一实施例的第一示例修改的场效应晶体管的截面图；
图10是根据第一实施例的第二示例修改的场效应晶体管的截面图；
图11是根据第一实施例的第三示例修改的场效应晶体管的截面图；
图12是根据本发明的第二实施例的场效应晶体管的截面图；
图13是示出制造根据第二实施例的场效应晶体管的处理步骤的第一示图；
图14是示出制造根据第二实施例的场效应晶体管的处理步骤的第二示图；
图15是示出制造根据第二实施例的场效应晶体管的处理步骤的第三示图；
图16是示出制造根据第二实施例的场效应晶体管的处理步骤的第四示图；
图17是根据第二实施例的第一示例修改的场效应晶体管的截面图；
图18是根据第二实施例的第二示例修改的场效应晶体管的截面图；
图19是根据第二实施例的第三示例修改的场效应晶体管的截面图；
图20是表示在示例1中制造的场效应晶体管的特性的图；
图21是示出根据本发明的第四实施例的电视装置的配置的框图；
图22是根据第四实施例的电视装置的第一说明图；
图23是根据第四实施例的电视装置的第二说明图；
图24是根据第四实施例的电视装置的第三说明图；
图25是根据第四实施例的电视装置的显示元件的说明图；
图26是根据第四实施例的电视装置的有机电发光元件的说明图；
图27是根据第四实施例的电视装置的第四说明图；
图28是根据第四实施例的电视装置的另一示例显示元件的第一说明图；以及
图29是根据第四实施例的电视装置的另一示例显示元件的第二说明图。
具体实施方式
在以下，参考附图描述本发明的实施例。注意在附图中，具有大体相同的特征和/或功能的元件被给予相同的参考标号，且省略重复的描述。
<第一实施例>
[场效应晶体管配置]
图1是根据本发明的第一实施例的场效应晶体管10的截面图。在图1中示出的场效应晶体管10是顶栅极/底接触场效应晶体管，其包括基材料11、源电极12、漏电极13、有源层14、栅极绝缘层15和栅电极16。注意效应晶体管10是根据本发明的实施例的半导体器件的代表性示例。
在场效应晶体管10中，源电极12和漏电极13形成在基材料11上，该基材料11是绝缘材料，且形成有源层14以部分地覆盖源电极12和漏电极13。此外，形成栅极绝缘层15以覆盖源电极12、漏电极13和有源层14。栅电极16形成在栅极绝缘层15上。在以下，将详细描述场效应晶体管的以上元件中的每一个。
注意，在本实施例的描述中，为方便，朝向栅电极16的侧被称为上侧或一侧，而朝向基材料11的侧被称为下侧或另一侧。而且，每个元件的朝向栅电极16侧的表面被称为上表面或一表面，而每个元件的朝向基材料11侧的表面被称为下表面或另一表面。然而，注意，场效应晶体管10在使用时，可以上下颠倒或以任意角度取向。此外，平面视图是指从基材料11的上表面的法线方向的视图，而平面形状是指从基材料11的上表面的法线方向观察的形状。
基材料11的形状、结构和尺寸不受特别限制且可以根据目的适当地选择。基材料11的材料不受特别限制且可以根据目的适当地选择，但是可以使用例如玻璃基材料、陶瓷基材料、塑料基材料、薄膜基材料等。
玻璃基材料不受特别限制并可以根据目的适当地选择，但是可以使用例如无碱玻璃或石英玻璃。塑料基材料和薄膜基材料不受特别限制且可以根据目的适当地选择，但是可以使用例如聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等。
源电极12和漏电极13形成在基材料11上。源电极12和漏电极13是用于响应于栅极电压被施加到栅电极16而提取电流的电极。注意，连接到源电极12和漏电极13的布线可以与源电极12和漏电极13一起形成在同一层中。
源电极12和漏电极13的材料不受特别限制且可以根据目的适当地选择。例如，可以使用金属，诸如铝(Al)、铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、镍(Ni)、铬(Cr)、钽(Ta)、钼(Mo)、钛(Ti)；这些金属的合金；或者一种或多种上述金属的混合物。
而且，可以使用导电氧化物，诸如氧化铟、氧化锌、氧化锡、氧化镓或氧化铌；这些氧化物的络合物；或者一种或多种上述氧化物的混合物。源电极12和漏电极13的平均膜厚度不受特别限制且可以根据目的适当地选择，但是例如，源电极12和漏电极13的平均膜厚度优选为从10nm至1μm，更优选为从50nm至300nm。
有源层14形成在基材料11上以部分地覆盖源电极12和漏电极13。注意，位于源电极12和漏电极13之间的有源层14的一部分形成沟道区域。有源层14的平均薄膜厚度不受特别限制且可以根据目的适当地选择，但是例如，有源层14的平均薄膜厚度优选为从5nm至1μm，且更优选为从10nm至0.5μm。
有源层14的材料不受特别限制且可以根据目的适当地选择。例如，可以使用诸如多晶硅(p-Si)、非晶硅(a-Si)、氧化物半导体或并五苯的有机半导体。在以上材料中，从确保与栅极绝缘层15的界面的稳定性的观点来看，优选使用氧化物半导体。
例如，构成有源层14的氧化物半导体可以是n型氧化物半导体。n型氧化物半导体不受特别限制且可以根据目的适当地选择，但是例如，n型氧化物半导体优选包含：从由铟(In)、锌(Zn)、锡(Sn)和钛(Ti)构成的组中选择的至少一个元素；以及碱土元素或稀土元素。更优选地，n型氧化物半导体包含In以及碱土元素或稀土元素。
碱土元素的示例包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)和镭(Ra)。
稀土元素的示例包括钪(Sc)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镏(Lu)。
根据氧缺乏量，氧化铟的电子载流子浓度在约1018cm-3至1020cm-3的范围内变化。氧化铟易受氧缺乏影响，使得在形成氧化物半导体膜之后的后续处理中可能发生非意图的氧缺乏。通过主要使用包括铟、和比起铟更加可能与氧键合的碱土元素或稀土元素的两种金属形成氧化物，可以防止非意图的氧缺乏并且可以促进组分控制，使得电子载流子浓度可以得到适当控制。
而且，构成有源层14的n型氧化物半导体优选地用从由二价阳离子、三价阳离子、四价阳离子、五价阳离子、六价阳离子、七价阳离子和八价阳离子构成的组中选择的至少一种类型掺杂剂，通过取代掺杂来掺杂，并且掺杂剂的价数优选大于构成n型氧化物半导体的金属离子(不包括掺杂剂)的价数。注意，取代掺杂也称为n型掺杂。
栅极绝缘层15介于有源层14和栅电极16之间，并且布置成覆盖源电极12和漏电极13。栅极绝缘层15是用于将源电极12和漏电极13与栅电极16隔绝的层。栅极绝缘层15的平均膜厚度不受特别限制且可以根据目的适当地选择，但是例如，栅极绝缘层15的平均厚度优选为从50nm至1000nm，且更优选为从100nm至500nm。
栅极绝缘层15是氧化膜。构成栅极绝缘层15的氧化膜至少包括元素A和元素B，其中元素A是碱土金属，元素B是从由镓(Ga)、钪(Sc)、钇(Y)和镧系元素构成的组中选择的至少一种元素。优选地，氧化膜还含有元素C，元素C是从Zr(锆)和Hf(铪)构成的组中选择的至少一种元素。此外，根据需要，氧化膜可以包含其他成分。氧化膜中包含的碱土金属可以是一种碱土金属或者两种或更多种碱土金属。
氧化膜中可以包含的镧系元素的示例包括：镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镏(Lu)。
优选地，氧化膜包含顺电非晶氧化物或由顺电非晶氧化物构成。顺电非晶氧化物在大气中是稳定的，并且可以在宽的组分范围内稳定地形成非晶结构。然而，注意，在氧化膜的一部分中可以包含晶体。
碱土金属氧化物容易与大气中的水分和二氧化碳起反应，可以很容易变成氢氧化物或碳酸盐。因而，碱土金属氧化物不适合单独用于电子器件中的应用。而且，Ga、Sc、Y和除Ce之外的镧系元素的简单氧化物容易结晶，使得泄漏电流可能成为问题。然而，碱土金属与Ga、Sc、Y和除Ce之外的镧系元素中的至少一种的复合氧化物可以在大气中稳定并且可以在宽的组分范围内形成非晶膜。注意，由于Ce是镧系元素的例外在于其是四价的并且当与碱土金属结合时形成具有钙钛矿结构的晶体，所以复合氧化物优选地包含除Ce之外的镧系元素以获得非晶相。
尽管在碱土金属和Ga氧化物之间存在诸如尖晶石结构的晶相，但这些晶体与钙钛矿结构晶体不同，除非温度非常高(通常至少1000℃)，否则不容易沉淀。而且，碱土金属氧化物与Sc、Y和除Ce以外的镧系元素的氧化物之间的稳定晶相尚未有报道，即使经受高温后处理，复合氧化物从非晶相的晶体沉淀也将是罕见的。而且，当碱土金属与Ga、Sc、Y和除Ce之外的镧系元素中的至少一种的复合氧化物构成至少三种类型的金属元素时，可以进一步稳定非晶相。
尽管氧化膜中包含的每种元素的含量不受特别限制，但优选地调节从每个元素组中选择的每种金属元素的含量，以实现用于获得稳定非晶态的复合物。
注意，从制造高介电常数膜的观点来看，优选地增加诸如Ba、Sr、Lu、La等元素的组分比。
因为根据本实施例的氧化膜可以在宽的组分范围内形成非晶膜，所以还可以在宽范围上控制物理性质。例如，通过根据目的选择性地调节氧化膜的组分，可以将氧化膜的相对介电常数控制为在大约从6至20的范围内的适当值，这足够高于SiO2的相对介电常数。
此外，氧化膜的热膨胀系数可以在10-6至10-5的范围内，这是一般布线材料和半导体材料的典型范围。以这种方式，例如，与具有10-7量级的热膨胀系数的SiO2相比，即使在反复经受加热处理时该氧化膜也更不易于剥离等等。特别是，诸如a-IGZO的氧化物半导体形成良好的界面。
因此，通过使用根据本实施例的氧化膜作为栅极绝缘层15，可以获得高性能的半导体器件。
栅电极16形成在栅极绝缘层15上的预定区域上方。栅电极16是被施加栅电压的电极。栅电极16可以是具有层压在金属膜161上的金属膜162的层压膜。
金属膜161的材料不受特别限制且可以根据目的适当地选择，只要其由可以由可以用有机碱性溶液制成的蚀刻溶液来蚀刻的金属、合金、或多种金属的混合物制成即可。例如，金属膜161可以由铝(Al)或Al合金(主要由Al组成的合金)制成。然而，注意，金属膜161也可以用除金属膜之外的导电膜(例如，导电氧化膜)代替，只要该导电膜可以用由有机碱性溶液制成的蚀刻溶液蚀刻即可。
可用作蚀刻溶液的有机碱性溶液的示例包括强碱性溶液，例如氢氧化四甲基铵(TMAH)、氢氧化2-羟乙基(三甲基)铵(CHOLINE)和单乙醇胺(MEA)。
金属膜162的材料不受特别限制且可以根据目的适当地选择，只要它是对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜161的蚀刻速率更高的蚀刻速率来蚀刻的金属、合金或多种金属的混合物即可。例如，金属膜162的材料可以是金属，诸如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铬(Cr)、铜(Cu)或镍(Ni)，它们的合金，或这些金属中的一种或多种的混合物。然而，注意，金属膜162可以由除金属膜之外的导电膜(例如，导电氧化膜)代替，只要该导电膜对有机碱性溶液具有耐蚀刻性，并且可以通过预定的蚀刻溶液以比对于金属膜161(或可替换地，代替金属膜161而使用的导电膜)的蚀刻速率更高的蚀刻速率蚀刻即可。
金属膜161的平均膜厚度不受特别限制且可以根据目的适当地选择，但是例如，金属膜161的平均膜厚度优选为从10nm至200nm，且更优选为从50nm至100nm。金属膜162的平均膜厚度不受特别限制且可以根据目的适当地选择，但是例如，金属膜162的平均膜厚度优选为从10nm至200nm，且更优选为从50nm至100nm。
[用于制造场效应晶体管的方法]
下面，将描述用于制造图1的场效应晶体管10的方法。图2-图8是示出制造根据第一实施例的场效应晶体管的处理步骤的图。
首先，在图2所示的处理步骤中，准备由玻璃基材料等制成的基材料11，且在基材料11上形成源电极12和漏电极13。如上所述，可以适当地选择基材料11的材料和厚度。而且，优选地基材料11经受预处理过程，诸如氧等离子体、UV臭氧或UV辐射清洁，以清洁基材料11的表面并改善粘附性。
用于形成源电极12和漏电极13的方法不受特别限制且可以根据目的适当选择。例如，在通过溅射法、真空蒸发法、浸涂法、旋涂法、模涂法等在基材料11上形成膜之后，可以通过光刻法将源电极12和漏电极13图案化。作为另一示例，可以通过诸如喷墨印刷、纳米压印、凹版印刷等印刷处理将源电极12和漏电极13直接形成为希望的形状。
接下来，在图3中所示的处理步骤中，在源电极12和漏电极13上形成有源层14。形成有源层14的方法不受特别限制且可以根据目的适当地选择。例如，在通过诸如溅射法、脉冲激光沉积(PLD)法、化学气相沉积(CVD)法、或原子层沉积(ALD)的真空处理或诸如浸涂法、旋涂法、模涂法等的溶液处理在源电极12和漏电极13上形成膜之后，可以通过光刻法将有源层14图案化。作为另一示例，可以通过诸如喷墨印刷、纳米压印、凹版印刷等印刷处理将有源层14直接形成为希望的形状。
接下来，在图4中所示的处理步骤中，在基材料11上形成覆盖源电极12、漏电极13和有源层14的栅极绝缘层15。用于形成栅极绝缘层15的方法不受特别限制且可以根据目的适当地选择。例如，可以通过诸如溅射法、脉冲激光沉积(PLD)法、化学气相沉积(CVD)法、或原子层沉积(ALD)法的真空处理或诸如浸涂法、旋涂法、模涂法等的溶液处理来形成栅极绝缘层15。作为另一示例，可以通过诸如喷墨印刷、纳米压印、凹版印刷等印刷处理将栅极绝缘层15直接形成为希望的形状。如上所述，可以适当地选择栅极绝缘层15的材料和厚度。
接下来，在图5中所示的处理步骤中，金属膜161和162顺序层压在栅极绝缘层15上。用于形成金属膜161和162的方法不受特别限制且可以根据目的适当地选择。例如，可以通过诸如溅射法、脉冲激光沉积(PLD)法、化学气相沉积(CVD)法、或原子层沉积(ALD)法的真空处理或诸如浸涂法、旋涂法、模涂法等的溶液处理来形成金属膜161和162。作为另一示例，可以通过诸如喷墨印刷、纳米压印、凹版印刷等印刷处理形成金属膜161和162。如上所述，可以适当地选择金属膜161和162的材料和厚度。
接下来，在图6中所示的处理步骤中，在金属膜162上形成由光敏树脂制成的抗蚀剂，并执行曝光和显影(光刻)以形成覆盖金属膜162上将要形成栅电极16的区域的抗蚀层300。
接下来，在图7中所示的处理步骤中，抗蚀层300被用作蚀刻掩模，来蚀刻和去除布置在未被抗蚀层300覆盖的区域上的金属膜162。通过用可蚀刻金属膜162的蚀刻溶液以比对于金属膜161的蚀刻速率更高的蚀刻速率来蚀刻金属膜162，金属膜162可以从未被抗蚀层300覆盖的区域上蚀刻掉，同时金属膜161可以几乎不被蚀刻。对于金属膜161的蚀刻速率与对于金属膜162的蚀刻速率的比率优选地设置为大于或等于1:10。注意，抗蚀层300对该处理步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图8中所示的处理步骤中，通过蚀刻去除布置在未被金属膜162覆盖的区域上的金属膜161。在该步骤中，有机碱性溶液被作为蚀刻溶液。抗蚀层300可溶于有机碱性溶液中。另一方面，金属膜162对有机碱性溶液具有耐蚀刻性。因此，即使抗蚀层300溶解，也可以使用金属膜162作为掩模将金属膜161蚀刻成希望的形状。
通过以上处理步骤，可以形成由具有层压在金属膜161上的金属膜162的层压膜制成的栅电极16，并且可以完成制造顶栅极/底接触场效应晶体管10(参见图1)的处理。
如上所述，根据第一实施例，提供具有层压在金属膜161上的金属膜162的层压膜作为形成在由氧化膜制成的栅极绝缘层15的预定表面上的电极。金属膜161由可以用由有机碱性溶液制成的蚀刻溶液蚀刻的金属、合金或多种金属的混合物制成。此外，金属膜162由对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜161的蚀刻速率更高的蚀刻速率来蚀刻的金属、合金或多种金属的混合物制成。
以这种方式，当用有机碱性溶液蚀刻金属膜161时，金属膜162可以用作掩模，使得金属膜161可以被蚀刻成希望的形状。
而且，有机碱性溶液可以相对于由包含元素A和元素B的氧化膜制成的栅极绝缘层15选择性地蚀刻金属膜161，其中元素A为碱土金属，元素B为从由G、Sc、Y和镧系元素构成的组中选择的至少一种元素。以这种方式，可以防止对栅极绝缘层15的蚀刻损坏，使得可以保护栅极绝缘层15免于膜变薄并且可以保持良好的绝缘特性。结果，可以获得具有良好电特性的场效应晶体管。
<第一实施例的修改>
作为第一实施例的示例修改，将描述具有不同于顶栅极/底接触配置的配置的场效应晶体管。在以下对第一实施例的示例修改的描述中，可以省略对与前述实施例的元素和特征基本相同的元素和特征的描述。
图9-图11是根据第一实施例的示例修改的场效应晶体管的截面图。图9-图11中所示的场效应晶体管中的每一个是根据本发明的实施例的半导体器件的代表性示例。
图9中示出的场效应晶体管10A是顶栅极/顶接触场效应晶体管。在场效应晶体管10A中，有源层14形成在绝缘基材料11上，且源电极12和漏电极13形成在有源层14上。源电极12和漏电极13间隔开预定距离以形成有源层14的沟道区域。此外，形成栅极绝缘层15以覆盖源电极12、漏电极13和有源层14，并且在栅极绝缘层15上形成栅电极16。与场效应晶体管10(参见图1)一样，场效应晶体管10A的栅电极16由具有层压在金属膜161上的金属膜162的层压膜制成。
可以通过改变图2中所示的处理步骤和图3中所示的处理步骤的执行顺序来制造场效应晶体管10A。
图10中示出的场效应晶体管10B是底栅极/底接触场效应晶体管。在场效应晶体管10B中，栅电极16形成在绝缘基材料11上，并且形成栅极绝缘层15以覆盖栅电极16。此外，源电极12和漏电极13形成在栅极绝缘层15上，并且形成有源层14以部分地覆盖源电极12和漏电极13。源电极12和漏电极13间隔开预定距离以形成有源层14的沟道区域。
在场效应晶体管10B中，源电极12可以是具有层压在金属膜121上的金属膜122的层压膜。此外，漏电极13可以是具有层压在金属膜131上的金属膜132的层压膜。注意，例如，用于金属膜121和131的材料和膜形成方法可以与用于金属膜161的材料和膜形成方法相同。例如，用于金属膜122和132的材料和膜形成方法可以与用于金属膜162的材料和膜形成方法相同。
图11中示出的场效应晶体管10C是底栅极/顶接触场效应晶体管。在场效应晶体管10C中，栅电极16形成在绝缘基材料11上，并且形成栅极绝缘层15以覆盖栅电极16。此外，在栅极绝缘层15上形成有源层14，且在有源层14上形成源电极12和漏电极13。源电极12和漏电极13间隔开预定距离以形成有源层14的沟道区域。
在场效应晶体管10C中，源电极12可以是具有层压在金属膜121上的金属膜122的层压膜。此外，漏电极13可以是具有层压在金属膜131上的金属膜132的层压膜。注意，例如，用于金属膜121和131的材料和膜形成方法可以与用于金属膜161的材料和膜形成方法相同。例如，用于金属膜122和132的材料和膜形成方法可以与用于金属膜162的材料和膜形成方法相同。
如上所述，根据本发明的场效应晶体管的层配置不受特别限制，且例如，可以根据目的从图1和图9-图11中所示的配置中选择适当的配置。注意，图9-图11中所示的场效应晶体管10A、10B和10C可以实现与场效应晶体管10类似的效果。
<第二实施例>
作为本发明的第二实施例，将描述其中栅电极是具有三个层压层的金属膜的层压膜的示例配置。注意，在第二实施例的以下描述中，可以省略对与先前描述的实施例的特征和元件基本相同的特征和元件的描述。
[场效应晶体管配置]
图12是根据第二实施例的场效应晶体管10D的截面图。从图12中可以理解，场效应晶体管10D与场效应晶体管10(参见图1)的不同之处在于，栅电极16是具有顺序层压在金属膜161上的金属膜162和金属膜163的层压膜。
金属膜161的材料不受特别限制且可以从上面结合第一实施例描述的金属膜161的示例材料中适当地选择。
金属膜162的材料不受特别限制且可以根据目的选择，只要它是对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜161的蚀刻速率更高的蚀刻速率来蚀刻的金属、合金或多种金属的混合物即可。例如，金属膜162的材料可以是金属，诸如钼(Mo)、钨(W)、钽(Ta)、铬(Cr)、金(Au)、铜(Cu)或镍(Ni)，它们的合金，或这些金属中的一种或多种的混合物。
然而，注意，金属膜162可以由除金属膜之外的导电膜(例如，导电氧化膜)代替，只要该导电膜对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜161(或代替金属膜161而使用的导电膜)的蚀刻速率更高的蚀刻速率来蚀刻即可。
金属膜163的材料不受特别限制并且可以根据目的适当地选择，只要它是对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜162的蚀刻速率更高的蚀刻速率来蚀刻的金属，合金或多种金属的混合物即可。例如，金属膜163的材料可以是金属，诸如钛(Ti)，其合金，或包括这种金属的混合物。
然而，注意，金属膜163可以由除金属膜之外的导电膜(例如，导电氧化膜)代替，只要该导电膜对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜162(或代替金属膜162而使用的导电膜)的蚀刻速率更高的蚀刻速率来蚀刻即可。
而且，金属膜163优选地由具有比金属膜162更高的耐热性的金属制成。
金属膜161的平均膜厚度不受特别限制并且可以根据目的适当地选择，但是例如，金属膜161的平均膜厚度优选为从10nm至200nm，并且更优选为从50nm至100nm。金属膜162的平均膜厚度不受特别限制并且可以根据目的适当地选择，但是例如，金属膜162的平均膜厚度优选为从10nm至200nm，并且更优选为从50nm至100nm。金属膜163的平均膜厚度不受特别限制并且可以根据目的适当地选择，但是例如，金属膜163的平均膜厚度优选为从10nm至200nm，并且更优选为从50nm至100nm。
[用于制造场效应晶体管的方法]
下面将描述用于制造图12的场效应晶体管10D的方法。图13-图16是示出制造根据第二实施例的场效应晶体管的处理步骤的图。
首先，执行基本上与图2-图4中所示的第一实施例相同的处理步骤。接下来，在图13中所示的处理步骤中，金属膜161、162和163顺序层压在栅极绝缘层15上。用于形成金属膜161、162和163的方法不受特别限制且可根据目的适当地选择。该方法的示例包括诸如溅射法、脉冲激光沉积(PLD)法、化学气相沉积(CVD)法和原子层沉积(ALD)法的真空处理，以及诸如浸涂处理、旋涂处理、模涂处理等的溶液处理。其他示例包括诸如喷墨印刷、纳米压印、凹版印刷等的印刷处理。如上所述，可以适当地选择金属膜161、162和163的材料和厚度。
在图14中所示的处理步骤中，在金属膜163上形成由光敏树脂制成的抗蚀剂，并执行曝光和显影(光刻)以形成覆盖金属膜163上将要形成栅电极16的区域的抗蚀层300。
抗蚀层300被用作蚀刻掩模，以从未被抗蚀层300覆盖的区域蚀刻和去除金属膜163。通过用具有比对于金属膜162的蚀刻速率更高的对于金属膜163的蚀刻速率的蚀刻溶液来蚀刻金属膜163，只有金属膜162可以从未被抗蚀层300覆盖的区域上蚀刻和去除，同时金属膜162可以几乎不被蚀刻。对于金属膜162的蚀刻速率与对于金属膜163的蚀刻速率的比率优选地大于或等于1:10。注意，抗蚀层300对该处理步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图15中所示的处理步骤中，使用抗蚀层300作为蚀刻掩模，从未被抗蚀层300覆盖的区域蚀刻并去除金属膜162。通过用具有比对于金属膜161的蚀刻速率更高的对于金属膜162的蚀刻速率的蚀刻溶液来蚀刻金属膜162，只有金属膜162可以从未被抗蚀层300覆盖的区域上蚀刻并去除，同时金属膜161可以几乎不被蚀刻。对于金属膜161的蚀刻速率与对于金属膜162的蚀刻速率的比率优选地大于或等于1:10。注意，抗蚀层300对该处理步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图16中所示的处理步骤中，从未被金属膜162和163覆盖的区域蚀刻并去除金属膜161。在该步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀层300可溶于有机碱性溶液。另一方面，金属膜162和163对该有机碱性溶液具有耐蚀刻性。因此，即使抗蚀层300被溶解，也可以使用金属膜162和163作为掩模将金属膜161蚀刻成希望的形状。注意，尽管抗蚀层300逐渐溶解，但图16示出了抗蚀层300已完全溶解的状态。
在用于制造根据第二实施例的场效应晶体管10D的上述处理步骤中，抗蚀层300可以在图16中所示的处理步骤中完全溶解，使得不必实施用于去除抗蚀层300的单独的处理步骤。以这种方式，可以简化制造场效应晶体管10D的处理，并且可以降低场效应晶体管10D的制造成本。
然而，注意，因为金属膜162和163在图16中所示的处理步骤中用作蚀刻掩模，例如，在执行图15中所示的处理步骤之后，可以预先去除抗蚀层300，之后可以使用金属膜162和163作为蚀刻掩模来蚀刻金属膜161。
通过上述处理步骤，可以形成由具有顺序层压在金属膜161上的金属膜162和163的层压膜制成的栅电极16，并且可以完成制造顶栅极/底接触场效应晶体管10D(参见图16)的处理。
注意，在某些情况下，在图16的处理步骤之后，(有时不是直接在图16的处理步骤之后)，可以对场效应晶体管10D执行退火处理(例如，以大约300℃至400℃)，以便改善由氧化物半导体制成的有源层14的可靠性。在这种情况下，通过退火处理可能使栅电极16的表面粗糙化，并且栅电极16可能不能不充分地用作电极。然而，根据第二实施例，对应于栅电极16的最上层的金属膜163是由具有比金属膜162(例如，Mo)更高的耐热性的金属(例如，Ti)制成，以此方式，可以防止电极16的表面粗糙化。
如上所述，在第二实施例中，提供具有顺序层压在金属膜161上的金属膜162和163的层压膜，作为形成在由氧化膜制成的栅极绝缘层15的预定表面上的电极。此外，金属膜161由可以用由有机碱性溶液制成的蚀刻溶液进行蚀刻的金属、合金或多种金属的混合物制成。
而且，金属膜162由对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜161的蚀刻速率更高的蚀刻速率蚀刻的金属、合金或多种金属的混合物制成。金属膜163由对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜162的蚀刻速率更高的蚀刻速率蚀刻的金属、合金或多种金属的混合物制成。
以这种方式，当用有机碱性溶液蚀刻金属膜161时，金属膜162和163用作掩模，使得金属膜161可以被蚀刻成希望的形状。
而且，有机碱性溶液可以相对于由包含元素A和元素B的氧化膜制成的栅极绝缘层15选择性地蚀刻金属膜161，其中元素A为碱土金属，元素B为从由G、Sc、Y和镧系元素构成的组中选择的至少一种元素。以这种方式，可以防止对栅极绝缘层15的蚀刻损坏，使得可以保护栅极绝缘层15免于膜变薄并且可以保持良好的绝缘特性。结果，可以获得具有良好电特性的场效应晶体管。
<第二实施例修改>
作为第二实施例的示例修改，将描述具有不同于顶栅极/底接触配置的配置的场效应晶体管。注意，在对第二实施例的示例修改的以下描述中，可以省略对与先前描述的实施例的特征和元件基本相同的特征和元件的描述。
图17-图19是根据第二实施例的示例修改的场效应晶体管的截面图。图17-图19中所示的场效应晶体管中的每一个是根据本发明的实施例的半导体器件的代表性示例。
图17中示出的场效应晶体管10E是顶栅极/顶接触场效应晶体管。场效应晶体管10E与根据第一实施例的示例修改的场效应晶体管10A(参见图9)的不同之处在于，栅电极16由具有顺序层压在金属膜161上的金属膜162和163的层压膜制成。
可以通过改变图2中所示的处理步骤和图3中所示的处理步骤的执行顺序来制造场效应晶体管10E。
图18中所示的场效应晶体管10F是底栅极/底接触场效应晶体管。场效应晶体管10F与根据第一实施例的示例修改的场效应晶体管10B(参见图10)的不同之处在于，源电极12由具有顺序层压在金属膜121上的金属膜122和123的层压膜制成，且漏电极13由具有顺序层压在金属膜131上的金属膜132和133的层压膜制成。注意，例如，用于金属膜123和133的材料和膜形成方法可以与用于金属膜163的材料和膜形成方法相同。
图19中所示的场效应晶体管10G是底栅极/顶接触场效应晶体管。场效应晶体管10G与根据第一实施例的示例修改的场效应晶体管10C(参见图11)的不同之处在于，源电极12由具有顺序层压在金属膜121上的金属膜122和123的层压膜制成，且漏电极13由具有顺序层压在金属膜131上的金属膜132和金属膜133的层压膜制成。注意，例如，用于金属膜123和133的材料和膜形成方法可以与用于金属膜163的材料和膜形成方法相同。
如上所述，根据本发明的场效应晶体管的层配置不受特别限制且例如可以根据目的从图12和图17-图19中所示的配置中选择适当的配置。注意，图17-图19中所示的场效应晶体管10E、10F和10G可以实现与场效应晶体管10D类似的效果。
<第三实施例>
根据本发明的第三实施例，通过在第一导电膜上层压溶解在有机碱性溶液中的第二导电膜以形成栅电极来制造根据第二实施例的场效应晶体管。注意，在第三实施例的以下描述中，可以省略对与先前描述的实施例的特征和元件基本相同的特征和元件的描述。
根据第三实施例的场效应晶体管的配置可以与如图12中所示的场效应晶体管10D的配置相同。在第三实施例中，金属膜162的材料不受特别限制且可以根据目的适当地选择，只要它是可以通过由有机碱性溶液制成的蚀刻溶液来蚀刻的金属、合金或多种金属的混合物即可。例如，铜(Cu)、Cu合金(主要含Cu的合金)等可用作金属膜162的材料。
然而，注意，金属膜162可以由除金属膜之外的导电膜(例如，导电氧化膜)代替，只要其可以用由有机碱性溶液制成的蚀刻溶液蚀刻即可。
金属膜163优选地由具有比金属膜162更高的耐热性的金属制成。这样，可以防止栅电极16的上表面(金属膜163的上表面)在场效应晶体管10D被退火时被粗糙化。例如，如果金属膜162由Cu制成，则可以使用Ti作为金属膜163。
注意，在制造根据第三实施例的场效应晶体管10D的处理中，不必实施图15中所示的处理步骤。
也就是说，在实现图14中所示的处理步骤之后，可以从未被金属膜163覆盖的区域同时蚀刻和去除金属膜161和162。在该步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀层300可溶于该有机碱性溶液中。另一方面，金属膜163对有机碱性溶液具有耐蚀刻性。因此，即使抗蚀层300被溶解，也可以使用金属膜163作为掩模将金属膜161和162同时蚀刻成希望的形状(图16)。注意，尽管抗蚀层300逐渐溶解，但图16示出了抗蚀层300完全溶解的状态。
如上所述，根据制造根据第三实施例的场效应晶体管10D的处理，因为抗蚀层300可以在图16中所示的处理步骤中完全溶解，所以不必实施用于去除抗蚀层300的单独的步骤。以这种方式，可以简化制造场效应晶体管10D的处理，并且可以降低场效应晶体管10D的制造成本。
然而，注意，因为金属膜163在图16中所示的处理步骤中用作蚀刻掩模，所以例如，在执行图14中所示的处理步骤之后，可以预先去除抗蚀层300，之后可以使用金属掩模163作为蚀刻掩模同时蚀刻金属膜161和162。
通过上述处理步骤，可以形成由具有顺序层压在金属膜161上的金属膜162和163的层压膜制成的栅电极16，并且可以完成制造顶栅极/底接触场效应晶体管10D(参见图16)的处理。
注意，在某些情况下，在图16的处理步骤之后(有时不是直接在图16的处理步骤之后)，可以对场效应晶体管10D执行退火处理(例如，以大约300℃至400℃)，以便改善由氧化物半导体制成的有源层14的可靠性。在这种情况下，通过退火处理可能使栅电极16的表面粗糙化，并且栅电极16可能不能不充分地用作电极。然而，在第三实施例中，与栅电极16的最上层相对应的金属膜163是由具有比金属膜162(例如，Cu)更高的耐热性的金属(例如，Ti)制成，并且以这种方式，可以防止栅电极16的表面粗糙化。
如上所述，根据第三实施例，提供具有顺序层压在金属膜161上的金属膜162和163的层压膜，作为形成在由氧化膜制成的栅极绝缘层15的预定表面上的电极。金属膜161和162由可以用由有机碱性溶液制成的蚀刻溶液来蚀刻的金属、合金或多种金属的混合物制成。
而且，金属膜163由对有机碱性溶液具有耐蚀刻性并且可以通过预定的蚀刻溶液以比对于金属膜162的蚀刻速率更高的蚀刻速率来蚀刻的金属、合金或多种金属的混合物制成。
因此，当用有机碱性溶液蚀刻金属膜161和162时，金属膜163可以用作掩模。以这种方式，金属膜161和162可以同时被蚀刻成希望的形状。
而且，有机碱性溶液可以相对于由包含元素A和元素B的氧化膜制成的栅极绝缘层15选择性地蚀刻金属膜161和162，其中元素A为碱土金属，元素B为从由G、Sc、Y和镧系元素构成的组中选择的至少一种元素。以这种方式，可以防止对栅极绝缘层15的蚀刻损坏，使得可以保护栅极绝缘层15免于膜变薄并且可以保持良好的绝缘特性。结果，可以获得具有良好电特性的场效应晶体管。
<示例1-4>
在示例1-4中，如图1中所示的顶栅极/底接触场效应晶体管10以如下方式制造。
首先，在由玻璃制成的基材料11上形成金属膜(Au)，并通过光刻和湿法蚀刻将金属膜图案化，以形成源电极12和漏电极13。之后，在源电极12和漏电极13上方形成氧化物半导体膜(MgIn2O4)，并且通过光刻和湿法蚀刻将氧化物半导体膜图案化，以形成有源层14。
然后，用于形成覆盖源电极12、漏电极13和有源层14的氧化膜的涂布溶液被旋涂在基材料11上，之后使旋涂膜经受干燥处理、烧结处理和退火处理以形成栅极绝缘层15(LaSrO)。
然后，通过在栅极绝缘层上溅射包含Al作为主成分的Al合金(靶材料：由KobelcoResearch Institute制造的SA-HT2)，在栅极绝缘层15上形成金属膜161。然后，通过在金属膜161上溅射Mo(示例1和2)或Cu(示例3和4)在金属膜161上形成金属膜162。然后，通过光刻在金属膜162上的预定区域上方形成抗蚀层300。
然后，实施蚀刻步骤1和蚀刻步骤2以形成由金属膜161和金属膜162制成的栅电极16，并且完成场效应晶体管10的制造。下面的表1指示示例1-4中的蚀刻步骤1和蚀刻步骤2的条件。
[表1]
具体地，在示例1中，使用具有1.6nm/min和437.7nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜161并形成图案。
在示例2中，使用对金属膜161和金属膜162分别具有21nm/min和200nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜161并形成图案。
在示例3中，使用对金属膜161和金属膜162分别具有1nm/min和400nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜161并形成图案。
在示例4中，使用对金属膜161和金属膜162分别具有1.6nm/min和407nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜161并形成图案。
<视觉检查>
在示例1-4中实施蚀刻步骤2之后，检查对栅极绝缘层15的蚀刻损坏(以确定是否已发生栅极绝缘层15的膜变薄)。检查结果如表1所示。
从表1可知，通过在蚀刻步骤1中蚀刻金属膜162，并且在蚀刻步骤2中使用金属膜162作为掩模蚀刻金属膜161，可以防止蚀刻溶液对构成栅极绝缘层15的氧化膜的损坏(栅极绝缘层15的膜变薄)。
(电特性)
针对示例1中获得的场效应晶体管，使用半导体参数分析仪装置(由AgilentTechnologies股份有限公司制造的半导体参数分析仪B1500)进行晶体管性能评估。具体地，在源极/漏极电压(Vds)设置为10V且栅极电压(Vg)在-15V至+15V的范围内变化的同时测量源极/漏极电流(Ids)和栅极电流(|Ig|)，并且评估电流-电压特性。
从指示晶体管性能评估结果的图20可知，保持了绝缘性能并获得了良好的晶体管特性。
<示例5-8>
在示例5-8中，如图12中所示的顶栅极/底接触场效应晶体管10D可以以如下方法制造。
首先，如示例1中那样，在由玻璃制成的基材料11上形成源电极12(Au)和漏电极13(Au)、有源层14(MgIn2O4)和栅极绝缘层15(LaSrO)。
然后，通过在栅极绝缘层15上溅射包含Al作为主成分的Al合金(靶材料：由Kobelco Research Institute制造的SA-HT2)，在栅极绝缘层15上形成金属膜161。然后，通过在金属膜161上溅射Mo(示例5、6)或Cu(示例7、8)在金属膜161上形成162。然后，通过在金属膜162上溅射Ti在金属膜162上形成金属膜163。之后通过光刻在金属膜163上的预定区域上方形成抗蚀层300。
然后，实施蚀刻步骤1、蚀刻步骤2和蚀刻步骤3以形成由金属膜161、162和163制成的栅电极16，并且完成场效应晶体管10D的制造。下表2指示示例5-8中的蚀刻步骤1、蚀刻步骤2和蚀刻步骤3的条件。
[表2]
具体地，在示例5中，使用对金属膜162和金属膜163分别具有<1.6nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161和金属膜162分别具有1.6nm/min和437.7nm/min的蚀刻速率为的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜162并形成图案。此外，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤3，以蚀刻金属膜161并形成图案。
在示例6中，使用对金属膜162和金属膜163分别具有<0.1nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161和金属膜162分别具有21nm/min和200nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤3，以蚀刻金属膜161并形成图案。
在实施例7中，使用对金属膜162和金属膜163分别具有0.3nm/min和138nm/min的蚀刻速率的蚀刻溶液进行蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161和金属膜162分别具有1nm/min和400nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤3，以蚀刻金属膜161并形成图案。
在实施例8中，使用对金属膜162和金属膜163分别具有0.3nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161和金属膜162分别具有1.6nm/min和407nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤2，以蚀刻金属膜162并形成图案。而且，使用对金属膜161具有66.7nm/min的蚀刻速率的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤3，以蚀刻金属膜161并形成图案。
(视觉检查)
在示例5-8中实施蚀刻步骤3之后，检查对栅极绝缘层15的蚀刻损坏(以确定是否已发生栅极绝缘层15的膜变薄)。检查结果如表2所示。
从表2可知，通过在蚀刻步骤2中蚀刻金属膜162，并且在蚀刻步骤3中使用金属膜162作为掩模蚀刻金属膜161，可以防止蚀刻溶液对构成栅极绝缘层15的氧化膜的损坏(栅极绝缘层15的膜变薄)。
(电特性)
针对示例5中获得的场效应晶体管，以与示例1中相同的方式进行晶体管性能评估。评估结果与图20的评估结果相似，其指示保持了绝缘性能并获得了良好的晶体管特性。
<比较示例1>
在比较示例1中，如图12所示的顶栅极/底接触场效应晶体管10D以如下方式制造。
注意，在比较示例1中，使用对金属膜162和金属膜163分别具有<0.1nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163和形成图案。然而，没有实施蚀刻步骤2。而且，使用基于PAN(磷酸，乙酸和硝酸)的蚀刻溶液实施蚀刻步骤3，该基于PAN的蚀刻溶液广泛用于由Al和Mo制成的金属膜，以形成图案。
(视觉检查)
在比较示例1中实施蚀刻步骤3之后，检查对栅极绝缘层15的蚀刻损坏(以确定是否已发生栅极绝缘层15的膜变薄)。检查结果如表3所示。
[表3]
从表3可以看出，当使用基于PAN的蚀刻溶液实施蚀刻步骤3以形成图案而不实施蚀刻步骤2时，在构成栅极绝缘层15的氧化膜处发生膜变薄。也就是说，确认当实施根据比较示例的蚀刻时，发生了蚀刻溶液对构成栅极绝缘层15的氧化膜的损坏。
<示例9和10>
在示例9和10中，如图12所示的顶栅极/底接触场效应晶体管10D以如下方式制造。
首先，如示例1中那样，在由玻璃制成的基材料11上形成源电极12(Au)和漏电极13(Au)、有源层14(MgIn2O4)和栅极绝缘层15(LaSrO)。
然后，通过在栅极绝缘层15上溅射包含Al作为主成分的Al合金(靶材料：由Kobelco Research Institute制造的SA-HT2)，在栅极绝缘层15上形成金属膜161。然后，通过在金属膜161上溅射Cu，在金属膜161上形成金属膜162。然后，通过在金属膜162上溅射Ti在金属膜162上形成金属膜163。之后通过光刻在金属膜163上的预定区域上方形成抗蚀层300。
然后，实施蚀刻步骤1和蚀刻步骤2以形成由金属膜161、162和163制成的栅电极16，并且完成场效应晶体管10D的制造。下表4指示示例9和10中的蚀刻步骤1和蚀刻步骤2的条件。
[表4]
具体地，在示例9中，使用对金属膜162和金属膜163分别具有0.3nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161的蚀刻速率为66.7nm/min并且还能够溶解金属膜162的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液实施蚀刻步骤2，使得金属膜161和162将被同时蚀刻以形成图案。
在示例10中，使用对金属膜162和金属膜163分别具有0.6nm/min和117.6nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用对金属膜161的蚀刻速率为66.7nm/min并且还能够溶解金属膜162的由6％浓度的四甲基氢氧化铵溶液制成的蚀刻溶液制成的蚀刻溶液实施蚀刻步骤2，使得金属膜161和162将被同时蚀刻以形成图案。
(视觉检查)
在示例9和10中实施蚀刻步骤2之后，检查对栅极绝缘层15的蚀刻损坏(以确定是否已发生栅极绝缘层15的膜变薄)。检查结果如表4所示。
从表4可以看出，通过在蚀刻步骤1中蚀刻金属膜163并在蚀刻步骤2中使用金属膜163作为掩模同时蚀刻金属膜161和162，可以防止蚀刻溶液对构成栅极绝缘层15的氧化膜的损坏(栅极绝缘层15的膜变薄)。
(电特性)
针对示例9中获得的场效应晶体管，以与示例1中相同的方式执行晶体管性能评估。评估结果类似于图20中所示的评估结果，其指示保持了绝缘性能并获得了良好的晶体管特性。
<比较示例2>
在比较示例2中，如图12所示的顶栅极/底接触场效应晶体管以如下方式制造。
注意，在比较示例2中，使用对金属膜162和金属膜163分别具有0.3nm/min和138nm/min的蚀刻速率的蚀刻溶液实施蚀刻步骤1，以蚀刻金属膜163并形成图案。而且，使用由能够溶解Al和Cu的金属膜的硫酸、硝酸和氟化铵的混合溶液制成的蚀刻溶液实施蚀刻步骤2以形成图案。
(视觉检查)
在比较示例2中实施蚀刻步骤2之后，检查对栅极绝缘层15的蚀刻损坏(以确定是否已发生栅极绝缘层15的膜变薄)。检查结果如表5所示。
[表5]
从表5可以看出，当在蚀刻步骤2中使用基于PAN的蚀刻溶液形成图案时，在构成栅极绝缘层15的氧化膜处发生膜变薄。也就是说，确认了在实施根据比较示例2的蚀刻时，发生了蚀刻溶液对构成栅极绝缘层15的氧化物的损坏。
<第四实施例>
作为本发明第四实施例的示例方面，将描述使用根据第一实施例的场效应晶体管的显示元件、图像显示设备和系统。在第四实施例的以下描述中，可以省略对与先前描述的实施例的特征和元件基本相同的特征和元件的描述。
(显示元件)
根据第四实施例的显示元件至少包括光控制元件和用于驱动光控制元件的驱动电路。在需要时，显示元件还可以包括其他组件。光控制元件不受特别限制且可以根据目的适当地选择，只要该元件是基于驱动信号被控制以输出光的元件即可。光控制元件的示例包括电致发光(EL)元件、电致变色(EC)元件、液晶元件、电泳元件、电润湿元件等。
驱动电路不受特别限制且可以根据目的适当地选择，只要该驱动电路包括根据第一实施例的场效应晶体管即可。显示元件的其他组件不受特别限制且可以根据目的适当选择。
因为根据第四实施例的显示元件包括根据第一实施例的场效应晶体管，所以可以减小显示元件中的泄漏电流并且可以通过低电压驱动该显示元件。结果，该显示元件能具有高质量的显示。
(图像显示设备)
根据第四实施例的图像显示设备至少包括多个根据第四实施例的显示元件、多个布线和显示控制设备。在需要时，图像显示设备可以进一步包括其他组件。多个显示元件不受特别限制且可以根据目的适当地选择，只要根据第四实施例的显示元件布置成矩阵即可。
多个布线不受特别限制且可以根据目的适当地选择，只要栅极电压和图像数据信号可以单独地施加到多个显示元件中的每个场效应晶体管即可。
显示控制设备不受特别限制且可以根据目的适当地选择，只要其能够基于图像数据单独地控制经由多个布线施加到每个场效应晶体管的栅极电压和信号电压即可。显示器件的其他组件不受特别限制且可以根据目的适当选择。
因为根据第四实施例的图像显示设备包括显示元件，该显示元件包括根据第一实施例的场效应晶体管，所以该图像显示设备能显示高质量图像。
(系统)
根据第四实施例的系统至少包括根据第四实施例的图像显示设备和图像数据生成设备。图像数据生成设备基于要显示的图像信息生成图像数据，并将图像数据输出到图像显示设备。
因为该系统包括根据第四实施例的图像显示设备，所以该系统能以高清晰度显示图像信息。
下面将具体描述根据第四实施例的显示元件、图像显示设备和系统。
图21示出了作为根据第四实施例的示例系统的电视装置500的示意性配置。注意，图21中的连接线仅示出了信号或信息的代表性流程，并未表示图21中的各种块元件之间的所有连接。
例如，根据第四实施例的电视装置500包括主控制设备501、调谐器503、模数转换器(ADC)504、解调电路505、TS(传输流)解码器506、音频解码器511、数模转换器(DAC)512、音频输出电路513、扬声器514、视频解码器521、视频/OSD合成电路522、视频输出电路523、图像显示设备524、OSD渲染电路525、存储器531、操作设备532、驱动接口(驱动IF)541、硬盘设备542、光盘设备543、IR(红外)光接收器551和通信控制设备552。
主控制设备501控制整个电视装置500，并包括CPU、快闪ROM、RAM等。快闪ROM可以存储以可由CPU解释的代码描述的程序、用于CPU处理的各种数据等。而且，RAM是CPU使用的工作存储器。
调谐器503从由天线610接收的广播波中选择预设频道的广播。ADC 504将调谐器503的输出信号(模拟信息)转换为数字信息。解调电路505解调来自ADC 504的数字信息。
TS解码器506对解调电路505的输出信号进行TS解码，并分离音频信息和视频信息。音频解码器511对来自TS解码器506的音频信息进行解码。DA转换器(DAC)512将音频解码器511的输出信号转换为模拟信号。
音频输出电路513将DA转换器(DAC)512的输出信号输出到扬声器514。视频解码器521对来自TS解码器506的视频信息进行解码。视频/OSD合成电路522合成视频解码器521的输出信号和OSD渲染电路525的输出信号。
视频输出电路523将视频/OSD合成电路522的输出信号输出到图像显示设备524。OSD渲染电路525包括用于在图像显示设备524的屏幕上显示字符和图形的字符生成器。OSD渲染电路525响应于来自操作设备532或IR接收器551的指令输出包括显示信息的信号。
存储器531临时存储AV(视听)数据等。例如，操作设备532包括诸如控制面板(未示出)的输入介质，并将用户输入的各种信息通信传达到主控制设备501。驱动IF 541是双向通信接口，并且可以符合例如AT附件包接口(ATAPI)。
硬盘驱动器542包括硬盘、用于驱动硬盘的驱动设备等。驱动设备在硬盘上记录数据并再现硬盘上记录的数据。光盘设备543将数据记录在光盘(例如，DVD)上并再现记录在光盘上的数据。
IR接收器551接收来自遥控发送器620的光信号，并将接收的光信号通信传达到主控制设备501。通信控制设备552控制与互联网的通信，使得可以经由互联网获取各种信息。
例如，图像显示设备524可以包括显示单元700和显示控制设备780，如图22所示。例如，显示单元700可以包括具有多个(在本示例中为n×m)显示元件702的显示器710，显示元件702被布置成矩阵，如图23所示。
此外，例如，显示器710可以包括沿X轴方向以相等间隔布置的n个扫描线(X0，X1，X2，X3，...，Xn-2，Xn-1)、沿Y轴方向以相等间隔布置的m个数据线(Y0，Y1，Y2，Y3，...，Ym-1)、以及沿Y轴方向以相等间隔布置的m个电源线(Y0i，Y1i，Y2i，Y3i，...，Ym-1i)，如图24所示。注意，可以通过扫描线和数据线指定来自多个显示元件702中的给定显示元件702。
例如，每个显示元件702可以包括有机EL(电致发光)元件750和用于使有机EL元件750发光的驱动电路720，如图25所示。也就是说，显示器710可以是所谓的有源矩阵有机EL显示器。此外，例如，显示器710可以是32英寸彩色显示器。然而，注意，显示器710的尺寸不限于以上示例。
例如，有机EL元件750可以包括有机EL薄膜层740、阴极712和阳极714，如图26所示。
例如，有机EL元件750可以布置在场效应晶体管旁边。在这种情况下，有机EL元件750和场效应晶体管可以形成在相同的基材料上。然而，本发明不限于这种布置。例如，有机EL元件750可以布置在场效应晶体管上。在这种情况下，场效应晶体管的栅电极需要是透明的，因此例如透明的导电氧化物，诸如ITO(氧化铟锡)、In2O3、SnO2、ZnO、Ga掺杂的ZnO、Al-掺杂的ZnO、或Sb掺杂的SnO2可以用作栅电极。
在有机EL元件750中，例如，Al可以用作阴极712。或者，例如，可以使用Mg-Ag合金、Al-Li合金、ITO等作为阴极712。而且，例如，ITO可以用作阳极714。或者，例如，可以使用诸如In2O3、SnO2、ZnO、Ag-Nd合金等的导电氧化物作为阳极714。
有机EL薄膜层740包括电子传输层742、发光层744和空穴传输层746。阴极712连接到电子传输层742，且阳极714连接到空穴传输层746。当在阳极714和阴极712之间施加预定电压时，发光层744发光。
而且，如图25中所示。驱动电路720包括两个场效应晶体管810和820以及电容器830。场效应晶体管810用作开关元件。场效应晶体管810具有连接到预定扫描线的栅电极G、连接到预定数据线的源电极S、以及连接到电容器830的一个端子的漏电极D。
电容器830用于存储场效应晶体管810的状态，即数据。电容器830的另一端子连接到预定的电流供应线。
场效应晶体管820用于向有机EL元件750供应大电流。场效应晶体管820具有连接到场效应晶体管810的漏电极D的栅电极G、连接到有机EL元件750的阳极714的漏电极D、以及连接到预定电流供应线的源电极S。
当场效应晶体管810切换到“导通”状态时，有机EL元件750由场效应晶体管820驱动。
显示控制设备780可以包括图像数据处理电路782、扫描线驱动电路784和数据线驱动电路786，如图27所示。
图像数据处理电路782基于视频输出电路523的输出信号确定显示器710上的多个显示元件702的亮度。扫描线驱动电路784响应于来自图像数据处理电路782的指令分别向n个扫描线施加电压。数据线驱动电路786响应于来自图像数据处理电路782的指令分别向m个数据线施加电压。
从以上描述可以理解，在根据本实施例的电视装置500中，视频解码器521、视频/OSD合成电路522、视频输出电路523以及OSD渲染电路525构成图像数据生成设备。
注意，尽管以上已经描述了使用有机EL元件作为光控制元件的示例情况，但是本发明不限于此，并且液晶元件、电致变色元件、电泳元件或电润湿元件可以也可用作光控元件。
例如，在使用液晶元件作为光控制元件的情况下，液晶显示器用作显示器710。在这种情况下，如图28所示，显示器710的显示元件703不需要电流供应线。
而且，在这种情况下，如图29所示，例如，显示元件703的驱动电路730可以仅包括一个场效应晶体管840，其类似于图25的场效应晶体管(810、820)。在场效应晶体管840中，栅电极G连接到预定的扫描线，且源电极S连接到预定的数据线。此外，漏电极D连接到液晶元件770和电容器760的像素电极。注意，在图29中，参考标号762和772分别表示电容器760和液晶元件770的对立电极(公共对立电极)。
注意，尽管以上将电视装置描述为根据本实施例的示例系统，但是根据本实施例的系统不限于以上示例。也就是说，本实施例可以由包括图像显示设备524作为用于显示图像和信息的设备的任何系统来实施。例如，本发明可以由包括彼此连接的计算机(例如，个人计算机)和图像显示设备524的计算机系统来实施。
此外，例如，图像显示设备524可以用作诸如蜂窝电话、便携式音乐重放设备、便携式电影重放设备、电子书或PDA(个人数字助理)的移动信息设备的显示部件；或者，诸如静止照相机或摄像机等成像设备的显示部件。而且，图像显示设备524可以用作用于在例如汽车、飞机、火车、轮船等的车辆系统中显示各种信息的显示部件。此外，图像显示设备524可以用作用于在测量设备、分析设备、医疗设备、广告媒体等中显示各种信息的显示部件。
尽管以上已经针对某些说明性实施例描述了本发明，但本发明不限于这些实施例，并且可以进行许多变化和修改而不脱离本发明的范围。
本申请基于并要求于2016年2月1日提交的日本专利申请No.2016-017556、于2016年6月6日提交的日本专利申请No.2016-112375、和于2016年6月6日提交的日本专利申请No.2016-112946的优先权日期的权益，其全部内容通过引用并入本文。
参考标号的说明
10,10A,10B,10C,10D,10E,10F,10G 场效应晶体管
11 基材料
12 源电极
13 漏电极
14 有源层
15 栅极绝缘层
16 栅电极
121,122,123,131,132,133,161,162,163 金属膜
现有技术文件
专利文献
专利文献1：日本专利No.4538636

Claims (21)

1.一种制造场效应晶体管的方法，所述场效应晶体管包括栅极绝缘层和电极，所述电极包括相继层压在所述栅极绝缘层的预定表面上的第一导电膜和第二导电膜，所述方法包括以下步骤：
形成包括元素A和元素B的氧化膜作为栅极绝缘层，所述元素A是碱土金属，所述元素B是从由Ga、Sc、Y和镧系元素构成的组中选择的至少一个元素；
在所述氧化膜上形成在有机碱性溶液中溶解的第一导电膜；
在所述第一导电膜上形成第二导电膜；
用具有比对于所述第一导电膜的蚀刻速率更高的对于第二导电膜的蚀刻速率的蚀刻溶液来蚀刻所述第二导电膜；以及
使用第二导电膜作为掩模，用有机碱性溶液蚀刻所述第一导电膜。
2.根据权利要求1所述的制造场效应晶体管的方法，所述方法还包括以下步骤：
在所述第二导电膜上形成第三导电膜；以及
用具有比对于所述第二导电膜的蚀刻速率更高的对于所述第三导电膜的蚀刻速率的蚀刻溶液来蚀刻所述第三导电膜；
其中，在蚀刻所述第一导电膜的步骤中，使用所述第二导电膜和所述第三导电膜作为掩模，用有机碱性溶液蚀刻所述第一导电膜。
3.根据权利要求1所述的制造场效应晶体管的方法，所述方法还包括以下步骤：
在所述第一导电膜上形成在有机碱性溶液中溶解的所述第二导电膜；
在所述第二导电膜上形成第三导电膜；
用具有比对于所述第二导电膜的蚀刻速率更高的对于所述第三导电膜的蚀刻速率的蚀刻溶液来蚀刻所述第三导电膜；以及
取代实施蚀刻所述第一导电膜的步骤和蚀刻所述第二导电膜的步骤，使用所述第三导电膜作为掩模，用有机碱性溶液同时蚀刻所述第一导电膜和所述第二导电膜。
4.根据权利要求1所述的制造场效应晶体管的方法，其中，
所述第一导电膜是包括Al的金属膜；以及
所述第二导电膜是包括Mo、W、Ti、Ta、Cr、Cu和Ni中的至少一种的金属膜。
5.根据权利要求2所述的制造场效应晶体管的方法，其中，
所述第一导电膜是包括Al的金属膜；
所述第二导电膜是包括Mo、W、Ta、Cr、Au、Cu和Ni中的至少一种的金属膜；以及
所述第三导电膜是包括Ti的金属膜。
6.根据权利要求3所述的制造场效应晶体管的方法，其中，
所述第一导电膜是包括Al的金属膜；
所述第二导电膜是包括Cu的金属膜；以及
所述第三导电膜是包括Ti的金属膜。
7.根据权利要求1-6中任一项所述的制造场效应晶体管的方法，其中，所述氧化膜包括顺电非晶氧化物或由所述顺电非晶氧化物构成。
8.根据权利要求1-7中任一项所述的制造场效应晶体管的方法，其中，所述氧化膜还包括元素C，所述元素C是从由Al、Ti、Zr、Hf、Nb、和Ta构成的组中选择的至少一种元素。
9.一种场效应晶体管，包括：
基材料；
形成在基材料上的源电极、漏电极和栅电极；
有源层，当预定电压施加到栅电极时，该有源层在源电极和漏电极之间形成沟道；以及
布置在栅电极和有源层之间的栅极绝缘层；
其中，所述栅极绝缘层由包括元素A和元素B的氧化膜制成，所述元素A是碱土金属，所述元素B是从由Ga、Sc、Y和镧系元素构成的组中选择的至少一个元素；以及
其中，源电极、漏电极和形成在栅极绝缘层的预定表面上的栅电极中的至少一个电极是层压膜，该层压膜包括在有机碱性溶液中溶解的第一导电膜和形成在第一导电膜上的第二导电膜，用于蚀刻第二导电膜的预定蚀刻溶液的蚀刻速率比用于蚀刻第一导电膜的该预定蚀刻溶液的蚀刻速率更高。
10.根据权利要求9所述的场效应晶体管，其中，
所述层压膜包括形成在第二导电膜上的第三导电膜，用于蚀刻第三导电膜的该预定蚀刻溶液的蚀刻速率比用于蚀刻第二导电膜的该预定蚀刻溶液的蚀刻速率更高。
11.根据权利要求10所述的场效应晶体管，其中，所述第二导电膜是在在有机碱性溶液中溶解的膜。
12.根据权利要求9所述的场效应晶体管，其中，
所述第一导电膜是包括Al的金属膜；以及
所述第二导电膜是包括Mo、W、Ti、Ta、Cr、Cu和Ni中的至少一种的金属膜。
13.根据权利要求10所述的场效应晶体管，其中，
所述第一导电膜是包括Al的金属膜；
所述第二导电膜是包括Mo、W、Ta、Cr、Au、Cu和Ni中的至少一种的金属膜；以及
所述第三导电膜是包括Ti的金属膜。
14.根据权利要求11所述的场效应晶体管，其中，
所述第一导电膜是包括Al的金属膜；
所述第二导电膜是包括Cu的金属膜；以及
所述第三导电膜是包括Ti的金属膜。
15.根据权利要求9-14中的任一项所述的场效应晶体管，其中，所述氧化膜包括顺电非晶氧化物或由顺电非晶氧化物组成。
16.根据权利要求9-15中的任一项所述的场效应晶体管，其中所述氧化膜还包括元素C，所述元素C是从由Al、Ti、Zr、Hf、Nb和Ta构成的组中选择的至少一种元素。
17.根据权利要求9-16中的任一项所述的场效应晶体管，其中所述有源层是氧化物半导体。
18.一种显示元件，包括：
驱动电路；以及
光控制元件，其被控制以基于来自驱动电路的驱动信号输出光；
其中，所述驱动电路使用根据权利要求9至17中任一项所述的场效应晶体管来驱动所述光控制元件。
19.根据权利要求18所述的显示元件，其中所述光控制元件是电致发光元件、电致变色元件、液晶元件、电泳元件或电润湿元件。
20.一种显示设备，包括：
根据权利要求18或19所述的多个显示元件，其被布置成矩阵；以及
显示控制装置，其被配置为单独控制多个显示元件。
21.一种系统，包括：
根据权利要求20的显示设备；以及
图像数据生成设备，其被配置为将图像数据供应给所述显示设备。
CN201780008233.8A 2016-02-01 2017-01-18 场效应晶体管、其制造方法、显示元件、显示设备和系统 Pending CN108496243A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016017556 2016-02-01
JP2016-017556 2016-02-01
JP2016112375 2016-06-06
JP2016-112375 2016-06-06
JP2016112946 2016-06-06
JP2016-112946 2016-06-06
PCT/JP2017/001458 WO2017135029A1 (ja) 2016-02-01 2017-01-18 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Publications (1)

Publication Number Publication Date
CN108496243A true CN108496243A (zh) 2018-09-04

Family

ID=59499521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008233.8A Pending CN108496243A (zh) 2016-02-01 2017-01-18 场效应晶体管、其制造方法、显示元件、显示设备和系统

Country Status (10)

Country Link
US (1) US10748784B2 (zh)
EP (1) EP3432348A4 (zh)
JP (1) JP6562089B2 (zh)
KR (1) KR102142038B1 (zh)
CN (1) CN108496243A (zh)
BR (1) BR112018015422A2 (zh)
RU (1) RU2692401C1 (zh)
SG (1) SG11201806226WA (zh)
TW (2) TWI687750B (zh)
WO (1) WO2017135029A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113563A1 (de) 2017-06-20 2018-12-20 Ipgate Ag Bremssystem
JP7143601B2 (ja) * 2018-03-16 2022-09-29 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019161182A (ja) * 2018-03-16 2019-09-19 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
US11342447B2 (en) 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217370A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタのゲ−ト電極およびその製造方法
JP2004214616A (ja) * 1993-09-07 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100295038A1 (en) * 2009-05-22 2010-11-25 Fujifilm Corporation Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
EP2517255A1 (en) * 2009-12-25 2012-10-31 Ricoh Company, Limited Field-effect transistor, semiconductor memory, display element, image display device, and system
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004077501A2 (ja) 2003-02-27 2004-09-10 Nat Inst Of Advanced Ind Scien 電界効果トランジスタおよび電界効果トランジスタの製造方法
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
GB0427900D0 (en) * 2004-12-21 2005-01-19 Koninkl Philips Electronics Nv Semiconductor device with high dielectric constant gate insulator and method of manufacture
WO2008047667A1 (en) * 2006-10-16 2008-04-24 Mitsui Mining & Smelting Co., Ltd. Multilayer film for wiring and wiring circuit
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
GB201112548D0 (en) 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6520489B2 (ja) * 2014-07-17 2019-05-29 株式会社リコー 電子回路装置、及び表示素子
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217370A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタのゲ−ト電極およびその製造方法
JP2004214616A (ja) * 1993-09-07 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100295038A1 (en) * 2009-05-22 2010-11-25 Fujifilm Corporation Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
EP2517255A1 (en) * 2009-12-25 2012-10-31 Ricoh Company, Limited Field-effect transistor, semiconductor memory, display element, image display device, and system
CN102782858A (zh) * 2009-12-25 2012-11-14 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
EP3432348A4 (en) 2019-03-20
US20180358236A1 (en) 2018-12-13
US10748784B2 (en) 2020-08-18
BR112018015422A2 (pt) 2018-12-18
JP6562089B2 (ja) 2019-08-21
SG11201806226WA (en) 2018-08-30
WO2017135029A1 (ja) 2017-08-10
TWI687750B (zh) 2020-03-11
KR102142038B1 (ko) 2020-09-14
TWI634377B (zh) 2018-09-01
TW201809841A (zh) 2018-03-16
EP3432348A1 (en) 2019-01-23
JPWO2017135029A1 (ja) 2018-12-06
TW201837576A (zh) 2018-10-16
RU2692401C1 (ru) 2019-06-24
KR20180098647A (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108496243A (zh) 场效应晶体管、其制造方法、显示元件、显示设备和系统
CN107204291A (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
CN105431930A (zh) 场效应晶体管和用于生产场效应晶体管的方法
JP6907512B2 (ja) 電界効果型トランジスタの製造方法
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
CN109478560A (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US11315961B2 (en) Field-effect transistor, method for producing same, display element, display device, and system
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN106972062A (zh) 场效应晶体管及其制造方法,显示元件,显示装置,系统
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2019179861A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018110151A (ja) 電界効果型トランジスタの製造方法
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018014373A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220830

AD01 Patent right deemed abandoned