JP2014016375A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2014016375A
JP2014016375A JP2010120080A JP2010120080A JP2014016375A JP 2014016375 A JP2014016375 A JP 2014016375A JP 2010120080 A JP2010120080 A JP 2010120080A JP 2010120080 A JP2010120080 A JP 2010120080A JP 2014016375 A JP2014016375 A JP 2014016375A
Authority
JP
Japan
Prior art keywords
electrode
layer
wiring
film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010120080A
Other languages
English (en)
Inventor
Hiroyuki Kaigawa
裕之 貝川
Toshihiro Ushida
敏弘 牛田
Masahiro Fujiwara
正弘 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010120080A priority Critical patent/JP2014016375A/ja
Priority to PCT/JP2011/059205 priority patent/WO2011148728A1/ja
Publication of JP2014016375A publication Critical patent/JP2014016375A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 積層膜を用いた電極や配線のエッチング端面に庇が生じることを解消して、電極や配線の上部に形成される絶縁膜や導電膜の充分なステップカバレッジを確保する。
【解決手段】 表示用電極と表示用電極の下層に配置された配線とを有する表示装置であって、表示用電極および配線の少なくとも一方は、上層からＩＺＯ／Ｍｏ／Ａｌからなる積層膜が用いられている。
【選択図】 図２

Description

本発明は、表示装置およびその製造方法に関する。より詳しくは、電極や配線にアルミニウムを用いた表示装置およびその製造方法に関するもである。
液晶表示装置や有機ＥＬディスプレイ等の表示装置は、薄型で軽量、かつ、低消費電力といった特長を活かして、モニター、プロジェクタ、携帯電話、携帯情報端末（ＰＤＡ）等の電子機器に幅広く利用されている。近年では、表示装置の小型化及び軽量化が進んでおり、これにより表示領域周辺の小型化、すなわち、狭額縁化も進められている。
表示装置に使用されるデバイス基板には、スイッチング素子として薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含むＴＦＴアレイ基板を用いることが多い。例えば、ＴＦＴアレイ基板を用いたアクティブマトリクス型の液晶表示装置は、所定の間隔で配置されたＴＦＴアレイ基板と対向基板との間に配向膜を介して液晶層が保持された表示パネルを備える。そして、ＴＦＴアレイ基板側に形成された各画素領域の画素電極と対向基板側に形成された共通電極との間に印加される電界強度を制御することにより、各画素領域における液晶の配向状態を変えることによって光の透過率を変化させて画像を表示している。
ＴＦＴアレイ基板は、透明基板の主面上に格子状に配置されたソース配線とゲート配線を備え、ソース配線とゲート配線によって区画された画素領域には、画素電極が配置される。また、ソース配線とゲート配線の交点近傍には、スイッチング素子としてＴＦＴが配置される。ＴＦＴは、ゲート配線に接続されたゲート電極、ソース配線に接続されたソース電極、及び、画素電極に接続されたドレイン電極を含み、更に、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン、単結晶シリコン等からなる半導体層を備える。ゲート電極は、ゲート絶縁膜にて覆われており、ＴＦＴは、画素電極を個別かつ選択的に制御する。
上記したソース配線、ゲート配線、画素電極等には、画素の微細化にともなって抵抗の小さいアルミニウムやその合金等からなる薄膜にて形成されるが、このような材料からなる膜は、製造工程中の加熱によりヒロックと呼ばれる微細な突起が生じて上部を被覆する絶縁膜の絶縁性が低下することがある。そのため、上記薄膜を他の金属層で覆った積層膜を利用することがある。
特許文献１には、下層がアルミニウム合金２１であり上層がモリブデン合金２２である積層膜を、異なるエッチャント組成で湿式エッチングしたときの断面形状の例が示されている。（図４）
前記特許文献１では、エッチャントの組成を最適化して、図４（ｂ）〜（ｄ）に示すように、積層膜の断面をテーパー状に加工することにより、積層膜のパターン上の絶縁膜のステップカバレージを向上している。
特開２００１−３１１９５４号公報
しかしながら、積層膜を湿式エッチングで加工する場合、エッチャントの組成以外に、積層した金属間に生じる電池反応も考慮する必要がある。例えば、特許文献１の積層膜において電池反応が生じると、下層のアルミニウム合金２１のエッチング速度が速くなって、図４（ａ）に示すように、上層のモリブデン合金２２が庇状に迫り出した断面形状になる。積層膜の断面が上記のような庇状の形状になると、上部を被覆する絶縁層のステップカバレッジが不足して絶縁不良が生じたり、金属の庇が剥離し破片等となって歩留りを低下させる問題がある。
また、特許文献１のように、エッチャントに弗化アンモニウムや弗化水素が含まれていると、積層膜の下地である透明基板や絶縁膜の表面がエッチングされて粗面となり、表示装置として用いた場合に透過率が低下する問題がある。
本発明は、上記問題に鑑みてなされたものであり、積層膜を用いた電極や配線のエッチング端面が庇状となることを解消して、電極や配線の上部に形成される絶縁膜や導電膜のステップカバレッジを充分に確保した表示装置を提供することを目的とするものである。
表示用電極と表示用電極の下層に配置された配線とを有する表示装置であって、表示用電極および配線の少なくとも一方は、上層からＩＺＯ／Ｍｏ／Ａｌからなる積層膜が用いられている。
本発明の表示装置によれば、積層膜を用いた電極や配線のエッチング端面が庇状となることを解消して、電極や配線の上部に形成される絶縁膜や導電膜のステップカバレッジを充分に確保することができる。
本発明の表示装置の断面模式図である。 本発明の表示装置に係る積層膜の断面模式図である。 比較例の表示装置に係る積層膜の断面模式図である。 従来の液晶表示装置に係る積層膜の断面模式図である。
本実施例では、表示装置の一例として、透明電極と反射電極とからなる画素電極を有し、透過表示及び反射表示の両方を行うことができる、半透過型の液晶表示装置を例に挙げて説明するが、本発明はこれらの実施例のみに限定されるものではない。
図１は、本実施例に係る液晶表示装置に用いられるＴＦＴアレイ基板１００の断面模式図である。ＴＦＴアレイ基板１００は、表示用電極と表示用電極の下層に配置される配線とを有している。
詳しくは、図１に示すように、透明基板１の全面に形成された絶縁膜２の上に、半導体層３が形成されている。半導体層３には、ＴＦＴのソース電極３ａとドレイン電極３ｂ、及び、チャネル領域３ｃが設けられており、これらの上部にはゲート絶縁膜４が形成されている。
ゲート絶縁膜４上には、第１の配線としてゲート配線とゲート電極５が形成されている。これらを覆うように層間絶縁膜６が形成され、コンタクトホール７が設けられている。
層間絶縁膜６の上には、第２の配線としてソース配線８ａ、ドレイン配線８ｂが形成され、コンタクトホール７を通じて、ソース電極３ａ、ドレイン電極３ｂと接続されている。
ソース配線８ａ、ドレイン配線８ｂの上部には、これらを覆うように感光性樹脂等の透明樹脂層９が形成され、コンタクトホール１２が設けられている。透明樹脂層９の上部には、表示用電極として反射電極１０と透明電極１１が形成されている。また、表示用電極は、コンタクトホール１２を通じてドレイン配線８ｂに電気的に接続されている。
上記の液晶表示装置の構成において、本発明では、表示用電極および配線の少なくとも一方に、上層から、ＩＺＯ層（酸化インジウム亜鉛）／Ｍｏ層（Ｍｏ合金層）／Ａｌ層（Ａｌ合金層）の３層からなる積層膜が用いられていることを特徴としている。
本発明者らは、アルミニウムを含む積層膜のエッチング端面に庇が生じる原因を電池反応によるものと想定し、積層膜を構成する各種金属層の組み合わせについて種々検討を行った結果、上記３層の組み合わせのときにエッチング端面がテーパー状となるのを見いだし、上記の積層構造を採用するに至った。この積層構造において、Ｍｏ層（Ｍｏ合金層）は下層のＡｌ層（Ａｌ合金層）のヒロックを防止し、ＩＺＯ層は積層膜の電池反応を抑制すると考えられる。
以下に、ＴＦＴアレイ基板１００の製造方法の一例を具体例に基づき説明する。図１のように、まず、基材となる透明基板１の主面上に、酸化シリコン（ＳｉＯ２）／シリコン酸窒化膜（ＳｉＮＯ）やＳｉＯ２等からなる絶縁膜２を形成する。
次いで、絶縁膜２の上にアモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、単結晶シリコン等の半導体層３を形成する。ここでは、半導体層３として、プラズマ化学気相成長（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法等によりアモルファスシリコン（ａ−Ｓｉ）層を絶縁膜２上に形成した後、ＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ；連続粒界結晶シリコン）化のための固相結晶成長法を含む低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ；ＬＰＳ）化処理を行い、連続粒界ポリシリコンからなるシリコン層を形成することにより得た。
次いで、半導体層３を覆うようにＳｉＯ２、ＳｉＮ、ＳｉＮ／ＳｉＯ２等からなるゲート絶縁膜４を形成し、ゲート絶縁膜４上に、第１の配線としてＷ／ＴａＮからなるゲート電極５及びゲート配線を所望の形状に形成した。続いて、このゲート電極５をマスクとして、半導体層３に不純物としてリンやボロンなどをドーピングして、ＴＦＴのソース電極３ａとドレイン電極３ｂ、及び、チャネル領域３ｃを形成した。
次いで、ゲート電極５及びゲート配線を覆うように、ＳｉＯ２／ＳｉＮ、ＳｉＯ２／ＳｉＮ／ＳｉＯ２、ＳｉＯ２、ＳＩＮ等の層間絶縁膜６を形成し、コンタクトホール７を設けた。
次いで、層間絶縁膜６上に、第２の配線としてソース配線８ａとドレイン配線８ｂを形成した。本発明では、第２の配線としてＩＺＯ／Ｍｏ／Ａｌの３層からなる積層膜を用いた。３層の積層膜は、スパッタリング、ＰＥＣＶＤ等の成膜装置を用いて、例えば、下層から、Ａｌ膜１３を３５０ｎｍ、Ｍｏ膜１４を４０ｎｍ、ＩＺＯ膜１５を４０ｎｍ、順次成膜した。ここで、３層の積層膜を同一真空中で連続して成膜することにより、層間の接触抵抗を小さくできるとともに、密着性を上げることができる。
次いで、積層膜上にレジストパターンをフォトリソグラフィ法により形成し、３層の積層膜を一括して湿式エッチングを行った。ＩＺＯ／Ｍｏ／Ａｌの積層膜は、弗化アンモニウムや弗化水素を含まない一般的なエッチャントにより湿式エッチングすることができる。ここでは、エッチャントとして、燐酸（７３．４重量％）、硝酸（１．６重量％）、酢酸（５．０重量％）、水（２０．０重量％）からなるエッチャントを用い、液温３５℃でシャワー方式により２００〜３００秒かけてエッチングした。
図２は、エッチング後の積層膜の断面模式図である。Ａｌ膜１３、Ｍｏ膜１４、ＩＺＯ膜１５からなる第２の配線８の断面形状は、図２に示すようにテーパー状となり、庇が形成されることはなかった。また、上記エッチャントは弗化アンモニウムや弗化水素を含まず、下地の層間絶縁膜６の表面がエッチングされることがないため、表面が粗面化されて表示装置の透過率が低下することを防止できる。また、３層の積層膜を単一の操作により湿式エッチングできるため、工程数の増加を抑えることができる。
次いで、図１に示したように、ソース配線８ａとドレイン配線８ｂからなるデータ信号線の上部を覆うように、感光性樹脂からなる透明樹脂層９を形成した。このとき、データ信号線の端面はテーパー状となっており、透明樹脂層９のステップカバレッジは良好であった。
次いで、透明樹脂層９にコンタクトホール１２を設けた後、表示用電極として、アルミニウムからなる反射電極１０と、酸化インジウム錫（ＩＴＯ）や酸化亜鉛等からなる透明電極１１とを形成し、コンタクトホール１２を通じてドレイン配線８ｂに電気的に接続して、ＴＦＴアレイ基板１００を作製した。
本実施例では、第２の配線としてＩＺＯ／Ｍｏ／Ａｌの３層からなる積層膜を用いることにより、湿式エッチング時の電池反応が抑制されて、データ信号線のエッチング端面がテーパー状になり、上層に形成される透明樹脂層９の良好なステップカバレッジが得られた。また、上層のＩＺＯ膜１５は、透明電極１０の材料としても用いることが可能であり、成膜装置を共有化して設備投資を抑えることができる。
なお、上記実施例では、ＩＺＯ／Ｍｏ／Ａｌの３層からなる積層膜を第２の配線に用いたものとして説明したが、本発明は上記実施例に限定されるものではなく、例えば、第１の配線や表示用電極など、Ａｌを材料として含む配線や電極において適用することが可能である。
また、上記説明では、３層の積層膜をＩＺＯ／Ｍｏ／Ａｌとして、Ａｌ層１３、Ｍｏ層１４を単金属で構成した例を説明したが、Ａｌ層１３もしくはＭｏ層１４に、例えば、耐蝕性を向上させる働きをもつＮｂ等を数％添加し、Ｍｏ合金もしくはＡｌ合金としても、これらの３層の積層膜の端面を同様にテーパー状にエッチングすることが可能である。また、３層のそれぞれの膜厚についても、Ａｌ膜１３が１００〜１０００ｎｍ、Ｍｏ膜１４が１０〜１００ｎｍ、ＩＺＯ膜１５が１０〜１００ｎｍの範囲でエッチング端面のテーパー形状が得られる。
（比較例１）
以下に、比較例として積層膜の上層のＩＺＯをＩＴＯに置き換えた場合について説明する。
図３は、比較例に係る積層膜をエッチングした断面模式図である。液晶表示装置としての構成は、上記実施例１と同じであるため、ここでは説明を省略する。また、図３において、図２と同様の構成を示すものについては、同一の符号を付け、ここでは説明を省略する。
比較例では、図３に示すように、３層の積層膜のうち、最上層のＩＺＯ層をＩＴＯ（酸化インジウム錫）層１６に変更している。具体的には、ＩＴＯ（４０ｎｍ）／Ｍｏ（４０ｎｍ）／Ａｌ（３５０ｎｍ）の３層からなり、エッチャント等の条件を同じにして湿式エッチングを行った。
上記の積層膜のエッチング端面は、図３のように、Ａｌ層１３のエッチング速度が速くなった結果、上層のＩＴＯ層１６とＭｏ層１４が庇１７となって外側に迫り出した形状となった。このため、データ信号線８の上部に形成される透明樹脂層９の充分なステップカバレッジを確保することができなかった。
なお、上記のＩＴＯ層１６の結晶状態を異ならせて非晶質のα−ＩＴＯ層としても、電池反応を抑制することはできず、庇状の断面形状となった。
以上、本発明の実施例について、半透過型の液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、透過型と反射型のいずれの液晶表示装置にも適用することができ、更に、有機ＥＬディスプレイ等にも適用することができる。
１ 透明基板
２ 絶縁膜
３ 半導体層
３ａ ソース電極
３ｂ ドレイン電極
３ｃ チャネル
４ ゲート絶縁膜
５ ゲート電極
６、２０ 層間絶縁膜
７、１２ コンタクトホール
８ａ ソース配線
８ｂ ドレイン配線
９ 透明樹脂層
１０ 反射電極
１１ 透明電極
１３、２１ Ａｌ層
１４、２２ Ｍｏ層
１５ ＩＺＯ層
１６ ＩＴＯ層
１７ 庇
１００ ＴＦＴアレイ基板
Ｔ 透過表示領域
Ｒ 反射表示領域

Claims (4)

  1. 表示用電極と前記表示用電極の下層に配置された配線とを有する表示装置であって、
    前記表示用電極および前記配線の少なくとも一方は、上層からＩＺＯ／Ｍｏ／Ａｌからなる積層膜が用いられていることを特徴とする表示装置。
  2. 前記ＩＺＯ／Ｍｏ／Ａｌの積層膜において、ＭｏおよびＡｌの少なくとも一方にＮｂが添加されていることを特徴とする請求項１に記載の表示装置。
  3. 表示用電極と前記表示用電極の下層に配置された配線とを有する表示装置の製造方法であって、
    前記表示用電極および前記配線の少なくとも一方は、Ａｌ、Ｍｏ、ＩＺＯの順に積層膜を成膜し、前記積層膜を湿式エッチングによりパターニングすることを特徴とする表示装置の製造方法。
  4. 前記湿式エッチングは、燐酸、硝酸、酢酸、及び水からなるエッチャントを用いて行われることを特徴とする請求項３に表示装置の製造方法。
JP2010120080A 2010-05-26 2010-05-26 表示装置およびその製造方法 Pending JP2014016375A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010120080A JP2014016375A (ja) 2010-05-26 2010-05-26 表示装置およびその製造方法
PCT/JP2011/059205 WO2011148728A1 (ja) 2010-05-26 2011-04-13 表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010120080A JP2014016375A (ja) 2010-05-26 2010-05-26 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014016375A true JP2014016375A (ja) 2014-01-30

Family

ID=45003721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010120080A Pending JP2014016375A (ja) 2010-05-26 2010-05-26 表示装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2014016375A (ja)
WO (1) WO2011148728A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112018015422A2 (ja) 2016-02-01 2018-12-18 Ricoh Company, Ltd An electric field effect type transistor, a manufacturing method for the same, a display element, a display, a system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1933293A4 (en) * 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP2007189120A (ja) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP2008176142A (ja) * 2007-01-19 2008-07-31 Sharp Corp 液晶表示パネル及び液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置
US11916086B2 (en) 2020-05-14 2024-02-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of display panel, display panel, and display device

Also Published As

Publication number Publication date
WO2011148728A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
JP5000290B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5215543B2 (ja) 薄膜トランジスタ基板
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
US20150295092A1 (en) Semiconductor device
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
JP2007053363A5 (ja)
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
US20210249445A1 (en) Active matrix substrate and method for manufacturing same
KR20180019793A (ko) 표시 장치용 백플레인 및 이의 제조 방법
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
US20220069108A1 (en) Manufacturing Method for Array Substrate and Array Substrate
JP7284613B2 (ja) アクティブマトリクス基板およびその製造方法