KR100675640B1 - 자기장결정화방법에 의한 액정표시소자 제조방법 - Google Patents

자기장결정화방법에 의한 액정표시소자 제조방법 Download PDF

Info

Publication number
KR100675640B1
KR100675640B1 KR1020040089937A KR20040089937A KR100675640B1 KR 100675640 B1 KR100675640 B1 KR 100675640B1 KR 1020040089937 A KR1020040089937 A KR 1020040089937A KR 20040089937 A KR20040089937 A KR 20040089937A KR 100675640 B1 KR100675640 B1 KR 100675640B1
Authority
KR
South Korea
Prior art keywords
magnetic field
silicon layer
substrate
crystallization
layer
Prior art date
Application number
KR1020040089937A
Other languages
English (en)
Other versions
KR20060040367A (ko
Inventor
서현식
백승한
남대현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040089937A priority Critical patent/KR100675640B1/ko
Publication of KR20060040367A publication Critical patent/KR20060040367A/ko
Application granted granted Critical
Publication of KR100675640B1 publication Critical patent/KR100675640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 자기장결정화방법을 이용한 폴리실리콘 형성방법에 관한 것으로, 기판을 예열하는 단계; 상기 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 것을 특징으로 하며 균질하고 문턱전압이 낮아지는 폴리실리콘을 얻을 수 있으며, 생산성을 향상시킬 수 있다.
자기장결정화,AMFC,수소화처리

Description

자기장결정화방법에 의한 액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE BY USING ALTERNATING MAGNETIC FIELD CRYSTALLIZATION}
도 1은 일반적인 자기장결정화에 의해 형성되는 실리콘의 문턱전압을 나타내는 그래프.
도 2는 본 발명의 자기장결정화 단계를 나타내는 순서도.
도 3은 본 발명에 사용되는 자기장결정화 장치의 사시도.
도 4는 본 발명의 자기장결정화 공정의 각 단계와 온도와의 관계를 나타내는그래프.
도 5a~5e는 본 발명의 일 실시 예에 의한 액정표시소자 제조공정의 수순도.
**********도면의 주요부분에 대한 부호의 설명************
301:로더영역 302,303,304:제1,2,3 예열영역
305,307:안정화영역 306:프로세스 영역
308,309,310:제 1,2,3 냉각 영역
501:기판 502:버퍼층
503:비정질실리콘 503a:액티브층
504:게이트절연층 505:게이트전극
506:층간절연층 507S,507D:소스,드레인전극
508:패시베이션층 509:화소전극
본 발명은 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것으로, 특히, 자기장결정화방법에 의해서도 문턱전압이 보정될 수 있는 폴리실리콘 액정표시소자의 제조방법에 관한 것이다.
액정표시장치는 경박단소하고 휴대성이 뛰어나기 때문에 오늘날 널리 사용되고 있다. 상기 액정표시장치는 매트릭스 형태로 배열된 화소를 구동하므로써 영상을 표현하는 데, 상기 화소는 액정표시패널에 형성된다.
상기 액정표시패널은 액정표시모듈에 의해 지지되며, 단위화소를 구동시키는 구동회로부가 액정표시패널의 외부 또는 액정표시패널의 화면표시부 외곽에 형성되어 화소들을 구동한다.
상기 액정표시패널은 컬러필터기판과 단위화소의 스위칭 소자인 박막트랜지스터(Thin Film Transistor, 이하 TFT)가 배열되는 TFT어레이기판이 합착되고 그 사이에 액정이 충진되어 구성된다.
상기 TFT어레이기판은 복수의 게이트라인 및 상기 게이트라인과 수직 교차하는 복수의 데이터라인을 구비하며, 상기 게이트라인 및 데이터라인에 의해 단위화소영역이 정의된다. 상기 단위화소영역 중 특히 게이트라인 및 데이터라인의 교차 영역에 스위칭소자인 TFT가 형성되는데, 액정표시장치를 제조함에 있어 상기 TFT를 제조하는 공정은 중요부분을 이룬다.
상기 TFT는 채널영역과 소스 영역 및 드레인 영역을 구비하는 액티브층과 상기 소스 영역과 연결되는 소스 전극과 상기 드레인 영역과 연결되는 드레인전극과 상기 채널에 전압을 인가하여 채널을 온-오프 시키는 게이트전극을 구비한다.
특히, 상기 액티브층은 주로 반도체로 구성되는 데, 통상 비정질실리콘으로 구성된다.
그러나 비정질실리콘은 제조가 쉬운 반면, 전기이동도가 양호하지 못해 고속의 동작을 요하는 액정표시장치를 제조하기에는 문제가 있다. 오늘날은 동영상 등을 구현할 수 있는 고속의 동작특성을 가지는 액정표시장치의 수요가 증가함에 따라, 높은 전기이동도 및 안정성을 가지는 TFT를 제조하기 위한 노력들이 진행되고 있다.
그 중에 액티브층으로 비정질실리콘이 아닌 폴리실리콘을 사용하여 TFT를 구성하는 연구가 활발히 진행되고 있는데, 상기 폴리실리콘은 비정질실리콘에 비해 수십배 ~수백배의 전기이동도를 가진다.
상기 폴리실리콘을 형성하는 방법으로는 가열로에서 비정질실리콘을 가열하여 결정화하는 가열방식과 레이저를 비정질실리콘에 순간적으로 가하여 결정화하는 레이저결정화 방법등이 사용되고 있다.
상기 가열방식에 의한 결정화는 결정화 온도가 유리의 전이온도 이상에서 이루어지므로 유리를 기판으로 사용하는 액정표시장치의 제조에는 적합하지 못하며, 레이저결정화방법은 양질의 폴리실리콘을 형성할 수 있다는 장점은 있으나, 고가의 레이저 장비를 사용하여야 하며, 레이저를 조사함으로써 나타나는 샷(shot)자국이 화면에 얼룩을 형성하는 단점이 있다.
이러한 단점들을 보완하는 결정화방법으로 니켈 등의 금속촉매를 사용하는 금속유도결정화(Metal Induced Crystallization, 이하 MIC)방법과, 결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하는 자기장 결정화 방법(Alternating Magnetic Field crystallization, 이하 AMFC)이 소개되었다.
상기 MIC에 의해 결정화된 폴리실리콘은 유리전이온도 이하의 저온에서 결정화를 이룰 수 있다는 장점은 있으나, 결정화 후 남게 되는 금속촉매원소들이 결정질 내에서 불순물로 작용하여 폴리실리콘의 전기적 특성을 악화시키는 문제점이 있다.
한편, AMFC에 의해 결정화되는 폴리실리콘은 균질한 결정질의 실리콘이 형성되므로 균질성(uniformity)이 우수한 반면, 음의 값으로 많이 이동한 문턱전압과 40볼트이상의 높은 포화전류전압을 가진다는 점에서 5~20볼트의 구동전압을 사용하는 액정표시소자에 적용하기 어렵다는 문제점을 안고 있다.
도 1은 AMFC결정화에 의해 형성된 TFT의 V-I곡선을 나타낸 것이다.
도 1의 제 1 곡선(101)은 박막트랜지스터의 드레인 전압(Vd)이 -10V일 때를, 제 2 곡선(102)은 드레인전압이 -0.1V일 때를 나타낸다.
통상, 문턱전압으로는 드레인전류가 10-8A이고, 드레인전압이 -0.1V인 박막트랜지스터를 동작시키는 게이트전압이 사용되는데, 도 1을 참조하면, 문턱전압이 약 -18볼트인 것을 확인할 수 있다. 통상 문턱전압이 작을수록 제어가 용이한 구동소자를 제조할 수 있다. 또한 보통 액정표시소자의 구동전압은 5~20볼트 사이에서 정해지므로 이 사이에서 포화 드레인전류(saturation drain current)를 흐르게 하는 포화전류전압(Vs)이 형성되어야 소자의 제조에 사용할 수 있는 폴리실리콘이 된다.
그러나 도 1을 참조하면 AMFC결정화된 실리콘을 사용하는 박막트랜지스터는 문턱전압이 많이 음의 값으로 이동하였으며 포화전류전압(Vs) 또한 약 40볼트에 이르러 소자에 적용하기 어렵다는 문제가 있다.
따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 적용하여 박막트랜지스터를 구성하면서도 통상의 구동전압 범위내에서 동작할 수 있도록 문턱전압이 보정된 폴리실리콘을 형성할 수 있는 폴리실리콘 액정표시소자의 제조방법을 제공함에 그 목적이 있다. 특히, 본 발명은 AMFC에 의해 형성된 폴리실리콘을 사용하는 박막트랜지스터를 형성함에 있어, 별도의 공정 장비의 추가나, 프로세스의 추가없이 구동소자의 특성을 향상시킬 수 있는 폴리실리콘 액정표시소자의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 액정표시소자의 제조방법은 기판을 예열하는 단계; 상기 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 폴리실리콘 액정표시장치 제조방법은 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 게이트전극을 형성하는 단계; 상기 액티브층의 소스 및 드레인영역과 각각 연결되는 소스 및 드레인전극을 형성하는 단계; 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 폴리실리콘은 비정질실리콘에 비해 우수한 전기이동도를 가지기 때문에 고속동작을 요하는 구동소자의 제조에 적합하다. 그러므로 동영상등을 구현하기 위해 고속으로 동작하는 구동소자의 수요가 급증함에 따라 폴리실리콘을 사용하는 박막트랜지스터의 연구가 활발하다. 그 중 자기장결정화방법에 의한 결정화 방법은 균질한 특성을 가지는 폴리실리콘을 저온에서 형성할 수 있다는 장점이 있지만, 결정화된 실리콘층을 사용한 박막트랜지스터의 문턱전압이 크다는 문제가 있다.
본 발명은 자기장결정화방법에 의해 형성되는 폴리실리콘의 계면특성을 향상시키는 방법을 제공하며, 상기 방법에 의해 형성되는 폴리실리콘 박막트랜지스터의 문턱전압을 낮추는 것을 목적으로 한다.
상기 목적을 위해 자기장결정화된 폴리실리콘에 수소이온을 불어넣어 수소화처리를 함으로써 결정화된 폴리실리콘의 계면특성을 향상시킨다.
또한 상기 수소화처리는 폴리실리콘형성과 별도로 진행되지 않고, 자기장결정화에 의해 형성되는 폴리실리콘을 냉각하는 과정에서 수소이온을 불어넣어 주는 것만으로 수소화처리를 하는 것을 특징으로 한다.
수소화처리는 수소이온과 폴리실리콘의 격자내, 특히 폴리실리콘의 계면에 형성될 수 있는 비공유전자쌍일 수 있는 뎅글링본드(dangling bond)와 불어넣어 주는 수소이온이 결합함으로써 뎅클링본드를 제거하여 계면을 안정화시키는 공정이다.
상기 수소화공정은 통상 별도의 공정으로 진행되며, 특히 상기 수소화처리를 위해 진공의 환경에서 진행되는 결정화 공정을 중단하고, 공정이 진행되는 챔버내에 수소이온을 주입하는 단계, 수소화처리를 위한 온도 및 압력등의 내부환경을 조절하는 단계를 거쳐 수소화처리가 이루어진다.
그러나, 본 발명은 상기 결정화 공정은 자기장결정화공정이 진행되는 공정과 동시에 수소화처리가 되도록 하는 것을 특징으로 한다.
이하, 본 발명에 따른 폴리실리콘 결정화 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 자기장결정화 단계를 나타내는 순서도이다.
본 발명의 결정화 방법은 비정질실리콘에 교번자기장을 인가하면서 결정화를 진행하는 자기장결정화방법(Alternating Magnetic Field Crystallization, AMFC)을 사용한다.
도 2를 참조하면, 비정질실리콘층이 형성된 기판을 예열시키기 시작하는 로더(loader)에 이재시킨다. 상기 로더는 결정화공정이 연속적으로 진행되도록 하는 컨베이어 벨트의 시작지점이 되며, 소정온도로 기판을 예열하기 시작한다.
이어서, 상기 기판을 본격적으로 예열하기 시작한다. 상기 예열공정은 비정 질실리콘을 자기장결정화하는 온도에 이르도록 서서히 이루어지게 하기 위한 것으로, 갑작스런 온도상승에 의한 기판의 손상을 방지한다.
상기 기판의 예열단계는 예열온도에 따라 복수의 단계로 나뉠 수 있다.
이어서, 상기 예열된 기판은 자기장결정화가 진행되는 메인 챔버로 이동한다. 상기 자기장결정화공정은 상압하에서 이루어지므로 상기 예열공정과 연속으로 진행될 수 있다.
상기 자기장결정화공정에서는 교번자기장을 가열된 기판상에 인가하면서 비정질실리콘을 폴리실리콘으로 변화시킨다.
다음으로, 상기 결정화공정이 진행된 다음, 상기 결정화된 실리콘을 서서히 냉각하여 상온에 이르게 한다. 이때 상기 냉각이 이루어지는 단계에서 수소이온을 포함하는 가스를 냉각이 이루어지는 챔버내로 불어넣는다.
그 결과, 상기 냉각공정에서 주입된 수소이온이 결정화된 실리콘 내로 침투되어 결정질실리콘층에 형성될 수 있는 결함(defect)들과 결합하여 안정화시킨다. 특히, 상기 수소이온은 폴리실리콘의 표면에 형성되는 뎅글링본드와 결합하여 폴리실리콘층의 계면특성을 향상시킨다.
상기 폴리실리콘의 계면에서 뎅글링본드가 감소하므로, 상기 폴리실리콘을 채널로 적용하면 상기 채널층을 통해 이동하는 전자가 뎅글링본드에 의해 트랩되지 않아, 박막트랜지스터의 문턱전압을 낮출 수 있다.
이어서, 상기 냉각공정과 수소화처리공정을 거친 폴리실리콘층이 형성된 기판을 카세트에 수납한다.
상기 공정에 의해 형성된 폴리실리콘층은 이어지는 공정으로 공급된다.
이하, 도 3 및 4를 참조하여 본 발명의 자기장결정화 방법에 대해 상세히 설명하면 다음과 같다.
도 3은 본 발명의 자기장결정화가 진행되는 자기장결정화 프로세스챔버의 사시도를 나타낸 것이며, 도 4는 상기 자기장결정화 프로세스 챔버내에서 이루어지는 결정화 단계를 세부적으로 나타내는 그래프이다.
도 3에 도시된 바와 같이, 자기장결정화 프로세스 챔버는 로더영역(301)과, 예열영역(302,303,304)과, 안정화 및 프로세스 영역(305,306,307)과, 냉각영역(308,309,310)으로 나뉠 수 있다.
상기 로더영역(301)에는 자동반송대차를 통해 이송되어 온 카세트가 이재되며, 상기 카세트에 저장된 기판이 한장씩 예열 영역으로 이동한다. 상기 기판의 이동은 로봇암에 의해 이루어지며, 상기 자기장결정화 프로세스 챔버는 상압에서 공정이 이루어지고, 연속적으로 공정을 진행하기 위해 컨베이어 벨트등의 이동수단을 구비한다.
상기 예열 영역은 예열 온도에 따라 제 1,2,3 영역으로 나뉠 수 있다. 상기 제 1 예열 영역(302)은 기판을 저온상태에서 가열하는 영역으로 기판을 약 200℃에 이르도록 가열한다. 상기 공정은 도 4의 그래프를 참조하여 알 수 있다.
이어서, 상기 컨베이어 벨트등과 같은 기판이동수단에 의해 기판은 이송되면서 제 2 예열영역(303)을 지나며, 약 500℃까지 예열된다.
또한 상기 기판은 계속해서 이동하면서 제 3 예열 영역(304)을 지나면서 약 600℃까지 가열된다.
이후 상기 기판은 자기장결정화를 위한 프로세스 영역(306)에 이르는데, 자기장결정화가 진행되기 전에 가열된 기판을 안정화시키는 제 1 안정화단계(305)를 거친다. 상기 제 1 안정화 단계에서는 가열된 기판을 소정 시간동안 일정한 온도로 유지시킨다.
이어서, 상기 기판에 고강도의 교번자기장을 인가하여 결정화를 진행한다. 상기 자기장결정화 단계(306)에서 기판은 인가되는 자기장에 의해 더욱 가열되어 결정화가 촉진된다.
자기장결정화 단계(306)를 거친 기판은 일정한 온도를 소정시간 유지시키면서 결정화된 실리콘층을 안정화시키는 제 2 안정화단계(307)를 거쳐 냉각단계로 이송된다. 상기 제 2 안정화단계를 버퍼단계라고도 한다.
상기 제 2 안정화단계를 거친 기판은 냉각단계에서 서서히 냉각되는데, 냉각온도는 약 600℃에서 300℃에 이르도록 냉각된다.
기판의 냉각이 이루어지는 냉각단계가 이루어지는 프로세스 챔버의 냉각영역에는 챔버내에 가스를 주입시킬 수 있는 밸브가 설치되어 수소이온을 주입시킨다. 그러므로 상기 냉각공정이 진행되면서 수소이온이 주입되어 주입되는 수소이온이 결정화된 실리콘층에 침투한다.
상기 과정에서 결정화된 실리콘층은 내부에 형성될 수 있는 뎅글링본드가 제거되고 특히, 계면의 특성이 향상된다.
수소화처리공정은 통상 400℃로 가온된 상태에서 수소이온을 주입시킴으로써 이루어지는데, 본 발명의 자기장결정화 방법에서는 냉각과정이 약 600℃~300℃사이에서 이루어지므로 별도의 가온없이 수소이온만 챔버내에 주입시킴으로써 수소화처리를 할 수 있다.
그러므로 본 발명의 자기장결정화 프로세스챔버는 냉각영역에서 챔버에 수소이온을 주입시킬 수 있는 밸브를 더 구비한다.
상기 냉각영역은 냉각온도에 따라 제 1,2,3 냉각영역(308,309,310)으로 나뉠 수 있고 도 4의 그래프를 참조하면 제 1 냉각영역(308)은 약 600℃~500℃사이에서 냉각이 이루어지며, 제 2 냉각영역(309)은 500℃~300℃사이에서 냉각이 이루어지며, 제 3 냉각영역(310)은 약 300℃~상온사이에서 냉각이 이루어진다.
이후 상기 냉각공정이 끝난 기판은 로봇암에 의해 다시 카세트로 적재되어 다음 단계로 이송된다. 그러므로 도 3의 311은 카세트가 이송되는 이송영역이다.
이하 상기 결정화 방법을 사용하는 액정표시소자의 제조방법에 의해 도 5a~5e를 참조하여 살펴본다.
도 5a에 도시된 바와 같이, 기판(501)상에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)으로 구성되는 버퍼층(502)을 형성한다. 상기 버퍼층(502)은 비정질실리콘을 결정화하는 과정에서 기판등에 포함되는 불순물등이 실리콘층으로 확산되는 것을 방지하는 기능을 한다.
이어서, 버퍼층(502)상에 비정질의 실리콘을 플라즈마화학기상증착(plasma chemical vapor deposition, PECVD)방법에 의해 증착한다.
이어서, 상술한 바와 같이 비정질실리콘층이 형성된 기판을 본 발명의 프로 세스 챔버를 통과시키면서 예열단계, 자기장결정화단계, 수소화처리단계 및 냉각단계를 연속적으로 실시하면서 자기장결정화를 진행한다. 상기 자기장결정화과정은 도 5b를 참조하여 설명될 수 있다. 즉, 기판(501)상의 비정질실리콘층은 자기장발생부(M)가 형성된 챔버영역을 통과하면서 결정화가 진행된다. 상기 자기장결정화 공정은 고자기장이 형성된 공간을 기판이 가열되면서 통과하므로써 이루어질 수 있다.
자기장인가에 의해 실리콘층의 결정화가 촉진되는 것은 자기장에 의해 실리콘층에 유도전류가 발생하고 이 유도전류에 의해 비정질실리콘에 줄울 히팅(Jule heating)이 발생하여 저온에서도 결정화가 촉진되는 것으로 알려져 있다.
그러므로 자기장을 인가하면서 결정화를 진행하면 기판에 직접 인가되는 온도를 낮추면서도 결정화를 이룰 수 있어 유리를 기판으로 사용하는 액정표시소자의 제조방법에 적합하다.
상기 자기장을 인가하는 방법으로는 고자기장이 형성된 챔버내에서 비정질실리콘을 가온하여 결정화할 수도 있고, 스캔 방식으로 결정화되는 비정질실리콘을 자지장발생장치에 통과시킴으로써 결정화시킬 수도 있다. 본 실시 예는 공정의 연속성을 보장하기 위해 자기장이 형성된 챔버를 기판이 통과하여 자기장에 의해 스캔되므로 결정화되는 방법을 채택한다.
한편, 본 발명은 자기장결정화가 진행되고 기판이 냉각되는 중에 결정화된 실리콘층에 수소화처리도 동시에 이루어지므로 결정화된 실리콘층의 계면특성이 향상된다. 또한 상기 수소화처리된 결정질 실리콘층을 채널로 채택하는 구동소자는 문턱전압이 낮아지므로 넓은 구동전압 영역에서 사용이 가능하게 되고, 특히 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용이 가능하게 된다.
자기장결정화 후, 도 5c에 도시된 바와 같이, 결정화된 실리콘층을 패터닝하여 액티브층(503a)을 형성한다. 상기 액티브층(503a)은 포토리소그래피(photolithography)공정에 의해 패터닝될 수 있다.
액티브층(503a)이 형성된 다음, 상기 액티브층(503a)상에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNx)으로 구성되는 게이트절연막(504)을 형성한다. 형성되는 게이트절연막의 두께는 약 1000Å일 수 있으며, 실리콘질화막 또는 실리콘산화막의 단층일 수 있고, 상기 두 층의 복수층일 수 있다.
게이트절연층(504)은 게이트전극과 액티브층을 절연시키는 역할을 하는데, 게이트전극에 인가되는 전압에 의해 액티브층에 채널이 온-오프된다.
이어서, 게이트절연층(504)이 형성된 다음, 도 5c에 도시된 바와 같이, 게이트절연층(504)상에 게이트전극(505)을 형성한다. 게이트전극(505)은 알루미늄 합금 또는 알루미늄합금과 몰리브덴의 이중층으로 구성될 수 있다. 게이트전극(505)의 형성공정은 메탈층을 스퍼터링 방법에 의해 상기 게이트절연층(504)상에 증착한 다음, 포토리소그래피 공정을 통해 상기 메탈층을 패터닝하여 이루어 질 수 있다.
이어서, 상기 게이트전극(505)을 마스크로 적용하여 상기 액티브층(503a)에 불순물을 주입하여 소스(503S) 및 드레인영역(503D)을 형성한다. N형 TFT를 형성하기 위해서는 주입되는 불순물로 인등의 5족원소를 사용할 수 있고, P형 TFT를 형성 하기 위해서는 주입되는 불순물로 붕소등의 3족원소를 사용할 수 있다.
상기 소스 및 드레인영역 형성공정에서 게이트전극(505)이 불순물 주입의 블록킹 마스크로 작용하기 때문에 게이트전극(505)의 하방에는 진성의 폴리실리콘으로 구성되는 채널층(503C)이 형성된다.
이어서, 도 5d에 도시된 바와 같이, 상기 게이트전극(505)을 덮는 층간절연층(506)을 형성한다. 상기 층간절연층(506)은 실리콘산화막 또는 실리콘질화막으로 구성될 수 있다.
이어서, 상기 소스 및 드레인영역(503S,503D)을 노출시키는 컨택홀을 상기 층간절연층(506)상에 형성하고 크롬등의 도전층(미도시)을 도포한다. 이어서 상기 도전층을 패터닝하여 소스 전극(507S)및 드레인전극(507D)을 형성한다.
다음으로, 도 5e에 도시된 바와 같이, 상기 소스 및 드레인전극(507S,507D)상에 유기막 또는 무기막으로 구성될 수 있는 보호층(passivation layer)(508)을 형성한다. 상기 유기막으로는 BCB(BenzoCycroButen)이 사용될 수 있고, 무기막으로는 실리콘질화막 또는 실리콘산화막이 사용될 수 있다.
이어서, 상기 드레인전극(507D)을 노출시키는 컨택홀을 상기 보호층(508)상에 형성하고 상기 보호층(508)상에 화소전극(509)을 형성한다.
상기 화소전극(509)은 인듐-틴-옥사이드(Indium Tin Oxide,ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide, IZO)를 상기 보호층(509)상에 스퍼터링방법에 의해 형성하고 포토리소그래피 공정을 통해 패터닝함으로써 형성될 수 있다.
이상으로 자기장결정화와 수소화처리가 하나의 프로세스에서 동시에 이루어 지므로 폴리실리콘을 형성하는 방법을 사용하는 본 발명의 일 실시 예에 의한 액정표시소자의 제조공정을 살펴보았다. 그러므로 본 발명의 결정화방법은 상기 실시 예에서만 제한되지 않고 자기장결정화에 의해 폴리실리콘을 형성하는 임의의 제조방법에 적용될 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 폴리실리콘 액정표시소자 제조방에 의하면 다음과 같은 효과가 있다.
상기 자기장결정화에 의해 본 발명은 첫째 균질한 실리콘 결정질을 얻을 수 있다. 액정표시장치의 구동소자로 특히 화소부의 구동소자로 폴리실리콘을 적용할 경우, 균일한 화질을 얻기 위해 특성의 균일한 구동소자의 사용이 필수적이다. 비록 구동소자의 동작속도가 빠르더라도 균일성이 나쁘면, 화면에 얼룩이 발생하는 등 화질저하를 초래한다. 그러므로 본 발명에 의해 형성되는 액정표시소자는 균일한 동작특성을 가지는 장점이 있다.
둘째, 자기장결정화에 의해 형성되는 폴리실리콘을 사용하는 구동소자는 문턱전압이 높아 액정표시소자에 적용하는데 한계가 있었다. 그러나 본 발명에 의해 수소화처리공정을 거치고 자기장결정화된 폴리실리콘은 문턱전압이 낮아지므로 범용의 액정표시소자에 사용할 수 있다.
뿐만 아니라, 본 발명은 수소화처리공정과 자기장결정화 공정을 연속공정을 처리할 수 있어 공정을 단축할 수 있고, 생산성을 향상시킬 수 있다.

Claims (10)

  1. 기판상에 비정질실리콘층을 형성하는 단계;
    상기 기판을 예열하는 단계;
    교번 자기장을 상기 기판상에 인가하면서 비정질실리콘층을 결정화하는 단계;
    상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계;
    상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계;
    상기 액티브층상에 게이트절연층을 형성하는 단계;
    상기 게이트절연층상에 게이트전극을 형성하는 단계;
    상기 액티브층의 소스 및 드레인영역과 각각 연결되는 소스 및 드레인전극을 형성하는 단계;
    상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  2. 제 1 항에 있어서, 상기 결정화된 실리콘층의 냉각은 약 300℃~600℃사이에서 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
  3. 제 1 항에 있어서, 상기 냉각과정중에 주입된 수소이온에 의해 상기 결정화된 실리콘층이 수소화처리되는 것을 특징으로 하는 액정표시소자 제조방법.
  4. 제 1 항에 있어서, 상기 냉각과정과 수소이온의 주입공정은 동시에 이루어지 는 것을 특징으로 하는 액정표시소자 제조방법.
  5. 제 3 항에 있어서, 상기 수소화처리에 의해 결정화된 실리콘층의 문턱전압이 낮아지는 것을 특징으로 하는 액정표시소자 제조방법.
  6. 제 1 항에 있어서, 상기 자기장결정화 단계와 수소이온을 주입하는 단계는 인라인(in line)으로 구성된 자기장결정화 프로세스 챔버내에서 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
  7. 기판상에 비정질실리콘층을 형성하는 단계;
    상기 기판을 예열하는 단계;
    교번자기장을 상기 기판상에 인가하면서 상기 비정질실리콘층을 결정화하는 단계;
    상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 결정화방법을 이용하는 것을 특징으로 하는 액정표시소자 제조방법.
  8. 제 7 항에 있어서, 상기 결정질실리콘층이 냉각과정에서 주입되는 수소이온에의해 수소화처리되는 것을 특징으로 하는 액정표시소자 제조방법.
  9. 제 8 항에 있어서, 상기 결정화된 실리콘층의 냉각과 수소화처리는 동시에 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제 7 항에 있어서, 상기 자기장 결정화단계와 수소화처리단계는 인라인(in-line)으로 구성된 자기장결정화 프로세스 챔버내에서 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020040089937A 2004-11-05 2004-11-05 자기장결정화방법에 의한 액정표시소자 제조방법 KR100675640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089937A KR100675640B1 (ko) 2004-11-05 2004-11-05 자기장결정화방법에 의한 액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089937A KR100675640B1 (ko) 2004-11-05 2004-11-05 자기장결정화방법에 의한 액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20060040367A KR20060040367A (ko) 2006-05-10
KR100675640B1 true KR100675640B1 (ko) 2007-02-02

Family

ID=37147353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089937A KR100675640B1 (ko) 2004-11-05 2004-11-05 자기장결정화방법에 의한 액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR100675640B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4806030B2 (ja) 2006-01-05 2011-11-02 エルジー エレクトロニクス インコーポレイティド 移動通信システムで信号を転送する方法
KR101002667B1 (ko) 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
CN108281350B (zh) * 2018-01-23 2020-09-01 武汉华星光电半导体显示技术有限公司 固相结晶方法与低温多晶硅tft基板的制作方法
US10515800B2 (en) 2018-01-23 2019-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate

Also Published As

Publication number Publication date
KR20060040367A (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
CN101740499B (zh) 包括薄膜晶体管的阵列基板及其制造方法
JP3968484B2 (ja) 薄膜トランジスタの製造方法
JPH08250740A (ja) 半導体装置およびその製造方法
KR100965259B1 (ko) 유기전계발광표시장치 및 그의 제조방법
JPH0897137A (ja) 半導体装置およびその製造方法
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
JP4377139B2 (ja) 表示装置
JP3059337B2 (ja) 半導体装置およびその製造方法
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
KR100205069B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
KR101083206B1 (ko) 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
KR100667080B1 (ko) Ｃｍｏｓ 박막트랜지스터의 제조방법
JP7438506B2 (ja) フレキシブルディスプレイパネルの製造方法
KR101234213B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100724482B1 (ko) 액정표시소자 및 그 제조방법
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR100990571B1 (ko) 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
Hatalis et al. VGA active-matrix OLED displays having the single polysilicon TFT pixel structure
TWI515771B (zh) 顯示裝置之生產系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14