KR100724482B1 - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100724482B1 KR100724482B1 KR1020040089448A KR20040089448A KR100724482B1 KR 100724482 B1 KR100724482 B1 KR 100724482B1 KR 1020040089448 A KR1020040089448 A KR 1020040089448A KR 20040089448 A KR20040089448 A KR 20040089448A KR 100724482 B1 KR100724482 B1 KR 100724482B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- self
- assembled monolayer
- active layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 45
- 239000010410 layer Substances 0.000 claims abstract description 214
- 239000013545 self-assembled monolayer Substances 0.000 claims abstract description 65
- 239000002094 self assembled monolayer Substances 0.000 claims abstract description 64
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 17
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims description 7
- 230000002209 hydrophobic effect Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 238000002425 crystallisation Methods 0.000 description 21
- 239000010409 thin film Substances 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액티브층과 게이트절연층 사이의 계면특성을 향상시키는 액정표시소자 및 그 제조방법에 관한 것으로, 본 발명은 액티브층과 게이트절연층 사이에 자기조립단분자막을 형성하여 수소화처리공정을 생략하는 것을 특징으로 한 것으로, 상기 자기조립단분자막의 형성에 의해 액티브층의 계면특성을 향상시켜 채널의 이동도를 향상시킬 수 있는 것이다.
자기조립단분자막, SAM, OTS, HMDS
Description
도 1은 종래의 비정질실리콘 박막트랜지스터의 구조를 나타내는 단면도.
도 2는 종래의 폴리실리콘 박막트랜지스터의 구조를 나타내는 단면도.
도 3은 본 발명의 폴리실리콘 박막트랜지스터의 구조를 나타내는 단면도.
도 4는 본 발명의 비정질실리콘 박막트랜지스터의 구조를 나타내는 단면도.
도 5a~5e는 본 발명의 폴리실리콘 박막트랜지스터의 제조공정을 나타내는 수순도.
도 6a~6e는 본 발명의 비정질실리콘 박막트랜지스터의 구조를 나타내는 수순도.
**********도면의 주요부분에 대한 부호의 설명**********
301:기판 302:버퍼층
303:채널층 304:게이트절연층
305:자기조립단분자막 306:게이트전극
308:층간절연층 309:패시베이션층
310:화소전극
본 발명은 액정표시소자 제조방법에 관한 것으로, 특히 활성층과 게이트절연층 사이에 자기조립단분자막(Self Assembled Monolayer, SAM)을 형성하므로서 소자특성을 개선시킨 액정표시소자 및 그 제조방법에 관한 것이다.
액정표시소자는 전기장에 의해 배열방향이 제어될 수 있는 디스플레이장치로써 통상 박막트랜지스터를 구동소자로 사용하는 박막트랜지스터 액정표시장치(TFT-LCD)가 널리 사용되고 있다.
상기 TFT-LCD의 구동소자로 사용되는 박막트랜지스터의 구조를 도 1을 참조하여 살펴본다.
도 1에 도시 된 바와 같이, 비정질실리콘 박막트랜지스터는 기판(101)상에 형성되는 게이트전극(102)과, 상기 게이트전극(102)상에 형성되는 비정질의 실리콘으로 구성되는 액티브층(104)과, 상기 액티브층(104)과 게이트전극(102)을 절연시키는 게이트절연층(103)과, 상기 액티브층(104)의 양단에 접하고 서로 분리된 소오스전극(106a) 및 드레인전극(106b)과, 상기 소오스 및 드레인전극과 액티브층을 오믹컨택시키는 오믹컨택층(105)을 구비한다. 또한 상기 드레인전극(106b)상에는 패시베이션층(107)이 형성되고 상기 드레인전극(106b)과 연결되는 화소전극(108)이 더 형성될 수 있다.
상기 비정질실리콘을 액티브층으로 사용하는 박막트랜지스터는 제조가 쉽다 는 장점이 있으나, 비정질실리콘의 낮은 전기이동도로 인해 고속동작을 요하는 영상표시장치에 적용하기 어려운 점이 있다.
그러므로, 오늘날에는 고속의 응답속도 및 저 소비전력을 구현하기 위해 박막트랜지스터의 액티브층으로 폴리실리콘을 사용하는 연구가 활발히 진행되고 있다.
도 2를 참조하여 폴리실리콘 박막트랜지스터의 구조를 살펴본다.
도 2에 도시 된 바와 같이, 폴리실리콘 박막트랜지스터는 기판(201)상에 불순물 확산을 방지하는 버퍼층(202)과, 상기 버퍼층(202)상에 형성되는 액티브층(203)과, 상기 액티브층(203)상에 형성되는 게이트전극(205)과, 상기 게이트전극(205)와 액티브층(203)을 절연시키는 게이트절연층(204)을 구비한다. 특히, 상기 액티브층(203)은 불순물이온이 도핑된 소스 영역(203s)과 드레인영역(203d)과 그 사이에 형성되는 채널층(203c)을 구비한다.
또한 상기 게이트전극(205)상에는 층간절연층(206)이 형성되며 상기 층간절연층(206)상에는 상기 소스 및 드레인영역(203s,203d)과 연결되는 소스 및 드레인전극(207s,207d)이 형성된다. 또한 상기 소스 및 드레인전극(203s,203d)을 보호하는 패시베이션층(208)이 더 형성되며, 상기 드레인전극(207d)과 연결되는 화소전극(209)이 상기 패시베이션층(208)상에 형성될 수 있다.
상기 폴리실리콘을 채널로 사용하는 액정표시소자를 제조하는 공정은 통상, 비정질의 실리콘을 유리등의 기판 상에 플라즈마화학기상층착 방법(PECVD)방법에 의해 형성하고 증착된 상기 비정질실리콘을 결정화하는 공정으로 진행된다.
상기 비정질실리콘을 결정화하는 방법으로는 고온의 퍼니스(furnace)에서 장시간 비정질실리콘을 가열 및 냉각하는 과정을 통해 결정화하는 고온 가열방법과, 고강도의 레이저 에너지를 순간적으로 조사하여 가열하고 냉각시켜 결정화하는 레이저 어닐링 방법등이 사용된다.
상기 결정화 방법 중 고온 가열방법은 유리 전이 온도 이상의 고온에서 비정질 실리콘층이 가열되므로 유리를 기판으로 사용하는 액정표시소자에 적용하기에 적합하지 않기 때문에 저온에서 비정질실리콘을 결정화할 수 있는 다양한 방법들이 연구되었다.
그 중에서 고에너지의 레이저를 이용한 결정화 방법이 연구되었는데, 레이저 결정화 방법은 상대적으로 저온에서 결정화가 가능하기 때문에 유리를 기판으로 사용하는 액정표시소자의 제조에 적합하다.
레이저로 결정화하는 방법으로는 엑시머 레이저를 이용하는 엑시머 레이저 결정화(ELC)방법과 수평방향으로 순차적으로 결정화가 이루어지는 순차적 수평 결정화 방법(sequential lateral solidification, SLS)이 개발되었고, 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화 방법(metal induced crystallization, MIC)등이 제안되었다.
그러나 상기 레이저결정화방법은 고가의 레이저장비를 사용하여야 하며 형성되는 폴리실리콘에 레이저의 샷(shot)자국이 남아 화질을 저하시키는 문제가 있다. 한편, MIC결정화 방법에 의해 형성된 폴리실리콘에는 결정화의 촉매로 사용된 금속물질이 그대로 남게되어 결함으로 작용하기 때문에 소자특성을 악화시킨다.
상기 문제들을 보완하기 위해 결정화되는 실리콘층에 자기장을 인가하는 자기장결정화 방법이 연구되었는데, 상기 자기장 결정화방법(Alternating Magnetic Field Crystallization, AMFC)은 저온에서 균질한 폴리실리콘을 형성할 수 있는 장점은 있으나, 폴리실리콘의 문턱전압이 높아 소자에 적용하기 곤란한 점이 있다.
또한 상기의 여러 결정화 방법들은 결정화과정에서 실리콘층내에 결함이 발생하고 표면에 비공유전자쌍을 가진 실리콘층이 형성되기 때문에 결정화되는 폴리실리콘의 계면특성을 향상시키고 폴리실리콘층내의 결함을 제거하기 위해 수소화처리를 하게 된다.
수소화처리 공정은 결정화과정에서 손상된 폴리실리콘 박막을 안정화시키고, 실리콘의 계면특성을 향상시키기 위한 것으로 수소분위기에서 폴리실리콘을 약 400℃로 가열함으로서 이루어질 수 있다.
수소화처리에 의해 수소이온이 실리콘층내로 침투하여 결함에 결합함으로써 결함으로 치료하고 특히, 폴리실리콘의 계면에 존재하는 비공유전자쌍과 결합함으로써 계면특성을 향상시킨다.
그러나 상기와 같이, 수소화처리공정은 폴리실리콘의 계면특성을 향상시키는 장점에도 불구하고, 챔버내에서 기판을 가열하고 수소가스를 폴리실리콘층에 침투시키는 공정을 별도로 진행하여야 하는 추가 공정이 필요하며, 수소화처리 시간 및 온도제어에 어려운 점이 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 폴리실리콘 액정표시소자를 제조함에 있어, 폴리실리콘층 또는 비정질실리콘층에 수소화처리공정을 생략할 수 있어 공정을 단축시킬 수 있는 액정표시소자와 그 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자는 기판상에 형성되는 버퍼층과; 상기 버퍼층상에 형성되는 액티브층과; 상기 액티브층상에 형성되는 자기조립단분자막과; 상기 자기조립단분자막 상에 형성되는 게이트절연층과; 상기 게이트절연층상에 형성되는 게이트전극과; 상기 게이트전극상에 형성되는 층간절연층과; 상기 층간 절연층상에 형성되는 소스 및 드레인전극과; 상기 소스 및 드레인전극 상에 형성되는 보호층과; 상기 보호층상에 형성되는 화소전극을 구비하는 것을 특징으로한다.
또한 본 발명의 액정표시소자 제조방법은 기판상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 액티브층을 형성하는 단계; 상기 액티브층상에 자기조립단분자막을 형성하는 단계; 상기 자기조립단분자막상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 게이트전극을 형성하는 단계; 상기 게이트전극을 마스크로 적용하여 상기 액티브층에 불순물 이온을 주입하여 소스 및 드레인영역을 형성하는 단계; 상기 게이트전극상에 층간절연층을 형성하는 단계; 상기 층간절연층상에 소스 및 드레인전극을 형성하는 단계; 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명은 수소화처리공정을 요하는 폴리실리콘을 채널층으로 사용함으로써 공정의 지연을 발생시키는 문제를 해결하기 위해 액티브층과 게이트절연층 사이에 액티브층의 계면특성을 향상시키는 자기조립단분자막을 형성한다. 또한 상기 자기조립단분자막은 폴리실리콘과 게이트절연층사이 뿐 아니라, 비정질실리콘층을 채널층으로 사용하는 비정질실리콘 박막트랜지스터에서 비정질실리콘층과 게이트절연층사이에 자기조립단분자막을 형성하여 계면특성을 향상시킨다.
이하 본 발명에 따른 액정표시소자의 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 폴리실리콘 박막트랜지스터의 구조를 나타내는 단면도이다.
도 3은 본 발명의 폴리실리콘 박막트랜지스터의 구조를 나타내는 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 유리등으로 구성되는 기판(301)상에 실리콘질화막 또는 실리콘산화막으로 구성되는 버퍼층(302)이 형성되며, 상기 버퍼층(302)상에 폴리실리콘으로 구성되는 액티브층(303)이 형성된다. 상기 액티브층(303)의 상부에는 실리콘산화막의 게이트절연층(304)이 형성된다. 상기 액티브층(303)은 불순물이온이 도핑된 소스 영역(303S) 및 드레인 영역(303D)과 그 사이에 형성되는 채널영역(303C)을 구비한다.
한편, 상기 액티브층(303)과 게이트절연층(304)사이에는 자기조립단분자막(Self Assembled Monolayer, SAM)이 형성되어 액티브층을 무극성으로 만들므로서 액티브층(303)과 게이트절연층(304)의 접촉면의 계면특성을 향상시킨다. 여기서, 상기 자기조립단분자막(SAM)은 소수성의 유기막으로써 헥사메틸디실라젠(hexamethyldisilazene, 이하 HMDS)과, 옥타데실트리클로로실란(Octadecyltrichlorosilane, OTS)등의 물질이 사용될 수 있다.
상기 자기조립단분자막(SAM)은 일정한 방향으로 유기 분자들이 배열되어 상기 자기조립단분자막이 증착되는 막의 분자배열을 조절하거나 막의 미세구조(Microstructure)를 개선하여 전기이동도를 향상시킨다.
특히, 상기 자기조립단분자막(305)은 액티브층의 채널영역과 게이트절연층의 접촉면의 계면특성을 향상시키는 것을 목적으로 하므로 채널영역과 게이트절연층의 사이에만 형성될 수도 있다.
한편, 상기 게이트절연층(304)상에는 게이트전극(306)이 형성되어 있다. 상기 게이트전극은 도전성의 금속층이 주로 사용되며, 알루미늄합금 또는 알루미늄합금과 몰리브덴의 이중층을 사용할 수 있다.
또한 상기 게이트전극(306)상에는 실리콘질화막 또는 실리콘산화막으로 구성되는 층간절연층(308)이 형성되며, 상기 층간절연층(308)상에는 상기 소스 영역(303S) 및 드레인 영역(303D)과 각각 연결되는 소스 및 드레인 전극(307S,307D)이 형성되어 있다.
또한 상기 소스 및 드레인전극 상에는 패시베이션층(309)이 형성되며 상기 패시배이션에 형성되면서 드레인전극(307D)과 연결되는 화소전극(310)이 패시베이션 상에 더 형성되어 액정표시소자를 구성한다.
도 3을 참조한 본 발명의 일례는 폴리실리콘 액정표시소자를 설명하였다. 그러나 본 발명은 폴리실리콘 액정표시소자뿐 아니라 비정질실리콘을 채널층으로 사용하는 액정표시소자에도 적용될 수 있다.
즉, 비정질의 실리콘층과 게이트절연층사이에 자기조립단분자막(SAM)을 형성 하여 비정질실리콘층의 계면특성을 향상시킬 수 있다.
도 4를 참조하여 비정질실리콘을 채널로 사용하는 본 발명의 제 2 실시 예에 의한 액정표시소자의 구조를 살펴본다.
도 4를 참조하면, 본 발명의 액정표시소자는 기판(401)상에 게이트전극(402)이 형성되어 있고, 상기 게이트전극(402)상에 실리콘질화막 또는 실리콘산화막의 게이트절연층(403)이 형성되어 있다. 또한 상기 게이트절연층(403)의 상부에는 비정질실리콘층으로 구성되는 액티브층(405)이 형성되어 있다.
한편, 상기 게이트절연층(403)과 액티브층(405)사이에는 자기조립단분자막(SAM)(404)이 형성되어 게이트절연층과 액티브층의 접촉계면의 특성을 향상시킨다.
상기 자기조립단분자막(SAM)은 소수성의 유기막으로써 헥사메틸디실라젠(hexamethyldisilazene, 이하 HMDS)과, 옥타데실트리클로로실란(Octadecyltrichlorosilane, OTS)등의 물질이 사용될 수 있다.
한편, 상기 액티브층(405)의 양단에는 도전물질로 구성되는 소스 및 드레인전극(407S,407D)이 형성되며, 상기 소스 및 드레인전극(407S,407D)과 액티브층(405) 사이에는 오믹 컨택특성을 향상시키기 위해 불순물이온이 도핑된 반도체층일 수 있는 오믹컨택층(406)이 더 형성된다.
또한, 상기 소스 및 드레인전극(407S,407D)상에는 무기막 또는 유기막으로 구성될 수 있는 패시베이션막(408)이 더 형성되어 있고, 상기 패시베이션막(408)상에는 상기 드레인전극(407D)과 연결되는 화소전극(409)이 형성되어 액정표시소자를 구성한다.
자기조립단분자막을 액티브층과 게이트절연층 사이에 형성하는 본 발명의 액정표시소자의 제조방법을 도 5a~5e를 참조하여 살펴본다.
도 5a를 참조하면, 기판(501)상에 실리콘질화막 또는 실리콘산화막으로 구성되는 버퍼층(502)을 플라즈마화학기상증착(PECVD)방법에 의해 형성한다. 상기 버퍼층(502)은 비정질실리콘층의 결정화 과정에서 기판(501)에 포함될 수 있는 불순물 이온등이 실리콘층으로 확산되는 것을 방지하는 기능을 한다.
버퍼층(502)을 형성한 다음, 상기 버퍼층(502)상에 비정질실리콘층(503)을 PECVD방법등에 의해 증착한다. 상기 비정질실리콘층(503)을 증착한 다음, 상기 비정질실리콘층에 결정화 공정을 진행한다.
결정화 방법으로는 엑시머레이저결정화(Eximer Laser Crystallization) 방법, 순차적 수평결정화방법(Sequential Lateral Crystallization), 금속유도결정화방법(Metal Induced Crystallization), 자기장결정화방법(Alternating Magnetic Field Crystallization), FEMIC(Field Enhanced Metal Induced Crystallization)등의 방법에 의해 결정화 될 수 있다. 결정화 방법은 상기 열거한 방법에 제한되지 않으며 임의의 방법에 의해 이루어 질 수 있다.
비정질실리콘층을 결정화한 다음, 상기 결정질실리콘층상에 자기조립단분자막(504)을 형성한다. 상기 자기조립단분자막으로는 유기막으로써 소수성을 띠며, HMDS와, OTS등의 물질이 사용될 수 있다. 상기 자기조립단분자막(504)은 스핀코팅방법 또는 프린팅방법에 의해 형성할 수 있다.
상기 자기조립단분자막(504)은 용액의 형태로 스핀코팅방법에 의해 결정질실리콘층에 도포하여 형성할 수 있거나 용액상태의 자기조립단분자막(504)이 침잠된 욕조에 기판을 침잠(dipping method)시킴으로서 결정질실리콘층상에 도포할수 있다. 그 상세한 예로 톨루엔 용매속에 OTS를 용융시켜 약 10 미리몰(mM)의 농도를 만들고 약 300K의 온도에서 20초 동안 침잠시켜 형성할 수 있다.
또한 상기 자기조립단분자막은 프린팅 방법에 의해 원하는 위치에 프링팅함으로써 형성할 수도 있다.
상기 자기조립단분자막을 폴리실리콘층상에 도포하면 상기 자기조립단분자막을 구성하는 분자들은 스스로 한방향으로 배열되어 폴리실리콘의 계면특성을 향상시킨다.
이어서,도 5b에 도시된 바와 같이, 상기 자기조립단분자막(504)이 형성된 다음, 상기 자기조립단분자막(504)와 폴리실리콘층(503)을 동시에 패터닝하여 액티브층(503a)을 정의한다. 상기 액티브층(503a)을 정의하는 방법으로는 포토리소그래피 공정을 이용할 수 있다. 즉, 자기조립단분자막(504)상에 포토레지스트를 도포하고 마스크를 적용하여 노광 및 현상하여 액티브영역을 정의하는 소정의 패턴을 형성한 다음, 상기 포토레지스트 패턴을 마스크로 적용하여 자기조립단분자막(504)과 폴리실리콘층(503)을 동시에 식각하여 액티브층(503a)을 패터닝한다.
다음으로, 상면에 자기조립단분자막이 형성된 액티브층(503a)상에 게이트절연층(505)을 PECVD방법등에 의해 형성한다. 그러므로 상기 게이트절연층(505)과 액티브층(503a)은 직접 접촉하지 않는다.
이어서, 상기 게이트절연층(505)상에 게이트전극(506)을 형성한다. 상기 게 이트전극(506)은 스퍼터링방법에 의해 도전성의 금속물질을 도포하고 포토리소그래피공정을 통해 패턴닝함으로써 형성될 수 있다.
다음으로, 도 5c에 도시된 바와 같이, 상기 게이트전극(506)을 마스크로 적용하여 불순물 이온을 액티브층(503a)에 주입함으로써 소스 및 드레인영역503S,503D)을 형성한다.
상기 소스영역(503S)과 드레인영역(503D)사이에 채널영역(503C)이 형성된다.
이어서, 도 5d에 도시된 바와 같이, 상기 게이트전극(506)상에 층간절연층(507)을 더 형성한다. 상기 층간절연층은 무기막으로 PECVD방법에 의해 형성될 수 있다.
다음으로, 상기 소스 및 드레인영역(503S,503D)을 노출시키는 컨택홀을 상기 층간절연층(507)상에 형성한다.
다음으로 상기 컨택홀을 구비하는 층간절연층(507)상에 도전층을 형성하고 포토리소그래피 공정을 통해 패터닝하여 소스 및 드레인 전극(509S,509D)을 형성한다.
이어서, 도 5e에 도시 된 바와 같이, 상기 소스 및 드레인전극(509S,509D)상에 유기막 또는 무기막의 패시베이션막(510)을 형성하고, 상기 드레인전극(509D)을 노출시키는 컨택홀을 형성한 다음, 상기 패시베이션막(510)상에 상기 드레인전극(509D)과 연결되는 화소전극(511)을 형성한다. 상기 화소전극(511)은 인듐-틴-옥사이드(indium-tin-oxide,ITO)막 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)의 투명전극으로 구성된다.
다음으로 본 발명의 다른 실시 예로서 비정질실리콘층을 채널층으로 사용하는 액정표시소자의 제조공정을 도 6a~6e를 참조하여 살펴본다.
본 발명의 제 2 실시 예는 비정질실리콘층과 게이트절연층사이에 자기조립단분자막을 형성하는 것을 특징으로 한다.
이하 도 6a~6e를 참조하여 본 발명의 제 2 실시 예에 의한 액정표시소자의 제조공정을 살펴본다.
도 6a에 도시된 바와 같이, 기판(601)상에 게이트전극(602)을 형성한다. 상기 게이트전극(602)은 금속박막을 스퍼터링방법에 의해 형성한 다음, 포토리소그래피 공정을 통해 패터닝하여 형성한다.
이어서, 상기 게이트전극(602)상에 실리콘산화막 또는 실리콘질화막으로 구성되는 게이트절연층(603)을 PECVD방법에 의해 형성한다.
다음으로, 도 6b에 도시된 바와 같이, 상기 게이트절연층(603)상에 자기조립단분자막(604)를 스핀코팅 또는 프린팅방법에 의해 형성하고 그 위에 비정질실리콘층(605)을 증착한다. 또한 상기 비정질실리콘층(605)상에 고농도 불순물이 도핑된 반도체층을 형성하여 오믹 컨택층(606)을 형성한다. 상기 오믹컨택층은 별도의 층으로 형성될 수도 있고, 상기 비정질실리콘층(605)상부에 불순물을 도핑함으로써 형성될 수도 있다.
이어서, 도 6c에 도시된 바와 같이, 상기 자기조립단분자막(604), 비정질실리콘층(605) 및 오믹컨택층(606)을 동시에 패터닝하여 액티브층(605a)을 정의한다.
이어서, 상기 액티브층(605a)을 덮는 도전층(607)을 형성하고 도 6d에 도시 된 바와 같이, 채널 영역(620)을 노출시키는 포토레지스트패턴(608)을 형성하고, 상기 포토레지스 패턴(608)을 마스크로 적용하여 도전층(607)을 식각한다. 상기 도전층(607)을 식각후, 상기 포토레지스트 패턴(608)을 유지한 채, 채널영역의 오믹컨택층을 더 식각하여 소스 및 드레인전극(607S,607D)을 형성한다.
이어서, 도 6e에 도시된 바와 같이, 상기 소스 및 드레인전극(607S,607D)상에 패시베이션층(609)를 형성하고, 상기 드레인전극(607D)을 노출시키는 컨택홀을 상기 패시베이션층(609)에 형성한 다음, ITO 또는 IZO로 구성되는 투명전극을 형성하고 패터닝하여 화소전극(610)을 형성한다. 상기 결과, 화소전극(610)은 드레인전극과 연결된다.
이상에서 액티브층과 게이트절연층 사이에 자기조립단분자막이 개재된 본 발명의 액정표시소자가 완성된다.
본 발명의 액정표시소자에서 자기조립단분자막은 액티브층상의 전면에 형성될 수도 있으나, 채널영역상단에만 형성될 수 도 있다. 이때, 프린팅방법에 의해 액티브층상부 특히, 채널영역상에 자기조립단분자막을 프린팅방법에 의해 형성함으로써 자기조립단분자막을 쉽게 형성할 수 있다.
본 발명은 자기조립단분자막을 액티브층과 게이트절연층 사이에 개재되도록 형성함으로써 액티브층 또는 게이트절연층의 계면특성을 향상시킬 수 있다. 특히 폴리실리콘 액정표시소자에서 채널로 사용되는 폴리실리콘의 표면에는 비공유전자쌍을 가지는 실리콘입자가 분포하게 되는데, 본 발명의 자기조립단분자막을 액티브층상에 형성하므로써 액티브층을 무극성 및 소수성으로 만들므로서 전자의 트랩핑을 방지하여 액티브층의 계면특성을 향상시킬 수 있다.
뿐만 아니라, 상기 자기조립단분자막을 액티브층상에 코팅방법 및 프린팅방법에 의해 형성함으로써 수소화처리공정 생략할 수 있어 공정을 단축할 수 있다.
Claims (18)
- 기판상에 형성되는 액티브층과;상기 액티브층상에 형성되고, 상기 액티브층 계면을 무극성 및 소수성으로 만드는 자기조립단분자막과;상기 자기조립단분자막상에 형성되는 게이트절연층과;상기 게이트절연층상에 형성되는 게이트전극과;상기 게이트전극상에 형성되는 층간절연층과;상기 층간절연층상에 형성되는 소스 및 드레인전극과;상기 소스 및 드레인전극 상에 형성되는 보호층과;상기 보호층상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.
- 삭제
- 제 1 항에 있어서, 상기 자기조립단분자막은 상기 액티브층의 일부를 구성하는 채널영역과 상기 게이트절연층 사이에 형성되는 것을 특징으로 하는 액정표시소자.
- 제 1 항에 있어서, 상기 액티브층은 폴리실리콘층인 것을 특징으로 하는 액 정표시소자.
- 제 1항에 있어서, 상기 자기조립단분자막은 헥사메틸디실라젠(hexamethyldisilazene,HMDS) 또는 옥타데실트리클로로실란 (Octadecyltrichlorosilane,OTS)을 포함하는 것을 특징으로 하는 액정표시소자.
- 기판상에 형성되는 게이트전극과;상기 게이트전극상에 형성되는 게이트절연층과;상기 게이트절연층상에 형성되고, 액티브층 계면을 무극성 및 소수성으로 만드는 자기조립단분자막과;상기 자기조립단분자막 상에 형성되는 비정질실리콘의 액티브층과;상기 액티브층의 양단에 연결되는 소스 및 드레인전극과;상기 드레인전극과 연결되는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.
- 제 6항에 있어서, 상기 자기조립단분자막은 헥사메틸디실라젠(hexamethyldisilazene,HMDS) 또는 옥타데실트리클로로실란 (Octadecyltrichlorosilane,OTS)을 포함하는 것을 특징으로 하는 액정표시소자.
- 삭제
- 삭제
- 삭제
- 기판상에 버퍼층을 형성하는 단계;상기 버퍼층상에 액티브층을 형성하는 단계;상기 액티브층상에 침잠방법, 코팅방법 또는 프린팅방법에 의해 형성되고, 상기 액티브층의 계면을 무극성 및 소수성으로 만드는 조립단분자막을 형성하는 단계;상기 자기조립단분자막 상에 게이트절연층을 형성하는 단계;상기 게이트절연층상에 게이트전극을 형성하는 단계;상기 게이트전극을 마스크로 적용하여 상기 액티브층에 불순물 이온을 주입하여 소스 및 드레인영역을 형성하는 단계;상기 게이트전극상에 층간절연층을 형성하는 단계;상기 층간절연층상에 소스 및 드레인전극을 형성하는 단계;상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 11항에 있어서, 상기 액티브층을 형성하는 단계는상기 버퍼층상에 비정질실리콘층을 형성하는 단계;상기 비정질실리콘층을 결정화하는 단계;상기 결정화된 실리콘층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 11항에 있어서, 상기 자기조립단분자막을 형성하는 단계는상기 결정화된 실리콘층상에 자기조립단분자막을 형성하는 단계;상기 자기조립단분자막과 상기 결정화된 실리콘층을 동시에 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 11항에 있어서, 상기 자기조립단분자막을 형성하는 단계는 헥사메틸디실라젠(hexamethyldisilazene,HMDS) 또는 옥타데실트리클로로실란 (Octadecyltrichlorosilane,OTS)을 포함하는 톨루엔 용액을 코팅방법, 침잠방법 또는 프린팅방법에 의해 액티브층과 게이트절연층사이에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 기판상에 게이트전극을 형성하는 단계;상기 게이트전극상에 게이트절연층을 형성하는 단계;상기 게이트절연층상에 침잠방법, 코팅방법 또는 프린팅방법에 의해 형성되고, 액티브층의 계면을 무극성 및 소수성으로 만드는 자기조립단분자막을 형성하는 단계;상기 자기조립단분자막 상에 액티브층을 형성하는 단계;상기 액티브층의 양단에 연결되는 소스 및 드레인전극을 형성하는 단계;상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 16항에 있어서, 상기 자기조립단분자막 형성 단계는 헥사메틸디실라젠(hexamethyldisilazene,HMDS) 또는 옥타데실트리클로로실란 (Octadecyltrichlorosilane,OTS)을 포함하는 톨루엔 용액을 코팅방법, 침잠방법 또는 프린팅방법에 의해 상기 게이트절연층상에 형성하는 것을 특징으로 하는 액정표시소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089448A KR100724482B1 (ko) | 2004-11-04 | 2004-11-04 | 액정표시소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089448A KR100724482B1 (ko) | 2004-11-04 | 2004-11-04 | 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060040204A KR20060040204A (ko) | 2006-05-10 |
| KR100724482B1 true KR100724482B1 (ko) | 2007-06-04 |
Family
ID=37147224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040089448A KR100724482B1 (ko) | 2004-11-04 | 2004-11-04 | 액정표시소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100724482B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232170B1 (ko) * | 2006-06-30 | 2013-02-12 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 |
| KR101351403B1 (ko) * | 2007-12-31 | 2014-01-15 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084427A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법 |
| JP2003092407A (ja) | 2001-09-18 | 2003-03-28 | Sharp Corp | トランジスタ及びそれを用いた表示装置 |
| KR20040002914A (ko) * | 2001-06-26 | 2004-01-07 | 샤프 가부시키가이샤 | 스위칭 소자 및 그를 구비하는 표시 장치 |
| KR20040057030A (ko) * | 2002-12-24 | 2004-07-01 | 한국전자통신연구원 | 유기물 전계효과 트랜지스터의 제조 방법 |
-
2004
- 2004-11-04 KR KR1020040089448A patent/KR100724482B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084427A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법 |
| KR20040002914A (ko) * | 2001-06-26 | 2004-01-07 | 샤프 가부시키가이샤 | 스위칭 소자 및 그를 구비하는 표시 장치 |
| JP2003092407A (ja) | 2001-09-18 | 2003-03-28 | Sharp Corp | トランジスタ及びそれを用いた表示装置 |
| KR20040057030A (ko) * | 2002-12-24 | 2004-07-01 | 한국전자통신연구원 | 유기물 전계효과 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060040204A (ko) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| US7476901B2 (en) | Poly-silicon thin film transistor array substrate and method for fabricating the same | |
| CN101034669B (zh) | 薄膜晶体管及其制造方法 | |
| KR100966420B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR100662493B1 (ko) | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 | |
| KR20050042596A (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| KR100724482B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| KR100488958B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| JP4013074B2 (ja) | 多結晶シリコン薄膜トランジスタの形成方法 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR102090460B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP2009283554A (ja) | 半導体装置およびその製造方法 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR100756817B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| KR100777742B1 (ko) | 박막 트랜지스터, 및 박막 트랜지스터의 제조방법 | |
| KR101604500B1 (ko) | 박막트랜지스터 및 평판형 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 13 |