KR101031882B1 - 다결정 실리콘 박막 제조장치 및 방법 - Google Patents

다결정 실리콘 박막 제조장치 및 방법 Download PDF

Info

Publication number
KR101031882B1
KR101031882B1 KR1020090040251A KR20090040251A KR101031882B1 KR 101031882 B1 KR101031882 B1 KR 101031882B1 KR 1020090040251 A KR1020090040251 A KR 1020090040251A KR 20090040251 A KR20090040251 A KR 20090040251A KR 101031882 B1 KR101031882 B1 KR 101031882B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
voltage
conductors
silicon thin
Prior art date
Application number
KR1020090040251A
Other languages
English (en)
Other versions
KR20100121202A (ko
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Priority to KR1020090040251A priority Critical patent/KR101031882B1/ko
Priority to PCT/KR2010/002800 priority patent/WO2010128783A2/ko
Priority to TW99114637A priority patent/TW201120989A/zh
Publication of KR20100121202A publication Critical patent/KR20100121202A/ko
Application granted granted Critical
Publication of KR101031882B1 publication Critical patent/KR101031882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 기판의 표면 파괴 현상을 방지하고, 공정의 생산 수율을 향상시키고, 제조 비용을 절감할 수 있는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
본 발명은 기판이 안착되는 지지부, 상기 지지부 상에 인가 전류 방향과 평행하게 설치되는 제1 및 제2 도전체, 상기 지지부와 인접하여 위치하며, 전원을 공급하는 전원공급부를 포함하는 다결정 실리콘 박막 제조장치를 제공한다.
또한, 본 발명은 비정질 실리콘 박막과 도전성 박막이 형성된 기판의 상기 도전성 박막에 전원을 인가함으로써 상기 비정질 실리콘 박막을 결정화하는 다결정 실리콘 박막 제조방법에 있어서, 지지대에 설치되는 제1 및 제2 도전체 사이에 상기 기판을 위치시키고, 상기 도전성 박막, 제1 및 제2 도전체에 전원공급부로부터 인가되는 전압을 인가하여 상기 비정질 실리콘 박막을 결정화하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법을 제공한다.
도전체, 병렬, 기판 표면 파괴 현상, 결정화, 다결정 실리콘 박막 제조장치

Description

다결정 실리콘 박막 제조장치 및 방법{Apparatus and method for manufacturing polycrystalline silicon thin film}
본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 기판의 표면 파괴 현상을 방지하고, 공정의 생산 수율을 향상시키고, 제조 비용을 절감할 수 있는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
통상, 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고, CMOS 공정에 부합되지 못하는 단점을 가지고 있다.
반면, 다결정 실리콘(Poly-Si) 박막 소자는, 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던, 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다.
따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다.
따라서, 비정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피 치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
그리고, 이러한 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화 및 CMOS화가 가능하다는 특징이 있다.
이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
이와 같은 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로 대면적화에 적당하지 않다.
따라서, 저온 조건에서 비정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다.
이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization)법, 금속유도 결정화(MIC: Metal Induced Crystallization)법, 금속유도측면 결정화(MILC: Metal Induced Lateral Crystallization)법, 엑시머 레이저 결정화(ELC: Excimer Laser Crystallization) 법 등이 있다.
한편, 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다.
즉, LPCVD(Low Pressure Chemical Vapor Deposition)법 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착된 비정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비정질 실리콘 박막의 용융이 일어나게 된다.
이러한 비정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다.
그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위) 내에 다결정 실리콘을 제조할 수 있다.
즉, 유리기판/절연층/비정질 실리콘 박막으로 이루어진 모재의 비정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상 없이 결정화가 이루어진다.
또한, 액상에서 고상으로의 상변태시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다.
그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들을 가지고 있다.
예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템 상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다.
이들 두 요소들은 다결정 실리콘 TFT의 액티브층(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다.
이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다.
최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(Sequential Lateral Solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였다.
하지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하 지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정화 공정에 레이저를 이용하는 기술은 여전히 문제점을 가지고 있다.
더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 가지고 있다.
따라서, 레이저 결정화법의 장점들, 즉, 짧은 시간 내에 공정이 이루어지기 때문에 하부의 기판에 손상을 주지 않는다는 점과, 고온 상변태에 의해 결함이 거의 없는 매우 양질의 결정립을 생성할 수 있다는 점을 가지면서, 그러한 레이저 결정화법의 단점들, 즉, 국부적인 공정에 따른 조사량 불균일성 및 공정상의 제한 등과 고가 장비를 사용해야 하는 문제점들을 해결할 수 있는 비정질 실리콘 박막의 결정화 방법에 대한 필요성이 대두되고 있다.
특히, 최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 능동형 유기-EL(Active Matrix Organic Light Emitting Diode)의 경우, TFT-LCD가 전압 구동인데 반하여, 전류 구동 방식이기 때문에 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국특허출원 제2007-0021252호에서, 상기 실리콘 박막 위 혹은 아래에 도전성 박막을 개재한 후 전계를 인가하여 주울 가열을 행함으로써 결정화를 하는 방법을 제시한 바 있다.
종래의 다결정 실리콘 박막의 제조방법은 기판 상에 비정질 실리콘 박막, 절 연체 및 도전성 박막을 적층하고, 상기 도전성 박막의 상면 양단에 전극 단자를 위치시키고, 상기 전극 단자에 전계를 인가하여 발생하는 주울 열을 이용하여 상기 비정질 실리콘 박막을 결정화시킨다.
하지만, 기판이 대면적화됨에 따라 인가해야 하는 전압이 점점 높아지게 되고, 이에 따라 전극 단자가 위치하지 않는 기판의 가장자리에 유리에 칼을 그은 것과 같은 표면 파괴 현상이 발생하게 된다.
이러한 기판의 표면 파괴 현상은 기판과 공기중의 전압차에 의해 기판의 전자가 공기중으로 방출되는 현상에 의해 발생되는 것으로 생각된다.
따라서, 표면 파괴 현상이 발생한 기판은 공정의 생산 수율을 저하시키게 되므로, 공정 비용을 증가시키는 요인이 된다.
본 발명은 전술한 문제점을 해결하기 위하여 고안된 것으로, 기판의 표면 파괴 현상을 방지할 수 있는 다결정 실리콘 박막 제조장치를 제공하는 데 목적이 있다.
또한, 본 발명은 상기와 같은 다결정 실리콘 박막 제조장치를 이용하여 다결정 실리콘 박막을 제조하는 방법을 제공하는 데 다른 목적이 있다.
본 발명은 기판이 안착되는 지지부, 상기 지지부 상에 인가 전류 방향과 평행하게 설치되는 제1 및 제2 도전체, 상기 지지부와 인접하여 위치하며, 전원을 공급하는 전원공급부를 포함하는 다결정 실리콘 박막 제조장치를 제공한다.
또한, 본 발명은 비정질 실리콘 박막과 도전성 박막이 형성된 기판의 상기 도전성 박막에 전원을 인가함으로써 상기 비정질 실리콘 박막을 결정화하는 다결정 실리콘 박막 제조방법에 있어서, 지지대에 설치되는 제1 및 제2 도전체 사이에 상기 기판을 위치시키고, 상기 도전성 박막, 제1 및 제2 도전체에 전원공급부로부터 인가되는 전압을 인가하여 상기 비정질 실리콘 박막을 결정화하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법을 제공한다.
본 발명과 같은 제조장치를 사용하여 다결정 실리콘 박막을 제조하면, 기판의 표면 파괴 현상을 방지할 수 있다.
따라서, 기판의 빈번한 교체를 줄일 수 있어 공정의 생산 수율을 향상시킬 수 있으며, 공정 비용을 절감할 수 있다.
이하, 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조하여 본 발명에 따른 다결정 실리콘 박막 제조장치 및 방법을 설명하기로 하며, 본 발명에서 사용되는 ‘베이스 기판’은 막이 형성되지 않은 상태의 기판을 의미하고, ‘기판’은 베이스 기판에 박막이 형성된 상태의 기판을 의미한다.
도 1은 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치의 모식도를 나타낸 것이고, 도 2는 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치의 회로 구성을 나타낸 것이고, 도 3은 본 발명의 실시예에 따른 기판의 일 예를 나타낸 단면도이고, 도 4는 기판의 표면 파괴 현상을 설명하기 위한 일 예를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치(1)는 기판(40)에 전원을 인가하여 결정화 공정을 진행시키기 위한 장치로서, 지지부(10), 도전체(20) 및 전원공급부(30)를 포함한다.
먼저, 도 3을 참조하여, 상기 기판(40)에 대해서 상술하면, 상기 기판(40)은 베이스 기판(41), 상기 베이스 기판(41) 상에 형성되는 비정질 실리콘 박막(43) 및 도전성 박막(45)을 포함한다.
본 실시예에서는 상기 도전성 박막(45)이 상기 비정질 실리콘 박막(43)의 상 부에 형성되는 것을 도시하고 있으나, 상기 도전성 박막(45)이 상기 비정질 실리콘 박막(43)의 하부에 형성될 수도 있으며, 상기 도전성 박막(45)과 상기 비정질 실리콘 박막(43)의 적층 구조가 본 실시예에 한정되는 것은 아니다.
또한, 상기 기판(40)은 상기 베이스 기판(41)과 상기 비정질 실리콘 박막(43) 사이 또는 상기 비정질 실리콘 박막(43)과 상기 도전성 박막(45) 사이에 위치하는 절연층(미도시)을 더 포함할 수 있으며, 상기 절연층(미도시)은 상기 비정질 실리콘 박막(43)이 상기 베이스 기판(41) 또는 상기 도전성 박막(45)에 의해 오염되는 것을 방지할 수 있다.
또한, 상기 절연층(미도시)은 상기 베이스 기판(41)과 상기 비정질 실리콘 박막(43) 사이와 상기 비정질 실리콘 박막(43)과 상기 도전성 박막(45) 사이 모두에 형성될 수도 있으며, 상기 절연층(미도시)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.
상기 베이스 기판(41)의 재료는 특별히 제한되는 것은 아니고, 예를 들어, 유리, 석영, 플라스틱 등의 투명 기판 소재가 가능하며, 경제적인 측면에서 유리가 더욱 바람직하다.
상기 비정질 실리콘 박막(43)은, 예를 들면, 저압화학 증착법, 상압화학 증착법, PECVD(plasma enhanced chemical vapor deposition)법, 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성될 수 있으며, 바람직하게는 PECVD법을 사용한다. 그것의 두께는 통상 300 - 1000Å인 것이 바람직하지만, 형성 방법 및 두께가 본 실시예에 한정되는 것은 아니다.
상기 도전성 박막(45)은 전기 도전성 물질의 박 층으로서, 예를 들면, 스퍼터링(Sputtering), 기상증착(Evaporation) 등의 방법에 의해 형성될 수 있다. 도전성 박막(50)은 추후 전계 인가에 의한 주울 가열시 균일한 가열을 위하여 두께를 균일하게 유지하도록 하는 것이 바람직하다.
상기 절연층(미도시)은 실리콘 산화물(SiO2), 실리콘 질화물을 증착하여 형성되며, 통상 2000-5000Å 정도의 두께로 형성되는 것이 바람직하나, 이것에 한정되는 것은 아니며, 상기 비정질 실리콘 박막(43)에 영향이 적고, 절연성을 가지며, 융점이 높은 물질이면 모두 사용될 수 있다.
상기 지지부(10)는 상기 기판(40)을 안착시키기 위한 부재로서, 상기 기판(40)이 안착되어 공정이 진행되는 동안 고정될 수 있는 구조이면, 어떤 형상이라도 무방하며, 절연성 재질로 형성되며, 바람직하게는 저전압뿐만 아니라 1만V 이상의 고전압 하에서도 절연성을 유지할 수 있는 재질로 형성되는 것이 바람직하다.
상기 도전체(20)는 제1 및 제2 도전체(21, 23)를 포함하여 한 쌍으로 이루어지며, 상기 제1 및 제2 도전체(21, 23)는 상기 지지부(10) 상에 서로 평행하게 설치되되, 상기 기판(40)이 상기 제1 및 제2 도전체(21, 23) 사이에 위치할 수 있는 간격을 유지하며, 인가 전류 방향과 평행하게 설치된다.
상기 기판(40)이 상기 제1 및 제2 도전체(21, 23) 사이에 위치하는 경우, 상기 기판(40)과 상기 제1 및 제2 도전체(21, 23)의 서로 마주보는 단부는 일정한 간격(d1, d2)을 유지하여, 상기 기판(40)의 단부와 상기 제1 및 제2 도전체(21, 23)의 단부가 접촉하지 않도록 한다.
이때, 상기 기판(40)과 상기 제1 도전체(21) 사이의 간격(d1)과 상기 기판(40)과 상기 제2 도전체(23) 사이의 간격(d2)는 동일한 것이 바람직하다.
상기 기판(40)에 상기 제1 및 제2 도전체(21, 23)가 접촉되면, 전압 인가 시에 상기 제1 및 제2 도전체(21, 23)에 발생하는 열에 의해 상기 기판(40)이 영향을 받을 수 있으며, 이 경우, 비정질 실리콘의 결정화에 영향을 주는 문제가 발생할 수 있다.
상기 제1 및 제2 도전체(21, 23)의 단부와 상기 기판(40)의 단부 사이의 간격(d1, d2)은 상기 전원공급부(30)로부터 공급되는 전압, 상기 기판(40)의 면적 또는 크기 등 공정 제반 사항에 따라서 달라질 수 있어, 본 실시예에서 한정하지 않는다.
또한, 상기 기판(40)이 상기 제1 및 제2 도전체(21, 23) 사이에 위치하는 경우, 상기 제1 및 제2 도전체(21, 23)와 상기 기판(40)은 서로 평행하도록 설치되는 것이 바람직하다.
도 4를 참조하여 설명하면, 상기 제1 및 제2 도전체(21, 23)와 상기 기판(40)이 평행하지 않은 상태로 위치하게 되면, 상기 제1 및 제2 도전체(21, 23)의 단부와 상기 기판(40)의 단부 사이의 간격(d11, d12, d21, d22))에 차이가 발생하게 된다.
상기 기판(40)과 상기 제1 및 제2 도전체(21, 23) 사이의 제1 간격(d11, d21)에서는 전자(e)가 방출되지 않아, 기판의 표면 파괴 현상이 발생하지 않더라도, 상기 기판(40)과 상기 제1 및 제2 도전체(21, 23) 사이의 제2 간격(d12, d22) 에서는 제1 및 제2 도전체와 기판(40) 사이의 간격이 멀어 전자(e)가 방출되어, 기판의 표면 파괴 현상이 발생할 수도 있다.
상기 전원공급부(30)는 상기 기판(40) 및 상기 도전체(20), 더 정확하게는 상기 도전성 박막(45), 상기 제1 및 제2 도전체(21, 23)에 전압을 인가하며, 상기 지지부(10)와 인접하여 위치한다.
이때, 상기 전원 공급부(30)는 상기 도전성 박막(45), 상기 제1 및 제2 도전체(21, 23)에 동시에 전압을 인가하며, 따라서, 상기 도전성 박막(45), 상기 제1 및 제2 도전체(21, 23)는 전기적으로 병렬로 연결된다.
상기 전원공급부(30)는 전압을 생성하여 공급하는 전원부(31), 전원라인(33)을 통해 상기 전원부(31)와 연결되어, 상기 전원부(31)로부터 공급되는 전압을 상기 제1 및 제2 도전체(21, 23), 그리고 도전성 박막(45)에 인가하며, 각각 한 쌍으로 이루어지는 전압인가부(35a, 35b, 37a, 37b, 39a, 39b)를 포함한다.
상술하면, 상기 전압인가부(35a, 35b, 37a, 37b, 39a, 39b)는 상기 제1 및 제2 도전체(21, 23)에 전압을 인가하는 제1 및 제2 전압인가부(35a, 35b, 37a, 37b)와 상기 도전성 박막(45)에 전압을 인가하는 제3 전압인가부(39a, 39b)를 포함한다.
상기 제1 및 제2 전압인가부(35a, 35b, 37a, 37b)는 상기 제1 및 제2 도전체(21, 23)와 접촉되어 고정되도록 설치될 수 있으며, 전압을 인가하지 않는 경우에는 상기 제1 및 제2 도전체(21, 23)와 이격되어 위치하고, 전압을 인가하는 경우에 상기 제1 및 제2 도전체(21, 23)와 접촉되도록 하기 위해, 이동 가능하도록 설 치될 수도 있다.
상기 제3 전압인가부(39a, 39b)는 이동 가능하도록 설치된다. 즉, 상기 제3 전압인가부(39a, 39b)는 상기 기판(40)이 상기 지지부(10)에 위치하지 않은 경우에는 상기 지지부(10)로부터 이격되어 있고, 상기 기판(40)이 상기 지지부(10)에 위치하게 되면, 상기 제3 전압인가부(39a, 39b)는 상기 지지부(10) 측으로 이동되어, 상기 기판(40)의 도전성 박막(45)과 접촉된다.
상기 제1 및 제2 전압인가부(35a, 35b, 37a, 37b)가 이동 가능하도록 설치될 경우, 상기 제3 전압인가부(39a, 39b)와 동시에 이동되도록 설치될 수도 있고, 서로 독립적으로 이동되도록 설치될 수도 있다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따르면, 상기 제1 도전체(21), 제2 도전체(23) 및 기판(40)의 재질 자체의 저항 성분을 R21, R23 및 R40으로 표시하면, 전원을 공급하는 전원부의 전압을 V31로 표시하면, 상기 제1 도전체(21), 제2 도전체(23) 및 상기 기판(40)은 전기적으로 병렬로 연결되는 회로 구성을 가지게 된다.
따라서, 상기 도전체(20)와 상기 기판(40)은 전기적으로 병렬로 연결되기 때문에, 상기 도전체(20)와 상기 기판(40)에는 동일한 전압이 인가되고, 상기 도전체(20)와 상기 기판(40)은 동일한 전위를 형성하게 된다.
따라서, 종래에는 기판과 인접하여 위치하는 도전체가 구비되지 않았기 때문에, 전압을 인가하는 경우, 기판의 양 가장자리에서 전위차에 의해 전자가 기판의 외부, 즉 공기중으로 튀어나가는 현상이 발생하였다.
한편, 본 발명과 같이, 기판과 인접하여 도전체를 위치시키고, 기판과 도전체를 병렬로 연결하면, 기판과 도전체에 동일한 전압이 인가되기 때문에, 상기 도전체(20)와 상기 기판(40)은 동일한 전위를 형성하게 되고, 따라서, 상기 도전체(20)와 상기 기판(40) 사이의 공간적 전위차가 발생되지 않게 된다.
따라서, 상기 기판(40)과 상기 도전체(20)에 전압을 인가하면, 기판(40)으로부터 전자가 공기중으로 방출하려고 하여도 기판(40)과 인접하여 위치하고 있는 도전체에도 기판과 동일한 전위가 형성되기 때문에, 기판으로부터 전자가 방출되는 것을 방지할 수 있게 되며, 기판의 표면 파괴 현상을 방지할 수 있다.
이때, 도전체의 저항이 너무 작으면, 기판을 따라 흐르는 전류보다 도전체를 따라 흐르는 전류가 더 많기 때문에, 전류의 손실이 심하게 되어, 비정실 실리콘 박막의 결정성을 저하시킬 수 있으므로, 공정 진행 제반 사항에 따라 적절한 선택이 이루어져야 한다.
본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치(1)를 이용하여 비정질 실리콘 박막을 결정화하는 방법을 간단히 설명하면 다음과 같다.
우선, 제1 및 제2 도전체(21, 23)가 설치된 지지부(20)에 비정질 실리콘 박막(43)과 도전성 박막(45)이 형성된 기판(40)을 위치시키되, 상기 기판(40)을 상기 제1 및 제2 도전체(21, 23) 사이에 위치시킨다.
이때, 상기 제1 및 제2 도전체(21, 23)와 상기 기판(40)은 평행하게 위치하는 것이 바람직하며, 또한, 서로 마주보는 상기 제1 및 제2 도전체(21, 23)의 단부 와 상기 기판(40)의 단부는 이격되어 위치한다.
또한, 상기 제1 및 제2 도전체(21, 23)은 상기 지지부(20) 상에 인가 전류 방향과 평행하게 설치된다.
이후, 상기 기판(40)의 도전성 박막(43), 제1 및 제2 도전체(21, 23)에 전원공급부(30)로부터 인가되는 전압을 인가하여, 상기 비정질 실리콘 박막(43)을 결정화시킨다.
이때, 상기 기판(40)의 도전성 박막(43), 제1 및 제2 도전체(21, 23)에 전압을 동시에 인가하기 때문에, 상기 기판(40)의 도전성 박막(43), 제1 및 제2 도전체(21, 23)는 전기적으로 병렬로 연결된다.
또한, 상기 기판을 상기 지지대에 위치시키기 전에 또는 상기 도전성 박막, 제1 및 제2 도전체에 전압을 인가하기 전에, 상기 기판을 적정한 온도 범위로 예열할 수 있다. 상기 적정한 온도 범위는 공정 전반에 걸쳐 상기 기판이 손상되지 않는 온도 범위를 의미하며, 바람직하게는 상기 기판의 열변형 온도보다 낮은 범위이다. 예열 방법은 특별히 한정되는 것은 아니나, 예를 들면, 일반 열처리 로(爐)에 투입하는 방법, 램프 등의 복사열을 조사하는 방법 등이 있다.
이상, 본 발명은 도시된 실시예를 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치의 모식도를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치의 회로 구성을 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 기판의 일 예를 나타낸 단면도이다.
도 4는 기판의 표면 파괴 현상을 설명하기 위한 일 예를 나타낸 도면이다.
[도면의 주요부호에 대한 설명]
1 : 다결정 실리콘 박막 제조장치 10 : 지지부
20 : 도전체 21 : 제1 도전체
23 : 제2 도전체 30 : 전원공급부
31 : 전원부 33 : 전원 라인
35a, 35b : 제1 전압인가부 37a, 37b : 제2 전압인가부
39a, 39b : 제3 전압인가부 40 : 기판
41 : 베이스 기판 43 : 비정질 실리콘 박막
45 : 도전성 박막

Claims (20)

  1. 기판이 안착되는 지지부;
    상기 지지부 상에 인가 전류 방향과 평행하게 설치되는 제1 및 제2 도전체;
    상기 지지부와 인접하여 위치하며, 전원을 공급하는 전원공급부를 포함하되,
    상기 기판은 상기 제1 및 제2 도전체 사이에 위치하고, 상기 기판과 상기 제1 및 제2 도전체의 서로 마주보는 단부는 이격되도록 배치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 기판은 베이스 기판, 상기 베이스 기판 상에 형성되는 비정질 실리콘 박막과 도전성 박막을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 기판과 상기 제1 및 제2 도전체는 평행하게 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 3 항에 있어서,
    상기 전원공급부는 전압을 생성하여 공급하는 전원부; 및
    전원라인을 통해 상기 전원부와 연결되어, 상기 전원부로부터 공급되는 전압을 상기 도전성 박막 및 상기 제1 및 제2 도전체에 인가하는 한 쌍의 전압인가부를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 6 항에 있어서,
    상기 전압인가부는 상기 제1 도전체에 전압을 인가하는 제1 전압인가부;
    상기 제2 도전체에 전압을 인가하는 제2 전압인가부; 및
    상기 도전성 박막에 전압을 인가하는 제3 전압인가부를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  8. 제 6 항에 있어서,
    상기 전원공급부는 상기 도전성 박막 및 상기 제1 및 제2 도전체에 전압을 동시에 인가하고,
    상기 도전성 박막 및 상기 제1 및 제2 도전체는 전기적으로 병렬로 연결되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  9. 제 7 항에 있어서,
    상기 제1 전압인가부는 상기 제1 도전체와 접촉되어 고정되도록 설치되고, 상기 제2 전압인가부는 상기 제2 도전체와 접촉되어 고정되도록 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  10. 제 7 항에 있어서,
    상기 제1 및 제2 전압인가부는 이동 가능하도록 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제3 전압인가부는 이동 가능하도록 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 전압인가부와 상기 제3 전압인가부가 이동 가능하도록 설치되는 경우, 상기 제1 및 제2 전압인가부와 상기 제3 전압인가부는 동시에 이동되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 전압인가부와 상기 제3 전압인가부가 이동 가능하도록 설치 되는 경우, 상기 제1 및 제2 전압인가부와 상기 제3 전압인가부는 서로 독립적으로 이동되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  14. 비정질 실리콘 박막과 도전성 박막이 형성된 기판의 상기 도전성 박막에 전원을 인가함으로써 상기 비정질 실리콘 박막을 결정화하는 다결정 실리콘 박막 제조방법에 있어서,
    지지대에 설치되는 제1 및 제2 도전체 사이에 상기 기판을 위치시키되, 상기 제1 및 제2 도전체와 상기 기판의 서로 마주보는 단부는 이격되도록 배치시키고,
    상기 도전성 박막, 제1 및 제2 도전체에 전원공급부로부터 인가되는 전압을 인가하여 상기 비정질 실리콘 박막을 결정화하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 기판, 제1 및 제2 도전체는 평행하게 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  17. 제 14 항에 있어서,
    상기 도전성 박막, 제1 및 제2 도전체에 전압을 동시에 인가하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  18. 제 17 항에 있어서,
    상기 도전성 박막, 제1 및 제2 도전체는 전기적으로 병렬로 연결되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  19. 제 14 항에 있어서,
    상기 비정질 실리콘 박막과 상기 도전성 박막 사이에 절연층이 더 형성되는 것을 특징으로 하는 다결졍 실리콘 박막 제조방법.
  20. 제 14 항에 있어서,
    상기 기판을 상기 지지대에 위치시키기 전 또는 상기 도전성 박막, 제1 및 제2 도전체에 전압을 인가하기 전에, 상기 기판을 예열하는 것을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
KR1020090040251A 2009-05-08 2009-05-08 다결정 실리콘 박막 제조장치 및 방법 KR101031882B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090040251A KR101031882B1 (ko) 2009-05-08 2009-05-08 다결정 실리콘 박막 제조장치 및 방법
PCT/KR2010/002800 WO2010128783A2 (ko) 2009-05-08 2010-05-03 다결정 실리콘 박막 제조장치 및 방법
TW99114637A TW201120989A (en) 2009-05-08 2010-05-07 Apparatus and method for manufacturing polycrystalline silicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090040251A KR101031882B1 (ko) 2009-05-08 2009-05-08 다결정 실리콘 박막 제조장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100121202A KR20100121202A (ko) 2010-11-17
KR101031882B1 true KR101031882B1 (ko) 2011-05-02

Family

ID=43050611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090040251A KR101031882B1 (ko) 2009-05-08 2009-05-08 다결정 실리콘 박막 제조장치 및 방법

Country Status (3)

Country Link
KR (1) KR101031882B1 (ko)
TW (1) TW201120989A (ko)
WO (1) WO2010128783A2 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039730A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100836744B1 (ko) * 2006-03-03 2008-06-10 노재상 비정질 실리콘의 주울 가열 결정화 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524815B1 (ko) * 2002-11-23 2005-10-31 학교법인 한양학원 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039730A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100836744B1 (ko) * 2006-03-03 2008-06-10 노재상 비정질 실리콘의 주울 가열 결정화 방법

Also Published As

Publication number Publication date
TW201120989A (en) 2011-06-16
KR20100121202A (ko) 2010-11-17
WO2010128783A2 (ko) 2010-11-11
WO2010128783A3 (ko) 2011-02-03

Similar Documents

Publication Publication Date Title
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
KR20140043021A (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
KR20090131922A (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
KR20090049331A (ko) 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
US8535994B2 (en) Thin-film transistor array device manufacturing method
CN100364053C (zh) 利用激光辐照装置制造薄膜晶体管及多晶化的方法
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
US9218968B2 (en) Method for forming crystalline thin-film and method for manufacturing thin film transistor
KR20110067932A (ko) 비정질 실리콘 결정화 장치
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
US20040106244A1 (en) Method of crystallizing amorphous silicon and device fabricated using the same
KR101009431B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2009066943A1 (en) Thin film transistor and fabricating method of the same
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
KR100976593B1 (ko) 박막트랜지스터 및 이의 제조방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR20090084239A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101002014B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101336455B1 (ko) 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
JP3526134B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150311

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180423

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190419

Year of fee payment: 9