JP2009076707A - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP2009076707A JP2009076707A JP2007244642A JP2007244642A JP2009076707A JP 2009076707 A JP2009076707 A JP 2009076707A JP 2007244642 A JP2007244642 A JP 2007244642A JP 2007244642 A JP2007244642 A JP 2007244642A JP 2009076707 A JP2009076707 A JP 2009076707A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- amorphous silicon
- laser light
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高効率プロセスで非晶質シリコンと多結晶シリコン(若しくは擬似単結晶シリコン)を同一基板上に形成する表示装置の製造方法を提供する。
【解決手段】絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
【選択図】図1
【解決手段】絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
【選択図】図1
Description
本発明は、薄膜トランジスタを有する表示装置の製造方法に係り、特に、非晶質シリコンにレーザを照射して多結晶若しくは擬似単結晶シリコンを形成し、薄膜トランジスタの能動層とする表示装置の製造方法に関する。
近年、表示装置において、表示装置を駆動させる駆動回路を形成する薄膜トランジスタは、高速応答の観点から、非晶質シリコンを用いた薄膜トランジスタに替わり、多結晶シリコン若しくは擬似単結晶シリコンを用いた薄膜トランジスタが使われている。また、表示装置の画素には、非晶質シリコンを用いた薄膜トランジスタが使われおり、同一の絶縁基板上に、多結晶シリコン(若しくは擬似単結晶シリコン)と非晶質シリコンを効率よく形成することが必要となっている。
多結晶シリコンと非晶質シリコンを同一基板上に形成する従来技術としては、下記特許文献1および下記特許文献2がある。
下記特許文献1は、多結晶シリコンを形成し非晶質部分を取り除いた後に非晶質シリコンを再び蒸着して多結晶シリコンと非晶質シリコンを同一基板上に形成している。また、下記特許文献2は、非晶質シリコン膜を形成した後に脱水素のための熱処理またはアルゴンレーザ照射を行う。その後にエキシマレーザを照射して多結晶シリコンを形成している。
しかしながら、特許文献1では他結晶シリコンを形成した後に、非晶質部分を取り除くためのフォト工程が新たに追加となり工程が煩雑になる。
また、特許文献2は、多結晶シリコンを形成するエキシマレーザ照射工程の前に、脱水素のための熱処理またはアルゴンレーザ照射を行い、多結晶シリコンを形成している。多結晶シリコンと非晶質シリコンを同一基板上に形成する場合は、非晶質シリコンを蒸着した後にエキシマレーザ照射にて多結晶シリコンを形成している。しかし、多結晶シリコンを同一基板上に形成する場合の脱水素工程については論じられていない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、通常の非晶質シリコンのみ、または多結晶シリコンのみを同一基板上に形成するプロセスと同じ1回のフォト工程およびエッチング加工工程で、非晶質シリコンと多結晶シリコン(若しくは擬似単結晶シリコン)を同一基板上に形成することを可能にすることである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
(1)絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
(2)絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、第2のレーザ光照射工程の後に、前記多結晶若しくは前記擬似単結晶の薄膜シリコン上に、第2の非晶質シリコンを蒸着する第2の蒸着工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンおよび前記第2の非晶質シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
(3)(1)または(2)において、前記第1のレーザ光照射工程のレーザ照射のエネルギーは、前記第2のレーザ光照射工程のレーザ照射のエネルギーよりも小さいことを特徴とする。
(4)(3)において、前記第1のレーザ光照射工程と前記第2のレーザ光照射工程は、同じレーザ光源を用い、第1のレーザ光照射工程では、前記レーザ光源のフォーカスをずらして、相対的にレーザ照射のエネルギーを前記第2のレーザ光照射工程よりも小さくすることを特徴とする。
(5)(1)から(4)において、前記絶縁基板は画素部と、前記画素部を囲む周辺部とを有し、前記薄膜トランジスタは前記周辺部に形成されていることを特徴とする。
(6)(5)において、前記周辺部には受光部と駆動回路部を有する光センサが形成され、記駆動回路部は前記薄膜トランジスタを有し、前記受光部は非晶質シリコンで形成した薄膜トランジスタを有することを特徴とする。
(1)絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
(2)絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、第2のレーザ光照射工程の後に、前記多結晶若しくは前記擬似単結晶の薄膜シリコン上に、第2の非晶質シリコンを蒸着する第2の蒸着工程と、前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンおよび前記第2の非晶質シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有する。
(3)(1)または(2)において、前記第1のレーザ光照射工程のレーザ照射のエネルギーは、前記第2のレーザ光照射工程のレーザ照射のエネルギーよりも小さいことを特徴とする。
(4)(3)において、前記第1のレーザ光照射工程と前記第2のレーザ光照射工程は、同じレーザ光源を用い、第1のレーザ光照射工程では、前記レーザ光源のフォーカスをずらして、相対的にレーザ照射のエネルギーを前記第2のレーザ光照射工程よりも小さくすることを特徴とする。
(5)(1)から(4)において、前記絶縁基板は画素部と、前記画素部を囲む周辺部とを有し、前記薄膜トランジスタは前記周辺部に形成されていることを特徴とする。
(6)(5)において、前記周辺部には受光部と駆動回路部を有する光センサが形成され、記駆動回路部は前記薄膜トランジスタを有し、前記受光部は非晶質シリコンで形成した薄膜トランジスタを有することを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、通常の非晶質シリコンのみ、または多結晶シリコンのみを同一基板上に形成するプロセスと同じ1回のフォト工程およびエッチング加工工程で、非晶質シリコンと多結晶シリコン(若しくは擬似単結晶シリコン)を同一基板上に形成することを可能にすることである。
以下、図面を参照して本発明の実施例を詳細に説明する。
尚、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例1]
図1は本発明、第1の実施例の構成を示す図であり、同一基板上に非晶質の薄膜トランジスタと多結晶の薄膜トランジスタの構造断面図を示す。以下、図1の構造を作成するためのプロセスを図2(a)から図2(i)、図3、図4とともに説明する。
図1は本発明、第1の実施例の構成を示す図であり、同一基板上に非晶質の薄膜トランジスタと多結晶の薄膜トランジスタの構造断面図を示す。以下、図1の構造を作成するためのプロセスを図2(a)から図2(i)、図3、図4とともに説明する。
図2(a)のように始めに絶縁基板であるガラス基板1にゲート電極2を形成する。次に図2(b)のようにゲート絶縁膜3および非晶質シリコン4を順次プラズマCVD法にて堆積する。このとき非晶質シリコン4には安定した電気的特性を得るために水素を含有させてある。また堆積する厚さは後のレーザ照射により非晶質シリコンを多結晶化するために適した厚さであり、通常は非晶質シリコンを薄膜トランジスタとして充分機能する厚さに対して同等か若しくは薄い。
次に図2(c)のように非晶質シリコン4にあった水素を減少させるために、多結晶化したい部分に選択的にレーザ照射して水素含有量に少ない非晶質シリコン5を形成する。図3にはこれを形成する様子を示す。レーザ光を走査して所望する部分にレーザ照射しながら、非晶質シリコン4から水素含有量の少ない非晶質シリコン5を形成する。このとき照射するレーザ光のエネルギーは、非晶質シリコン4を多結晶化するようなエネルギーを与えてはならない。通常、非晶質シリコンに高エネルギーのレーザ光を照射することで瞬時にシリコン薄膜を溶融、凝固させて多結晶化する。しかし非晶質シリコン4は水素を含有するため高エネルギーのレーザ光を照射するとシリコン薄膜が剥離するなどして安定した膜質を得ることが出来ない。そこで図2(c)のプロセスでは、水素を含有する非晶質シリコン4に低エネルギーのレーザ光を照射することで、水素含有量に少ない非晶質シリコン5を形成する。
次に図2(d)に示すように、水素含有量に少ない非晶質シリコン5部分に選択的に高エネルギーのレーザ光を照射して多結晶シリコン6を形成する。図4にこれを形成する様子を示す。高エネルギーのレーザ光を走査しながら選択的に非晶質シリコン5に照射する。このとき照射するレーザ光のエネルギーは、非晶質シリコンを多結晶化するに充分なエネルギーである。尚、水素含有量に少ない非晶質シリコン5を形成する低エネルギーのレーザ光と、多結晶シリコン6を形成する高エネルギーのレーザ光は同じレーザ光源を用いても良い。
この場合の1つの方法として、低エネルギーのレーザ光を照射するときは基板上のフォーカスをずらす、すなわちピントボケの状態とすることで照射エネルギーを緩和し、高エネルギーのレーザ光を照射するときは所定のフォーカスが得られるようにして照射エネルギーを得る。
またその他の方法として、レーザ光の走査速度を変更して単位時間当たりのエネルギーを制御しても良い。更にレーザ光源自体の出力エネルギーを変えても良い。
これらにより同じレーザ光源を用いることが出来るので、本発明の非晶質シリコンと多結晶シリコンを同一基板上に形成するための製造装置を簡略化することが出来る。
次に、図2(e)のように更に非晶質シリコン7を堆積する。この非晶質シリコン7にも同様に水素を含有させてある。この堆積処理により非晶質シリコンを薄膜トランジスタとして充分機能する厚さを得る。
次に非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタを得るためのチャネル形成のために、図2(f)のフォト工程、エッチング工程を行う。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
このとき多結晶シリコンの膜構造は、ゲート絶縁膜3の上に多結晶シリコン6と水素を含有する非晶質シリコン7が積層された2層構造である。薄膜トランジスタのチャネルはゲート絶縁膜3と接する多結晶シリコン部分に主に形成されるため、非晶質シリコン層を含む2層構造であっても全体として多結晶シリコンとして機能する。
一方、非晶質シリコンの膜構造は、ゲート絶縁膜3の上に非晶質シリコン5と非晶質シリコン7が積層された構造である。この2つの薄膜層は本質的には同じ水素を含有する非晶質シリコンであるが形成される順序に差があるために便宜上分けて記載した。
このように形成されたシリコンチャネルをトランジスタ構造とするために、図2(g)に示すようにn型非晶質シリコン薄膜8とアルミニウムなどの金属薄膜9を形成する。
つぎに図2(h)で示すようにn型非晶質シリコン薄膜8と金属薄膜9をエッチング加工することで薄膜トランジスタのソース電極とドレイン電極、並びに回路素子間の金属配線を形成する。
最後に全面にパッシベーション膜10を被着して形成することで、図2(i)に示すように同一のガラス基板1上に非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタの形成が完了する。
以上のように本発明第1の実施例に拠れば、非晶質シリコンのみ若しくは多結晶シリコンのみを形成する場合と同じ1回のフォト工程とエッチング加工工程で、同一のガラス基板上に非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタの両方を形成することが可能となる。
また、多結晶シリコンを形成する過程で、非晶質シリコン膜中に存在する水素を減少させるための1回目のレーザ照射工程と、水素が減少した非晶質シリコンを多結晶化するための2回目のレーザ照射工程を分けたことで、水素を含有した状態の非晶質シリコンにおいてもシリコン膜が剥離することなく安定した多結晶シリコン膜の形成が可能となる。
更にまた、1回目のレーザ照射工程と2回目のレーザ照射工程に同じレーザ光源を用い、それぞれの工程に必要なレーザエネルギーを得るために、フォーカスをずらす、レーザ走査速度を変える、レーザ光源の出力エネルギーを変えるなどすることで、本発明の非晶質シリコンと多結晶シリコンを同一基板上に形成するための製造装置を簡略化することが出来る。
更にまた、第1の実施例では2回目のレーザ照射工程にて非晶質シリコンから多結晶シリコンを形成しているが、レーザ照射の走査方向に複数の結晶を成長させ擬似単結晶シリコンを形成するプロセスにも適用できる。
擬似単結晶シリコンは、レーザ照射の走査方向に対して結晶の粒界が非常に少なく薄膜トランジスタのチャネルに適用して、他結晶シリコンに比べて電子移動度などの性能を向上させたものである。チャネルの中には複数の結晶粒があるため多結晶シリコン構造であるが、その結晶粒が走査方向に成長したのもであるため擬似単結晶と表記する。本発明の各実施例には単に多結晶シリコンと表記しているが、この擬似単結晶も含まれている。
[実施例2]
次に本発明第2の実施例を、図5および図6を用いて説明する。また、第1の実施例と同一の部分には同一の符号を付与してある。
次に本発明第2の実施例を、図5および図6を用いて説明する。また、第1の実施例と同一の部分には同一の符号を付与してある。
第2の実施例は非晶質シリコンをプラズマCVD法にて堆積する工程を1回とした場合において、非晶質薄膜トランジスタと多結晶薄膜トランジスタを同一基板上に形成を可能とするものである。
図5は本発明第2の実施例で同一基板上に形成される非晶質の薄膜トランジスタと多結晶の薄膜トランジスタの構造断面図を示す。以下、図5の構造を作成するためのプロセスを図6を用いて説明する。
図6(a)において、始めにガラス基板1上にゲート電極2を形成するまでは第1の実施例と同じである。そして次にゲート絶縁膜3および非晶質シリコン22を順次プラズマCVD法にて堆積する。このとき非晶質シリコンが薄膜トランジスタとして機能する厚さにまで非晶質シリコン22を堆積する点が第1の実施例と異なる。
また非晶質シリコン22は、非晶質シリコン薄膜トランジスタが安定した電気的特性を得るために水素を含有させてある。
次に図6(b)において、あらかじめ多結晶化したい部分に選択的に低エネルギーのレーザ光を照射して非晶質シリコン22にあった水素を減少させ、水素含有量に少ない非晶質シリコン23を形成する。このとき照射するレーザ光のエネルギーは、含有している水素を低減するのに必要なエネルギーで充分である。
次に図6(c)において、水素含有量に少ない非晶質シリコン23部分に対して選択的に高エネルギーのレーザ光を照射して多結晶シリコン24を形成する。このとき照射するレーザ光のエネルギーは、水素含有量に少ない非晶質シリコン23を多結晶化できるエネルギーである。
尚第2の実施例において、尚水素含有量に少ない非晶質シリコン23を形成する低エネルギーのレーザ光と、多結晶シリコン24を形成する高エネルギーのレーザ光は同じレーザ光源を用いても良い。
またこの場合にエネルギーを異ならせるための方法は、第1の実施例で説明した方法と同様であるので説明は省略する。
更にまた始めに非晶質シリコンが薄膜トランジスタとして機能する厚さにまで非晶質シリコン22を堆積したことで、プラズマCVD法による非晶質シリコンの堆積工程を、第1の実施例に比べ1回の工程に短縮できる。
次に図6(d)のフォト工程、エッチング工程により非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタを得るためのチャネルを形成する。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
このとき多結晶シリコンの膜構造はゲート絶縁膜3の上に多結晶シリコン24が形成された1層構造である。また非晶質シリコンの膜構造はゲート絶縁膜3の上に非晶質シリコン22が形成された1層構造である。
このように形成されたシリコンチャネルをトランジスタ構造とするために、図2(g)に示すようにn型非晶質シリコン薄膜8とアルミニウムなどの金属薄膜9を形成する。
これ以降の工程は第1の実施例で説明したものと同じのため説明は省略する。
以上のように本発明第2の実施例に拠れば、1回のプラズマCVD法による非晶質シリコンの堆積工程と、1回のフォト工程とエッチング加工工程で、同一のガラス基板上に非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタの両方を形成することが可能となる。
また多結晶シリコンを形成する過程で、非晶質シリコン膜中に存在する水素を減少させるための1回目のレーザ照射工程と、水素が減少した非晶質シリコンを多結晶化するための2回目のレーザ照射工程を分けたことで、水素を含有した状態の非晶質シリコンにおいてもシリコン膜が剥離することなく安定した多結晶シリコン膜の形成が可能となる。
更にまた、1回目のレーザ照射工程と2回目のレーザ照射工程に同じレーザ光源を用い、それぞれの工程に必要なレーザエネルギーを得るために、フォーカスをずらす、レーザ走査速度を変える、レーザ光源の出力エネルギーを変えるなどすることで、本発明の非晶質シリコンと多結晶シリコンを同一基板上に形成するための製造装置を簡略化することが出来る。
[実施例3]
次に本発明第3の実施例を、図7を用いて説明する。図7は、本発明を適用して同一基板上に非晶質シリコンと多結晶シリコンを形成して液晶表示装置を実現したものである。
次に本発明第3の実施例を、図7を用いて説明する。図7は、本発明を適用して同一基板上に非晶質シリコンと多結晶シリコンを形成して液晶表示装置を実現したものである。
同図においてガラス基板11上には、表示部12と、これを駆動するための周辺回路14、15が形成されている。また表示部12は画素がマトリクス状に配置されており各画素には画素TFT13が用いられている。
表示部12の画素TFT13には非晶質シリコンが用いられ、周辺回路14、15には多結晶シリコンが用いられ、これらが同一のガラス基板11上に形成されている。
一般的に画素TFT13はその動作が比較的低周波数で動作するため非晶質シリコンで構成し、周辺回路14、15は比較的高周波数で動作するために多結晶シリコンで構成するのが望ましい。
まず始めにガラス基板11上にゲート電極を形成し、次にゲート絶縁膜および非晶質シリコンを順次プラズマCVD法にて堆積する。このとき堆積した非晶質シリコンには安定した電気的特性を得るために水素を含有させてある。
次に成膜した非晶質シリコンのうち、多結晶化したい部分に対して選択的にレーザ照射することでして水素含有量に少ない非晶質シリコンを形成する。本実施例の場合、多結晶化したい部分は周辺回路14、15部分であり、その領域に選択的にレーザ照射する。
更に水素含有量に少ない非晶質シリコン部分に選択的に高エネルギーのレーザ光を照射して多結晶シリコンを形成する。
次に、非晶質シリコンが薄膜トランジスタとして充分機能する厚さを得るため、更に非晶質シリコンを堆積する。この非晶質シリコンにも同様に水素を含有させてある。
次に非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタのチャネル形成のために、フォト工程およびエッチング工程を行う。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
次に非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタのチャネル形成のために、フォト工程およびエッチング工程を行う。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
これ以降の作成プロセスは第1の実施例と同じなので省略する。
以上のように本発明第3の実施例に拠れば、同一のガラス基板11上に非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタの両方を形成することができ、特に液晶表示装置においては、表示部12の画素TFT13には非晶質シリコン薄膜トランジスタを用い、周辺回路14、15には多結晶シリコン薄膜トランジスタを用いた表示装置が実現できる。
とくに周辺駆動回路14、15には電気的に高性能な多結晶シリコンを用いることが出来るため、同一基板上に周辺回路を内蔵した液晶パネルを実現できる。
[実施例4]
次に本発明第4の実施例を、図8、図9を用いて説明する。図8は、本発明を適用して同一基板上に非晶質シリコンと多結晶シリコンを形成して、表示部と周辺回路、更に光センサを内蔵した液晶表示装置を実現したものである。
次に本発明第4の実施例を、図8、図9を用いて説明する。図8は、本発明を適用して同一基板上に非晶質シリコンと多結晶シリコンを形成して、表示部と周辺回路、更に光センサを内蔵した液晶表示装置を実現したものである。
同図においてガラス基板11上には、表示部12と、これを駆動するための周辺回路14、15が形成され、更に光センサ16が形成されている。また表示部12は画素がマトリクス状に配置されており各画素には画素TFT13が用いられている。
表示部12の画素TFT13には非晶質シリコンが用いられ、周辺回路14、15には多結晶シリコンが用いられ、光センサ16には非晶質シリコンが用いられ、これらが同一のガラス基板11上に形成されている。
本実施例においては、特に同一基板上に光センサ16が形成されている点が第3の実施例と異なるが、その他の部分については同様に構成されている。
また光センサ16は光に対する感度を向上させるため、センサのチャネル部分の膜厚が厚いほど好ましい。したがって比較的チャネル部の膜厚の厚い非晶質シリコンを用いる。
まず始めにガラス基板11上にゲート電極を形成し、次にゲート絶縁膜および非晶質シリコンを順次プラズマCVD法にて堆積する。このとき堆積した非晶質シリコンには安定した電気的特性を得るために水素を含有させてある。
次に成膜した非晶質シリコンのうち、多結晶化したい部分に対して選択的にレーザ照射することでして水素含有量に少ない非晶質シリコンを形成する。本実施例の場合、多結晶化したい部分は周辺回路14、15部分であり、その領域に選択的にレーザ照射する。また光センサ16の部分については非晶質シリコンで形成するためレーザ照射は行わない。
更に水素含有量に少ない非晶質シリコン部分に選択的に高エネルギーのレーザ光を照射して多結晶シリコンを形成する。
次に、非晶質シリコンが薄膜トランジスタとして充分機能する厚さを得るため、更に非晶質シリコンを堆積する。この非晶質シリコンにも同様に水素を含有させてある。
次に非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタのチャネル形成のために、フォト工程およびエッチング工程を行う。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
次に非晶質シリコンによる薄膜トランジスタと多結晶シリコンによる薄膜トランジスタのチャネル形成のために、フォト工程およびエッチング工程を行う。これにより1回のフォト、エッチング工程でそれぞれのチャネルを形成することが出来る。
これ以降の作成プロセスは第1の実施例と同じなので省略する。
図9に本実施例により作成した光センサと周辺回路の断面構造図を示す。図9のように非晶質シリコンと多結晶シリコンを形成したガラス基板11に液晶を配向させるための配向膜17を形成し、更に一方で遮光のためのブラックマトリクス20と配向膜19を形成した対向基板21との間に、液晶18を封入する。
また光センサを形成した部分には外光からに光を取り込むために、ブラックマトリクス20を開口させ、周辺回路を形成した部分には光によるTFTの誤動作を防ぐためにブラックマトリクス20を配置する。
このように構成することで同一のガラス基板11上に周辺回路とともに光センサを搭載することが可能となる。
以上のように、本発明第4の実施例に拠れば、同一のガラス基板11上に非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタの両方を形成することができ、特に光センサを内蔵した液晶表示装置においては、表示部12の画素TFT13と光センサ16には非晶質シリコン薄膜トランジスタを用い、周辺回路14、15には多結晶シリコン薄膜トランジスタを用いた表示装置が実現できる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1、11 ガラス基板
2 ゲート電極
3 ゲート絶縁膜
4、5、7、22、23 非晶質シリコン
6、24 多結晶シリコン
8 n型非晶質シリコン薄膜
9 金属薄膜
10 パッシベーション膜
12 表示部
13 画素TFT
14、15 周辺回路
16 光センサ
17、19 配向膜
18 液晶
20 ブラックマトリクス
21 対向基板
2 ゲート電極
3 ゲート絶縁膜
4、5、7、22、23 非晶質シリコン
6、24 多結晶シリコン
8 n型非晶質シリコン薄膜
9 金属薄膜
10 パッシベーション膜
12 表示部
13 画素TFT
14、15 周辺回路
16 光センサ
17、19 配向膜
18 液晶
20 ブラックマトリクス
21 対向基板
Claims (6)
- 絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、
前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、
前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、
前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、
前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有することを特徴とする表示装置の製造方法。 - 絶縁基板と薄膜トランジスタを有する表示装置の製造方法であって、
前記絶縁基板上に、第1の非晶質の薄膜シリコンを蒸着する第1の蒸着工程と、
前記第1の非晶質シリコンに選択的にレーザ光を照射し前記第1の非晶質シリコンに含有する水素を取り除く第1のレーザ光照射工程と、
前記第1のレーザ光照射工程の後に、前記第1の非晶質シリコンに選択的にレーザ光を照射し多結晶若しくは擬似単結晶の薄膜シリコンを形成する第2のレーザ光照射工程と、
第2のレーザ光照射工程の後に、前記多結晶若しくは前記擬似単結晶の薄膜シリコン上に、第2の非晶質シリコンを蒸着する第2の蒸着工程と、
前記前記多結晶若しくは前記擬似単結晶の薄膜シリコンおよび前記第2の非晶質シリコンを能動層として薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有することを特徴とする表示装置の製造方法。 - 前記第1のレーザ光照射工程のレーザ照射のエネルギーは、前記第2のレーザ光照射工程のレーザ照射のエネルギーよりも小さいことを特徴とする請求項1または請求項2に記載の表示装置の製造方法。
- 前記第1のレーザ光照射工程と前記第2のレーザ光照射工程は、同じレーザ光源を用い、第1のレーザ光照射工程では、前記レーザ光源のフォーカスをずらして、相対的にレーザ照射のエネルギーを前記第2のレーザ光照射工程よりも小さくすることを特徴とする請求項3に記載の表示装置の製造方法。
- 前記絶縁基板は画素部と、前記画素部を囲む周辺部とを有し、
前記薄膜トランジスタは前記周辺部に形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の表示装置の製造方法。 - 前記周辺部には受光部と駆動回路部を有する光センサが形成され、
前記駆動回路部は前記薄膜トランジスタを有し、
前記受光部は非晶質シリコンで形成した薄膜トランジスタを有することを特徴とする請求項5に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244642A JP2009076707A (ja) | 2007-09-21 | 2007-09-21 | 表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244642A JP2009076707A (ja) | 2007-09-21 | 2007-09-21 | 表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009076707A true JP2009076707A (ja) | 2009-04-09 |
Family
ID=40611399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007244642A Pending JP2009076707A (ja) | 2007-09-21 | 2007-09-21 | 表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009076707A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010611A1 (ja) * | 2009-07-24 | 2011-01-27 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
KR20120019252A (ko) * | 2010-08-25 | 2012-03-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
JP2015156515A (ja) * | 2009-12-28 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN108461390A (zh) * | 2018-04-03 | 2018-08-28 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制作方法、薄膜晶体管、显示装置 |
-
2007
- 2007-09-21 JP JP2007244642A patent/JP2009076707A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010611A1 (ja) * | 2009-07-24 | 2011-01-27 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
CN102576733A (zh) * | 2009-07-24 | 2012-07-11 | 株式会社V技术 | 薄膜晶体管、其制造方法及液晶显示装置 |
JP2015156515A (ja) * | 2009-12-28 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9472559B2 (en) | 2009-12-28 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
US10797054B2 (en) | 2009-12-28 | 2020-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
US11424246B2 (en) | 2009-12-28 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
KR20120019252A (ko) * | 2010-08-25 | 2012-03-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR101708180B1 (ko) | 2010-08-25 | 2017-02-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
CN108461390A (zh) * | 2018-04-03 | 2018-08-28 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制作方法、薄膜晶体管、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8563438B2 (en) | Method for manufacturing semiconductor device | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
JP2011035416A (ja) | 半導体装置の作製方法 | |
JP4082459B2 (ja) | 表示装置の製造方法 | |
JP2007324425A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
JPH10223904A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2011061227A (ja) | 半導体装置 | |
JP2006203065A (ja) | 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法 | |
US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
JP2020004860A (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
JP6471237B2 (ja) | 表示装置及び表示装置の製造方法 | |
JP2010113253A (ja) | 表示装置及び表示装置の製造方法 | |
JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
US9651839B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
JP2009076707A (ja) | 表示装置の製造方法 | |
JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
JP2010182760A (ja) | 薄膜トランジスタ、その製造方法、半導体装置および表示装置 | |
JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
JP2000299470A (ja) | 半導体装置およびその作製方法 | |
JP2005322935A (ja) | 半導体装置およびその作製方法 | |
KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP2000068515A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100303 |