JPS62232966A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62232966A JPS62232966A JP61077413A JP7741386A JPS62232966A JP S62232966 A JPS62232966 A JP S62232966A JP 61077413 A JP61077413 A JP 61077413A JP 7741386 A JP7741386 A JP 7741386A JP S62232966 A JPS62232966 A JP S62232966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- tpt
- transparent substrate
- incident light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001182 laser chemical vapour deposition Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010408 film Substances 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 238000000206 photolithography Methods 0.000 abstract description 9
- 229910052786 argon Inorganic materials 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000001953 recrystallisation Methods 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/091—Laser beam processing of fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は透明基板上に形成する薄膜トランジスタ(以
下TPTとする)に関し、特にその半導体活性層の新し
い形成方法に関するものである。
下TPTとする)に関し、特にその半導体活性層の新し
い形成方法に関するものである。
近年TPTは液晶表示素子、三次元回路素子等への応用
に関する開発が活発に行なわれている。
に関する開発が活発に行なわれている。
特に液晶表示素子への応用においては、低電圧駆動、低
消費電力の液晶表示素子における、マトリクス状に分割
した各画素の中にこのTPTを組込むことにより表示画
質の良好な平面ディスプレイを実現することが可能とな
り、将来この液晶画像表示素子がCRTに替わるものと
して広く普及することが期待されている。
消費電力の液晶表示素子における、マトリクス状に分割
した各画素の中にこのTPTを組込むことにより表示画
質の良好な平面ディスプレイを実現することが可能とな
り、将来この液晶画像表示素子がCRTに替わるものと
して広く普及することが期待されている。
第4図はTPTの一応用例である液晶表示素子の中の分
割した1画素の等価回路を示すもので、21は走査信号
を送るゲート線、22はビデオ信号を送るソース線で、
これらによって必要な画素が選択され、この画素の集合
により画像が表示される。27はTPTで、このTPT
27のゲート25はゲート線21に、ソース23はソー
ス線22に、ドレイン24は液晶R26にそれぞれ接続
されている。
割した1画素の等価回路を示すもので、21は走査信号
を送るゲート線、22はビデオ信号を送るソース線で、
これらによって必要な画素が選択され、この画素の集合
により画像が表示される。27はTPTで、このTPT
27のゲート25はゲート線21に、ソース23はソー
ス線22に、ドレイン24は液晶R26にそれぞれ接続
されている。
この応用例においてTPTに要求される性能は、基本的
には短い書き込み時間内に液晶層26に充分な電位を与
えられる大きなオン電流(I ON)と、1回の選択か
ら次の選択迄の周期(フレーム時間)の開信号を保持す
るための小さなオフ電流(IOFF)特性を有すること
である。
には短い書き込み時間内に液晶層26に充分な電位を与
えられる大きなオン電流(I ON)と、1回の選択か
ら次の選択迄の周期(フレーム時間)の開信号を保持す
るための小さなオフ電流(IOFF)特性を有すること
である。
第5図はこのTPTのスイッチング特性である1、)(
ドレイン電流)−Vi、(ゲート電圧)特性を示したも
ので、31は通常の特性曲線で、33がIOFFに相当
する。ところがこのTPTのチャネル部に外部から入射
光が照射されると、この入射光によりキャリアが励起さ
れ、光電流が流れて特性32の如くになり、I OFF
は点34に上昇してしまい、上記のようなフレーム周期
内の信号の保持が困難となり、表示画質は著しく低下す
る。
ドレイン電流)−Vi、(ゲート電圧)特性を示したも
ので、31は通常の特性曲線で、33がIOFFに相当
する。ところがこのTPTのチャネル部に外部から入射
光が照射されると、この入射光によりキャリアが励起さ
れ、光電流が流れて特性32の如くになり、I OFF
は点34に上昇してしまい、上記のようなフレーム周期
内の信号の保持が困難となり、表示画質は著しく低下す
る。
このような欠点を除去する為にTPTには入射光遮蔽層
を形成する。
を形成する。
第3図は従来のTPTの構造の一例を示すもので、例え
ば石英等の透明基板I上に、例えばスパッタ等で堆積し
た、クロム等からなる薄膜をフォトリソグラフィ、エツ
チングによりバターニングして入射光遮蔽層2を形成し
、この入射光遮蔽層2上に、例えばシリコン酸化膜等か
らなる絶縁層3を全面に形成し、さらにその上部に例え
ば減圧CVD法(化学的気相成長法)により多結晶シリ
コン層を全面に堆積し、その多結晶シリコン層を複雑な
フォI・リソグラフィ、選択酸化法を用いて島状に形成
し、半導体活性層6を得る。このTPTの性能向上のた
めには、この半導体活性層6を例えばアルゴンレーザに
より再結晶化する方法もある。なお第3図中、8はゲー
ト酸化膜、9は例えば多結晶シリコンからなるゲート、
10はソース電極、11はドレイン電極、12はゲート
電極である。
ば石英等の透明基板I上に、例えばスパッタ等で堆積し
た、クロム等からなる薄膜をフォトリソグラフィ、エツ
チングによりバターニングして入射光遮蔽層2を形成し
、この入射光遮蔽層2上に、例えばシリコン酸化膜等か
らなる絶縁層3を全面に形成し、さらにその上部に例え
ば減圧CVD法(化学的気相成長法)により多結晶シリ
コン層を全面に堆積し、その多結晶シリコン層を複雑な
フォI・リソグラフィ、選択酸化法を用いて島状に形成
し、半導体活性層6を得る。このTPTの性能向上のた
めには、この半導体活性層6を例えばアルゴンレーザに
より再結晶化する方法もある。なお第3図中、8はゲー
ト酸化膜、9は例えば多結晶シリコンからなるゲート、
10はソース電極、11はドレイン電極、12はゲート
電極である。
このように入射光遮蔽層2を用いた高性能なTPTを形
成するためには、フォトリソグラフィ。
成するためには、フォトリソグラフィ。
エツチングにより入射光遮蔽層を形成した上に、さらに
複雑なフォトリソグラフィ、選択酸化法の技術を用いて
半導体活性層を形成する必要があり、さらにはレーザ再
結晶化プロセスをとる等の複雑な形成過程を必要とする
という問題があった。
複雑なフォトリソグラフィ、選択酸化法の技術を用いて
半導体活性層を形成する必要があり、さらにはレーザ再
結晶化プロセスをとる等の複雑な形成過程を必要とする
という問題があった。
本発明は以上のような従来の問題点に鑑み、簡単なプロ
セスにより高性能なTPTを得ることを目的としている
。
セスにより高性能なTPTを得ることを目的としている
。
本発明にかかる薄膜トランジスタは、透明基板上に金B
M膜を所要の形状に形成したものの上に、レーザCVD
法により半導体薄膜を上記金属薄膜上のみに選択形成し
、その半導体薄膜を活性層としたものである。
M膜を所要の形状に形成したものの上に、レーザCVD
法により半導体薄膜を上記金属薄膜上のみに選択形成し
、その半導体薄膜を活性層としたものである。
本発明においては、透明基板上に形成した金泥薄膜の上
のみにレーザCVD法により半導体薄膜を形成し、これ
を活性層とするようにしたので、従来のように複雑なフ
ォトリソグラフィ、選択酸化、レーザ再結晶化法等を用
いることなく、非富に簡単な方法で高性能のTFEが得
られる。
のみにレーザCVD法により半導体薄膜を形成し、これ
を活性層とするようにしたので、従来のように複雑なフ
ォトリソグラフィ、選択酸化、レーザ再結晶化法等を用
いることなく、非富に簡単な方法で高性能のTFEが得
られる。
以下図面を用いて本発明の詳細な説明する。
第2図は本発明の一実施例のTPTの製造において用い
る入射光遮蔽層と半導体活性層を形成する方法を説明す
るための概略図である。図において、例えば石英等の透
明基板1の表面に、例えばスパッタ等でクロム等の薄膜
を全面に形成し、これをフォトリソグラフィ、エツチン
グにより島状に形成する(第2図の2)、、さらにその
上に例えばシリコン酸化膜よりなる絶縁層3を全面に堆
積し、このようにして構成した基板を例えばSiH4雰
囲気のチャンバ内にセットし、この基板に垂直にアルゴ
ンレーザ光13を走査方向14に走査りながら照射する
。照射したアルゴンレーザ光13は先に形成した薄膜層
2で吸収されて発熱し、その熱が絶縁層3内を伝導し、
絶縁層3の表面近傍のSiH4ガスを加熱1分解し、こ
れにより薄膜層2の上部のみに選択的にシリコン6を堆
積させることができる。
る入射光遮蔽層と半導体活性層を形成する方法を説明す
るための概略図である。図において、例えば石英等の透
明基板1の表面に、例えばスパッタ等でクロム等の薄膜
を全面に形成し、これをフォトリソグラフィ、エツチン
グにより島状に形成する(第2図の2)、、さらにその
上に例えばシリコン酸化膜よりなる絶縁層3を全面に堆
積し、このようにして構成した基板を例えばSiH4雰
囲気のチャンバ内にセットし、この基板に垂直にアルゴ
ンレーザ光13を走査方向14に走査りながら照射する
。照射したアルゴンレーザ光13は先に形成した薄膜層
2で吸収されて発熱し、その熱が絶縁層3内を伝導し、
絶縁層3の表面近傍のSiH4ガスを加熱1分解し、こ
れにより薄膜層2の上部のみに選択的にシリコン6を堆
積させることができる。
このようなアルゴンレーザ光によるレーザCVD法でシ
リコン酸化膜の上に形成したシリコンは結晶化している
ことが確認されており(石津他第7回ドライプロセスシ
ンポジウム I−3,1985年10月)、この構成に
よる金属膜2.結晶化シリコン層6が複雑な形成プロセ
ス、レーザアニール等を経ることなく、そのままTPT
形成時の入射光遮蔽層、半導体活性層に利用できる。
リコン酸化膜の上に形成したシリコンは結晶化している
ことが確認されており(石津他第7回ドライプロセスシ
ンポジウム I−3,1985年10月)、この構成に
よる金属膜2.結晶化シリコン層6が複雑な形成プロセ
ス、レーザアニール等を経ることなく、そのままTPT
形成時の入射光遮蔽層、半導体活性層に利用できる。
以下本発明の一実施例を図面を用いて説明する。
第1図は本発明の一実施例による薄膜トランジスタを示
す概略図である。
す概略図である。
本実施例のTPTは以下のようにして形成される。
即ち、石英等からなる透明基板1の上部にスパック、フ
ォトリソグラフィ、エツチング等により例えばクロム等
よりなる島状の入射光遮蔽層2を形成し、該層2の上に
さらにシリコン酸化膜等の絶縁層3を全面に堆積し、前
記アルゴンレーザCVDにより結晶化シリコン層6を入
射光遮蔽層2の上部のみにセルファライン方式で選択的
に形成し、その上部にゲート酸化膜8、例えば多結晶シ
リコンからなるゲート9.および酸化膜5を形成し、最
後に例えばアルミからなるソース電極10゜ドレイン電
極11.ゲート電極12の各電極メタルを形成してTP
Tが形成される。
ォトリソグラフィ、エツチング等により例えばクロム等
よりなる島状の入射光遮蔽層2を形成し、該層2の上に
さらにシリコン酸化膜等の絶縁層3を全面に堆積し、前
記アルゴンレーザCVDにより結晶化シリコン層6を入
射光遮蔽層2の上部のみにセルファライン方式で選択的
に形成し、その上部にゲート酸化膜8、例えば多結晶シ
リコンからなるゲート9.および酸化膜5を形成し、最
後に例えばアルミからなるソース電極10゜ドレイン電
極11.ゲート電極12の各電極メタルを形成してTP
Tが形成される。
このようにして透明基板上に1回のフォトリソグラフィ
で形成した入射光遮蔽層をレーザCVDの光吸収眉とし
て用い、セルファライン方式で結晶化シリコン層6を形
成することにより、従来の複雑なフナ1−リソグラフィ
、選択酸化、レーデ再結晶化法等を用いる方法に比較し
て非常に簡略な方法で高性能のTPTを形成するごとが
できる。
で形成した入射光遮蔽層をレーザCVDの光吸収眉とし
て用い、セルファライン方式で結晶化シリコン層6を形
成することにより、従来の複雑なフナ1−リソグラフィ
、選択酸化、レーデ再結晶化法等を用いる方法に比較し
て非常に簡略な方法で高性能のTPTを形成するごとが
できる。
なお、上記実施例では、液晶表示素子の画素のスイッチ
ングに用いるトランジスタに応用した場合について説明
を行なったが、本発明は液晶表示素子の駆動回路を周辺
に一体化して形成する場合の駆動回路用のトランジスタ
にも応用可能であり、その他にもS Or (Sil
icon on In5ulator)構造の三次元回
路素子、ファクシミリ読み取りセンサの制御回路用のト
ランジスタ等各種電子部品への応用が可能である。
ングに用いるトランジスタに応用した場合について説明
を行なったが、本発明は液晶表示素子の駆動回路を周辺
に一体化して形成する場合の駆動回路用のトランジスタ
にも応用可能であり、その他にもS Or (Sil
icon on In5ulator)構造の三次元回
路素子、ファクシミリ読み取りセンサの制御回路用のト
ランジスタ等各種電子部品への応用が可能である。
以上のように、この発明によれば、透明基板上に全屈薄
膜を所要の形状に形成したものの上に、レーザCVD法
により半導体薄膜を上記金属薄膜上のみに選択形成し、
その半導体薄膜を活性層とするようにしたので、従来の
複雑なフォトリソグラフィ、選択酸化、レーザ再結晶化
法等を用いる方法に比較して非常に簡略な方法で高性能
のTPTを形成できる効果がある。
膜を所要の形状に形成したものの上に、レーザCVD法
により半導体薄膜を上記金属薄膜上のみに選択形成し、
その半導体薄膜を活性層とするようにしたので、従来の
複雑なフォトリソグラフィ、選択酸化、レーザ再結晶化
法等を用いる方法に比較して非常に簡略な方法で高性能
のTPTを形成できる効果がある。
第1図は本発明の一実施例によるTPTの断面図、第2
図は上記実施例装置の型造において用いるレーザCVD
法による薄膜の形成方法を説明する図、第3図は従来の
TPT構造の一例を示す断面図、第4図は一般のTPT
を液晶表示素子に応用した場合の等価回路を示す図、第
5図はTPTのスイッチング特性を示ずI、−V(jr
特性を説明する図である。 1・・・透明基板、2・・・入射光遮蔽層、3・・・絶
縁膜、4.5・・・シリコン酸化膜、6・・・半導体層
、8・・・ゲート酸化膜、9・・・ゲート、10・・・
ソース電極、11・・・ドレイン電極、12・・・ゲー
ト電極、13・・・アルゴンレーザ光ビーム、I4・・
・レーザ光走査方向。
図は上記実施例装置の型造において用いるレーザCVD
法による薄膜の形成方法を説明する図、第3図は従来の
TPT構造の一例を示す断面図、第4図は一般のTPT
を液晶表示素子に応用した場合の等価回路を示す図、第
5図はTPTのスイッチング特性を示ずI、−V(jr
特性を説明する図である。 1・・・透明基板、2・・・入射光遮蔽層、3・・・絶
縁膜、4.5・・・シリコン酸化膜、6・・・半導体層
、8・・・ゲート酸化膜、9・・・ゲート、10・・・
ソース電極、11・・・ドレイン電極、12・・・ゲー
ト電極、13・・・アルゴンレーザ光ビーム、I4・・
・レーザ光走査方向。
Claims (2)
- (1)透明基板上に金属薄膜を所要の形状に形成したも
のの上に、レーザCVD法により半導体薄膜を上記金属
薄膜上のみに選択形成し、その半導体薄膜を活性層とし
たことを特徴とする薄膜トランジスタ。 - (2)上記金属薄膜が上記半導体活性層への入射光を遮
蔽する遮光層であることを特徴とする特許請求の範囲第
1項記載の薄膜トランジスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61077413A JPH0777264B2 (ja) | 1986-04-02 | 1986-04-02 | 薄膜トランジスタの製造方法 |
US07/030,904 US4822751A (en) | 1986-04-02 | 1987-03-31 | Method of producing a thin film semiconductor device |
US07/287,146 US4984033A (en) | 1986-04-02 | 1988-12-21 | Thin film semiconductor device with oxide film on insulating layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61077413A JPH0777264B2 (ja) | 1986-04-02 | 1986-04-02 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62232966A true JPS62232966A (ja) | 1987-10-13 |
JPH0777264B2 JPH0777264B2 (ja) | 1995-08-16 |
Family
ID=13633245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61077413A Expired - Lifetime JPH0777264B2 (ja) | 1986-04-02 | 1986-04-02 | 薄膜トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US4822751A (ja) |
JP (1) | JPH0777264B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382081A (ja) * | 1989-08-24 | 1991-04-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JP2002134426A (ja) * | 2000-04-04 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 |
KR20020077278A (ko) * | 2001-03-30 | 2002-10-11 | 산요 덴키 가부시키가이샤 | 반도체 장치 및 액티브 매트릭스형 표시 장치 |
US6913986B2 (en) | 2000-04-04 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994401A (en) * | 1987-01-16 | 1991-02-19 | Hosiden Electronics Co., Ltd. | Method of making a thin film transistor |
DE68917774T2 (de) * | 1988-04-30 | 1995-03-16 | Sharp Kk | Dünnfilm-Halbleitervorrichtung und damit hergestellte Flüssigkristallanzeige. |
US5173446A (en) * | 1988-06-28 | 1992-12-22 | Ricoh Company, Ltd. | Semiconductor substrate manufacturing by recrystallization using a cooling medium |
US5459346A (en) * | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
US5001001A (en) * | 1989-09-25 | 1991-03-19 | The United States Of America As Represented By The Secretary Of Commerce | Process for the fabrication of ceramic monoliths by laser-assisted chemical vapor infiltration |
US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
US5403760A (en) * | 1990-10-16 | 1995-04-04 | Texas Instruments Incorporated | Method of making a HgCdTe thin film transistor |
JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US7253437B2 (en) * | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
JP2717739B2 (ja) * | 1991-03-01 | 1998-02-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CA2061796C (en) * | 1991-03-28 | 2002-12-24 | Kalluri R. Sarma | High mobility integrated drivers for active matrix displays |
US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
JP2717237B2 (ja) | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
FI922940A (fi) * | 1991-06-27 | 1992-12-28 | Texas Instruments Inc | Elektronisk telefonkatalog |
EP0543361B1 (en) | 1991-11-20 | 2002-02-27 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor device |
US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JPH0799791B2 (ja) * | 1992-04-15 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 透明基板上の回路ライン接続方法 |
JPH05341315A (ja) * | 1992-06-08 | 1993-12-24 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
JP3254007B2 (ja) * | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
JPH06177034A (ja) * | 1992-12-03 | 1994-06-24 | Sony Corp | 半導体単結晶の成長方法 |
US5982002A (en) * | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
JP3613594B2 (ja) * | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
JP3150840B2 (ja) * | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6700133B1 (en) * | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2755376B2 (ja) * | 1994-06-03 | 1998-05-20 | 株式会社フロンテック | 電気光学素子の製造方法 |
JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
TW289097B (ja) * | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
JP3548237B2 (ja) * | 1994-08-29 | 2004-07-28 | シャープ株式会社 | 薄膜トランジスタ |
US5686320A (en) * | 1995-01-20 | 1997-11-11 | Goldstar Co., Ltd. | Method for forming semiconductor layer of thin film transistor by using temperature difference |
JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
US6790714B2 (en) * | 1995-07-03 | 2004-09-14 | Sanyo Electric Co., Ltd. | Semiconductor device, display device and method of fabricating the same |
US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JPH0964364A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | 半導体装置の製造方法 |
JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US6275278B1 (en) | 1996-07-19 | 2001-08-14 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
JP4312851B2 (ja) | 1998-04-27 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6331473B1 (en) | 1998-12-29 | 2001-12-18 | Seiko Epson Corporation | SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same |
EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
JP3889533B2 (ja) * | 1999-09-22 | 2007-03-07 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
US6542205B2 (en) * | 2000-08-04 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
TW594336B (en) * | 2002-01-30 | 2004-06-21 | Sanyo Electric Co | Semiconductor display device, method for making the same, and active matrix type display device |
JP4433404B2 (ja) * | 2005-01-06 | 2010-03-17 | セイコーエプソン株式会社 | 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法 |
JP4433405B2 (ja) * | 2005-01-21 | 2010-03-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR20070002933A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
JP2008193067A (ja) * | 2007-01-10 | 2008-08-21 | Sumitomo Electric Ind Ltd | 金属膜パターン形成方法 |
US20090079057A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Integrated circuit device |
TWI383502B (zh) * | 2007-10-02 | 2013-01-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其製造方法 |
CN103367165A (zh) * | 2013-07-01 | 2013-10-23 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
KR102431929B1 (ko) * | 2017-10-31 | 2022-08-12 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
KR20200110573A (ko) * | 2019-03-15 | 2020-09-24 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840167B2 (ja) * | 1976-08-31 | 1983-09-03 | シャープ株式会社 | 液晶表示装置 |
US4409605A (en) * | 1978-03-16 | 1983-10-11 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
US4636038A (en) * | 1983-07-09 | 1987-01-13 | Canon Kabushiki Kaisha | Electric circuit member and liquid crystal display device using said member |
JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
JPS6190188A (ja) * | 1984-10-09 | 1986-05-08 | セイコーインスツルメンツ株式会社 | 薄膜表示装置 |
JPS61190315A (ja) * | 1985-02-20 | 1986-08-25 | Sharp Corp | カラ−液晶表示装置 |
US4737712A (en) * | 1986-12-31 | 1988-04-12 | General Electric Company | Isolated power transfer and patient monitoring system with interference rejection useful with NMR apparatus |
JPH0713715B2 (ja) * | 1987-01-22 | 1995-02-15 | ホシデン株式会社 | カラ−液晶表示素子 |
-
1986
- 1986-04-02 JP JP61077413A patent/JPH0777264B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-31 US US07/030,904 patent/US4822751A/en not_active Expired - Fee Related
-
1988
- 1988-12-21 US US07/287,146 patent/US4984033A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382081A (ja) * | 1989-08-24 | 1991-04-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JP2002134426A (ja) * | 2000-04-04 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 |
US6913986B2 (en) | 2000-04-04 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same |
KR100840423B1 (ko) * | 2000-04-04 | 2008-06-20 | 마쯔시다덴기산교 가부시키가이샤 | 박막의 제조방법 및 그 제조장치, 그리고 박막트랜지스터및 그 제조방법 |
KR20020077278A (ko) * | 2001-03-30 | 2002-10-11 | 산요 덴키 가부시키가이샤 | 반도체 장치 및 액티브 매트릭스형 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
US4822751A (en) | 1989-04-18 |
US4984033A (en) | 1991-01-08 |
JPH0777264B2 (ja) | 1995-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
US6359320B1 (en) | Thin-film transistor with lightly-doped drain | |
US8129232B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4602476B2 (ja) | 半導体装置及びその作製方法 | |
JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH01194351A (ja) | 薄膜半導体装置 | |
JP2000164883A (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
US20120164801A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4450900B2 (ja) | 半導体装置の作製方法 | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
JP2009076707A (ja) | 表示装置の製造方法 | |
JPH10209460A (ja) | 液晶表示装置 | |
JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
JP2835580B2 (ja) | 平板型光弁駆動用半導体装置 | |
JPH0697193A (ja) | 半導体装置とその製造方法 | |
JPH0888174A (ja) | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 | |
JPS62260186A (ja) | アクテイブマトリクス表示素子の製造方法 | |
JPH02211635A (ja) | 電界効果トランジスターの製造方法 | |
JPH02101434A (ja) | 薄膜トランジスタ | |
JPH09237898A (ja) | 多結晶半導体tft、その製造方法、及びtft基板 |