JPH0382081A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0382081A
JPH0382081A JP21813289A JP21813289A JPH0382081A JP H0382081 A JPH0382081 A JP H0382081A JP 21813289 A JP21813289 A JP 21813289A JP 21813289 A JP21813289 A JP 21813289A JP H0382081 A JPH0382081 A JP H0382081A
Authority
JP
Japan
Prior art keywords
film
light
thin film
light absorption
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21813289A
Other languages
English (en)
Other versions
JP2920947B2 (ja
Inventor
Hiroshi Komatsu
博志 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1218132A priority Critical patent/JP2920947B2/ja
Publication of JPH0382081A publication Critical patent/JPH0382081A/ja
Application granted granted Critical
Publication of JP2920947B2 publication Critical patent/JP2920947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チャネル部をシリコンとする薄膜トランジス
タ(TPT)及びその製造方法に関し、特に安価なガラ
ス基板が使用可能な薄膜トランジスタ構造及びその低温
プロセスの採用に有益なチャネル部の固相成長化技術に
関する。
〔従来の技術〕
従来、例えば低温プロセス等に適用されるスタガー構造
を備えた多結晶シリコン薄膜トランジスタの構造は、第
5図に示すように、安価なハードガラス基板1が用いら
れ、これに全面被覆したパッシベーション膜2上に相離
間して形成されたリン・ドープのソース膜3及びドレイ
ン膜4と、そのソース膜3とドレイン膜4との間に重な
り余裕をもったアンドープの多結晶シリコン膜たるチャ
ネル膜5と、チャネル膜5上にMOS(MIS)部を構
成すべきゲート絶縁膜たる薄いシリコン酸化膜6及びN
型高濃度の多結晶シリコンのゲート電極7と、ゲート電
極゛7等を覆う層間絶縁膜としてのシリコン酸化膜8と
、ソース膜3及びドレイン膜4にコンタクトホールを介
して導電接触するアルミニウムのソース電極9及び透明
を極(ITO)としての画素電極(ドレイン電極)10
と、を備えるものである。
かかる構造の薄膜1ランジスタ(TPT)におけるチャ
ネル膜5を得るまでのプロセスは、まず第6図(A)に
示す如く、ハードガラス基板1上にシリコン酸化膜のバ
ッジベージジン膜2を全面被覆し、その上に低圧CVD
法あるいはイオン打込み法などによりリン・ドープの多
結晶シリコン膜を被覆してから、バターニングによりソ
ース膜3及びドレイン膜4を形成する。次に、第6図(
B)に示すように、ソース膜3及びドレイン電極生に多
結晶シリコン膜を全面被覆し、これをバターニングして
アンドープのチャネル膜5を形成した後、トランジスタ
のオン電流容量を大とすべ(、加熱炉内で基板全体を加
熱し、チャネル膜5の多結晶シリコンを再結晶(固相成
長)化させグレインサイズの大赤な多結晶シリコンを形
成する。
〔発明が解決しようこする課題〕
しかしながら、上記固相成長工程にあっては次の問題点
がある。
■ 固相成長工程は、適宜の粒径を得るため、基板全体
を600℃前後の高温で数十時間加熱するものであるが
、基板材料として低転位温度の安価なハードガラス基板
1を用いるので、基板1自体が軟化しやすく、炉出し後
の基板には歪み、伸縮などの変形が生じてしまう。この
ため、固相成長工程以降の微細加工がはなはだ困難とな
り、到底実用に供し得ない、換言すれば低温プロセスに
おいて安価なハードガラス基板1を用いた場合、チャネ
ル膜5の固相成長化により多結晶シリコンの粒径を拡大
して改質できるものの、それにはハードガラス基板1の
変形が常に伴なう。
■ 形状変形による微細加工の困難きに加えて、固相成
長中におけるハードガラス基板1の軟化によって、ハー
ドガラス基板1中からバッジベージ5ン膜2を介して不
純物がチャネル膜5に侵入するため、固相成長によって
粒径は大きくなるものの、この不純物侵入が却ってトラ
ンジスタ特性の劣化を招(。
そこで、本発明の課題は、基板目体に対してはそれが軟
化しない程度に低温維持できると共に、チャネル膜に対
してはその多結晶シリコンが最適に固相成長するように
加熱すべ(、膜構造の改良及び短時間間接局部加熱法を
採用することにより、安価な基板の使用が可能で、チャ
ネル膜のグレインサイズが大きくトランジスタ特性の向
上した薄膜トランジスタ及びその製造方法を提供するこ
とにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の講じた手段は、通
常の低温プロセス又は高温プロセスにおいても適用され
る膜構造の如く、透明基板上に少なくともチャネル部(
チャネル膜)を多結晶シリコンとする薄膜トランジスタ
構造において、透明基板上にバッジベージジン膜を介し
てチャネル部を直接形成したものでなく、チャネル部直
下の領域に上下バッジベージタン膜で挟まれた光吸収膜
を挿設したものである。この光吸収膜は、製造プロセス
中のランプアニールに適合するように、所定波長領域の
選択光吸収性に冨みアニール工程中においては蓄熱膜と
しての熱源の機能を果し、しかもそれ自身が融溶変形し
がたい高融点材質(耐熱性材)と以って形成されている
。この光吸収膜は主に製造プロセスにおけるチャネル部
の固相成長を促進させる間接熱源としての意義を有する
が、トランジスタの動作上の機能要素たるバックゲート
電極とすべく導電性材質を以て形成しても良い。
また、光吸収膜自体をバックゲート電極として利用する
ばかりでなく、例えば光吸収膜の形成工程において同質
材を以って形成されたソース配線又はドレイン配線を有
する構造を採用しても良い。
かかる構造を得るために、本発明の講じた薄膜トランジ
スタの製造方法は、透明基板上に下パンシベーシぎン膜
を被覆した後、この膜上のチャネル部形成予定領域にお
いて所定波長領域の選択光吸収性に富む高融点材質を以
て少なくとも光吸収膜を形成してから、この光吸収膜上
を上バッジベージ3ン膜で覆い、上下パフシベーシッン
膜で挟まれた光吸収膜のザンドウイッチ構造を設ける。
次に、光吸収膜上に直接又は間接に多結晶シリコンを用
いた所要のチャネル部を形成した後、上記所定波長領域
に適合する光源(例えばハロゲンランプ)を以ってラン
プアールを施し、チャネル部を固相成長化させて多結晶
シリコンの粒径を大きくする。
〔作用〕
このように、上下バッジベージ暫ン膜で挟まれた光吸収
膜を透明基板たチャネル部との間に介在させた構造を採
用すれば、ハロゲンランプ等により基板全体に対して光
照射を行うと、照射光は透明基板自体を透過するが、光
吸収膜には効率良く吸収されるので、これにより光吸収
膜の温度が上昇し、これが高温さなると共に、この光吸
収膜自体が今度はその近傍の局部的熱源となり、熱伝導
又は熱輻射によりチャネル部を加熱する。このため、チ
ャネル部の多結晶シリコンの固相成長が促進され、グレ
インサイズの大きな多結晶シリコンが形成される。した
がってトランジスタの特性上、オン電流容量が大きくな
る。このランプア−ル工程においては、透明基板自体は
局部的熱源たる光吸収膜から伝導熱を主に受熱するが、
透明基板は光吸収膜に比してその熱容量が相当大きく、
且つ光吸収膜は透明基板の片面」二に小サイズに形成さ
れているので、透明基板はヒートシンクとして機能し、
高温には至らない、したがって、安価なハードガラス基
板を用いても、基板変形が発生せず、上層の微細加工の
障書が解消する。ここで注目すべきことは、光吸収膜の
温度は透明基板の転位点以上(例えば700〜800’
C)に設定できることである。この利益は透明基板の変
形を伴わずに固相成長温度の最適化に寄与し、オン電流
容量の増大したトランジスタが実現される。またランプ
アニールの時間を従来の加熱炉使用の熱アニールの場合
に比し、短時間(例えば1〜2時間)で実行でき、スル
ーブツトの増大が図れる。
この光吸収膜及びその上下パッシベーション膜はランプ
アニール時における光吸収膜直下の透明基板から発生す
る不純物のチャネル部への侵入を阻止する。勿論、下パ
ッシベーション膜の膜厚は充分厚いことが望ましいが、
光吸収膜直下の部分が熱伝導で加熱されるだけであるか
ら、下パッシベーション膜厚が薄くても、光吸収膜目体
が不純物侵入のバリアεして機能する。一方、上パッシ
ベーション膜は光吸収膜からの不純物がチャネル部へ侵
入することを防止するものであるが、光吸収膜の材質が
高融点材料である故、蒸発不純物量が少ないので、上パ
ッシベーション膜厚は比較的薄くても良い。
光吸収膜は上記製造プロセス上において意義を有するだ
けでな(、バックゲート電極としての使用も可能で、こ
の場合は工程数の削減が図れる。
また、光吸収膜の形成工程においてこれとは別にソース
配線又はドレイン配線の同時形成も可能であり、これも
工程数の減少につながる。
〔実施例〕
次に、本発明の実施例を添付図面に基づいて説明する。
第1図(A)は本発明の低温プロセスに適用される実施
例に係る薄膜トランジスタの構造を示す縦断面図で、第
1図CB)は同構造の平面図である。
この多結晶シリコン薄膜トランジスタの構造は、安価な
ハードガラス基板1が用いられ、この上に全面被覆した
シリコン酸化膜又は窒化シリコン膜の下バッジベージタ
ン膜12と、この膜12上の小サイズ領域に形成された
厚さ2000〜3000人程度でタングス酸化、モリブ
デン、チタン、シリサイド。
シリコンなどの高融点材質の光吸収膜13.!:、この
膜13を被覆する上パッシベーション膜14と、光吸収
膜13の直上の上パッシベーション膜14上に相離間し
て形成されたリン・ドープのソース膜15及びドレイン
膜16と、ソース膜15とドレイン膜16との間に重な
り余裕をもったアンF−ブの多結晶シリコン膜たるチャ
ネル膜17と、チャネル膜17上にM2S部を構成すべ
きゲート絶縁膜たる薄いシリコン酸化膜18及びN型高
濃度の多結晶シリコンのゲートを極19と、ゲー)1極
19等を覆う眉間絶縁膜としての厚いシリコン酸化膜2
0と、ソース膜15及びドレイン膜16にコンタクトホ
ールを介して導電接触するアルミニウムのソース電極2
1及び透明電極(ITO)としての画素電極(ドレイン
電極)22と、を備えるものである。
光吸収膜13は第1図(B)に示す如く、その平面占有
面積内にソース膜15及びドレイン膜16とチャネル膜
17を含むような合せ余裕をもってパターニングされた
もので、またチャネル膜17の幅はソース膜15及びド
レイン膜16のそれに比して狭くしである。
この薄腹トランジスタにおいてチャネル膜17を得るま
でのプロセスは、まず第2図(A)に示す如く、ハード
ガラス基板1を準備し、この上にシリコン酸化膜又は窒
化シリコン膜などの下パッシベーション膜12をCVD
により全面被着し、その上にスパッタリング等により厚
さ2000〜3000Å程度の高融点材質膜(例えば、
タングステン、モリブデン、チタン、シリサイド、シリ
コン)を形成した後、この膜をパターニングして光吸収
膜13を得る0次に、第2図(B)に示す如く、光吸収
膜14上に厚さ500〜1000人程度の上パッ酸化−
シゴン膜14をCVDにより被覆する0次に、第2図(
C)に示す如く、光吸収膜14の真上の上バッジベージ
町ン膜14上に低圧CVDあるいはイオン打込み法によ
りリン・ドープの多結晶シリコン膜を被覆シテから、パ
ターニングによりソース膜15及びドレイン膜16を形
成する0次に、第2図(D)に示すように、ソース膜1
5及びドレイン膜16上に多結晶シリコン膜を全面被覆
し、これをパターニングしてアンドープのチャネル膜5
を形成する。
この時点でのチャネル膜5の多結晶シリコンの粒径は比
較的小さいが、ここで基板全体はハロゲンランプを光源
とする光照射によりランプアニール(中心波長1.1μ
m)が施される。照射光は透明なハードガラス基板1を
透過するが、光吸収膜13の領域に当たる照射光はそれ
に効率良く吸収される。これにより光吸収膜13の温度
が上昇し、これが高温となるので、光吸収膜13自体が
その周囲に対する局部的熱源となり、熱伝導又は熱輻射
によりチャネル膜17を加熱する。チャネル膜17が加
熱されると、その多結晶シリコンが固相成長する。この
固相成長の温度はチャネル膜17の温度1熱容量等に依
存するが、チャネル膜17の温度はまた光照射の照度及
び時間に依存している。本実施例では光吸収膜13が極
度に高温とならず、ある程度の定常温度を維持させるた
め、光照射を間欠的に実行した。また固相成長時のチャ
ネル膜17の温度を700〜800℃で維持することが
できた。
この温度はハードガラス基板1の転位点を越える温度で
ある。しかもアニール時間を1〜2時間まで短縮するこ
とができた。このランプアニール工程によってグレイン
サイズの大きな多結晶シリコンが得られ、オンを流容量
を増加でき、また固相成長化処理の短時間化によってス
ルーブツトを増大できるが、最大の利益は安価なハード
ガラス基板1に変形が生じないことであり、微細加工性
とTPTのフラット性が損なわれずに済む、光照射によ
って光吸収膜13が局部的熱源として昇温され、その周
囲に対して間接的に加熱するものであるから、ハードガ
ラス基板1自体は直接加熱されず、むしろヒートシンク
として機能しているので、ガラス転位点以下の温度に抑
制維持できるからである。
この光吸収膜13はアニール工程において不純物のバリ
ア膜としても機能する。アニール工程においては光吸収
膜13下のハードガラス基板lが加熱され、不純物の逆
拡散によりチャネル膜17が汚染されるおそれがあるが
、光吸収膜13がその逆拡散による不純物侵入を防止す
る。光吸収膜13自体からの不純物拡散も考えられるが
、高融点材質であるから蒸発不純物量自体が微量である
点と上バッジベージタン膜14による拡散阻止によって
左程問題とはならない。
このランブアニール工程以降は通常のプロセスにより上
層の背腹形成が行なわれ、第1図(A)に示すような薄
膜構造が得られるが、上記のランブアニール工程と同時
に熱酸化膜としてのゲート酸化膜も形成することができ
る。
第3図は本発明の第2実施例に係る薄膜トランジスタの
構造を示す縦断面図である。なお、第3図において第1
図(A)に示す部分と同一部分には同一参照符号を付し
、その説明は省略する。
この実施例は下パッシベーション膜12上の光吸収膜1
3aの両脇にこれと離間したソース配線13b及びドレ
イン配線13cを有しており、ソース配線13bは上層
のソース膜15に、ドレイン配線13eは上層のドレイ
ン膜16に夫々導電接触している。このソース配線13
b及びドレイン配*13cは光吸収膜13aの形成工程
において同時に形成きれる。したがってソース配線13
b及びドレイン配線13eは光吸収膜13aと同材質で
構成されているが、その材質は導電性材料である。この
実施例によれば、光吸収1113aの材質が導電性を有
し、膜材料の選択自由度が若干源るものの、第1実施例
に比して、工程数が減る利益がある。勿論、チャネル膜
17のランブアニール工程においては、このソース配線
13b及びドレイン配線13cも光吸収膜13aと同様
な局所的P!!:源として有効に機能する。
第4図は本発明の第3実施例に係る薄膜トランジスタの
構造を示す縦断面図である。なお、第4図において第1
図(A)に示す部分と同一部分には同一参照符号を付し
、その説明は省略する。
この実施例の構造は第1実施例のそれとほぼ同一の薄膜
構造であるが、光吸収膜23はバックゲート電極として
用いられる。したがって、チャネル膜17の直下の上バ
ンシベーシジン膜14はゲート絶縁膜として機能する。
かかる構造によればオン電極容量の倍加が実現される。
なお、上記各実施例は低温プロセスに適合する薄膜トラ
ンジスタの構造を示しであるが、多結晶シリコン膜の一
部をアンドープのチャネル部としその両側をソース部及
びドレイン部とする構造の高温プロセスに適合する薄膜
トランジスタ構造においても、光吸収膜を設けても良い
〔発明の効果〕 以上説明したように、本発明は多結晶シリコンのチャネ
ル部の近傍にランプアニールにおける局部的熱源たり得
る光吸収膜を設けた点に特徴を有するものであるから、
次の効果を奏する。
■ ランブアニール工程においては、基板温度を転位点
以下に維持したまま、チャネル部の多結晶シリコンを基
板の転位点以上で固相成長化できるから、基板の変形を
伴わずにオン電流容量を増加できる。換言すれば、低転
位点の安価なガラス基板の使用が可能となる。
■ 基板全体を加熱炉内で長時間加熱する全体加熱法で
なく、局部加熱法であり、しかも基板転位点以上の高温
の固相成長も可能であるから、短時間処理が可能となり
、スルーブツトがすこぶる改善される。
■ 光吸収膜はまた固相成長中において基板内から発生
する不純物のチャネル部に対する侵入保護膜乏して機能
するから、トランジスタ特性の品質を高めることができ
る。
■ また、下パッシベーション膜上で光吸収膜に離間し
ており、これと同材質を以てソース配線又はドレインI
!il!線が形成きれた構造においては、上記の構造を
とる薄膜トランジスタの製造方法に比して工程数を削減
することができる。
■ 更に、光吸収膜がバックゲート電極として導電性材
で形成されている構造においては、オン電流容量を倍加
できる。
【図面の簡単な説明】
第1図(A)は本発明の低温プロセスに適用される実施
例に係る薄膜トランジスタの構造を示す縦断面図で、第
1図(B)は同構造の平面図である。 第2図(A)乃至CD)は夫々同実施例における要部プ
ロセスを説明するための縦断面図である。 第3図は本発明の第2実施例に係る薄膜トランジスタの
構造を示す縦断面図である。 第4図は本発明の第3実施例に係る薄膜トランジスタの
構造を示す縦断面図である。 第5図は従来の低温プロセスに適用される薄膜トランジ
スタの構造を示す縦断面図である。 第6図(A)、CB)は同従来構造においてチャネル膜
を得るまでの工程を説明するための縦断面図である。 〔主要符号の説明) 1・・・ハードガラス基牟反、 12・・・下バッジベージタン膜 13、13a、 23・・・光吸収膜 14・・・上パッシベーション膜 15・・・ソース膜 16・・・ドレイン膜 17・・・チャネル膜 18・・・シリコン酸化膜 19・・・ゲート電極 20・・・層間絶縁膜としてのシリコン酸化膜21・・
・ソース電極 22・・・画素電極(ドレイン電極) 13b・・・ソース配線 13c・・・ドレイン配線。

Claims (4)

    【特許請求の範囲】
  1. (1)透明基板上の薄膜構造において少なくともチャネ
    ル部を多結晶シリコンとする薄膜トランジスタであって
    、 該透明基板上のうち該チャネル部直下の領域に上下パッ
    シベーション膜で挟まれた所定波長領域の選択光吸収性
    に富む高融点材質の光吸収膜を有することを特徴とする
    薄膜トランジスタ。
  2. (2)前記光吸収膜がバックゲート電極としての導電性
    材質で形成されていることを特徴とする請求項第1項に
    記載の薄膜トランジスタ。
  3. (3)前記下パッシベーション膜上で前記光吸収膜に離
    間しており、これと同材質を以て形成されたソース配線
    又はドレイン配線を有することを特徴とする請求項第1
    項又は第2項に記載の薄膜トランジスタ。
  4. (4)透明基板上の薄膜構造において少なくともチャネ
    ル部を多結晶シリコンとする薄膜トランジスタの製造方
    法であって、 該透明基板上に下パッシベーション膜を被覆する工程と
    、 この膜上の該チャネル部形成予定領域に所定波長領域の
    選択光吸収性に富む高融点材質を以て少なくとも光吸収
    膜を形成する工程と、 この光吸収膜を上パッシベーション膜で覆う工程と、 次に、該光吸収膜上に多結晶シリコンを用いた所要のチ
    ャネル部をを形成する工程と、 しかる後、上記所定波長領域に適合する光源を以てラン
    プアニールを施す工程と、 を有することを特徴とする薄膜トランジスタの製造方法
JP1218132A 1989-08-24 1989-08-24 薄膜トランジスタの製造方法 Expired - Fee Related JP2920947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1218132A JP2920947B2 (ja) 1989-08-24 1989-08-24 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218132A JP2920947B2 (ja) 1989-08-24 1989-08-24 薄膜トランジスタの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP21662997A Division JPH1070283A (ja) 1997-08-11 1997-08-11 薄膜トランジスタ及びその製造方法
JP21662897A Division JP2861989B2 (ja) 1997-08-11 1997-08-11 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0382081A true JPH0382081A (ja) 1991-04-08
JP2920947B2 JP2920947B2 (ja) 1999-07-19

Family

ID=16715141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218132A Expired - Fee Related JP2920947B2 (ja) 1989-08-24 1989-08-24 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2920947B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069022A (ja) * 2001-08-16 2003-03-07 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186063A (ja) * 1984-02-06 1985-09-21 Sony Corp 薄膜トランジスタ
JPS62232966A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
JPS639967A (ja) * 1986-07-01 1988-01-16 Asahi Glass Co Ltd 薄膜トランジスタ基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186063A (ja) * 1984-02-06 1985-09-21 Sony Corp 薄膜トランジスタ
JPS62232966A (ja) * 1986-04-02 1987-10-13 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
JPS639967A (ja) * 1986-07-01 1988-01-16 Asahi Glass Co Ltd 薄膜トランジスタ基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069022A (ja) * 2001-08-16 2003-03-07 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2920947B2 (ja) 1999-07-19

Similar Documents

Publication Publication Date Title
JP3173926B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
EP0806055B1 (en) Manufacture of electric devices comprising thin-film circuitry on an organic substrate
US20020056839A1 (en) Method of crystallizing a silicon thin film and semiconductor device fabricated thereby
JPH07273347A (ja) 薄膜トランジスタおよびその製造方法
US6537864B1 (en) Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film
JPS622531A (ja) 半導体装置の製造方法
JPH0382081A (ja) 薄膜トランジスタの製造方法
JPH0793258B2 (ja) 導電体膜の再結晶化方法
JP2861989B2 (ja) 薄膜トランジスタ及びその製造方法
JPS60227484A (ja) 半導体装置作製方法
JPH0556314B2 (ja)
JPH09283443A (ja) 半導体薄膜の製造方法
JPH1070283A (ja) 薄膜トランジスタ及びその製造方法
KR100707175B1 (ko) 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법
JPS63221647A (ja) 半導体装置の製造方法
JPH02283073A (ja) 半導体装置の製造方法
JP3359907B2 (ja) 半導体装置の作製方法
JPH1187699A (ja) 半導体装置及び半導体装置の製造方法
JP3225236B2 (ja) 絶縁ゲイト型半導体装置
JPH09246184A (ja) 半導体装置の製法
JPH02208942A (ja) 薄膜トランジスタの製造方法
JP2000277739A (ja) 薄膜トランジスタの製造方法
JPH1098194A (ja) 薄膜半導体装置の製造方法
JPH11317529A (ja) 薄膜トランジスタの製造方法
JP2001068684A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees