JP2000164883A

JP2000164883A - 薄膜状絶縁ゲイト型半導体装置の作製方法

Info

Publication number: JP2000164883A
Application number: JP476099A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1992-03-25
Filing date: 1999-01-11
Publication date: 2000-06-16
Anticipated expiration: 2016-10-29
Also published as: JP3224215B2

Abstract

(57)【要約】【課題】逆スタガー型の薄膜トランジスタにおい
て、作製工程の簡略化、および品質の優れた薄膜トラン
ジスタを得ることを目的とする。【解決手段】絶縁基板上にゲイト電極を形成し、その
上にゲイト絶縁膜が形成される。当該ゲイト絶縁膜上に
は、非晶質珪素膜が形成された後、不純物ドープを行
う。次に、前記非晶質珪素膜にレーザを照射して、多結
晶化されたソース領域およびドレイン領域が形成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＩＳ（Metal-In
sulator-Semiconductor;金属−絶縁体−半導体）型半導
体装置、特にＭＩＳトランジスタの作製方法に関する。
特に、本発明は、絶縁基板上に形成された薄膜上のＭＩ
Ｓ型半導体装置、薄膜トランジスタ（ＴＦＴ）の作製方
法に関し、なかでも、チャネル形成領域が、ゲイト電極
の上方に位置する、いわゆる逆スタガー型の構造を有す
るＭＩＳ型半導体装置の作製方法に関するものである。
本発明の利用しうる分野としては、絶縁基板上に形成さ
れた半導体集積回路、例えば液晶表示装置に用いられる
アクティブマトリクス型回路やイメージセンサーの駆動
回路等である。

【０００２】

【従来の技術】近年、絶縁基板上に薄膜状のＭＩＳ型半
導体装置を形成した装置をもちいることがある。例え
ば、アクティブマトリクス型液晶表示装置等である。現
在、市販されているアクティブマトリクス型回路は、Ｔ
ＦＴを利用したものと、ＭＩＭ等のダイオードを利用し
たものがある。特に、前者は高品位な画像が得られると
して近年、さかんに製造されている。

【０００３】ＴＦＴを利用したアクティブマトリクス回
路は、多結晶シリコン等の多結晶半導体を利用したＴＦ
Ｔと、アモルファスシリコンのようなアモルファス半導
体を利用したＴＦＴが知られている。後者は作製プロセ
ス上の問題から、大画面のものは作製が困難であり、大
画面用には３５０℃以下のプロセス温度で作製できる後
者が主として用いられる。

【０００４】図２には従来のアモルファスシリコンＴＦ
Ｔ（逆スタガー型）の作製工程を示す。基板２０１とし
ては、コーニング７０５９等の耐熱性のある無アルカリ
ガラスが使用される。アモルファスシリコンＴＦＴのプ
ロセスの最高温度は、３５０℃程度であるので、この温
度に耐えられるだけの材料が必要である。特に、液晶表
示パネルとして使用する場合には、熱処理によって歪む
ことがないような耐熱性と高いガラス転移温度が必要で
ある。コーニング７０５９の場合には、このガラス転移
温度が６００℃弱なので条件を満たす。

【０００５】また、ＴＦＴの動作を安定にするために
は、ナトリウムのような可動イオンが基板中に含まれて
いることは望ましくない。コーニング７０５９はアルカ
リ濃度が十分に低いので問題はないが、もし、基板中に
多量のナトリウム等が含まれている場合には、基板中の
可動イオンがＴＦＴに侵入しないように、窒化珪素、酸
化アルミニウム等のパッシベーション膜を形成する必要
がある。

【０００６】ついで、アルミニウムやタンタルのような
材料で、被膜を形成し、マスクでパターニングして、
ゲイト電極２０２を形成する。特に、ゲイト電極・配線
と上部の配線との短絡を防止するためには、このゲイト
電極２０２の表面に酸化膜２０３を形成しておけばよ
い。酸化膜の形成方法としては、陽極酸化法が主として
用いられる。

【０００７】そして、ゲイト電極２０２上には、ゲイト
絶縁膜２０４が形成される。このゲイト絶縁膜２０４と
しては、一般には窒化珪素が用いられるが、酸化珪素で
あってもよく、あるいは窒素と酸素が任意の比率で混じ
った珪化物であってもよい。また、単層の膜であっても
よいし、多層の膜であってもよい。ゲイト絶縁膜２０４
として窒化珪素膜を使用する場合には、プラズマＣＶＤ
法を使用した場合には、プロセス温度が３５０℃程度に
なり、本工程の最高となる。この状態を図２（Ａ）に示
す。

【０００８】さらに、ゲイト絶縁膜２０４上には、アモ
ルファスシリコン膜が形成される。プラズマＣＶＤ法を
使用する場合であれば、基板温度は、２５０〜３００℃
が必要とされる。この膜の厚さは、薄い方が望ましく、
通常は１０〜１００ｎｍ、好ましくは１０〜３０ｎｍと
される。そして、マスクでパターニングして、アモル
ファスシリコン領域２０５を形成する。このアモルファ
スシリコン領域２０５は、後に、ＴＦＴのチャネル形成
領域となる。ここまでの状態を図２（Ｂ）に示す。

【０００９】さらに、全体に窒化珪素膜を形成して、こ
れをマスクでパターニングし、エッチングストッパー
２０６とする。このエッチングストッパー２０６は、後
の工程で、誤って、チャネル形成領域のアモルファスシ
リコン領域２０５をエッチングしないように設けられる
ものである。なぜなら、前述のようにアモルファスシリ
コン領域２０５は、１０〜１００ｎｍという薄さである
からである。また、エッチングストッパーの下部のアモ
ルファスシリコン領域２０５はチャネル形成領域として
機能するので、エッチングストッパー２０６はできるだ
けゲイト電極２０２に重なるように設計される。しか
し、通常のマスク合わせでは多少のずれが生じるので、
ゲイト電極２０２に十分に重なるだけパターニングされ
る。

【００１０】その後、Ｎ型もしくはＰ型の導電型のシリ
コンの被膜を形成する。通常のアモルファスシリコンＴ
ＦＴは、Ｎチャネル型とされる。このシリコンの被膜は
アモルファスシリコンでは、あまりにも導電率が低いの
で、微結晶状態のシリコン膜とする。Ｎ型の微結晶シリ
コン膜は、プラズマＣＶＤ法で３５０℃以下の温度で作
製することができる。しかし、それでも抵抗が十分に低
くないので、２００ｎｍ以上の厚さとする必要があっ
た。また、Ｐ型の微結晶シリコン膜は著しく抵抗が大き
いので用いることができず、したがって、Ｐチャネル型
ＴＦＴをアモルファスシリコンで作製することは困難で
あった。

【００１１】このようにして形成されたシリコン膜をマ
スクでパターニングし、Ｎ型微結晶シリコン領域２０
７が形成される。ここまでの状態を図２（Ｃ）に示す。

【００１２】図２（Ｃ）の状態では、（Ｎ型の）微結晶
シリコン膜が、エッチングストッパー上で接合している
ので、ＴＦＴは機能しない。したがって、これを分断す
る必要がある。そこで、マスクを用いて、これを分断
し、溝２０８を形成する。もし、エッチングストッパー
２０６がなければ、誤って下地のアモルファスシリコン
領域２０５までをもエッチングしてしまう恐れがある。
なぜなら、微結晶シリコン領域２０７の厚さは、その下
のアモルファスシリコン領域２０５の数倍から１０数
倍、あるいはそれ以上も厚いからである。

【００１３】その後、公知の方法によって、配線２０９
や画素電極２１０が、マスク、を用いて作製され
る。この状態を図２（Ｄ）に示す。

【００１４】以上の方法では、マスクの枚数が７枚とい
う多量であるので、歩留りの低下が懸念される。そこ
で、以下に示すように、マスク枚数を減らす方法も提案
されている。まず、基板上に第１のマスクを使用して、
ゲイト電極部をパターニングする。その後、ゲイト絶縁
膜を形成し、さらに、アモルファスシリコン膜と窒化珪
素膜（後にエッチングストッパーとなる）を連続的に形
成する。そして、裏面から露光して、ゲイト電極部をマ
スクとして窒化珪素膜のみを自己整合的にエッチングし
てエッチングストッパーを形成する。そして、その上に
微結晶シリコン膜を形成し、第２のマスクを用いて、チ
ャネル上方の溝（図２の２０８に対応）を含むＴＦＴの
領域を形成する。その後、第３、第４のマスクを用い
て、配線や電極を形成する。最終的には図２（Ｄ）で示
されるものと同等なものが得られる。このように、セル
フアライン工程を駆使することにより、マスク数を３枚
減らすことができる。

【００１５】

【発明が解決しようとする課題】さて、このようにして
形成されたＴＦＴは、図からわかるように、非常に凹凸
の激しいものとなる。これは主に、ゲイト電極部（ゲイ
ト電極の酸化物を含む）、エッチングストッパーと微結
晶シリコン領域に起因するものであり、ゲイト電極部の
厚さを３００ｎｍ、エッチングストッパーの厚さを２０
０ｎｍ、微結晶シリコン領域の厚さを３００ｎｍとすれ
ば、基板上には８００ｎｍもの凹凸が生じることとな
る。

【００１６】例えば、液晶表示パネルのアクティブマト
リクス回路として使用する場合には、セルの厚さは、５
〜６μｍの厚さで、０．１μｍ以下の精度で制御されて
いる。このような条件で、１μｍもの凹凸があればセル
の厚さの均一性に著しい欠陥を与えることとなる。

【００１７】しかし、ＴＦＴの凹凸の原因として挙げら
れるこれらの要因は、いずれも簡単に低減できるもので
はない。すなわち、ゲイト電極部を薄くするためには、
ゲイト電極・配線の抵抗を高くすることとなる。かとい
って、抵抗を一定に保つためにゲイト電極の幅（すなわ
ちチャネル長）を広くすると、ＴＦＴの動作速度が低下
するばかりか、ＴＦＴ部分の面積が大きくなり、液晶表
示装置に使用する場合には開口率の低下につながる。

【００１８】また、エッチングストッパーが薄いと、微
結晶シリコン領域をエッチングしている間に誤って、そ
の下のアモルファスシリコン領域までエッチングする可
能性があり、歩留りが低下する。さらに、微結晶シリコ
ン領域の厚さが薄いと、ＴＦＴのソース／ドレイン領域
の抵抗が大きく、ＴＦＴのＯＮ／ＯＦＦ比が低下する。

【００１９】さらに、エッチングストッパーは、ＴＦＴ
の完成時にもそのまま残存するが、これに使用される窒
化珪素膜は、電荷をトラップする性質を有し、何らかの
理由でここに電荷がトラップされると、その下のアモル
ファスシリコン領域２０５に不本意なチャネルが形成さ
れてしまい、ドレイン電流のリークの要因となる。この
問題点を避けるためには、エッチングストッパーを酸化
珪素と窒化珪素の２層構造とすることが必要であるが、
その場合も酸化珪素膜の厚さは、十分に大きなことが必
要であり、好ましくは１００ｎｍ以上が必要である。

【００２０】本発明は、このような従来の問題点に鑑み
てなされたものであり、本発明の目的の一つは、プロセ
スの簡略化である。例えば、マスクの枚数を従来の方法
よりも減らすことによって歩留りを向上せしめる。ある
いは、成膜工程を減らすことによってスループットを向
上させ、コストを低減させることを目的とする。

【００２１】本発明の他の目的は、ＴＦＴをより平坦に
することである。このことによって、液晶表示パネルに
使用する場合の問題を解決することができるばかりか、
他の応用においても平坦化は重要な技術課題であり、従
来のＴＦＴでは応用が困難であったものにも応用するこ
とが可能となる。

【００２２】

【課題を解決するための手段】上記の諸問題点を解決す
るために、本発明は、エッチングストッパーを使用しな
い全く新しいＴＦＴ作製方法を提案する。また、微結晶
シリコン領域（ソース／ドレイン）の厚さを薄くするた
めにはその抵抗が十分に低くなるようにする。さらに、
本発明では、従来のようにチャネル形成領域となるアモ
ルファスシリコン領域（膜）の形成と、ソース／ドレイ
ン領域となる微結晶シリコン領域（膜）の形成というよ
うな２段階のプロセスを経ずして、１枚のシリコン膜を
形成し、これをある部分はソース／ドレイン領域にある
部分はチャネル形成領域に作製し直すという構成を有す
る。

【００２３】スループットの向上に際しては、被膜の作
製を少なくすることが最重要課題である。成膜工程は、
成膜に時間を要するだけでなく、チャンバー内のクリー
ニングにも同程度の時間を要し、極めて清浄な環境を要
求される現代の半導体プロセスにおいては、チャンバー
の掃除の合間に成膜をおこなうというのが実情である。
したがって、厚い被膜を形成するよりも薄い被膜を形成
すること、多層の被膜を形成するより単層の被膜を形成
することが、スループットを上げるうえで必要である。
その意味で、成膜工程を削減することは望ましい。

【００２４】本発明の１つの技術思想に基づいたＴＦＴ
は、以下のような構成を有する。まず、逆スタガー型の
ＴＦＴである。ゲイト電極を覆ってゲイト絶縁膜が形成
され、さらに、半導体膜が形成されているが、そのゲイ
ト電極の上方の部分はチャネル形成領域として機能する
ように実質的に真性である。その他の部分はＮ型もしく
はＰ型であり、ソース／ドレインとして機能する。ま
た、チャネル形成領域として機能する部分は、アモルフ
ァス、セミアモルファス、微結晶、多結晶、あるいはそ
れらの中間状態のいずれをも取りうる。オフ電流を抑え
たい場合には、アモルファスが望ましい。一方、ソース
／ドレインとして機能する領域は、十分に抵抗の小さな
多結晶、セミアモルファス、あるいは微結晶である。し
かも、本発明では、この領域はレーザーアニールによっ
て形成されることを特徴とする。

【００２５】このような構成では、被膜の形成は、半導
体膜を１層だけ形成すればよく、量産性が向上する。さ
らに、従来の，微結晶シリコンが形成されなければＴＦ
Ｔの凹凸を減らすことができる。もちろん、本発明は、
チャネル形成領域とソース／ドレイン等の不純物領域を
ただの１層の半導体膜で形成することを要求するのでは
なく、コストと特性を考慮して、素子の特性をより向上
させるために多層としてもよいことは言うまでもない。

【００２６】さらに、本発明の別の技術思想に基づいた
ＴＦＴは、チャネル形成領域の上部にエッチングストッ
パーを有しないことを特徴とする。少なくとも窒化珪素
あるいは類似の電荷トラップの性質を有する材料がチャ
ネル形成領域に密着、あるいは薄い（１００ｎｍ以下）
絶縁膜を介して存在しないことを特徴とする。

【００２７】エッチングストッパーが存在することは、
ＴＦＴの凹凸の重要な要因であり、エッチングストッパ
ーが窒化珪素のごとき材料で構成されている場合には、
ドレイン電流のリークも生じる。本発明の上記の技術思
想によって、このような問題点が解決される。

【００２８】もちろん、本発明のこの技術思想がチャネ
ル形成領域の上に何の物体も存在しないことを要求する
のではなく、上記の問題点を露顕せしめない程度の物体
が存在することは何ら問題ではない。

【００２９】本発明のＴＦＴの作製は図１に示される方
法によっておこなわれるが、もちろん、この工程図に必
要な変更が加えられることはありうる。図に示すよう
に、耐熱性無アルカリガラス（例えばコーニング７０５
９）基板１０１上に、ゲイト電極１０２がマスクによ
ってパターニングされる。必要によっては、図１に示す
ようにゲイト電極の表面に酸化膜１０３を形成して、絶
縁性を高めてもよい。さらに、ゲイト絶縁膜１０４を形
成する。こうして、図１（Ａ）を得る。

【００３０】次に、アモルファス、セミアモルファス、
微結晶、多結晶、あるいはそれらの中間状態のシリコン
の薄膜を形成し、マスクによってパターニングをおこ
ない、半導体領域１０５を形成する。実際には、成膜温
度とオフ電流を考慮してアモルファスシリコン膜を形成
する場合が多いが、レーザーアニール等の低温結晶化技
術を使用して多結晶、あるいはセミアモルファスシリコ
ンとしてもよい。しかし、多結晶シリコンやセミアモル
ファスシリコンを使用した場合には、電界移動度が大き
くなるが、オフ電流も大きくなるので、液晶表示パネル
のアクティブマトリクス回路には適当でない。

【００３１】次いで、レーザー光に対してマスク材とな
るような被膜、例えば珪素の多い窒化珪素膜（厚さ５０
ｎｍ以上が好ましい）を形成して、これをマスクにて
パターニングする。このときには、窒化珪素膜の上にフ
ォトレジストを残存させてもよい。すなわち、図１
（Ｃ）において、１０６が窒化珪素膜であり、１０７が
フォトレジストである。後のイオン注入の工程を想定し
て、フォトレジストの厚さは、１００ｎｍ以上、好まし
くは５００ｎｍ以上とする。

【００３２】この状態で、最初にイオン注入あるいはイ
オンドープ等の方法によって、半導体領域１０５に選択
的に不純物を注入する。こうして、不純物領域１０８が
形成される。しかしながら、この不純物注入によって半
導体膜中には、非常に大きな欠陥が生じてしまい、もは
や半導体としては機能しなくなる。そこで、レーザー光
を上方から照射して結晶化をおこなう。このレーザーア
ニール工程では、そのレーザー光のパルス幅やエネルギ
ー密度を適当に制御することによって、極めて単結晶状
態に近い多結晶状態からセミアモルファス状態まで様々
な状態のシリコンを形成することが出来る。

【００３３】もし、窒化珪素膜１０６が存在しない場合
にはレーザー光は、不純物のドープされていないチャネ
ル形成領域として機能する領域まで到達し、その部分を
結晶化させる。窒化珪素膜が存在する場合には、それに
よって光が多く吸収され、結晶化はおこらず、最初の状
態が保たれる。

【００３４】チャネル領域がレーザー光によって結晶化
することは、移動度が増大するという点からは好ましい
ことのように思えるが、現在のレーザー技術では、レー
ザーのショットのエネルギーのばらつきによって、結晶
化の程度のばらつきが極めて大きく、移動度がまちまち
のＴＦＴが形成されてしまう。

【００３５】一定の移動度のＴＦＴだけが要求される場
合には何ら問題はないが、移動度として一定の下限値を
満足させ、さらにオフ電流も一定の上限値を満足させる
となると条件は極めて厳しくなる。なぜならば、移動度
の大きなＴＦＴでは、一般的にオフ電流も大きくなるか
らである。例えば、液晶表示パネルのアクティブマトリ
クス回路においては、移動度だけでなく、オフ電流も重
要なファクターであるので、粒のそろったＴＦＴが要求
される。したがって、そのような場合には、むしろ移動
度は、低くてもオフ電流の低いアモルファスシリコンあ
るいはそれに近い材料でできたＴＦＴが望まれる。した
がって、本発明においても、そのような目的の場合に
は、レーザー光が誤ってチャネル形成領域に入らないよ
うにしなければならない。

【００３６】このドーピング工程は、レーザードーピン
グによっておこなってもよい。レーザードーピングと
は、不純物を含有する雰囲気中に試料を置き、そこにレ
ーザー光もしくはそれと同等な強光を照射することによ
って、試料表面を加熱、活性化せしめ、さらに不純物ガ
スを分解して、試料表面に拡散させる方法である。不純
物ガスとしては、Ｎ型を付与する場合にはＰＨ₃（フォ
スフィン）が、Ｐ型を付与する場合にはＢ₂Ｈ₆（ジボ
ラン）が一般によく使用される。

【００３７】本発明人等の知見によると、レーザー照射
時には、試料を２５０〜５００℃程度に加熱しておくと
不純物の拡散が試料内部にまで進行し、不純物濃度も十
分大きくすることができた。チャネル形成領域をアモル
ファスシリコンに保つためには、あまり高温の状態に試
料を置くことは望ましくなく、また、ガラス基板にも制
約が加わることから、２５０〜３５０℃程度の加熱にと
どめることが望ましい。また、レーザードーピングをお
こなう場合には、フォトレジストマスク１０７は必ずし
も必要でない。イオン注入のようなドーピング法では、
注入される高エネルギーイオンが誤ってチャネル形成領
域に入らないように、イオンエネルギーを十分に減衰さ
せられるだけの十分な厚さのフォトレジスト等のマスク
が必要なのであるが、レーザードーピングは一種の熱拡
散法であるので、窒化珪素マスク１０６のような熱的な
拡散に対して十分なマスク作用を有する材料のマスクだ
けで十分である。レーザードーピング技術の詳細につい
ては、本発明人等の発明である特願平３−２８３９８１
に記述されている。

【００３８】このようにドーピングをおこなった後、窒
化珪素膜１０６とフォトレジスト（大抵の場合、レーザ
ー光の照射によって蒸発してしまう）１０７を除去し、
公知の方法によって、配線１１０やＩＴＯの画素電極１
１１を、マスクおよびによって形成する。以上の工
程によって必要なマスクは、合計５枚であるが、従来の
ようにセルフアライン方式を駆使することによって４枚
まで低減できる。すなわち、ゲイト電極の形成に１枚、
半導体領域の形成に１枚、画素電極と配線の形成に計２
枚を必要とする。窒化珪素膜１０６等のパターニングに
は、ゲイト電極をマスクとする裏面露光をおこなって対
処する。

【００３９】図１（Ｄ）から明らかなように、本発明に
よるＴＦＴは、従来のＴＦＴに比べて凹凸が小さい。こ
れは、凹凸の主な要因が、ゲイト電極部の凹凸だけだか
らである。半導体領域１０５の厚さは、極めて薄く、従
来のＴＦＴと同様に１０〜１００ｎｍであるので、大し
た寄与をしない。

【００４０】このように半導体領域、すなわちソース／
ドレインが薄くても良いのは、該領域の不純物濃度が十
分大きく、かつその結晶性が良好だからであり、つまる
ところ、レーザーアニールあるいはレーザードーピング
によって本発明の特徴がもたらされたのである。また、
本発明では、従来のようにエッチングストッパーは、存
在せず、また、本発明で使用されるマスク材も、ＴＦＴ
完成後は残存することは、必要とされないので、ＴＦＴ
の凹凸は、著しく減少する。

【００４１】本発明によって、従来のアモルファスシリ
コンＴＦＴで主として作製されたＮチャネルＴＦＴ（Ｎ
ＴＦＴ）以外に、従来の技術では困難であった実用的な
ＰチャネルＴＦＴ（ＰＴＦＴ）も作製できるようになっ
た。すなわち、従来はチャネル領域のアモルファスシリ
コン中のホールの移動度が電子の移動度に比べて小さい
のに加えて、ソース／ドレインの十分に抵抗の低いＰ型
シリコンが得られなかったためにＰＴＦＴは現実的では
なかったのであるが、本発明によって、Ｐ型シリコンの
抵抗をＮ型シリコンに匹敵するだけ低くすることが可能
となったために、実際に素子として機能するＰＴＦＴが
作製できるようになったのである。

【００４２】したがって、相補型ＭＯＳ回路（ＣＭＯＳ
回路）をアモルファスシリコンＴＦＴあるいは低温作製
ＴＦＴによって構成することが可能となった。従来、Ｔ
ＦＴを使用したＣＭＯＳ回路は、１０００℃以上の温度
で石英基板上に形成される高温作製ＴＦＴか、６００℃
程度の温度で無アルカリガラス基板上に形成される中温
作製ＴＦＴに限られていた。最高プロセス温度が３５０
℃程度のＴＦＴによって構成されたＣＭＯＳ回路は、従
来、不可能と思われていた。

【００４３】図３にはその例を示す。図１に示した方法
と同じように、基板３０１上にＮＴＦＴのゲイト電極３
０２とＰＴＦＴのゲイト電極３０３とを第１のマスクに
よって形成し、その後、必要によっては、ゲイト電極の
表面を陽極酸化法によって酸化して、ゲイト絶縁膜３０
４を形成する。さらに、第２のマスクを使用してＮＴＦ
Ｔの半導体領域３０５とＰＴＦＴの半導体領域３０６と
を形成する。

【００４４】半導体領域は結晶性の良好なものほど、Ｐ
ＴＦＴの移動度が大きなものが得られる。ＣＭＯＳとし
て機能させるには、ＮＴＦＴの移動度とＰＴＦＴの移動
度があまりに違いすぎてはよくない。移動度の大きなＰ
ＴＦＴを得るためには、被膜の作製温度を高くすると良
いが、基板の制約等の条件からむやみに成膜温度は上げ
られない。しかし、基板温度３５０℃程度でもジシラン
やトリシランのようなポリシランを用いて被膜を形成す
ると、見掛けの上では、アモルファスではあるが、移動
度がＮＴＦＴの数分の１程度のものが得られる。また、
プラズマＣＶＤ法で被膜を形成したのち、水素雰囲気で
３００〜３５０℃程度で、２４時間以上のアニールをお
こなってもよい。

【００４５】その後、窒化珪素のマスク３０７と３０８
とを、第３のマスクを使用してパターニングする。もち
ろん、先に示したようにゲイト電極をマスクとする裏面
露光法によって、セルフアライン的に、この窒化珪素マ
スクを形成してもよい。その場合には、第３のマスクは
不要である。このようにして得られた素子の断面図を図
３（Ａ）に示す。

【００４６】その後、まず、ＰＴＦＴの領域に第４のマ
スクを使用してフォトレジストのマスク３０９を形成
し、図３（Ｂ）に示すように、フォスヒンＰＨ₃の雰囲
気中でレーザーを照射する。こうしてＮＴＦＴ（左側）
の不純物領域３１０を形成する。さらに、今度はＮＴＦ
Ｔの領域に第５のマスクを使用してフォトレジストのマ
スク３１１を形成し、図３（Ｃ）に示すように、ジボラ
ンＢ₂Ｈ₆の雰囲気中でレーザーを照射し、ＰＴＦＴ
（右側）の不純物領域３１２を形成する。いずれのレー
ザードーピングの工程においても、窒化珪素マスクによ
ってレーザー光が吸収されるので、チャネル形成領域３
１３、３１４は結晶化しない。

【００４７】その後、図３（Ｃ）に示すように、公知の
金属配線技術（第６のマスクを使用）によって、金属配
線（アルミニウム等）３１５、３１６、３１７を形成す
ればＮＴＦＴ３１８とＰＴＦＴ３１９からなるＣＭＯＳ
回路が形成される。

【００４８】上記のプロセスにおいては、６枚のマスク
を使用するが、窒化珪素マスク３０７、３０８を作製す
る際に裏面露光技術を用いれば、１枚のマスクが削減さ
れる。また、レーザードーピングの工程は、公知のイオ
ン注入法やイオンドーピング法によってもおこなうこと
ができる。また、不純物領域の形成に際し、特に、不純
物濃度の微妙な制御が可能なイオン注入法やイオンドー
ピング法によってもおこなう場合には、ＮＴＦＴの不純
物領域とＰＴＦＴの不純物領域を分けて作製するのでは
なく、最初に、いずれかの導電型の不純物領域を全ての
ＴＦＴに於いて形成し、その後、特定のＴＦＴだけに逆
の導電型とすることも可能である。その場合には、さら
にマスクが１枚削減される。しかしながら、この方法
は、不純物濃度の制御がレーザードーピングでは難し
い。

【００４９】レーザードーピングにて、このような方法
をおこなおうとすれば、最初に基板温度を若干低めに設
定して、全ＴＦＴに対して、ある導電型の不純物領域を
形成し、次に、基板温度を上げて、特定のＴＦＴだけに
逆の導電型のドーピングをおこなうことによって対応で
きる。なぜなら、基板温度が高くなるほど、ドーピング
される不純物濃度が大きくなるからである。

【００５０】本発明では、特にレーザードーピングに関
しては、図４に示すような方法も可能である。この方法
では裏面からレーザー光を照射することによって、ゲイ
ト電極部をマスクとして、セルフアライン的にドーピン
グをおこなうものである。

【００５１】まず、図１の場合と同様に、レーザー光を
透過する基板４０１上にマスクを使用して、ゲイト電
極４０２を形成する。必要に応じてその酸化物４０３を
形成し、さらに、ゲイト絶縁膜４０４を形成する。そし
て、マスクを用いて、半導体領域４０５をパターニン
グする。（図４（Ａ）、（Ｂ））

【００５２】次いで、基板の裏面からレーザー光を照射
する。このとき、レーザー光は、図４（Ｃ）に示すよう
に基板中では平行に進行するが、ゲイト電極部は凹凸が
あるため、レーザー光は屈折し、また、ゲイト電極等で
回折し、平行度が損なわれる。加えて、このような凹凸
部では、レーザーの透過する部分（酸化物層４０３やゲ
イト絶縁膜４０４）においては、レーザー光が他の部分
に比べて多く吸収される。その結果、単にゲイト電極に
よってマスクされるだけでなく、上記のような複雑な現
象によって、ゲイト電極部の上方と凸部では、レーザー
光の強度は、著しく低下し、もはやレーザードーピング
がおこなわれることはない。したがって、初期の状態が
保たれ、チャネル形成領域４０６となる。

【００５３】一方、その他の部分では、レーザードーピ
ングがおこなわれ，不純物領域４０７が形成される。そ
の後、マスク、によって金属配線４０９と画素電極
４１０等を形成すればよい。

【００５４】この方法は、他の方法に比べて、工程が極
めて簡単である。すなわち、マスク数は、図１の方法で
裏面露光のセルフアラインプロセスを採用した場合と同
じく４枚である。また、図１の方法と違い、マスク（例
えば図１の１０６）を形成する露光工程が１つ減る。当
然のことながら、マスクに用いる窒化珪素膜等を形成す
る工程は不要である。また、これが本方法の最大の特徴
であるのだが、ソース／ドレインとゲイト電極の重なり
が少なく、寄生容量を抑えることができる。

【００５５】しかしながら、本方法では、基板にレーザ
ー光に対して透明なものを使用しなければならない。コ
ーニング７０５９ガラス基板は、理想的な無アルカリガ
ラスであるが、紫外線の透明度がよくないので、エキシ
マーレーザーによってレーザードーピングをおこなうに
は不適当である。あえて、コーニング７０５９ガラスを
使用せんとすれば、レーザーの波長を長いもの（例えば
アルゴンイオンレーザーやＮｄ：ＹＡＧレーザー等）に
する必要がある。さらには、エキシマーレーザー光を非
線型光学効果によって、波長を２倍あるいはそれ以上の
長さとすることも可能である。

【００５６】

【実施例】〔実施例１〕本実施例は図５に示す作製工
程にしたがって形成された。作製工程断面図は図１に対
応する。ただし、図１の金属配線・電極１１０形成工程
までで、ＩＴＯ画素電極１１１形成の工程は含まれな
い。ゲイト電極は、タンタルであり、ゲイト電極の表面
には、工程５において厚さ約２００ｎｍの陽極酸化膜を
形成して絶縁性を向上せしめた。不純物のドーピング手
段には、イオンドーピング法を用いた。本工程で使用さ
れているマスクの枚数は４枚である。全工程は２６工程
からなる。

【００５７】図５〜図１０において、『スパッタ』は、
スパッタリング成膜法、『ＰＣＶＤ』は、プラズマＣＶ
Ｄ法、『ＲＩＥ』は、反応性イオンエッチング法を意味
する。また、これらの手法の後に：に続いて書かれてい
るのは、膜厚、使用ガス等である。

【００５８】本実施例に対応する従来の作製工程は断面
図は図２に、工程図は図９に示されるが、ここでは、使
用されるマスクの枚数は６枚であり、全工程は２９工程
からなる。

【００５９】以下、工程図にしたがって、本実施例を詳
細に説明する。基板としては、コーニング７０５９ガラ
ス（図１の１０１）を使用した。これを洗浄し（工程
１）、その上にスパッタ法でタンタル膜を厚さ２００ｎ
ｍ形成した（工程２）。そして、これをマスクでパタ
ーニングし（工程３）、混酸（５％の硝酸を含む燐酸）
でエッチングした（工程４）。その後、タンタルゲイト
電極（図１の１０２）に通電して陽極酸化をおこない、
最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図１の
１０３）を厚さ２００ｎｍ形成した（工程５）。陽極酸
化の手法については、特願平３−２３７１００号もしく
は特願平３−２３８７１３号に記述されているので、こ
こでは詳述しない。

【００６０】その後、レジストを除去し（工程６）、ゲ
イト絶縁膜である窒化珪素膜（図１の１０４）をプラズ
マＣＶＤ法によって厚さ２００ｎｍ形成した（工程
７）。このときの基板温度は３００℃とした。そして、
基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ
３０ｎｍのアモルファスシリコン膜を形成した（工程
９）このときの基板温度は３００℃とした。

【００６１】そして、マスクによって、半導体領域の
パターニングをおこない（工程１０）、アモルファスシ
リコン膜をＣＦ₄を反応ガスとする反応性イオンエッチ
ング法によってエッチングして（工程１１）、半導体領
域（図１の１０５）を形成した。残ったレジストは除去
し（工程１２）、基板を洗浄した（工程１３）。

【００６２】その後、厚さ２００ｎｍの窒化珪素膜をプ
ラズマＣＶＤ法によって形成した（工程１４）。このと
きの基板温度は、３００℃とした。そして、マスクに
よって、窒化珪素マスクのパターニングをおこない（工
程１５）、窒化珪素膜をバッファー弗酸でエッチングし
て（工程１６）、窒化珪素マスク（図１の１０６）を形
成した。窒化珪素マスクの上には、厚さ約５００ｎｍの
レジスト（図１の１０７）が残った。

【００６３】ついで、イオンドーピング法によって、１
×１０¹⁴ｃｍ^-2のドーズ量のリンイオンを１０ｋｅＶの
加速エネルギーで打ち込み（工程１７）、不純物領域
（図１の１０８）を形成した。その後、基板を洗浄し
（工程１８）、残存したレジストを除去した（工程１
９）。

【００６４】その後、ＸｅＣｌエキシマーレーザーによ
ってレーザーアニールをおこない（工程２０）、窒化珪
素マスク（図１の１０６）をバッファー弗酸でエッチン
グして除去した（工程２１）。その後、基板を洗浄した
（工程２２）。

【００６５】そして、アルミニウム被膜をスパッタ法に
よって、厚さ４００ｎｍ形成し（工程２３）、アルミニ
ウム配線をマスクによってパターニングし（工程２
４）、さらに、混酸によってアルミニウム被膜をエッチ
ングして（工程２５）、アルミニウム配線（図１の１１
０）を形成した。残存したレジストは除去した（工程２
６）。以上の工程を経てＮＴＦＴが作製された。

【００６６】〔実施例２〕本実施例は、図６に示す作
製工程にしたがって形成された。作製工程断面図は、裏
面露光技術を用いる点を除けば図１に対応する。ただ
し、図６に示されているのは、実施例１と同様、図１の
金属配線・電極１１０形成工程までの工程である。ゲイ
ト電極は、アルミニウムであり、ゲイト電極の表面に
は、工程５において厚さ約２００ｎｍの陽極酸化膜を形
成して、絶縁性を向上せしめた。窒化珪素マスクの形成
には、裏面露光技術を用いた。不純物のドーピング手段
には、イオンドーピング法を用いた。本工程で使用され
ているマスクの枚数は、裏面露光技術によって、１枚削
減され、３枚である。全工程は２６工程からなる。

【００６７】本実施例に対応する従来の作製工程は図１
０に示されるが、ここでは、使用されるマスクの枚数は
３枚であり、全工程は２３工程からなる。

【００６８】以下、工程図にしたがって、本実施例を詳
細に説明する。基板としては、コーニング７０５９ガラ
ス（図１の１０１）を使用した。これを洗浄し（工程
１）、その上に、スパッタ法でアルミニウム膜を厚さ４
００ｎｍ形成した（工程２）。そして、これをマスク
でパターニングし（工程３）、混酸（５％の硝酸を含む
燐酸）でエッチングした（工程４）。その後、アルミニ
ウムゲイト電極（図１の１０２）に通電して陽極酸化を
おこない、最大で２５０Ｖまで電圧を上げて、陽極酸化
膜（図１の１０３）を厚さ２００ｎｍ形成した（工程
５）。

【００６９】その後、レジストを除去し（工程６）、ゲ
イト絶縁膜である窒化珪素膜（図１の１０４）をプラズ
マＣＶＤ法によって厚さ２００ｎｍ形成した（工程
７）。このときの基板温度は３００℃とした。そして、
基板洗浄（工程８）後、プラズマＣＶＤ法によって、厚
さ３０ｎｍのアモルファスシリコン膜を形成した（工程
９）。このときの基板温度は３００℃とした。

【００７０】そして、マスクによって、半導体領域の
パターニングをおこない（工程１０）、アモルファスシ
リコン膜をＣＦ₄を反応ガスとする反応性イオンエッチ
ング法によってエッチングして（工程１１）、半導体領
域（図１の１０５）を形成した。残ったレジストは除去
し（工程１２）、基板を洗浄した（工程１３）。

【００７１】その後、厚さ２００ｎｍの窒化珪素膜をプ
ラズマＣＶＤ法によって形成した（工程１４）。このと
きの基板温度は３００℃とした。そして、レジストを塗
布した状態で基板の裏面から露光し、ゲイト電極をマス
クとしてセルフアライン的に窒化珪素マスクのパターニ
ングをおこない（工程１５）、窒化珪素膜をバッファー
弗酸でエッチングして（工程１６）、窒化珪素マスク
（図１の１０６）を形成した。窒化珪素マスクの上に
は、厚さ約５００ｎｍのレジスト（図１の１０７）が残
った。

【００７２】ついで、イオンドーピング法によって、１
×１０¹⁴ｃｍ^-2のドーズ量のリンイオンを１０ｋｅＶの
加速エネルギーで打ち込み（工程１７）、不純物領域
（図１の１０８）を形成した。その後、基板を洗浄し
（工程１８）、残存したレジストを除去した（工程１
９）。

【００７３】その後、ＸｅＣｌエキシマーレーザーによ
ってレーザーアニールをおこない（工程２０）、窒化珪
素マスク（図１の１０６）をバッファー弗酸でエッチン
グして除去した（工程２１）。その後、基板を洗浄した
（工程２２）。

【００７４】そして、アルミニウム被膜をスパッタ法に
よって、厚さ４００ｎｍ形成し（工程２３）、アルミニ
ウム配線をマスクによってパターニングし（工程２
４）、さらに、混酸によってアルミニウム被膜をエッチ
ングして（工程２５）、アルミニウム配線（図１の１１
０）を形成した。残存したレジストは除去した（工程２
６）。以上の工程を経てＮＴＦＴが作製された。

【００７５】〔実施例３〕本実施例は、図７に示す作
製工程にしたがって形成された。作製工程断面図は図４
に対応する。ただし、図７に示されているのは、図４の
金属配線・電極４０９形成工程までの工程である。ゲイ
ト電極は、アルミニウムであり、ゲイト電極の表面に
は、工程５において厚さ約２００ｎｍの陽極酸化膜を形
成して絶縁性を向上せしめた。不純物のドーピング手段
には、裏面からのレーザー光照射によるレーザードーピ
ング技術を用いた。本工程で使用されているマスクの枚
数は３枚である。全工程は１９工程からなる。

【００７６】以下、工程図にしたがって、本実施例を詳
細に説明する。基板としては、コーニング７０５９ガラ
ス（図４の４０１）を使用した。これを洗浄し（工程
１）、その上に、スパッタ法でアルミニウム膜を厚さ４
００ｎｍ形成した（工程２）。そして、これをマスク
でパターニングし（工程３）、混酸（５％の硝酸を含む
燐酸）でエッチングした（工程４）。その後、アルミニ
ウムゲイト電極（図４の４０２）に通電して陽極酸化を
おこない、最大で２５０Ｖまで電圧を上げて、陽極酸化
膜（図４の４０３）を厚さ２００ｎｍ形成した（工程
５）。

【００７７】その後、レジストを除去し（工程６）、ゲ
イト絶縁膜である窒化珪素膜（図４の４０４）をプラズ
マＣＶＤ法によって厚さ２００ｎｍ形成した（工程
７）。このときの基板温度は３００℃とした。そして、
基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ
３０ｎｍのアモルファスシリコン膜を形成した（工程
９）このときの基板温度は３００℃とした。

【００７８】そして、マスクによって、半導体領域の
パターニングをおこない（工程１０）、アモルファスシ
リコン膜をＣＦ₄を反応ガスとする反応性イオンエッチ
ング法によってエッチングして（工程１１）、半導体領
域（図４の４０５）を形成した。残ったレジストは除去
し（工程１２）、基板を洗浄した（工程１３）。

【００７９】その後、フォスヒン雰囲気中でＸｅＣｌエ
キシマーレーザー光を基板の裏面から露光し、ゲイト電
極をマスクとしてセルフアライン的に半導体領域のレー
ザードーピングをおこなった（工程１４）。ＸｅＣｌエ
キシマーレーザーは、波長が３０８ｎｍであるので、コ
ーニング７０５９ガラスでも透過することが出来た。レ
ーザードーピング中の基板温度は３００℃としたその
後、基板を洗浄した（工程１５）。

【００８０】そして、アルミニウム被膜をスパッタ法に
よって、厚さ４００ｎｍ形成し（工程１６）、アルミニ
ウム配線をマスクによってパターニングし（工程１
７）、さらに、混酸によってアルミニウム被膜をエッチ
ングして（工程１８）、アルミニウム配線（図４の４０
９）を形成した。残存したレジストは除去した（工程１
９）。以上の工程を経てＮＴＦＴが作製された。

【００８１】〔実施例４〕本実施例は、ＣＭＯＳ回路
形成のためのもので、図８に示す作製工程にしたがって
形成された。作製工程断面図は図３に対応する。ゲイト
電極は、アルミニウムであり、ゲイト電極の表面には、
工程５において厚さ約２００ｎｍの陽極酸化膜を形成し
て絶縁性を向上せしめた。不純物のドーピング手段に
は、レーザードーピング技術を用いた。ドーピングに際
しては、同じ基板上にＮＴＦＴの領域とＰＴＦＴの領域
を別々に形成した。本工程で使用されているマスクの枚
数は６枚である。全工程は３２工程からなる。

【００８２】以下、工程図にしたがって、本実施例を詳
細に説明する。基板としては、コーニング７０５９ガラ
ス（図３の３０１）を使用した。これを洗浄し（工程
１）、その上にスパッタ法でアルミニウム膜を厚さ４０
０ｎｍ形成した（工程２）。そして、これをマスクで
パターニングし（工程３）、混酸（５％の硝酸を含む燐
酸）でエッチングした（工程４）。その後、アルミニウ
ムゲイト電極（図３の３０２および３０３）に通電して
陽極酸化をおこない、最大で２５０Ｖまで電圧を上げ
て、陽極酸化膜を厚さ２００ｎｍ形成した（工程５）。
陽極酸化の手法についてはここでは詳述しない。

【００８３】その後、レジストを除去し（工程６）、ゲ
イト絶縁膜である窒化珪素膜（図３の３０４）をプラズ
マＣＶＤ法によって厚さ２００ｎｍ形成した（工程
７）。このときの基板温度は３００℃とした。そして、
基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ
３０ｎｍのアモルファスシリコン膜を形成した（工程
９）このときの基板温度は２５０℃とした。

【００８４】そして、マスクによって、半導体領域の
パターニングをおこない（工程１０）、アモルファスシ
リコン膜をＣＦ₄を反応ガスとする反応性イオンエッチ
ング法によってエッチングして（工程１１）、半導体領
域（図３の３０５および３０６）を形成した。残ったレ
ジストは除去し（工程１２）、基板を洗浄した（工程１
３）。

【００８５】その後、厚さ２００ｎｍの窒化珪素膜をプ
ラズマＣＶＤ法によって形成した（工程１４）。このと
きの基板温度は３００℃とした。そして、マスクを使
用して窒化珪素マスクのパターニングをおこない（工程
１５）、窒化珪素膜をバッファー弗酸でエッチングして
（工程１６）、窒化珪素マスク（図３の３０７および３
０８）を形成した。窒化珪素マスクの上のレジストは除
去した（工程１７）。

【００８６】ついで、基板洗浄後（工程１８）、マスク
を用いてＮＴＦＴのパターンを形成した（工程１
９）。このとき、ＰＴＦＴはレジスト（図３の３０９）
によって覆われている。この状態でフォスヒン雰囲気に
おいてレーザードーピング法によってリンのドーピング
をおこなった（工程２０）。こうして、Ｎ型の不純物領
域（図３の３１０）を形成した。レーザードーピング終
了後、残存したレジスト（図３の３０９）を除去し（工
程２１）、基板洗浄した（工程２２）。

【００８７】同様に、マスクを用いてＰＴＦＴのパタ
ーンを形成した（工程２３）。このとき、ＮＴＦＴは、
レジスト（図３の３１１）によって覆われている。この
状態でジボラン雰囲気において、レーザードーピング法
によってホウソのドーピングをおこなった（工程２
４）。こうして、Ｐ型の不純物領域（図３の３１２）を
形成した。レーザードーピング終了後、残存したレジス
ト（図３の３１１）を除去し（工程２５）、基板洗浄し
た（工程２６）。さらに、、窒化珪素マスク（図３の３
０７および３０８）をバッファー弗酸でエッチングして
除去した（工程２７）。その後、基板を洗浄した（工程
２８）。

【００８８】そして、アルミニウム被膜をスパッタ法に
よって、厚さ４００ｎｍ形成し（工程２９）、アルミニ
ウム配線をマスクによってパターニングし（工程３
０）、さらに、混酸によってアルミニウム被膜をエッチ
ングして（工程３１）、アルミニウム配線（図３の３１
５、３１６、３１７）を形成した。残存したレジストは
除去した（工程３２）。以上の工程を経てＮＴＦＴが作
製された。

【００８９】

【発明の効果】本発明による効果は、以上の記述から明
らかなように、工程の簡略化に特徴がある。のみなら
ず、ソース、ドレイン領域のシート抵抗が小さいために
品質のよい（例えば、高速性に優れることやしきい値電
圧が小さいこと等）ＴＦＴを提供できることである。こ
のように本発明は、産業上有益である。

【図面の簡単な説明】

【図１】本発明によるＴＦＴの作製方法の断面図を示
す。

【図２】従来のＴＦＴ作製方法の断面図を示す。

【図３】本発明によるＴＦＴの作製方法の断面図を示
す。

【図４】本発明によるＴＦＴの作製方法の断面図を示
す。

【図５】本発明によるＴＦＴの作製工程図を示す。

【図６】本発明によるＴＦＴの作製工程図を示す。

【図７】本発明によるＴＦＴの作製工程図を示す。

【図８】本発明によるＴＦＴの作製工程図を示す。

【図９】従来法によるＴＦＴの作製工程図を示す。

【図１０】従来法によるＴＦＴの作製工程図を示す。

【符号の説明】

１０１基板１０２ゲイト電極１０３ゲイト電極の表面酸化物１０４ゲイト絶縁膜１０５半導体領域１０６窒化珪素マスク１０７フォトレジストマスク１０８不純物領域１０９チャネル形成領域１１０金属配線１１１画素電極（ＩＴＯ）

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F110 AA16 AA18 BB02 BB03 BB05 BB10 CC08 DD02 EE03 EE04 EE44 FF01 FF03 FF09 FF24 FF30 GG02 GG13 GG14 GG15 GG25 GG45 HJ01 HJ13 HK03 HK33 PP03

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に薄膜状絶縁ゲイト型半導体
装置を作製する方法において、絶縁表面上にゲイト電極を形成し、前記ゲイト電極の上
にゲイト絶縁膜を形成し、前記ゲイト絶縁膜の上に非晶
質珪素膜を形成し、前記非晶質珪素膜の上にマスクを形
成し、当該マスクを残存させた状態で前記非晶質珪素膜
に不純物ドープを行い、次いでレーザ光を前記非晶質珪
素膜に照射することで多結晶化したソース領域およびド
レイン領域を形成する方法を含むことを特徴とする薄膜
状絶縁ゲイト型半導体装置の作製方法。
【請求項２】絶縁表面上に薄膜状絶縁ゲイト型半導体
装置を作製する方法において、絶縁表面上にゲイト電極を形成し、前記ゲイト電極の上
にゲイト絶縁膜を形成し、前記ゲイト絶縁膜の上に非晶
質珪素膜を形成し、前記非晶質珪素膜の上にマスクを形
成し、当該マスクを残存させた状態で前記非晶質珪素膜
に不純物ドープを行い、次いでレーザ光を前記非晶質珪
素膜に照射することで多結晶化したソース領域およびド
レイン領域を形成した後に前記マスクを除去する方法を
含むことを特徴とする薄膜状絶縁ゲイト型半導体装置の
作製方法。
【請求項３】前記ゲイト電極は、陽極酸化によって陽
極酸化膜が形成されいることを特徴とする請求項１又は
請求項２に記載の薄膜状絶縁ゲイト型電界効果半導体装
置の作製方法。