JP4112600B2 - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP4112600B2 JP4112600B2 JP2007133168A JP2007133168A JP4112600B2 JP 4112600 B2 JP4112600 B2 JP 4112600B2 JP 2007133168 A JP2007133168 A JP 2007133168A JP 2007133168 A JP2007133168 A JP 2007133168A JP 4112600 B2 JP4112600 B2 JP 4112600B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- gate electrode
- tft
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
そして、マスク“丸2"でパターニングして、アモルファスシリコン領域205を形成する。このアモルファスシリコン領域は後に、TFTのチャネル形成領域となる。ここまでの状態を図2(B)に示す。
図2(C)の状態では、(N型の)微結晶シリコン膜が、エッチングストッパー上で接合しているので、TFTは機能しない。したがって、これを分断する必要がある。そこで、マスク“丸5"を用いて、これを分断し、溝208を形成する。もし、エッチングストッパーがなければ、誤って下地のアモルファスシリコン領域205までをもエッチングしてしまう恐れがある。。なぜなら微結晶シリコン領域207の厚さは、その下のアモルファスシリコン領域の数倍から10数倍、あるいはそれ以上も厚いからである。
以上の方法では、マスクの枚数が7枚という多量であるので、歩留りの低下が懸念される。そこで、以下に示すようにマスク枚数を減らす方法も提案されている。まず、基板上に第1のマスクを使用して、ゲイト電極部をパターニングする。その後、ゲイト絶縁膜を形成し、さらに、アモルファスシリコン膜と窒化珪素膜(後にエッチングストッパーとなる)を連続的に形成する。そして、裏面から露光して、ゲイト電極部をマスクとして窒化珪素膜のみを自己整合的にエッチングしてエッチングストッパーを形成する。そして、その上に微結晶シリコン膜を形成し、第2のマスクを用いて、チャネル上方の溝(図2の208に対応)を含むTFTの領域を形成する。その後、第3、第4のマスクを用いて、配線や電極を形成する。最終的には図2(D)で示されるものと同等なものが得られる。このように、セルフアライン工程を駆使することにより、マスク数を3枚減らすことができる。
このような条件で、1μmもの凹凸があればセルの厚さの均一性に著しい欠陥を与えることとなる。
また、エッチングストッパーが薄いと、微結晶シリコン領域をエッチングしている間に誤ってその下のアモルファスシリコン領域までエッチングする可能性があり、歩留りが低下する。
さらに、従来のような厚い微結晶シリコンが形成されないのでTFTの凹凸を減らすことができる。もちろん、本発明は、チャネル形成領域とソース/ドレイン等の不純物領域をただの1層の半導体膜で形成することのみを要求するのではなく、コストと特性を考慮して、素子の特性をより向上させるために多層としてもよいことは言うまでもない。ただし、その場合も、ソース/ドレインとチャネル形成領域は実質的に同一面内(層内)に存在することが必要である。
を考慮してアモルファスシリコン膜を形成する場合が多いが、レーザーアニール等の低温結晶化技術を使用して多結晶、あるいはセミアモルファスシリコンとしてもよい。しかし、多結晶シリコンやセミアモルファスシリコンを使用した場合には電界移動度が大きくなるが、オフ電流も大きくなるので、液晶表示パネルのアクティブマトリクス回路には適当でない。
このときの基板温度は300℃とした。そして、基板洗浄(工程8)後、プラズマCVD法によって厚さ30nmのアモルファスシリコン膜を形成した(工程9)このときの基板温度は300℃とした。
が残った。
。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこなった。
特に本発明では、可視・近赤外光によるランプアニールの工程で生じた不対結合手を、その後の工程で、水素雰囲気において、250〜400℃で加熱することによって中和することが重要である。以上の工程によってNチャネル型TFTが完成された。
このときの基板温度は300℃とした。
以上の工程を経てNチャネル型TFTが作製された。
102 ゲイト電極
103 ゲイト電極の表面酸化物
104 ゲイト絶縁膜
105 半導体領域
106 窒化珪素マスク
107 フォトレジストマスク
108 不純物領域
109 チャネル形成領域
110 金属配線
111 画素電極(ITO)
Claims (4)
- ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に微結晶の半導体膜を形成し、
前記半導体膜上に可視光及び近赤外光に対してマスク材となるような被膜を形成し、
前記被膜を用いて、前記半導体膜の選択された部分に不純物を導入して、不純物領域を形成し、
前記被膜を残したまま可視光から近赤外光にかけての光を照射して、前記不純物領域を結晶化する液晶表示装置の作製方法であって、
前記光は前記ガラス基板の上方から照射されることを特徴とする液晶表示装置の作製方法。 - ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に微結晶シリコン膜を形成し、
前記微結晶シリコン膜上に可視光及び近赤外光に対してマスク材となるような被膜を形成し、
前記被膜を用いて、前記微結晶シリコン膜の選択された部分に不純物を導入して、不純物領域を形成し、
前記被膜を残したまま可視光から近赤外光にかけての光を照射して、前記不純物領域を結晶化する液晶表示装置の作製方法であって、
前記光は前記ガラス基板の上方から照射されることを特徴とする液晶表示装置の作製方法。 - 請求項1又は2において、
前記光を照射した後に前記被膜を除去することを特徴とする液晶表示装置の作製方法。 - 請求項1乃至3のいずれか一において、
前記光は0.5μmから4μmの波長の光であることを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133168A JP4112600B2 (ja) | 2007-05-18 | 2007-05-18 | 液晶表示装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133168A JP4112600B2 (ja) | 2007-05-18 | 2007-05-18 | 液晶表示装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003120642A Division JP4001838B2 (ja) | 2003-04-24 | 2003-04-24 | 絶縁ゲイト型半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007235172A JP2007235172A (ja) | 2007-09-13 |
JP4112600B2 true JP4112600B2 (ja) | 2008-07-02 |
Family
ID=38555375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133168A Expired - Fee Related JP4112600B2 (ja) | 2007-05-18 | 2007-05-18 | 液晶表示装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112600B2 (ja) |
-
2007
- 2007-05-18 JP JP2007133168A patent/JP4112600B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007235172A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3173926B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 | |
JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
JPH09260680A (ja) | 半導体装置およびその作製方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
US6331717B1 (en) | Insulated gate semiconductor device and process for fabricating the same | |
JP4001838B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP4056790B2 (ja) | 半導体装置の作製方法 | |
JP4112600B2 (ja) | 液晶表示装置の作製方法 | |
JP3359906B2 (ja) | 半導体装置の作製方法 | |
JP3444478B2 (ja) | 半導体装置の作製方法 | |
JP3225236B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP3378522B2 (ja) | 半導体装置の作製方法 | |
JP3359907B2 (ja) | 半導体装置の作製方法 | |
JP2002124467A (ja) | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 | |
JPH11289095A (ja) | 絶縁ゲイト型半導体装置 | |
JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 | |
JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
JP3245146B2 (ja) | 液晶表示装置の作製方法 | |
JP3273592B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
JP2000036606A (ja) | 薄膜状絶縁ゲイト型半導体装置 | |
JP2006093745A (ja) | 半導体装置及びその作製方法 | |
JPH1074952A (ja) | 薄膜半導体装置の製造方法 | |
JP2003158272A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |