JP4602476B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP4602476B2
JP4602476B2 JP2010130594A JP2010130594A JP4602476B2 JP 4602476 B2 JP4602476 B2 JP 4602476B2 JP 2010130594 A JP2010130594 A JP 2010130594A JP 2010130594 A JP2010130594 A JP 2010130594A JP 4602476 B2 JP4602476 B2 JP 4602476B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
tft
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010130594A
Other languages
English (en)
Other versions
JP2010245545A (ja
Inventor
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010130594A priority Critical patent/JP4602476B2/ja
Publication of JP2010245545A publication Critical patent/JP2010245545A/ja
Application granted granted Critical
Publication of JP4602476B2 publication Critical patent/JP4602476B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、絶縁ゲート型トランジスタ等の半導体素子からなる半導体回路を備えた半導
体装置の構造およびその作製方法に関する。特に、絶縁表面上に結晶質半導体膜を形成す
る技術に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジ
スタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有
する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の
半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むもので
ある。
絶縁性を有する基板上に形成された薄膜トランジスタ（ＴＦＴ）により画素部および駆
動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶デ
ィスプレイは０．５〜２０インチ程度のものまで表示ディスプレイとして利用されている
。
現在、高精細な表示が可能な液晶ディスプレイを実現するために、ポリシリコンで代表
される結晶質半導体膜を活性層とするＴＦＴが注目されている。しかしながら、結晶質半
導体膜を活性層とするＴＦＴは、非晶質半導体膜を活性層とするＴＦＴと比較して動作速
度や駆動能力が高い一方、個々のＴＦＴ特性の制御が困難であった。
このＴＦＴ特性の制御が困難である原因の一つとしては、活性層と絶縁膜の界面の特性
が挙げられる。この界面が汚染されると、ＴＦＴ特性を制御性よく作製することは困難で
ある。そのため、活性層と該活性層に接する絶縁膜との界面を清浄化することが重要であ
る。
現在、ＴＦＴには高移動度が求められており、ＴＦＴの活性層としては、非晶質半導体
膜よりも移動度の高い結晶質半導体膜を用いることが有力視されている。以下に結晶質半
導体膜を用いた従来のトップゲート型ＴＦＴの作製方法を簡単に説明する。
まず、絶縁表面を有する基板上に下地絶縁膜（以下、本明細書では下地膜と称す）を形
成して、熱処理を施した後、アモルファスシリコン膜（非晶質珪素膜）
を成膜する。次に、このアモルファスシリコン膜を加熱、またはレーザー光の照射等の結
晶化処理を施してポリシリコン膜（多結晶珪素膜）を形成する。次いで、このポリシリコ
ン膜を所望の形状にパターニングした後、その上に絶縁膜（ゲート絶縁層）と導電膜（ゲ
ート配線形成材料層）を堆積し、これらをパターニングしてゲート配線を形成する。次い
で、Ｐ型またはＮ型の導電性を付与する不純物をポリシリコン膜に選択的に導入してソー
ス領域、ドレイン領域となる不純物領域を形成する。続いて、層間絶縁膜を堆積し、ソー
ス領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、
これをパターニングしてソース領域、ドレイン領域と接触する金属配線を形成する。こう
して、ＴＦＴの作製工程を完了する。
上記従来技術は、下地膜を形成した後、ＴＦＴの信頼性を向上させるために熱処理を行
う際、大気に下地膜の表面がさらされる。この時、下地膜表面が大気中の不純物（ボロン
、酸素、水分、ナトリウム等）によって汚染される。この大気にさらされて汚染した下地
膜上に接して活性層となる半導体膜を積層形成すると、活性層、特にチャネル形成領域と
下地膜との界面特性が低下し、ＴＦＴの電気的特性の低下を引き起こす原因となっていた
。
特にクリーンルーム内の大気は、清浄化のため一般的に使用されているＨＥＰＡフィル
タからのボロン（ホウ素）を含んでいるため、大気にさらされた膜の表面にボロンが不定
量混入する。ＨＥＰＡフィルタはガラスを網目状に形成したものであり、空気中の微小パ
ーティクルを除去するのに用いられている。網目状の構造を作りやすくするためにガラス
にはボロンが多量に含まれている。また、ＨＥＰＡフィルター以外の他のフィルターを用
いることは製造コスト低減化の観点からは不利であった。
この大気中の不純物の影響を調べるために、絶縁性を有する下地膜を形成した後、大気
にさらしてから非晶質珪素膜からなる半導体膜の積層形成を行いＴＦＴを作製した。その
ＳＩＭＳ分析を行った場合、ＴＦＴの活性層の界面（主表面側または裏面側）にボロンの
濃度ピークが見られ、その最高値は３×１０17atoms ／ｃｍ3 以上であった。このように
ボロンが半導体膜からなる活性層中に混入してしまうと、その後のプロセス（熱処理、レ
ーザー光処理等）により拡散、活性化されて活性層中の不純物濃度の制御が困難となる。
また、ＴＦＴの電気特性の測定を行った場合、特に、しきい値電圧がプラスにシフトする
現象が見られた。
また、半導体膜からなる活性層中に不純物（ボロン、酸素、水分、ナトリウム等）が混入
した場合、半導体膜の結晶化工程においても、半導体膜の結晶化を阻害していた。
本発明は、活性層、特にチャネル形成領域を構成する領域と下地膜との界面を良好なも
のとすることにより、ＴＦＴの特性（しきい値電圧等）を向上させるとともに高い信頼性
を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供す
るものである。
上記目的を解決するため、本発明は、第１の下地膜を形成した後、熱処理を施し、次い
で、第２の下地膜（第１の下地膜より薄い膜厚を有する絶縁膜）と半導体膜とを大気にふ
れさせることなく積層形成することを一つの特徴としている。
この様な構成により活性層、特にチャネル形成領域を構成する領域と第２の下地膜との界
面の汚染を防ぎ、安定且つ良好な電気特性を実現する。
本明細書で開示する発明の第１の構成は、基板上に第１の絶縁膜と、前記第１の絶縁膜に
接する第２の絶縁膜と、前記第２の絶縁膜に接するチャネル形成領域と、前記チャネル形
成領域の両側に形成されたソース領域及びドレイン領域と、前記チャネル形成領域に接す
るゲート絶縁層と、前記チャネル形成領域上に前記ゲート絶縁層を介して設けられたゲー
ト配線とを有し、前記第２の絶縁膜の膜厚は、前記第１の絶縁膜より薄いことを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置である。
上記構成において、前記第１の絶縁膜と前記第２の絶縁膜との界面における不純物濃度は
、前記第２の絶縁膜と前記チャネル形成領域との界面における不純物濃度より高いことを
特徴としている。
また、上記構成において、前記第２の絶縁膜及び前記チャネル形成領域は、順次大気にふ
れることなく積層形成する工程を少なくとも経て形成されたことを特徴としている。
また、上記構成において、前記第１の絶縁膜は、熱処理する工程を少なくとも経て形成さ
れたことを特徴としている。
また、上記構成において、前記第１の絶縁膜は膜厚１００〜５００ｎｍであることを特徴
としている。
また、上記構成において、前記第２の絶縁膜は膜厚１０〜１００ｎｍであることを特徴と
している。
また、上記構成において、前記第２の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、酸化珪素
膜から選ばれた単層膜、またはそれらの積層膜であることを特徴としている。
また、上記構成において、前記チャネル形成領域と前記ソース領域との間、または前記チ
ャネル形成領域と前記ドレイン領域との間の少なくとも一方には、低濃度不純物領域が設
けられていることを特徴している。
また、上記構成において、少なくとも前記ソース領域及び前記ドレイン領域には珪素の結
晶化を助長する触媒元素が含まれていることを特徴としている。
また、上記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅから選ばれた少な
くとも１つの元素、または複数の元素であることを特徴としている。
なお、本明細書において「非晶質半導体膜」とは、代表的には非晶質を有する半導体膜、
例えば微結晶を有する非晶質半導体膜等を指し、これら半導体膜は、Ｓｉ膜、Ｇｅ膜、化
合物半導体膜〔例えば、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）で示される非晶質シリコンゲルマ
ニウム膜等〕）からなる膜である。この半導体膜は公知の技術、例えば減圧熱ＣＶＤ法、
熱ＣＶＤ法、ＰＣＶＤ法等を用いて成膜できる。
なお、本明細書において「結晶質半導体膜」とは、単結晶半導体膜、結晶粒界を含む半導
体膜（多結晶半導体膜及び微結晶半導体膜を含む）を指し、全域に渡って非晶質状態であ
る半導体膜（非晶質半導体膜）との区別を明確にしている。勿論、本明細書において「半
導体膜」と記載されていれば、結晶質半導体膜以外に非晶質半導体膜も含まれることは言
うまでもない。
また、本明細書において「半導体素子」とは、スイッチング素子やメモリ素子、例えば薄
膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等を指している。
また、本発明の半導体装置を作製する第１の作製方法の構成は、基板上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜を熱処理する工程と、前記第１の絶縁膜上に、第２の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜を結
晶化して結晶質半導体膜を形成する工程と、を有していることを特徴とする半導体素子か
らなる半導体回路を備えた半導体装置の作製方法である。
また、本発明の半導体装置を作製する第２の作製方法の構成は、基板上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜を熱処理する工程と、前記第１の絶縁膜上に、第２の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜の少
なくとも一部に結晶化を助長する触媒元素を添加する工程と、前記半導体膜を結晶化して
結晶質半導体膜を形成する工程と、を有していることを特徴とする半導体素子からなる半
導体回路を備えた半導体装置の作製方法である。
また、本発明の半導体装置を作製する第３の作製方法の構成は、基板上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜を熱処理する工程と、前記第１の絶縁膜上に、第２の
絶縁膜と半導体膜とを順次大気にふれることなく積層形成する工程と、前記半導体膜の少
なくとも一部に結晶化を助長する触媒元素を添加する工程と、前記半導体膜を結晶化して
結晶質半導体膜を形成する工程と、前記触媒元素をゲッタリングする工程と、を有してい
ることを特徴とする半導体素子からなる半導体回路を備えた半導体装置の作製方法である
。
また、上記第１乃至３の作製方法の構成のいずれか一において、前記第２の絶縁膜の膜厚
は、前記第１の絶縁膜の膜厚より薄く形成することを特徴としている。
また、上記第１乃至３の作製方法の構成のいずれか一において、前記第１の絶縁膜を熱処
理する工程の加熱温度は、２００〜７００℃であることを特徴としている。
本願発明を実施することで、再現性が高くＴＦＴの安定性を向上し、生産性の高いＴＦ
Ｔを得ることができる。
本願発明は、熱処理した第１の絶縁膜上に、大気にふれることなく第２の絶縁膜と半導
体膜を積層形成することで、極めて良好な電気特性を示すＴＦＴを形成することが実現で
きる。特に、ＴＦＴの代表的なパラメータであるしきい値電圧Ｖｔｈは、Ｎチャネル型Ｔ
ＦＴで−０．５〜２Ｖ、Ｐチャネル型ＴＦＴで０．５〜−２Ｖを実現できる。
また、第２の絶縁膜として２０ｎｍ以上の膜厚があれば、±１０ｎｍの膜厚変動の範囲
内において、Ｖｔｈを±０．２Ｖ程度に抑制することができ、ばらつきの少ない均一なＴ
ＦＴを得ることができる。
さらに、ＴＦＴの信頼性の目安となるパラメータの一つであるしきい値電圧の変化量Δ
Ｖｔｈにおいても、小さくすることができ、信頼性の高いＴＦＴを得ることができる。
また、ＴＦＴの代表的なパラメータであるサブスレッショルド係数（Ｓ値）は０．１〜
０．３Ｖ／ｄｅｃａｄｅを実現できる。
ＴＦＴの作製工程を示す図（実施例１）。 ＴＦＴの作製工程を示す図（実施例１）。 インバータ回路図、上面図及び断面構造図の一例を示す断面図（実施例１）。 画素部の一例を示す断面図及び上面図（実施例１）。 半導体装置（液晶表示装置）の構成を示す図（実施例４）。 半導体装置（電子機器）の例を示す図（実施例６）。 成膜装置の一例を示す図（実施例１）。 Ｎチャネル型ＴＦＴのしきい値電圧を示す分布図（実施例１）。 Ｐチャネル型ＴＦＴのしきい値電圧を示す分布図（実施例１）。 Ｎチャネル型ＴＦＴのしきい値電圧の変動を示す分布図（実施例１）。 Ｐチャネル型ＴＦＴのしきい値電圧の変動を示す分布図（実施例１）。 Ｎチャネル型ＴＦＴのしきい値電圧を示す分布図（実施例２）。 Ｐチャネル型ＴＦＴのしきい値電圧を示す分布図（実施例２）。 Ｎチャネル型ＴＦＴのしきい値電圧の変動を示す分布図（実施例２）。 Ｐチャネル型ＴＦＴのしきい値電圧の変動を示す分布図（実施例２）。 半導体装置（電子機器）の例を示す図（実施例７）。
以下、本発明の実施の形態の一例を説明する。
本発明者は、様々な構造を有するＴＦＴの作製実験をおこなったが、使用したクリーン
ルームの清浄度がある程度、制御されているにもかかわらず、ＴＦＴのしきい値電圧がバ
ラツキ、それが画像のバラツキとして確認されてしまっていた。
このようなＴＦＴの電気特性、特にしきい値電圧のバラツキの問題を解決することを目
的とした従来技術としては下地膜と半導体膜を連続形成することが有効な手段の一つとし
て挙げられる。
しかしながら、単に下地膜と半導体膜を連続成膜することだけでは優れた特性のＴＦＴ
は決して得られることなく、信頼性においては極めて低いものとなった。特に、高画質、
高精細な表示を得るため、要求されているディスプレイの表示画素数が年々増加しており
、大量生産を実施する際において、しきい値電圧のバラツキと同様にＴＦＴの信頼性が重
要視されている。そこで、本発明者は、ＴＦＴの信頼性を向上させるためには膜厚２００
ｎｍ以上の下地膜を熱処理すればよいことを様々な実験結果により見出した。しかし、下
地膜を熱処理すると、下地膜と半導体膜の間の界面を清浄にすることができないため、し
きい値電圧がばらついた。
そこで、本発明者は、第１の下地膜を熱処理した後、第２の下地膜と半導体膜を連続形
成することによって従来にない極めて高性能なＴＦＴが作製されることを見出した。この
本発明の構成は、単なる従来技術の組み合わせではなく、第１の下地膜の熱処理と、第２
の下地膜と半導体膜の間の清浄な界面形成と、熱処理された第１の下地膜と半導体膜の間
の応力の緩和と、各膜同士の密着性の向上とが行われることによって初めて得られる複合
的な技術の結果であり、その結果がこれまでのＴＦＴ特性から飛躍的な進歩を可能とした
のである。
本願発明の第２の下地膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ
X Ｎy ）、またはこれらの積層膜等を用いることができる。応力の緩和を重視するなら酸
化珪素膜が好ましい。また、不純物の拡散防止を重視するなら窒化珪素膜が好ましい。特
に、窒化珪素膜よりも応力が小さく、酸化珪素膜より不純物の拡散防止効果の高い窒化酸
化珪素膜が最適である。この第２の下地膜１０１ｂの形成手段としては熱ＣＶＤ法、プラ
ズマＣＶＤ法、スパッタ法、蒸着法、減圧熱ＣＶＤ法等の公知の手段を用いて半導体膜と
連続形成することができる。また、この第２の下地膜の膜厚範囲が、１０〜１００ｎｍ、
好ましくは２０〜６０ｎｍであれば、半導体膜との清浄な界面を形成するとともに、第１
の下地膜と熱膨張係数に差がある半導体膜の間の応力を緩和するバッファ層の役目を果た
すことができる。
本願発明によれば、大規模なクリーンルーム内においても、そのクリーンルーム内の清
浄度にかかわらず、極めて高品質な半導体膜、清浄な界面が同時に実現可能である。従っ
て、クリーンルームを清浄化することによるコストアップを抑えることができる。
また、本願発明によれば、大気解放によるバラツキを低減することができるため、ロッ
ト間や基板間でのバラツキも低減できる。
上記本願発明の実施形態について以下に示す実施例でもってさらに詳細な説明を行うこ
ととする。
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論で
ある。
本実施例では本願発明を用いてトップゲート型ＴＦＴを作製する場合の例について説明
する。なお、本実施例ではＮチャネル型ＴＦＴを用いて説明を行う。
本発明の半導体装置およびその作製方法の実施形態を示す簡略断面図である図１〜図４
を用いて簡略に説明する。
まず、基板１００を用意する。基板１００としては、ガラス基板、石英基板、結晶性ガ
ラスなどの絶縁性基板、セラミック基板、ステンレス基板、金属（タンタル、タングステ
ン、モリブデン等）基板、半導体基板、プラスチック基板（ポリエチレンテレフタレート
基板）等を用いることができる。本実施例においては基板１００としてガラス基板（コー
ニング１７３７；歪点６６７℃）を用いた。
次に、基板１００上に第１の絶縁膜（以下、本明細書中では第１の下地膜と称す）１０１
ａを形成する。第１の下地膜１０１ａとしては、酸化珪素膜、窒化珪素膜、窒化酸化珪素
膜（ＳｉＯX Ｎy ）、またはこれらの積層膜等を用いることができる。第１の下地膜１０
１ａの形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、蒸着法、減圧熱Ｃ
ＶＤ法等の公知の手段を用い、１００〜５００ｎｍの膜厚範囲で用いることができる。な
お、２００ｎｍ以上の膜厚を有した下地膜を熱処理すれば、基板からの不純物の拡散を十
分防ぐことができるため、信頼性の高いＴＦＴを作製することができる。本実施例では、
第１の下地膜１０１ａとして、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用い、プラズマＣＶ
Ｄ装置によって膜厚２００ｎｍの酸化珪素膜を成膜した。（図１（Ａ））
次いで、第１の下地膜１０１ａに熱処理を施し、第１の下地膜１０１ａ’を形成する。
（図１（Ｂ））ここでの熱処理は基板の歪点以下、好ましくは２００〜７００℃で行う。
本実施例では６４０℃、４時間の熱処理を行った。この熱処理は、ＴＦＴの信頼性を向上
させるために必要である。この際、第１の下地膜１０１ａの表面は大気にさらされる。
次いで、熱処理された第１の下地膜１０１ａ’上に、第２の絶縁膜１０１ｂ（以下、本
明細書中では第２の下地膜と称す）と半導体膜１０２とを大気にふれさせることなく積層
形成する。（図１（Ｃ））こうすることにより、半導体膜、特にチャネル形成領域を構成
する領域と第２の下地膜１０１ｂとの界面を良好なものとした。
また、半導体膜と熱処理された第１の下地膜は直接接していないが、第１の下地膜と比
較して第２の下地膜の膜厚を薄くすることにより、ＴＦＴの信頼性を向上することができ
た。
即ち、本実施例においては、熱処理された第１の下地膜によりＴＦＴの信頼性を向上さ
せ、さらに第２の下地膜により良好なＳｉ／ＳｉＯ2 界面を形成させる。なお、第１の下
地膜と第２の下地膜との界面における不純物の濃度は大気にふれるため、第２の下地膜と
活性層との界面と比較して高く、界面において急峻なピークを示した。特にボロン元素の
濃度のピークの最高値は３×１０17atoms ／ｃｍ3 以上であった。
第２の下地膜１０１ｂとしては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX
Ｎy ）、またはこれらの積層膜等を用いることができる。この第２の下地膜１０１ｂの形
成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、蒸着法、減圧熱ＣＶＤ法等
の公知の手段を用い、１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚範囲で用いる
ことができる。本実施例では、第２の下地膜１０１ｂとしてＴＥＯＳと酸素（Ｏ2 ）を原
料ガスに用い、プラズマＣＶＤ装置によって膜厚２０ｎｍの酸化珪素膜を成膜した。
また、半導体膜１０２としては、非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶
半導体膜、非晶質ゲルマニウム膜、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）で示される非晶質シリ
コンゲルマニウム膜、またはこれらの積層膜を２０〜７０ｎｍ（代表的には４０〜５０ｎ
ｍ）の膜厚範囲で用いることができる。半導体膜１０２の形成手段としては熱ＣＶＤ法、
プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等の公知の手段を用いることができる。
本実施例では、半導体膜１０２として非晶質珪素膜を５０ｎｍの膜厚で成膜した。
なお、本実施例では第２の下地膜を形成する第１のチャンバー４４と、半導体膜を形成す
る第２のチャンバー４５とを少なくとも備えたマルチチャンバー（図７に示す装置）を用
いて、大気にふれることなく各チャンバー間を移動させることにより積層形成させた。ま
た、同一チャンバーで反応ガスを入れ換えることにより積層形成する構成としてもよい。
こうして図１（Ｃ）の状態が得られたら、非晶質珪素膜からなる半導体膜１０２に結晶
化処理を施して結晶質珪素膜からなる半導体膜１０２’を形成する。本実施例では半導体
膜に対して赤外光または紫外光の照射による結晶化（以下、レーザー結晶化と呼ぶ）を行
った。結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプか
ら発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ラ
ンプから発生する強光を用いればよい。本実施例では大気中でエキシマレーザー光を線状
にビーム形成して照射した。（図１（Ｄ））なお、大気にさらしてレーザー結晶化を行っ
た場合には表面に薄い酸化膜が形成されるが本実施例では簡略化のため図示しない。また
、本実施例では大気中で行ったが、特に限定されず、不活性雰囲気、または真空中でレー
ザー結晶化してもよい。
また、結晶化処理としては、公知の如何なる技術、例えばレーザー結晶化処理、熱結晶化
処理、または触媒元素を用いた熱結晶化処理を用いることができる。なお、レーザー結晶
化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数
、照射時間等）は、絶縁膜１０５の膜厚、初期半導体膜１０４の膜厚、基板温度等を考慮
して実施者が適宜決定すればよい。照射条件としては、パルス周波数が３０Ｈｚ、オーバ
ーラップ率は９６％、レーザーエネルギー密度は１００〜５００mJ/cm2であり本実施例で
は３５９mJ/cm2とした。また、レーザー結晶化の条件によっては、半導体膜が溶融状態を
経過して結晶化する場合や、半導体膜が溶融せずに固相状態、もしくは固相と液相の中間
状態で結晶化する場合がある。
次いで、得られた半導体膜１０２’をパターニングして、所望の形状を有する活性層１
０３を形成した。（図１（Ｅ））
なお、図１（Ｄ）または図１（Ｅ）の工程後、しきい値電圧制御をするために不純物の
添加を行ない、チャネル形成領域となる領域に不純物を添加する工程を加えてもよい。ま
た、図１（Ｄ）と図１（Ｅ）の工程順序を変更して、半導体膜をパターニングした後、結
晶化させてもよい。
次に、活性層を覆って、絶縁膜（後の工程によりゲート絶縁層となる）１０４と（導電
膜ゲート配線形成材料層）１０５を形成した。（図２（Ａ））絶縁膜１０４としては、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy ）、有機樹脂膜（ＢＣＢ膜等）、
またはこれらの積層膜等を用いることができる。第３の絶縁膜１０４の形成手段としては
熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法、蒸着法、塗布法等の公知
の手段を用い、１０〜３００ｎｍの膜厚範囲で用いることができる。本実施例では、第３
の絶縁膜１０４として酸化珪素膜を１５０ｎｍの膜厚で成膜した。
また、導電膜１０５としては、導電性材料または半導体材料、例えば、アルミニウム（
Ａｌ）、タンタル（Ｔａ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコ
ニウム（Ｚｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、シリサイド等を
主成分とする層からなる単層構造または積層構造を用いることができる。導電膜１０５と
しては、１０〜５００ｎｍの膜厚範囲で用いることができる。本実施例では導電膜１０５
としてアルミニウム膜を４００ｎｍの膜厚で成膜した。
次いで、マスク１０８を用いて導電膜１０５をパターニングしてゲート配線を形成する
材料層１０７を形成し、さらに第３の絶縁膜１０４をパターニングしてゲート絶縁層１０
６を形成した。（図２（Ｂ））
そして、本実施例では、ゲート配線を形成する材料層１０７に第１の陽極酸化を施して多
孔質な陽極酸化膜（図示しない）を形成した。さらに第２の陽極酸化膜を施して緻密な陽
極酸化膜１０９を形成し、その後、多孔質な陽極酸化膜とマスク１０８を除去した。また
、上記陽極酸化を施さず、ゲート配線を保護するためにゲート配線を覆う絶縁膜からなる
保護膜を形成する工程を加えてもよい。
次いで、ゲート配線をマスクとして、Ｎ型の導電性を付与する不純物を活性層１０３に
添加する。また、活性層に選択的に所定の領域に添加するためのマスクを形成してもよい
。不純物の添加は、イオン注入法、プラズマドーピング法、レーザードーピング法等の公
知の手段を用いればよい。ただし、不純物イオンが活性層の所定の領域に所望の量添加さ
れるようにドーピング条件、ドーズ量、加速電圧等を調節する。本実施例では、Ｎ型の導
電性を付与する不純物としてリン元素を用い、１１２、１１３で示される低濃度不純物領
域のリン濃度が、ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 になるように調
節した。また、１１０、１１１で示される高濃度不純物領域のリン濃度が、ＳＩＭＳ分析
で１×１０20〜８×１０21atoms ／ｃｍ3 になるように調節した。（図２（Ｃ））
高濃度不純物領域（ｎ+ 型領域）１１０、１１１はソース領域、ドレイン領域となり、
低濃度不純物領域（ｎ- 型領域）１１２、１１３はＬＤＤ領域となる。
また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路とな
る真性または実質的に真性なチャネル形成領域１１４となる。
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含
まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相
殺させた領域、即ち、しきい値電圧制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜
１×１０17atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領域、または意図
的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
また、図２（Ｂ）において、絶縁膜１０４のパターニングを行わず、絶縁膜１０４を介
して不純物の添加を行った後、絶縁膜１０４のパターニングを行う工程としてもよい。
次に、ソース領域およびドレイン領域における不純物の活性化効果、またはドーピング
工程で損傷した活性層の結晶構造の回復効果を得るための公知の技術、例えば熱アニール
またはレーザーアニールを行う。本実施例では、照射条件がパルス周波数５０Ｈｚ、レー
ザーエネルギー密度１７９mJ/cm2のレーザー光を照射した後、熱活性化処理（窒素雰囲気
下、４５０℃、２時間）を施した。
次いで、層間絶縁膜１１５を成膜し、ソース領域、ドレイン領域上を露出させるコンタ
クトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレ
イン領域と接触する金属配線１１６〜１１７を形成する。最後に水素化処理（水素雰囲気
、３５０℃、２時間）を行なう。（図２（Ｄ））こうして、本実施例におけるＮチャネル
型ＴＦＴの作製を完了する。
本実施例では第２の下地膜と前記チャネル形成領域との界面における酸素の濃度を２×
１０19atoms ／ｃｍ3 以下、炭素、窒素の濃度を５×１０18atoms ／ｃｍ3 以下とするこ
とができた。
なお、本実施例ではＮチャネル型ＴＦＴの作製方法を例示したが、Ｐチャネル型ＴＦＴ
にするならば、上記不純物添加工程で不純物イオンとしてＰ型を付与するボロンイオンを
添加すればよい。
本実施例においては、第２の下地膜の影響および絶縁膜の熱処理の影響を比較するため
に、本実施例の作製方法におけるＴＦＴのしきい値電圧と、本実施例とは異なる作製方法
によるＴＦＴのしきい値電圧とを測定した。また、第２の下地膜の膜厚の影響を比較する
ために、上記作製方法を用いて第２の下地膜の膜厚の異なるＴＦＴを作製し、各々のＴＦ
Ｔのしきい値電圧（Ｖｔｈ）を測定した。本実施例では、同一条件で作製された複数の基
板を用意して、それら基板内のランダムな測定点におけるＴＦＴ〔Ｌ（チャネル長）／Ｗ
（チャネル幅）＝８／２００μｍ〕をルートＩＤ外挿法（ドレイン電圧ＶD ＝１４Ｖ、ゲ
ート電圧ＶG ＝−２０Ｖ〜２０Ｖ）を用いて測定した。図８はＮチャネル型ＴＦＴのしき
い値電圧の分布図であり、図９はＰチャネル型ＴＦＴのしきい値電圧の分布図を示す。
なお、本明細書中でしきい値電圧（Ｖｔｈ）とは、ＴＦＴをオフ状態からオン状態に変化
させるために必要なゲート配線に印加する電圧値を示す。
また、同様に図１０はＮチャネル型ＴＦＴのしきい値電圧の変化量（ΔＶｔｈ）であり
、図１１はＰチャネル型ＴＦＴのしきい値電圧の変動を示す。ΔＶｔｈは、ルートＩＤ外
挿法による測定を１０回連続して行なうことによってＴＦＴ〔Ｌ／Ｗ＝８／８μｍ〕にス
トレスを与え、１回目のしきい値電圧Ｖｔｈ1 と１０回目のＶｔｈ10を測定し、その変化
量をΔＶｔｈとしている。このΔＶｔｈの値が小さければ小さい程、ＴＦＴの劣化が少な
く信頼性が高いことを示す。
以下に示した作製条件によるＴＦＴをそれぞれ（基板２〜３枚、各基板内４〜１６点）測
定し、データＡ〜Ｈを得た。
Ａ）下地膜とa-Si膜を連続形成したＴＦＴ（従来例１）
Ｂ）下地膜を形成した後、a-Si膜を成膜したＴＦＴ（従来例２）
Ｃ）下地膜を形成し熱処理を行なった後、a-Si膜を成膜したＴＦＴ（従来例３）
Ｄ）第１の下地膜を形成し熱処理を行なった後、第２の下地膜（５ｎｍ）とa-Si膜を連続
形成したＴＦＴＥ）第１の下地膜を形成し熱処理を行なった後、第２の下地膜（１０ｎｍ
）とa-Si膜を連続形成したＴＦＴＦ）第１の下地膜を形成し熱処理を行なった後、第２の
下地膜（２０ｎｍ）とa-Si膜を連続形成したＴＦＴ（本実施例）
Ｇ）第１の下地膜を形成し熱処理を行なった後、第２の下地膜（５０ｎｍ）とa-Si膜を連
続形成したＴＦＴＨ）第１の下地膜を形成し熱処理を行なった後、第２の下地膜（１００
ｎｍ）とa-Si膜を連続形成したＴＦＴ
以下に第２の下地膜の影響を考察する。
図８〜図１１に示したデータＡ（従来例１）に注目すると、データＣのＶｔｈについて
は２〜３Ｖに抑えられ良好な値を示しているが、ΔＶｔｈが大きいために信頼性の低いＴ
ＦＴとなっている。
また、データＢ（従来例２）に注目すると、ＶｔｈについてはデータＡと比較して若干
プラスにシフトしており、データＡと同様にΔＶｔｈが大きくなっている。これらの結果
（データＡ及びＢ）から、下地膜とa-Si膜を大気にふれさせずに連続形成すると、不純物
の少ない界面を保持できるため、Ｖｔｈのプラスシフトを抑えられることを本発明者は見
出した。
また、データＣ（従来例３）に注目すると、Ｖｔｈについては大幅にプラスにシフトし
ており５〜８Ｖとなっているが、ΔＶｔｈが非常に小さく信頼性の高いＴＦＴとなってい
る。これらの結果から、下地膜を熱処理すると、しきい値電圧の変化量ΔＶｔｈを小さく
することができる、即ちＴＦＴの信頼性が向上することを本発明者は見出した。
これら従来例１〜３のＴＦＴに対して、本実施例のＴＦＴは、第１の下地膜を熱処理した
後、薄い第２の下地膜とa-Si膜（半導体膜）を連続形成することによって、データＤ〜Ｈ
、特にデータＥ（本実施例）からわかるように、Ｖｔｈのプラスシフトが抑えられ、且つ
、ΔＶｔｈが小さく信頼性の高いＴＦＴとなった。
以上の知見から、しきい値電圧（Ｖｔｈ）は、半導体膜に直接接する膜、即ち、薄い第
２の下地膜とa-Si膜の界面特性に左右されるが、しきい値電圧の変動（ΔＶｔｈ）は、半
導体に直接接する膜、即ち、薄い第２の下地膜に起因するものではなく、熱処理された第
１の下地膜に起因していることを本発明者は見出した。また、第２の下地膜は、第１の下
地膜と半導体膜との間の応力を緩和するバッファ層として機能していることを本発明者は
見出した。
また、以下に第２の下地膜の膜厚の影響を考察する。
図８及び図９に示したデータＤ〜Ｈを見ると、Ｖｔｈは第２の下地膜の膜厚に対し、Ｎ
チャネル型ＴＦＴでは単調減少し、Ｐチャネル型ＴＦＴでは一度大きく負に変化した後単
調増加している。また、図１０および図１１に示したデータＤ〜Ｈを見ると、ΔＶｔｈは
第２の下地膜の膜厚に対し、Ｐチャネル型ＴＦＴでは２０ｎｍ以上で低減されており、Ｎ
チャネル型ＴＦＴでは５０ｎｍ以上で増加している。
これらの結果から第１の下地膜を２００ｎｍとした場合、第２の膜厚は、１０ｎｍ以上
、好ましくは２０〜５０ｎｍが望ましい。ただし、上記膜厚は設定膜厚であり、実際の膜
厚は、設定膜厚より大きめとなるため、第２の膜厚は、実測値で２０〜６０ｎｍとするこ
とが望ましい。
なお、本実施例では、しきい値電圧の変化量（ΔＶｔｈ）を測定するための信頼性試験
を行ったが、特に限定されず、一般的なBias-Tempreture-Stressによる信頼性試験でも同
様の実験結果が得られる。
本実施例の作製方法を利用して半導体素子（ＴＦＴ）からなる半導体回路を備えた半導
体装置について、図３及び図４を用いてその構造の一例を説明する。
本実施例では、図３に周辺駆動回路部の一部を構成するＣＭＯＳ回路（インバータ回路
）が示されている。また、図３に使われている符号は図１または図２と同一である。図３
において、インバ─タ回路の上面図の点線Ａ−Ａ’で切断した断面が、ＣＭＯＳ回路の断
面構造に相当する。なお、図３（Ａ）のインバータ回路図、インバータ回路の上面図にお
ける各端子部ａ、ｂ、ｃ、ｄは対応している。
図３において、いずれのＴＦＴ（薄膜トランジスタ）も基板１００上に設けられた第１
の下地膜１０１ａ’と第２の下地膜１０１ｂとの積層膜上に形成される。インバータ回路
のＮチャネル型ＴＦＴの場合には、第２の下地膜上に活性層としてチャネル形成領域１１
４とＮ型の高濃度不純物領域（ｎ+ 型領域）１１０、１１１と、前記チャネル形成領域と
前記高濃度不純物領域の間に低濃度不純物領域（ｎ- 型領域）１１２、１１３が形成され
ている。そして前記チャネル形成領域上には、ゲート絶縁層１０６を介してゲート配線１
０７’が形成されている。
ゲート配線１０６は陽極酸化膜１０９で保護されている。その上を覆う第１の層間絶縁膜
１１５にコンタクトホールを形成して高濃度不純物領域に配線１１６、１１７が接続され
ている。
一方、Ｐチャネル型のＴＦＴは、活性層として高濃度不純物領域（ｐ+ 型領域）１１０
’、１１１’と、チャネル形成領域１１４’と、前記ｐ+ 型領域とチャネル形成領域の間
に低濃度不純物領域（ｐ- 型領域）１１２’、１１３’が形成される。ｐ+ 型領域１１０
’、１１１’には配線１１６、１１７’が形成される。活性層以外の部分は、上記Ｎチャ
ネル型ＴＦＴと概略同一構造である。
また、図４に画素部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）が示されている
。また、図４に使われている符号は図１または図２と同一である。また、図４（Ａ）にお
いて、点線Ａ−Ａ’で切断した断面が、図４（Ｂ）の画素部の断面構造に相当する。
画素部に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜１１５を形成す
る部分まで、インバータ回路のＮチャネル型ＴＦＴと同一構造である。
そして、高濃度不純物領域（ｎ+ 型領域）１１０、１１１には配線１１６、１１７が接続
され、その上に第２の層間絶縁膜１１８と、ブラックマスク１１９とが形成される。さら
に、その上に第３の層間絶縁膜１２０が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電膜から
なる画素電極１２１が接続される。この画素電極は画素ＴＦＴを覆い、且つブラックマス
クと補助容量を形成している。本実施例では一例として透過型のＬＣＤを作製したが特に
限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極
のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを
作製することが可能である。
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが
、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造とし
ても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
なお、同一基板上に図３に示した周辺駆動回路部と、図４に示した画素部とを作製する
ことも可能である。
また、本実施例ではトップゲート型ＴＦＴを例にとって説明してきたが、本願発明の構
成はボトムゲート型ＴＦＴに適用することもできる。
本実施例は、実施例１とは異なる方法により結晶質珪素膜を得る例である。本実施例で
は、珪素の結晶化を助長する触媒元素を利用して、結晶質半導体膜を形成する。基本的な
構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
本実施例は、第２の下地膜と半導体膜１０２を連続形成する工程（図１（Ｃ）
）までは、実施例１と同一である。
図１（Ｃ）と同じ状態を得た後、半導体膜１０２の表面に珪素の結晶化を助長する触媒
元素を導入する。珪素の結晶化を助長する触媒元素としては、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、
Ｃｕ、Ａｕ、Ｇｅから選ばれた一種または複数種類の元素が用いられる。本実施例では前
記触媒元素の内、非晶質珪素膜中の拡散速度が早く、極めて良好な結晶性を得ることがで
きるＮｉを用いた。
また、上記触媒元素を導入する箇所としては、特に限定されないが、非晶質珪素膜の全面
、またはマスクを適宜形成することにより選択的に導入する。
また、非晶質珪素膜に触媒元素を導入する方法としては、触媒元素を非晶質珪素膜の表
面に接触させ得る方法、または非晶質珪素膜の膜中に保持させ得る方法であれば特に限定
されない。例えば、スパッタ法、ＣＶＤ法、プラズマ処理法、吸着法、イオン注入法、ま
たは触媒元素を含有した溶液を塗布する方法を使用することができる。これらの内、溶液
を塗布する方法は簡便であり、触媒元素の濃度調整が容易であるという点で有用である。
金属塩としては各種塩を用いることができ、溶媒としては水のほか、アルコール類、アル
デヒド類、エーテル類、その他の有機溶媒、或いは水と有機溶媒の混合溶媒を用いること
ができる。本実施例では、塗布方法を用い、１０〜１００００ｐｐｍ、好ましくは１００
〜１００００ｐｐｍ（重量換算）の範囲のニッケルを含んだ溶液を塗布した。ただし、非
晶質珪素膜の膜厚を考慮に入れて適宜添加量を調節する必要がある。このようにして得ら
れた非晶質珪素膜における膜中のニッケル濃度は１×１０19〜１×１０21atoms ／ｃｍ3
となる。
以上のようにして触媒元素を非晶質珪素膜に導入した後、加熱処理（５５０℃、４時間
）により結晶化を行ない結晶質半導体膜を得る。また、加熱処理に代えてレーザー光を照
射する工程を加えてもよい。
また、上記工程の後、結晶質半導体膜中の前記触媒元素を低減するためのゲッタリング
処理工程（特開平9-312260号公報、特開平8-330602号公報等の技術）を行うことが好まし
い。なお、特開平9-312260号公報には、結晶質半導体膜の前記触媒元素を酸化性雰囲気中
での熱酸化（４５０〜１１００℃）で形成される熱酸化膜中にゲッタリングさせ、その熱
酸化膜を除去するゲッタリング処理工程が記載されている。
本実施例では、リンのゲッタリング作用を利用して、結晶質半導体膜中のニッケル元素を
低減した。
ゲッタリング処理工程は、まず、上記結晶化工程を終了後、マスクを用いて結晶質半導
体膜へ選択的にリンをド─ピングして、リン濃度が１×１０19〜１×１０21atoms ／ｃｍ
3 であるリン添加領域を形成する。次いで、窒素雰囲気中で６００℃、１２時間加熱して
リン添加領域にニッケルを捕獲させる。これによって、リン添加領域以外の領域のニッケ
ル濃度は５×１０17atoms ／ｃｍ3 以下（好ましくは２×１０17atoms ／ｃｍ3 以下）に
低減することができる。
次いで、上記ゲッタリング工程が終了した後、マスクを除去し、さらにパターニングし
て活性層を形成する。ここでは、リン添加領域以外の領域を用いて活性層を形成する。
活性層のパターニング工程後の工程は、実施例１と同様な工程を順次行うことにより図
２（Ｄ）の状態のＴＦＴが得られる。
本実施例の作製方法を用いて作製したＴＦＴのしきい値電圧Ｖｔｈと、しきい値電圧の
変化量ΔＶｔｈを実施例１と同様に測定した。また、第２の下地膜の影響を比較するため
に、第１の下地膜２００ｎｍのみのＴＦＴ（比較例１）のしきい値電圧（Ｖｔｈ）及びし
きい値電圧の変化量（ΔＶｔｈ）を測定した。図１２はＮチャネル型ＴＦＴのしきい値電
圧の分布図であり、図１３はＰチャネル型ＴＦＴのしきい値電圧の分布図を示す。
また、同様に図１４はＮチャネル型ＴＦＴのしきい値電圧の変化量（ΔＶｔｈ）の分布
図であり、図１５はＰチャネル型ＴＦＴのしきい値電圧の変化量の分布図を示す。
以下に第２の下地膜の影響を考察する。
図１２〜図１５に示したデータに注目すると、本実施例は比較例１よりもしきい値電圧
が小さく、第２の下地膜を設けることによってしきい値電圧のプラスシフトが抑えられて
いる。また、本実施例は、比較例１と同様に第１の下地膜が熱処理されているため、しき
い値電圧の変動（ΔＶｔｈ）が小さく、特にＰチャネルにおいては、しきい値電圧の変動
がほとんどないＴＦＴが得られた。
本実施例は、実施例１とは異なる方法により結晶質半導体膜を得る例である。本実施例
では、レーザービーム形状を長方形または正方形に成形し、一度の照射で数ｃｍ2 〜数百
ｃｍ2 の領域に均一なレーザー結晶化処理により結晶質珪素膜を得る方法に関する。基本
的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
本実施例では、図１（Ｃ）の工程においてエキシマレーザー光を面状に加工して照射す
る。レーザー光を面状に加工する場合は数十ｃｍ2 程度（好ましくは１０ｃｍ2 以上）の
面積を一括照射できる様にレーザー光を加工する必要がある。
そして照射面全体を所望のレーザーエネルギー密度でアニールするためには、トータルエ
ネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出力のレーザー装置を用いる。
その場合、エネルギー密度は１００〜８００mJ/cm2とし、出力パルス幅は１００nsec以
上、好ましくは２００nsec〜１msecとすることが好ましい。２００nsec〜１msecというパ
ルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすこと
で複数パルスの混合した状態を作れば良い。
本実施例の様な面状のビーム形状を有するレーザー光を照射することにより大面積に均
一なレーザー照射を行うことが可能である。即ち、活性層の結晶性（結晶粒径や欠陥密度
等を含む）が均質なものとなり、ＴＦＴ間の電気特性のばらつきを低減することができる
。
なお、本実施例は実施例１または２との組み合わせが容易であり、その組み合わせ方は
自由である。
本実施例では、本願発明によって作製された液晶表示装置の例を図５に示す。画素ＴＦ
Ｔ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳
細な説明は省略する。
図５において５００は絶縁表面を有する基板（酸化シリコン膜を設けたプラスチック基
板）、５０１は画素部、５０２は走査線駆動回路、５０３は信号線駆動回路、５３０は対
向基板、５１０はＦＰＣ（フレキシブルプリントサーキット）
、５２０はロジック回路である。ロジック回路５２０としては、Ｄ／Ａコンバータ、γ補
正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成すること
ができる。勿論、基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可
能である。
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリク
ス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロ
クロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どち
らを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリク
ス型の電気光学装置（半導体装置）に対して適用することが可能である。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例３のどの
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通し
ている全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプ
ロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドラ
イバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回
路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても
良い。
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路とし
て機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、
その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュ
ータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例３のどの
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち
、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、ウエアラブルディスプレイ、カーナビゲーション、パ
ーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図６に示す。
図６（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示
部２００３やその他の信号駆動回路に適用することができる。
図６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発
明を表示部２１０２、音声入力部２１０３やその他の信号駆動回路に適用することができ
る。
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、
カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成され
る。本願発明は表示部２２０５やその他の信号駆動回路に適用できる。
図６（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム
部２３０３で構成される。本発明は表示部２３０２やその他の信号駆動回路に適用するこ
とができる。
図６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、
操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔ
ｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲーム
やインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路
に適用することができる。
図６（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３
、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示部２５０
２やその他の信号駆動回路に適用することができる。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせから
なる構成を用いても実現することができる。
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち
、それら電気光学装置を液晶表示装置として組み込んだ電子機器全てに本発明を実施でき
る。
その様な電子機器としては、プロジェクター（リア型またはフロント型）などが挙げら
れる。それらの一例を図１６に示す。
図１６（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２で構成される。本発明は投射装置の一部である液晶表示装置やその他の信号駆動回路
に適用することができる。
図１６（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４で構成される。本発明は投射装置の一部である液晶表示
装置やその他の信号駆動回路に適用することができる。
なお、図１６（Ｃ）は、図１６（Ａ）及び図１６（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１６（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１６（Ｄ）は、図１６（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。
なお、図１６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源
光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節する
フィルム、ＩＲフィルム等の光学系を設けてもよい。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせから
なる構成を用いても実現することができる。ただし、本実施例におけるプロジェクターは
、透過型の液晶表示装置であり、反射型の液晶表示装置には適用できないことは言うまで
もない。
１００ 基板
１０１ａ 第１の下地膜
１０１ａ’ 熱処理された第１の下地膜
１０１ｂ 第２の下地膜
１０２ 半導体膜
１０２’ 結晶質半導体膜
１０３ 活性層
１０４ 絶縁膜
１０５ 導電膜
１０６ ゲート絶縁層
１０７、１０７’ ゲート配線
１０８ マスク
１０９ 陽極酸化膜
１１０、１１１ ｎ+ 領域（ソース領域、ドレイン領域）
１１２、１１３ ｎ- 領域（低濃度不純物領域）
１１４ チャネル形成領域
１１５ 層間絶縁膜
１１６、１１７ 配線

Claims (14)

  1. ガラス基板上に２００ｎｍ〜５００ｎｍの膜厚の第１の絶縁膜を形成し、前記第１の絶縁膜を２００℃〜７００℃に加熱し、前記第１の絶縁膜を大気に曝した後、前記第１の絶縁膜上に窒化珪素膜を有する第２の絶縁膜と半導体膜とを順次大気にふれさせることなく積層形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第２の絶縁膜は積層膜であることを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第１の絶縁膜と前記第２の絶縁膜との界面におけるボロンの濃度は３×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における酸素の濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における炭素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における窒素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置の作製方法。
  7. ガラス基板上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の半導体膜と、を有し、
    前記第２の絶縁膜は窒化珪素膜を有し、
    前記第２の絶縁膜は、前記第１の絶縁膜表面が大気に曝された後に前記第１の絶縁膜上に形成されたものであり、
    前記半導体膜は、前記第２の絶縁膜表面を大気に曝すことなく前記第２の絶縁膜上に形成されたものであることを特徴とする半導体装置。
  8. ガラス基板上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の半導体膜と、を有し、
    前記第１の絶縁膜と前記第２の絶縁膜との界面のボロンの濃度は、前記第２の絶縁膜と前記半導体膜との界面におけるボロンの濃度に比べて高く、
    前記第２の絶縁膜は窒化珪素膜を有し、
    前記第２の絶縁膜は、前記第１の絶縁膜表面が大気に曝された後に前記第１の絶縁膜上に形成されたものであり、
    前記半導体膜は、前記第２の絶縁膜表面を大気に曝すことなく前記第２の絶縁膜上に形成されたものであることを特徴とする半導体装置。
  9. ガラス基板上の２００ｎｍ〜５００ｎｍの膜厚の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の半導体膜と、を有し、
    前記第１の絶縁膜と前記第２の絶縁膜との界面のボロンの濃度は、前記第２の絶縁膜と前記半導体膜との界面におけるボロンの濃度に比べて高く、
    前記第２の絶縁膜は窒化珪素膜を有し、
    前記第２の絶縁膜は、前記第１の絶縁膜表面が大気に曝された後に前記第１の絶縁膜上に形成されたものであり、
    前記半導体膜は、前記第２の絶縁膜表面を大気に曝すことなく前記第２の絶縁膜上に形成されたものであることを特徴とする半導体装置。
  10. 請求項７乃至請求項９のいずれか一項において、
    前記第２の絶縁膜は積層膜であることを特徴とする半導体装置。
  11. 請求項７乃至請求項１０のいずれか一項において、
    前記第１の絶縁膜と前記第２の絶縁膜との界面におけるボロンの濃度は３×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  12. 請求項７乃至請求項１１のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における酸素の濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
  13. 請求項７乃至請求項１２のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における炭素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
  14. 請求項７乃至請求項１３のいずれか一項において、
    前記第２の絶縁膜と前記半導体膜との界面における窒素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
JP2010130594A 1998-10-06 2010-06-08 半導体装置及びその作製方法 Expired - Lifetime JP4602476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010130594A JP4602476B2 (ja) 1998-10-06 2010-06-08 半導体装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28371198 1998-10-06
JP2010130594A JP4602476B2 (ja) 1998-10-06 2010-06-08 半導体装置及びその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009292922A Division JP4667523B2 (ja) 1998-10-06 2009-12-24 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2010245545A JP2010245545A (ja) 2010-10-28
JP4602476B2 true JP4602476B2 (ja) 2010-12-22

Family

ID=17669103

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009292922A Expired - Lifetime JP4667523B2 (ja) 1998-10-06 2009-12-24 半導体装置及びその作製方法
JP2010130594A Expired - Lifetime JP4602476B2 (ja) 1998-10-06 2010-06-08 半導体装置及びその作製方法
JP2010247135A Expired - Lifetime JP5244890B2 (ja) 1998-10-06 2010-11-04 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009292922A Expired - Lifetime JP4667523B2 (ja) 1998-10-06 2009-12-24 半導体装置及びその作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010247135A Expired - Lifetime JP5244890B2 (ja) 1998-10-06 2010-11-04 半導体装置

Country Status (3)

Country Link
US (3) US6656779B1 (ja)
EP (2) EP2264745B1 (ja)
JP (3) JP4667523B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004296963A (ja) 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7495257B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
US8818497B2 (en) 2004-07-16 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Biological signal processing unit, wireless memory, biological signal processing system, and control system of device to be controlled
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP5351282B2 (ja) * 2009-11-27 2013-11-27 シャープ株式会社 半導体装置およびその製造方法
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120000499A (ko) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
CN111081722B (zh) * 2019-12-31 2022-08-16 广州新视界光电科技有限公司 一种阵列基板行驱动电路以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183235A (ja) * 1993-12-24 1995-07-21 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JPH09260288A (ja) * 1996-01-19 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331108A (ja) 1986-07-25 1988-02-09 Citizen Watch Co Ltd Ｓｏｉ素子の製造方法
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US5198377A (en) 1987-07-31 1993-03-30 Kinya Kato Method of manufacturing an active matrix cell
US4918504A (en) 1987-07-31 1990-04-17 Nippon Telegraph And Telephone Corporation Active matrix cell
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor
DE68921567T2 (de) * 1988-11-30 1995-07-06 Nippon Electric Co Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
JPH0637317A (ja) * 1990-04-11 1994-02-10 General Motors Corp <Gm> 薄膜トランジスタおよびその製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
TW237562B (ja) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JPH05152331A (ja) * 1991-11-29 1993-06-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3092761B2 (ja) 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05259147A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
CN100442532C (zh) 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JP3170533B2 (ja) * 1992-08-27 2001-05-28 株式会社半導体エネルギー研究所 薄膜状半導体装置の作製方法
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3198713B2 (ja) * 1993-03-31 2001-08-13 ミツミ電機株式会社 大気中のボロン含有量測定方法
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2753954B2 (ja) * 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JP2555987B2 (ja) * 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
TW297950B (ja) * 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5640023A (en) * 1995-08-31 1997-06-17 Sgs-Thomson Microelectronics, Inc. Spacer-type thin-film polysilicon transistor for low-power memory devices
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3444047B2 (ja) 1995-10-16 2003-09-08 ソニー株式会社 半導体装置の製造方法
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
FR2750534B1 (fr) * 1996-06-27 1998-08-28 Commissariat Energie Atomique Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
JP3377160B2 (ja) * 1996-12-13 2003-02-17 シャープ株式会社 半導体装置およびその製造方法
US5773331A (en) 1996-12-17 1998-06-30 International Business Machines Corporation Method for making single and double gate field effect transistors with sidewall source-drain contacts
JP3844552B2 (ja) 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6102977A (en) * 1998-06-18 2000-08-15 Seh America, Inc. Make-up air handler and method for supplying boron-free outside air to clean rooms
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183235A (ja) * 1993-12-24 1995-07-21 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JPH09260288A (ja) * 1996-01-19 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
EP0993032A3 (en) 2000-05-31
EP2264745B1 (en) 2015-11-25
US20070063199A1 (en) 2007-03-22
EP0993032A2 (en) 2000-04-12
JP2010080981A (ja) 2010-04-08
US6656779B1 (en) 2003-12-02
JP2011061227A (ja) 2011-03-24
JP2010245545A (ja) 2010-10-28
EP2264745A2 (en) 2010-12-22
JP5244890B2 (ja) 2013-07-24
EP2264745A3 (en) 2014-09-03
JP4667523B2 (ja) 2011-04-13
US7138657B2 (en) 2006-11-21
US20040094767A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4602476B2 (ja) 半導体装置及びその作製方法
US6261881B1 (en) Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6359320B1 (en) Thin-film transistor with lightly-doped drain
US6380011B1 (en) Semiconductor device and a method of manufacturing the same
JP4024508B2 (ja) 半導体装置の作製方法
JP4376331B2 (ja) 半導体装置の作製方法
US6919235B1 (en) Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same
JP4094179B2 (ja) 半導体装置の作製方法
JP4450900B2 (ja) 半導体装置の作製方法
JP4785258B2 (ja) 半導体装置及びその作製方法
JP4494451B2 (ja) 半導体装置の作製方法
JP4656685B2 (ja) 半導体装置
JP4472061B2 (ja) 半導体装置の作製方法
JP2000196101A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4256087B2 (ja) 半導体装置の作製方法
JP4514862B2 (ja) 半導体装置の作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP2000114172A (ja) 半導体装置の作製方法
JP2000133590A (ja) 半導体装置およびその製造方法
JP2000058847A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000124131A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4602476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term