CN110517981A - 器件层减薄的方法及衬底的制备方法 - Google Patents

器件层减薄的方法及衬底的制备方法 Download PDF

Info

Publication number
CN110517981A
CN110517981A CN201910805846.5A CN201910805846A CN110517981A CN 110517981 A CN110517981 A CN 110517981A CN 201910805846 A CN201910805846 A CN 201910805846A CN 110517981 A CN110517981 A CN 110517981A
Authority
CN
China
Prior art keywords
layer
substrate
compound
device layer
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910805846.5A
Other languages
English (en)
Inventor
魏星
陈猛
徐洪涛
高楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201910805846.5A priority Critical patent/CN110517981A/zh
Publication of CN110517981A publication Critical patent/CN110517981A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种器件层的减薄方法及衬底的制备方法，器件层的减薄方法包括如下步骤：提供一复合衬底，所述复合衬底包括一支撑层、支撑层表面的绝缘埋层及绝缘埋层表面的器件层；采用激光照射所述器件层，在所述器件层中形成一层缺陷层，所述缺陷层将所述器件层分隔为背层及功能层；以所述缺陷层为切割面，横向切割所述器件层，使所述背层自所述复合衬底剥离。本发明未采用研磨的方法减薄器件层，而是在器件层中形成缺陷层，将器件层需要去除的部分整体移除，进而减薄器件层，被移除的部分还可以作为衬底被再次利用，大大提高了半导体衬底的利用率，节约了成本。

Description

器件层减薄的方法及衬底的制备方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种器件层的减薄方法及衬底的制备方法。
背景技术
以SOI(Silicon On Insulator，绝缘体上的硅)材料为代表的带有绝缘埋层的半导体衬底材料正越来越成为业界关注的重点。传统的键合SOI材料的生产工艺是在支撑衬底(Handle Wafer)热生长氧化层，再与另一片器件衬底(Device Wafer)正面键合加固，最后对器件衬底进行减薄，形成SOI材料。业内通常通过快速研磨的方法实现器件衬底的减薄。该种减薄的方法的缺点在于，被研磨去除的器件衬底不能再次使用，大大降低了半导体衬底的利用率。
发明内容
本发明所要解决的技术问题是，使被去除的器件衬底能够被再次利用，提高半导体衬底的利用率及降低成本。
为了解决上述问题，本发明提供了一种器件层的减薄方法，其包括如下步骤：提供一复合衬底，所述复合衬底包括一支撑层、支撑层表面的绝缘埋层及绝缘埋层表面的器件层；采用激光照射所述器件层，在所述器件层中形成一层缺陷层，所述缺陷层将所述器件层分隔为背层及功能层；以所述缺陷层为切割面，横向切割所述器件层，使所述背层自所述复合衬底剥离。
进一步，采用飞秒激光脉冲照射所述器件层。
进一步，所述激光沿所述复合衬底的横向移动，以在所述器件层中形成缺陷层。
进一步，采用高压水刀横向切割所述器件层。
本发明还提供一种衬底的制备方法，其包括如下步骤：提供一支撑衬底及一器件衬底；在所述支撑衬底或所述器件衬底的至少一表面形成一绝缘层；以所述绝缘层为键合层将所述器件衬底与所述支撑衬底键合，形成复合衬底，所述支撑衬底为复合衬底的支撑层，所述器件衬底为复合衬底的器件层；采用激光照射所述器件衬底，在所述器件衬底中形成一层缺陷层，所述缺陷层将所述器件衬底分隔为背层及功能层；以所述缺陷层为切割面，横向切割所述器件衬底，使所述背层自所述复合衬底上剥离；对所述器件衬底切割后的表面进行平坦化处理。
进一步，采用飞秒激光脉冲照射所述器件衬底。
进一步，所述激光沿所述复合衬底的横向移动，以在所述器件衬底中形成缺陷层。
进一步，采用高压水刀横向切割所述器件衬底。
进一步，对所述器件衬底切割后的表面进行平坦化处理之前还包括一对所述复合衬底进行研磨倒角的步骤。
进一步，对所述器件衬底切割后的表面进行平坦化处理包括如下步骤：对所述器件衬底切割后的表面进行机械研磨；对经过机械研磨的表面进行化学机械研磨。
本发明未采用研磨的方法减薄器件层，而是在器件层中形成缺陷层，将器件层需要去除的部分整体移除，进而减薄器件层，被移除的部分还可以作为衬底被再次利用，大大提高了半导体衬底的利用率，节约了成本。
附图说明
图1是本发明器件层的减薄方法的一具体实施方式的步骤示意图；
图2A～图2C是图1所示的器件层的减薄方法的工艺流程图；
图3是本发明衬底的制备方法的一具体实施方式的步骤示意图；
图4A～图4F是图3所示的衬底的制备方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的器件层的减薄方法及衬底的制备方法的具体实施方式做详细说明。
图1是本发明器件层的减薄方法的一具体实施方式的步骤示意图。请参阅图1，本发明器件层的减薄方法包括如下步骤：步骤S10，提供一复合衬底，所述复合衬底包括一支撑层、支撑层表面的绝缘埋层及绝缘埋层表面的器件层；步骤S11，采用激光照射所述器件层，在所述器件层中形成一层缺陷层，所述缺陷层将所述器件层分隔为背层及功能层；步骤S12，以所述缺陷层为切割面，横向切割所述器件层，使所述背层自所述复合衬底剥离。
图2A～图2C是上述器件层的减薄方法的工艺流程图。
请参阅步骤S10及图2A，提供一复合衬底200。所述复合衬底包括支撑层210、支撑层210表面的绝缘埋层220以及绝缘埋层220表面的器件层230。
所述复合衬底200可以采用包括智能剥离以及隔离氧离子注入等本领域内任意一种常见的方法获得。支撑层210和器件层230的材料可以是包括单晶硅在内的任意一种常见的半导体材料。在本具体实施方式中，所述复合衬底200的支撑层210的表面及器件层230的表面均设置有氧化层240。在本发明其他具体实施方式中，可在所述复合衬底200的支撑层210的表面及器件层230的表面其中之一设置氧化层，也可在所述复合衬底200的支撑层210的表面及器件层230的表面均不设置氧化层。
请参阅步骤S11及图2B，采用激光照射所述器件层230，在所述器件层230中形成一层缺陷层250，所述缺陷层250将所述器件层230分隔为背层230A及功能层230B。
在该步骤中，采用激光束照射所述器件层230，激光在所述器件层230的某一深度处聚焦，聚焦后的激光产生的能量首先被激发的电子吸收，再通过电子晶格散射的作用将能量传递给晶格，热量在晶格之间传递，使得周围晶格温度升高，引起材料的相变焰化和气化，从而使得该处的器件层230的材料发生解离，在该处形成缺陷，从而在器件层230中形成缺陷层250。其中若所述激光照射的光斑不足以覆盖所述器件层230的需要形成缺陷层250的区域，则可沿所述复合衬底200的横向移动激光束，以在所述器件层230中形成缺陷层250。
优选地，在本具体实施方式中，采用飞秒激光脉冲照射所述器件层230，以在所述器件层230中形成缺陷层250。飞秒激光脉冲的脉宽短，且具有非常高的瞬时功率，，飞秒激光脉冲与材料相互作用时，材料能够在数百飞秒的时间内发生解离，快速形成缺陷层250,缺陷层250的宽度可控，降低了缺陷层250对器件层230的损坏，从而避免其影响器件层230的性能。
在该步骤中，由于所述器件层230的材料发生解离而形成所述缺陷层250，则所述缺陷层250处的硬度小于所述器件层230其他位置处的硬度，便于后续的切割工艺的进行。
请参阅步骤S12及图2C，以所述缺陷层250为切割面，横向切割所述器件层230，使所述背层230A自所述复合衬底200剥离。如图2C中箭头所示，在所述复合衬底200的侧面以所述缺陷层250为切割面切割所述器件层230，以使所述背层230A自所述复合衬底200处剥离。在该步骤中，采用高压水刀横向切割所述器件层230。所述高压水刀切割时产生的热量会立即被高速流动的水射流带走，并且不产生有害物质，材料无热效应(冷态切割)，切割后不需要或易于二次加工，安全、环保，速度较快、效率较高。
经步骤S12后，自所述器件层230上切割下来的背层230A并未被损坏，其可经粗加工后再次作为衬底使用，大大提高了半导体衬底的利用率，且能够大大节约成本。
进一步，经步骤S12后，还可以对所述功能层230B的表面进行修正及平坦化处理，以使其粗糙度及平整度符合要求。
本发明还提供一种衬底的制备方法。图3是本发明衬底的制备方法的一具体实施方式的步骤示意图。请参阅图3，所述衬底的制备方法包括如下步骤：步骤S30，提供一支撑衬底及一器件衬底；步骤S31，在所述支撑衬底或所述器件衬底的至少一表面形成一绝缘层；步骤S32，以所述绝缘层为键合层将所述器件衬底与所述支撑衬底键合，形成复合衬底，所述支撑衬底为复合衬底的支撑层，所述器件衬底为复合衬底的器件层；步骤S33，采用激光照射所述器件衬底，在所述器件衬底中形成一层缺陷层，所述缺陷层将所述器件衬底分隔为背层及功能层；步骤S34，以所述缺陷层为切割面，横向切割所述器件衬底，使所述背层自所述复合衬底上剥离；步骤S35，对所述器件衬底切割后的表面进行平坦化处理。
图4A～图4F是上述衬底的制备方法的工艺流程图。
请参阅步骤S30及图4A，提供一支撑衬底400及一器件衬底410。所述支撑衬底400及所述器件衬底410可以是包括单晶硅在内的任意一种常见的半导体材料。
请参阅步骤S31及图4B，在所述支撑衬底400或所述器件衬底410的至少一表面形成一绝缘层420。在本具体实施方式中，在所述支撑衬底400的两个表面均形成热氧化层，在所述器件衬底410的两个表面也均形成热氧化层，所述热氧化层作为所述绝缘层420。在本发明其他具体实施方式中，也可仅在所述支撑衬底400或所述器件衬底410需要键合的表面形成所述绝缘层420。
请参阅步骤S32及图4C，以所述绝缘层420为键合层将所述器件衬底410与所述支撑衬底400键合，形成复合衬底，其中所述器件衬底410为复合衬底的器件层，所述支撑衬底400为所述复合衬底的支撑层。该步骤采用常规的键合方法进行键合，形成复合衬底。
请参阅步骤S33及图4D，采用激光照射所述器件衬底410，在所述器件衬底410中形成一层缺陷层430，所述缺陷层430将所述器件衬底410分隔为背层410A及功能层410B。
请参阅步骤S34及图4E，以所述缺陷层430为切割面，横向切割所述器件衬底410，使所述背层410A自所述器件衬底410上剥离。
步骤S33及步骤S34与上述的器件层的减薄方法相同。经该步骤去除的器件衬底可被再次作为衬底使用，大大提高了半导体衬底的利用率，节约制造成本。
请参阅步骤S35及图4F，对所述器件衬底410切割后的表面进行平坦化处理，以得到粗糙度及平整度符合要求的衬底。
其中，在本具体实施方式中，对所述器件衬底切割后的表面进行平坦化处理的方法包括如下步骤：对所述器件衬底切割后的表面进行机械研磨，以进一步修正所述器件衬底；对经过机械研磨的表面进行化学机械研磨，以使所述器件衬底410切割后的表面的粗糙度及平整度符合要求。
进一步，对所述器件衬底切割后的表面进行平坦化处理之前还包括一对所述器件衬底410、绝缘层420及支撑衬底400进行研磨倒角的步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种器件层的减薄方法，其特征在于，包括如下步骤：
提供一复合衬底，所述复合衬底包括一支撑层、支撑层表面的绝缘埋层及绝缘埋层表面的器件层；
采用激光照射所述器件层，在所述器件层中形成一层缺陷层，所述缺陷层将所述器件层分隔为背层及功能层；
以所述缺陷层为切割面，横向切割所述器件层，使所述背层自所述复合衬底剥离。
2.根据权利要求1所述的器件层的减薄方法，其特征在于，采用飞秒激光脉冲照射所述器件层。
3.根据权利要求1所述的器件层的减薄方法，其特征在于，所述激光沿所述复合衬底的横向移动，以在所述器件层中形成缺陷层。
4.根据权利要求1所述的器件层的减薄方法，其特征在于，采用高压水刀横向切割所述器件层。
5.一种衬底的制备方法，其特征在于，包括如下步骤：
提供一支撑衬底及一器件衬底；
在所述支撑衬底或所述器件衬底的至少一表面形成一绝缘层；
以所述绝缘层为键合层将所述器件衬底与所述支撑衬底键合，形成复合衬底，所述支撑衬底为复合衬底的支撑层，所述器件衬底为复合衬底的器件层；
采用激光照射所述器件衬底，在所述器件衬底中形成一层缺陷层，所述缺陷层将所述器件衬底分隔为背层及功能层；
以所述缺陷层为切割面，横向切割所述器件衬底，使所述背层自所述复合衬底上剥离；
对所述器件衬底切割后的表面进行平坦化处理。
6.根据权利要求5所述的衬底的制备方法，其特征在于，采用飞秒激光脉冲照射所述器件衬底。
7.根据权利要求5所述的衬底的制备方法，其特征在于，所述激光沿所述复合衬底的横向移动，以在所述器件衬底中形成缺陷层。
8.根据权利要求5所述的衬底的制备方法，其特征在于，采用高压水刀横向切割所述器件衬底。
9.根据权利要求5所述的衬底的制备方法，其特征在于，对所述器件衬底切割后的表面进行平坦化处理之前还包括一对所述复合衬底进行研磨倒角的步骤。
10.根据权利要求5所述的衬底的制备方法，其特征在于，对所述器件衬底切割后的表面进行平坦化处理包括如下步骤：
对所述器件衬底切割后的表面进行机械研磨；
对经过机械研磨的表面进行化学机械研磨。
CN201910805846.5A 2019-08-29 2019-08-29 器件层减薄的方法及衬底的制备方法 Pending CN110517981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910805846.5A CN110517981A (zh) 2019-08-29 2019-08-29 器件层减薄的方法及衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910805846.5A CN110517981A (zh) 2019-08-29 2019-08-29 器件层减薄的方法及衬底的制备方法

Publications (1)

Publication Number Publication Date
CN110517981A true CN110517981A (zh) 2019-11-29

Family

ID=68628919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910805846.5A Pending CN110517981A (zh) 2019-08-29 2019-08-29 器件层减薄的方法及衬底的制备方法

Country Status (1)

Country Link
CN (1) CN110517981A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113810018A (zh) * 2021-08-30 2021-12-17 浙江大学杭州国际科创中心 一种激光剥离方式制备单晶薄膜体声波谐振器的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115028A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, semiconductor device and electronic device
CN102947493A (zh) * 2010-06-22 2013-02-27 欧司朗光电半导体有限公司 用于分离衬底晶片的方法
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法
CN107649785A (zh) * 2017-09-22 2018-02-02 北京世纪金光半导体有限公司 一种晶圆减薄方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115028A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, semiconductor device and electronic device
CN102947493A (zh) * 2010-06-22 2013-02-27 欧司朗光电半导体有限公司 用于分离衬底晶片的方法
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法
CN107649785A (zh) * 2017-09-22 2018-02-02 北京世纪金光半导体有限公司 一种晶圆减薄方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113810018A (zh) * 2021-08-30 2021-12-17 浙江大学杭州国际科创中心 一种激光剥离方式制备单晶薄膜体声波谐振器的方法
CN113810018B (zh) * 2021-08-30 2023-03-24 浙江大学杭州国际科创中心 一种激光剥离方式制备单晶薄膜体声波谐振器的方法

Similar Documents

Publication Publication Date Title
CN107112205B (zh) 半导体衬底及其制造方法，组合半导体衬底及其制造方法
TWI240965B (en) Semiconductor wafer dividing method and apparatus
JP6371761B2 (ja) 光電子工学デバイスを形成するための技術
CN102246267B (zh) 层叠有宽带隙半导体的复合基板的制造方法
EP3544065A1 (en) Bond and release layer transfer process
KR101750580B1 (ko) 응력을 저감한 ｓｏｓ 기판
US20130026663A1 (en) Method for curing defects in a semiconductor layer
KR101652144B1 (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판
KR102104147B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
TW201448262A (zh) 用於形成光電子裝置之技術
US8563401B2 (en) Method for fabricating SOI substrate
KR20110081771A (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR20090025257A (ko) 후층 트랜스퍼 공정을 이용하여 태양전지를 제조하는 방법 및 구조
EP2589069A2 (en) Method for finishing silicon on insulator substrates
CN103890907A (zh) 生产透明soi片的方法
JP6160616B2 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
CN110480192B (zh) 脆性材料的切割方法
CN110517981A (zh) 器件层减薄的方法及衬底的制备方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP2006041430A (ja) 半導体基板の製造方法
CN102896424A (zh) 一种蓝宝石衬底减薄的方法
Cho et al. Kerfless Si Wafering Using Al Metal Paste, Epoxy and Ni Electroplating as Stress-Induced Layer
KR20230161413A (ko) 기판으로부터 구조물을 분리하는 방법
CN117410172A (zh) 一种制备厚边薄片六方晶系碳化硅晶圆的方法
JP2014160701A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191129

RJ01 Rejection of invention patent application after publication