JP2009135468A - 半導体基板およびその作製方法、ならびに半導体装置の作製方法 - Google Patents

半導体基板およびその作製方法、ならびに半導体装置の作製方法 Download PDF

Info

Publication number
JP2009135468A
JP2009135468A JP2008279543A JP2008279543A JP2009135468A JP 2009135468 A JP2009135468 A JP 2009135468A JP 2008279543 A JP2008279543 A JP 2008279543A JP 2008279543 A JP2008279543 A JP 2008279543A JP 2009135468 A JP2009135468 A JP 2009135468A
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
layer
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008279543A
Other languages
English (en)
Other versions
JP2009135468A5 (ja
JP5523693B2 (ja
Inventor
Masaki Furuyama
将樹 古山
Fumito Isaka
史人 井坂
Akihisa Shimomura
明久 下村
Junpei Momo
純平 桃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008279543A priority Critical patent/JP5523693B2/ja
Publication of JP2009135468A publication Critical patent/JP2009135468A/ja
Publication of JP2009135468A5 publication Critical patent/JP2009135468A5/ja
Application granted granted Critical
Publication of JP5523693B2 publication Critical patent/JP5523693B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】ガラス基板などの耐熱性の低い支持基板にバッファ層を介して単結晶半導体層が固定された半導体基板を作製する。
【解決手段】加速された水素イオンを半導体基板に照射し、水素を多量に含んだ損傷領域を形成する。単結晶半導体基板と支持基板を接合させた後、半導体基板を加熱して損傷領域で単結晶半導体基板を分離する。単結晶半導体基板から分離された単結晶半導体層にレーザビームを照射する。レーザビームの照射により単結晶半導体層を溶融させることで、再結晶化することでその結晶性を回復させ、かつ単結晶半導体層の表面を平坦化させる。レーザビームの照射後、単結晶半導体層を溶融させない温度で加熱し、そのライフタイムを向上させる。
【選択図】図４

Description

本発明は、バッファ層を介して単結晶半導体層が固定された半導体基板の作製方法および半導体装置の作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量が低減できることから、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化物（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
ＳＯＩ基板を製造する別な方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照。）。水素イオン注入剥離法は、シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハに薄いシリコン層を接合する。さらにシリコン層を分離する熱処理を行うことに加え、酸化性雰囲気下での熱処理でシリコン層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃で熱処理を行って接合強度を高める必要があるとされている。
また、ガラス基板に単結晶シリコン層が貼り付けられたＳＯＩ基板を製造する方法が知られている（例えば、特許文献２参照）。特許文献２には、８００℃を越える高温の熱処理を必要としないＳＯＩ基板の作製方法として、接合強度を高めるために、絶縁基板にレーザ光を照射している。さらに、特許文献２では、望ましい実施形態として、レーザ光を照射した後、単結晶シリコン層を鏡面研磨することが記載されている。
また、本出願人は、特許文献３及び特許文献４にスマートカット（登録商標）を利用して耐熱性の高い基板を支持基板として用いる半導体装置の作製方法を開示している。さらに、特許文献５にスマートカット（登録商標）を利用して支持基板として透光性基板を用いた半導体装置の作製方法を開示している。
特開２０００−１２４０９２号公報 特開２００５−２５２２４４号公報 特開平１１−１６３３６３号公報 特開２０００−０１２８６４号公報 特開２０００−１５０９０５号公報
ガラス基板はシリコンウエハよりも大面積であり、安価であることから、ガラス基板を支持基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガラス基板は、歪み点が７００℃以下であり、耐熱性が低い。このため、ガラス基板の耐熱温度を超える温度で加熱することはできず、プロセス温度は７００℃以下に制限されてしまう。つまり、剥離面における結晶欠陥の除去、表面の平坦化の工程にも、プロセス温度の制約がある。
従来、シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することで実現できるが、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。すなわち、従来では、歪み点が７００℃以下のガラス基板に貼り付けられた単結晶半導体層を、加工する前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる再結晶化方法は確立されていない。
また、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがある。特に一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。よって、加工精度や、歩留まり等の観点から、剥離面の機械研磨による処理は、支持基板に貼り付けられた半導体層の平坦化処理に用いることは推奨されない。その一方で、高性能な半導体素子を作製するには、剥離面における表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、半導体層上にゲート絶縁層を介してゲート電極が形成される。よって、半導体層の凹凸が大きいと、絶縁耐圧性の高いゲート絶縁層を作製することが困難である。そのため、絶縁耐圧性を高めるために厚いゲート絶縁層が必要になる。よって、半導体層の表面の凹凸が大きいと、電界効果移動度が低下する、しきい値電圧値の大きさが増加するなど、半導体素子の性能が低下する原因となる。
このように、耐熱性が低く、撓みやすいガラス基板のような基板が支持基板に用いられると、シリコンウエハから剥離されて支持基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が顕在化する。
このような問題点に鑑み、本発明は、耐熱性の低い基板が支持基板に用いられたとしても、高性能な半導体素子を形成することを可能とする半導体基板および半導体装置の作製方法を提供することを課題の１つとする。また、高性能な半導体素子を形成することが可能な半導体基板を提供することを課題の１つとする。
本発明の半導体基板の作製方法の１つは、単結晶半導体基板および支持基板を用意し、イオンドーピング装置により、加速されたイオンを単結晶半導体基板に照射することで、単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、支持基板または単結晶半導体基板の少なくとも一方にバッファ層を形成し、バッファ層を介して支持基板と単結晶半導体基板を密着させ、バッファ層の表面と、バッファ層表面と密接している面とを接合させることで、支持基板に単結晶半導体基板を固定し、単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、単結晶半導体基板を支持基板から分離することにより、単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、単結晶半導体層にレーザビームを照射して、単結晶半導体層を溶融することで、単結晶半導体層を再結晶化させ、再結晶化された単結晶半導体層を４００℃以上かつ溶融させない温度で加熱することである。
本発明の半導体装置の作製方法の１つは、単結晶半導体基板および歪み点が７００℃以下の支持基板を用意し、イオンドーピング装置により、加速されたイオンを単結晶半導体基板に照射することで、単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、支持基板または単結晶半導体基板の少なくとも一方にバッファ層を形成し、バッファ層を介して支持基板と単結晶半導体基板を密着させ、バッファ層の表面と、バッファ層表面と密接している面とを接合させることで、支持基板に単結晶半導体基板を固定し、単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、単結晶半導体基板を支持基板から分離することにより、単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、単結晶半導体層にレーザビームを照射して、単結晶半導体層を溶融することで、単結晶半導体層を再結晶化させ、再結晶化された単結晶半導体層を４００℃以上かつ歪み点以下の温度で、単結晶半導体層を溶融させずに加熱し、加熱された単結晶半導体層をエッチングして、複数の第２単結晶半導体層に分割し、複数の第２単結晶半導体層上にゲート絶縁層を形成し、ゲート絶縁層を介して複数の第２単結晶半導体層上にゲート電極を形成し、複数の第２単結晶半導体層にドナーまたはアクセプタとなる不純物を添加する。
発明の半導体基板の１つは、歪み点が７００℃以下の支持基板と、バッファ層と、バッファ層を介して、支持基板に固定された単結晶半導体層とを有し、単結晶半導体層の水素濃度は、５×１０１８原子／ｃｍ３以上５×１０２０原子／ｃｍ３以下である。
なお、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。
また、結晶構造を有する層の再結晶化とは、その結晶構造と異なる状態（例えば、液相状態）を経て、再び結晶構造を有する層になることをいう。また、単結晶半導体を再結晶化して、単結晶半導体となることを、本明細書では、再単結晶化ということとする。
本発明の半導体基板および半導体装置の作製方法において、レーザビームの照射により、単結晶半導体層のレーザビームが照射されている領域の表面から深さ方向の一部を溶融する。例えば、表面およびその表面近傍を溶融する。または、単結晶半導体層のレーザビームが照射されている領域の深さ方向の全てを溶融する。
本発明の半導体基板および半導体装置の作製方法において、不活性気体雰囲気中で、半導体層にレーザビームを照射することが好ましい。あるいは、レーザビームの照射は、単結晶半導体層の上面におけるレーザビームの照射領域に不活性気体を吹き付けながら行うことが好ましい。不活性気体には、窒素ガスまたは希ガスを用いることができる。不活性気体とは、レーザビームの照射工程で、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノンなどの希ガスなどがある。
本発明において、支持基板には歪み点が６５０℃以上７００℃以下の基板を用いることが好ましい。支持基板にはガラス基板を用いることができる。例えば、無アルカリガラス基板を用いることができる。
本発明において、バッファ層は、１層または２層以上の膜で形成することができる。バッファ層には、支持基板側からナトリウムが拡散することを防止できるバリア層を含むことが好ましい。また、バッファ層は、単結晶半導体層に密着し、かつ塩素またはフッ素などのハロゲンを含む絶縁膜を有することが好ましい。
本発明の半導体装置の作製方法は、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層を溶融することで、再結晶化して、結晶性を回復させることが可能である。また、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層を平坦化することが可能である。
また、レーザビームを照射して単結晶半導体層を溶融し再単結晶化した後、溶融させない加熱処理を行うことで、再単結晶化された単結晶半導体層のライフタイムを向上させることができる。
したがって、耐熱性の低い基板が支持基板に用いられたとしても、本発明に係る半導体基板を用いて高性能な半導体素子を形成することが可能になる。例えば、大面積を有する透光性ガラス基板を用いて、高性能な表示装置を作製することが可能になる。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施形態および実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施形態１）
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。
図１は、半導体基板の構成例を示す斜視図である。半導体基板１０は、バッファ層１１１を介して単結晶半導体層１１２が支持基板１００に固定されている基板である。単結晶半導体層１１２は、単結晶半導体基板を薄くすることで形成される層である。バッファ層１１１の表面と支持基板１００の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。半導体基板１０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。
バッファ層１１１は、単層構造でも膜を２層以上積層した多層構造でもよい。バッファ層１１１を構成する膜は、単結晶半導体基板の表面に成膜処理によって形成された膜でなる。本実施形態ではバッファ層１１１は３層構造であり、支持基板１００側から、第２絶縁層１１４、第１絶縁層１１３ｂ、第１絶縁層１１３ａが積層されている。
図１の半導体基板１０において、第２絶縁層１１４は接合層として機能している膜である。つまり、第２絶縁層１１４の表面と、支持基板１００の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。
また、第１絶縁層１１３ａは、バリア層として機能する絶縁膜である。バリア層は、半導体基板の作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板１００側から単結晶半導体層１１２に侵入することを防ぐ膜である。バリア層を形成することで、半導体基板および半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。
単結晶半導体層１１２は、単結晶半導体基板を薄膜化することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。
支持基板１００は、絶縁表面を有する基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。好ましくは支持基板１００としてガラス基板を用いるのがよい。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、支持基板１００として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。
無アルカリガラス基板（商品名ＡＮ１００）は次の物性値を有する無アルカリガラス基板である。比重２．５１ｇ／ｃｍ３、ポワソン比０．２２、ヤング率７７ＧＰａ、二軸弾性係数９８．７ＧＰａ、熱膨張率３８×１０−７／℃。
無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））は次の物性値を有する無アルカリガラス基板である。比重２．３７ｇ／ｃｍ３、ポワソン比０．２３、ヤング率７０．９ＧＰａ、二軸弾性係数９２．０７ＧＰａ、熱膨張率３１．８×１０−７／℃。
また、支持基板１００には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。また、支持基板には、ガラス基板、石英基板などの透光性の基板が好ましい。透光性の基板を用いることで、表示装置の製造に適した半導体基板１０を作製することができる。
以下、図３〜図５を参照して、図１に示す半導体基板１０の作製方法を説明する。
まず、単結晶半導体基板１１０を準備する。単結晶半導体基板１１０は、所望の大きさ、形状に加工されている。図３は、単結晶半導体基板１１０の構成の一例を示す外観図である。矩形状の支持基板１００に貼り合わせること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、図３に示すように単結晶半導体基板１１０の形状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形には正方形および長方形を含む。
もちろん、単結晶半導体基板１１０には、図３の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板１１０に用いることも可能である。
円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径４００ｍｍ、直径４５０ｍｍの円形のウエハが知られている。
矩形の単結晶半導体基板１１０は、円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板１１０を製造することができる。
また、単結晶半導体基板１１０の厚さは特に限定されないが、単結晶半導体基板１１０を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層１１２を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板１１０の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。
なお、単結晶半導体基板１１０に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の第１４族元素でなる基板を用いる場合は、その主表面の面方位は、（１００）であってもよいし、（１１０）面であってもよいし、（１１１）であってもよい。（１００）の単結晶半導体基板１１０を用いることで、単結晶半導体層１１２とその表面に形成される絶縁層との界面準位密度を小さくすることができるため、電界効果型トランジスタの作製に好適である。
主表面が（１１０）の単結晶半導体基板１１０を用いることで、第２絶縁層１１４と単結晶半導体層１１２との接合面において、第２絶縁層１１４を構成する元素と単結晶半導体層１１２を構成する第４族元素（例えばシリコン元素）との結合が密に形成されるため、第２絶縁層１１４と単結晶半導体層１１２との結合力が向上する。
主表面が（１１０）面の単結晶半導体基板１１０を用いることで、その主表面には、他の面方位に比べて原子が密に配列しているため、単結晶半導体層１１２の平坦性が向上する。したがって、主表面が（１１０）面の単結晶半導体層１１２を用いて作製したトランジスタは、小さいＳ値、高電界効果移動度などの、優れた電気的特性を有する。なお、主表面が（１１０）面の単結晶半導体基板は、（１００）面の単結晶半導体基板よりも比較してヤング率が大きく、劈開しやすいという長所がある。
まず、単結晶半導体基板１１０を洗浄し、清浄にする。次に、図４（Ａ）に示すように、単結晶半導体基板１１０上に第１絶縁層１１３を形成する。第１絶縁層１１３は単層構造、２層以上の多層構造とすることができる。第１絶縁層１１３の厚さは５ｎｍ以上４００ｎｍ以下とすることができる。第１絶縁層１１３を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
第１絶縁層１１３を構成する絶縁膜は、化学気相法（ＣＶＤ法）、スパッタ法、原子層エピタキシ法（ＡＬＥ法）法、単結晶半導体基板１１０を酸化するまたは窒化するなどの方法により形成することができる。ＣＶＤ法には、減圧ＣＶＤ法、熱ＣＶＤ法、プラズマ励起ＣＶＤ法（以下、ＰＥＣＶＤ法という）などがある。ＰＥＣＶＤ法は、３５０℃以下の低温処理であり、また他のＣＶＤ法よりも成膜速度が大きいので、好ましい。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。例えば、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
第１絶縁層１１３には、ナトリウムが単結晶半導体層１１２に侵入することを防ぐためのバリア層となる絶縁膜を少なくとも１層含むことが好ましい。バリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板（代表的には、ガラス基板）を用いた場合、支持基板１００が加熱されると、このような不純物が支持基板１００から単結晶半導体層１１２に拡散するおそれがある。よって、バリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１２に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、第１絶縁層１１３をバリア層として機能させることができる。
例えば、第１絶縁層１１３を単層構造とする場合は、バリア層として機能する膜で第１絶縁層１１３を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造の第１絶縁層１１３を形成することができる。
第１絶縁層１１３を、バリア層を１層含む２層構造の膜とする場合は、上層は、ナトリウムなどの不純物をブロッキングするためのバリア層で構成する。上層は、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板１１０と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜、および単結晶半導体基板１１０を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施形態では、第１絶縁層１１３を第１絶縁層１１３ａと第１絶縁層１１３ｂでなる２層構造とする。第１絶縁層１１３をブロッキング膜として機能させる第１絶縁層１１３ａと第１絶縁層１１３ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
例えば、下層の第１絶縁層１１３ａとして、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法により酸化窒化シリコン膜で形成することができる。また、第１絶縁層１１３ａとして、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法により酸化シリコン膜を形成することもできる。また、単結晶半導体基板１１０を酸化した、酸化膜で第１絶縁層１１３ａを形成することもできる。
有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
上層の第１絶縁層１１３ｂは、プロセスガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化酸化シリコン膜で、または、プロセスガスにＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化シリコン膜で形成することができる。
例えば、ＰＥＣＶＤ法で、酸化窒化シリコンでなる第１絶縁層１１３ａ、窒化酸化シリコンでなる第１絶縁層１１３ｂを形成する場合、単結晶半導体基板１１０をＰＥＣＶＤ装置のチャンバーに搬入する。そして、第１絶縁層１１３ａの形成用プロセスガスとしてＳｉＨ４およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン膜を単結晶半導体基板１１０上に形成する。次に、チャンバーに導入するガスを第１絶縁層１１３ｂ形成用のプロセスガスに変更する。ここでは、ＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように第１絶縁層１１３ａおよび第１絶縁層１１３ｂを形成することで、スループット良く、複数の単結晶半導体基板１１０に第１絶縁層１１３を形成することができる。また、大気に触れさせることなく第１絶縁層１１３ａ、第１絶縁層１１３ｂを形成できるので、第１絶縁層１１３ａと第１絶縁層１１３ｂの界面が大気によって汚染されることを防止することができる。
また、第１絶縁層１１３ａとして、単結晶半導体基板１１０を熱酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ雰囲気中で、単結晶半導体基板１１０を酸化することで、ハロゲンを含んだ酸化膜を第１絶縁層１１３ａとして形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとすることができる。
このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、単結晶半導体基板１１０から除去される。また、酸化膜に含まれるハロゲン元素により、単結晶半導体基板１１０の表面の未結合手が終端されるため、酸化膜と単結晶半導体基板１１０との界面の局在準位密度が低減できる。
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含ませることにより、半導体基板１０において、金属などの不純物を捕獲して単結晶半導体層１１２の汚染を防止する保護膜として機能させることができる。
また、単結晶半導体基板１１０の酸化膜を形成する方法は、７００℃以上の温度で加熱する熱酸化処理の他の方法を用いることもできる。例えば、酸素ラジカル（Ｏラジカル）、または水酸化ラジカル（ＯＨラジカル）を含んだプラズマによるプラズマ処理、または高密度プラズマ処理、オゾン添加水（Ｏ３水）による酸化処理などにより、単結晶半導体基板１１０の酸化膜を形成することができる。
なお、熱酸化処理は高温プロセスであるため、熱応力が発生しやすく、そのために単結晶半導体基板１１０にすべり転位などの結晶欠陥が発生しやすくなる。よって、第１絶縁層１１３を形成するために、単結晶半導体基板１１０を酸化処理する場合は、熱酸化処理よりも、ＣＶＤ法、スパッタリング法、又はオゾン添加水による酸化処理など、７００℃以下の低温プロセスの処理を行うことが好ましい。
次に、運動エネルギーを有するイオンを単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の所定の深さに結晶構造を損傷された損傷領域１１５を形成する。図４（Ｂ）は損傷領域１１５を形成する工程を説明する断面図である。図４（Ｂ）に示すように、第１絶縁層１１３を介して、加速されたイオン１２１を単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の表面から所定の深さの領域にイオンが添加され、損傷領域１１５を形成することができる。イオン１２１は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
損傷領域１１５が形成される領域の深さは、イオン１２１の加速エネルギーとイオン１２１の入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１２１の平均侵入深さとほぼ同じ深さの領域に損傷領域１１５が形成される。そのため、イオン１２１を添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層１１７の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、損傷領域１１５が形成される深さを調節する。
損傷領域１１５の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を半導体ウエハに添加することにする。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１１０に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合が５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つを５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板１１０の同じ深さに集中させてイオンを添加することができる。
損傷領域１１５を浅い領域に形成するためには、イオン１２１の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、単結晶半導体基板１１０に添加できる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能と考えられる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
また、加速されたイオン１２１を単結晶半導体基板１１０に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスを励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、単結晶半導体基板１１０に照射する。
損傷領域１１５には、５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素（Ｈ）を含ませることが好ましい。単結晶半導体基板１１０に局所的な高濃度の水素添加領域を形成すると、結晶構造が失われ微小な空洞が形成されるため、損傷領域１１５は多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によって損傷領域１１５に形成された微小な空洞の体積変化が起こり、損傷領域１１５に沿って単結晶半導体基板１１０を劈開（分離）することができる。なお、損傷領域１１５に含まれる水素濃度はイオン１２１のドーズ量や加速電圧などによって制御される。
水素ガスを用いて、イオンドーピング装置でイオンを単結晶半導体基板１１０に添加する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを添加することで、イオン１２１に含まれるイオン種および、その割合にもよるが、損傷領域１１５を単結晶半導体基板１１０の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
例えば、単結晶半導体基板１１０が単結晶シリコン基板であり、第１絶縁層１１３ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、第１絶縁層１１３ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ２の条件では、単結晶半導体基板１１０から厚さ１００ｎｍ程度の単結晶半導体層を分離することができる。また、第１絶縁層１１３ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンをドープすると、単結晶半導体基板１１０から厚さ７０ｎｍ程度の単結晶半導体層を分離することができる。
イオン１２１のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主なイオン１２１として、単結晶半導体基板１１０に照射することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷領域１１５に形成することができる。ヘリウムを用いて、イオンドーピング法でイオンを単結晶半導体基板１１０に照射する場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
イオン注入装置とイオンドーピング装置では、ソースガスから生成される水素イオン種Ｈ＋、Ｈ２ ＋、およびＨ３ ＋の割合は、大きく異なる。図４４は、イオンドーピング装置で１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオン種の質量分析結果を示すグラフである。横軸はイオン種の質量である。質量１、２、３のスペクトルは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの量に対応する。図４４では、質量３のイオンの数を１００とした場合の相対比で、他の質量を有するイオン種の数量を表している。図４４から、プラズマ中に生成される水素イオン種の割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。イオンドーピング装置で水素イオンを打ち込んだ単結晶シリコンウエハについて、水素濃度分布を二次イオン質量分析した結果からも、単結晶シリコンウエハに照射される水素イオン種のうちＨ３ ＋が約８０％を占めることが確認されている。
図４５は、イオン注入装置で、イオン源の圧力がおよそ３×１０−３Ｐａの場合の、ＰＨ３から生成したイオン種の質量分析結果を示すグラフである。図４４と同様、横軸はイオン種の質量を示し、質量１、２、３のスペクトルは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸はイオンの量に対応するスペクトルの強度である。図４５からは、プラズマ中の水素イオン種の割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７である。なお、図４５はソースガスがＰＨ３の場合のデータであるが、ソースガスに１００％Ｈ２ガスを用いたときも、水素イオン種の割合は同様になる。つまり、水素ガスから生成されるイオン種の割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７である。
したがって、イオン注入装置では、水素イオン種Ｈ＋、Ｈ２ ＋、およびＨ３ ＋のうち、Ｈ３ ＋は７％程度しか生成されず、他方、イオンドーピング装置ではＨ３ ＋の割合を５０％以上、８０％程度にすることが可能である。以下に、イオンドーピング装置とイオン注入装置でＨ３ ＋が生成される割合が大きく異なる理由を考察する。
［水素プラズマ中のイオン］
水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。以下に、各水素イオン種の反応過程（生成過程、消滅過程）を示す反応式を列挙する。また、図４６に、これら反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図４６に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・（１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・（２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・（３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・（４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・（５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・（６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・（７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・（８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・（９）
［Ｈ３ ＋の生成過程］
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。各反応式において、右辺（最右辺）の生成物の増加量は、その左辺（最左辺）に示す原料の濃度や、その反応に係る速度係数などに依存する。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、荷電粒子が移動することによって失うポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このように、荷電粒子の運動エネルギーが増大する傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。また、平均自由行程が小さくとも、衝突までに大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況では、Ｈ２ ＋の運動エネルギーは大きくなる。反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
例えば、図４５のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋およびＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図４４のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（図４４のデータでは８０％程度）とすることが可能である。これは、上述したように、チャンバー内の圧力および電場に起因するものと考えられる。
［Ｈ３ ＋の照射メカニズム］
図４４のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで半導体基板に照射する場合、半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン注入層の形成までのメカニズムを考察するために、次の５種類のモデル（モデル１乃至５）を考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
［シミュレーション結果と実測値との比較］
上記のモデル１乃至５を基にして、水素イオン種をシリコン基板に照射するシミュレーションを行った。シミュレーション用のソフトウェアとして、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩＭは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版である。なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種をシリコン基板に照射する場合には、ＳＲＩＭを適用することが可能である。それは、水素イオン種とＳｉ原子の衝突により、シリコン基板の結晶構造が非単結晶構造に変化するためである。
以下に、シミュレーション結果について説明する。なお、本実施形態のシミュレーションでは、モデル２を用いた計算ではＨ２ ＋を質量２倍のＨ＋に置き換えている。また、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えている。
上記のモデル１乃至モデル５を用いて、加速電圧８０ｋＶで水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）について、それぞれ、シリコン基板中の水素元素（Ｈ）の深さ方向の分布を計算した。図４７に、その計算結果を示す。さらに、図４７に、Ｓｉ基板中の水素元素（Ｈ）の深さ方向の分布の実測値も示す。この実測値は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定したデータ（以下、ＳＩＭＳデータと呼ぶ。）ある。ＳＩＭＳで測定した試料は、図４４のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０ｋＶで照射したＳｉ基板である。
図４７において、モデル１乃至モデル５を用いた計算値のグラフの縦軸は、それぞれ、水素原子の数を示す右縦軸である。ＳＩＭＳデータのグラフの縦軸は、水素原子の濃度を示す左縦軸である。計算値およびＳＩＭＳデータ共に、そのグラフの横軸はＳｉ基板表面からの深さを表している。実測値であるＳＩＭＳデータと計算値とを比較すると、モデル２およびモデル４は明らかにＳＩＭＳデータのグラフから外れており、また、ＳＩＭＳデータにはモデル３に対応するピークは存在していない。このことから、モデル２乃至モデル４の寄与は、モデル１およびモデル５の寄与よりも、相対的に小さいことが分かる。イオンの運動エネルギーの単位がｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考慮すると、モデル２およびモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと予想される。従って、モデル２乃至モデル４は、以下の考察では考慮しない。次に、モデル１およびモデル５を用い、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶで、水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）をシミュレーションした結果を説明する。
図４８乃至図５０に、Ｓｉ基板中の水素（Ｈ）の深さ方向の分布を計算した結果を示す。図４８、図４９および図５０には、それぞれ、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶの場合の計算結果が示されている。さらに、図４８乃至図５０には、実測値であるＳＩＭＳデータ、およびＳＩＭＳデータにフィッティングしたカーブ（以下、フィッティング関数と呼ぶ）も示されている。ＳＩＭＳで測定した試料は、図４４のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０ｋＶ、６０ｋＶ、または４０ｋＶで加速して、照射したＳｉ基板である。なお、モデル１およびモデル５を用いた計算値のグラフの縦軸は右縦軸の水素原子の数であり、ＳＩＭＳデータおよびフィッティング関数のグラフの縦軸は左縦軸の水素原子の濃度である。また、各グラフの横軸はＳｉ基板表面からの深さを表している。
ここでは、フィッティング関数はモデル１およびモデル５を考慮して以下の計算式（ｆ１）により求めている。計算式（ｆ１）中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］・・・（ｆ１）
フィッティング関数の決定には、現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図４４参照。）を考えれば、Ｈ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは、Ｈ２ ＋の寄与を除外している。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外しても大きな影響はない（ＳＩＭＳデータにモデル３に対応するピークが現れていない。図４７参照）。
・モデル３によるＳｉ基板中の水素元素の深さ方向プロファイルは、モデル５の深さ方向プロファイルとピーク位置が近いため（図４７参照）、モデル３の寄与は、モデル５の照射過程において生じるチャネリング（結晶の格子構造に起因する原子の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図５１に、計算式（ｆ１）のフィッティングパラメータを示す。いずれの加速電圧においても、Ｓｉ基板に導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや、非晶質Ｓｉと仮定して計算していることなどを考えれば、図５１に示す比は、実際の照射に係る水素イオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図４４参照。）に近い値が得られていると言える。
［Ｈ３ ＋を用いる効果］
図４４に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。なお、ここでは、Ｈ３ ＋を効率的に照射するために、図４４に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、ならびに、ＳＯＩ基板の大面積化、低コスト化および生産性向上などの顕著な効果を得ることができる。
以上の考察により、Ｈ３ ＋をより多く単結晶半導体基板１１０に打ち込むには、イオン注入装置よりイオンドーピング装置を用いる方が好ましい。
また、イオンドーピング装置では、生成されたイオン種の質量分離を行っていないため、ソースガスの利用効率が高い。また、加速されたイオンを面状または線状に照射することができるので、タクトタイムを短縮することが容易である。これに対して、イオン注入装置は、生成したイオンを質量分離して特定のイオン種だけを基板に打ち込めるという特徴がある。しかし、質量分離を行うことで、ソースガスから生成されるイオンの利用効率がイオンドーピング装置よりも低くなる。また、イオン注入装置ではビーム形状が点状のイオンビームを走査することによりイオンを打ち込むため、大面積を処理するにはスループットに問題が生じる。したがって、ソースガスの利用効率、および大面積処理の点から、イオンドーピング装置で、イオン１２１を照射して、単結晶半導体基板１１０中に損傷領域１１５を形成することが好ましい。
損傷領域１１５を形成した後、図４（Ｃ）に示すように、第１絶縁層１１３の上面に第２絶縁層１１４を形成する。第２絶縁層１１４を形成する工程では、単結晶半導体基板１１０の加熱温度は、損傷領域１１５に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷領域１１５からガスが抜けない温度である。なお、損傷領域１１５を形成する前に第２絶縁層１１４を形成することもできる。この場合は、第２絶縁層１１４を形成するときのプロセス温度は、３５０℃以上にすることができる。
第２絶縁層１１４は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するための層である。そのため、第２絶縁層１１４の平均粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、第２絶縁層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
第２絶縁層１１４には、化学的気相反応により形成される絶縁膜が好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、第２絶縁層１１４として形成することができる。第２絶縁層１１４として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスにＮＯ２などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる第２絶縁層１１４を形成するための条件例としては、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。成膜圧力は１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚが挙げられる。
また、図４（Ｂ）の工程と図４（Ｃ）の工程の順序を逆にすることもできる。すなわち、単結晶半導体基板１１０に、第１絶縁層１１３および第２絶縁層１１４を形成した後、損傷領域１１５を形成することもできる。この場合、第１絶縁層１１３と第２絶縁層１１４を同じ成膜装置で形成できる場合は、第１絶縁層１１３と第２絶縁層１１４の形成を連続して行うことが好ましい。
また、図４（Ｂ）の工程を行った後、図４（Ａ）の工程と図４（Ｃ）の工程を行うこともできる。すなわち、単結晶半導体基板１１０にイオン１２１を照射して損傷領域１１５を形成した後、第１絶縁層１１３および第２絶縁層１１４を形成することもできる。この場合、第１絶縁層１１３と第２絶縁層１１４を同じ成膜装置で形成できる場合は、第１絶縁層１１３と第２絶縁層１１４の形成を連続して行うことが好ましい。また、損傷領域１１５を形成する前に、単結晶半導体基板１１０の表面を保護するために、単結晶半導体基板１１０を酸化処理して、表面に酸化膜を形成し、酸化膜を介してイオンを単結晶半導体基板１１０に照射することもできる。損傷領域１１５を形成した後はこの酸化膜を除去する。また、酸化膜を残した状態で、第１絶縁層１１３を形成することもできる。
次に、第１絶縁層１１３、損傷領域１１５および第２絶縁層１１４が形成された単結晶半導体基板１１０と支持基板１００を洗浄する。この洗浄工程は、純水中での超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０および支持基板１００の一方または両方をオゾン添加水で洗浄することは好ましい。オゾン添加水で洗浄することで、有機物の除去と、第２絶縁層１１４表面および支持基板１００の親水性を向上させる表面活性化処理を行うことができる。また、オゾン添加水の他、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。ＯＨ基の増大により水素結合による接合をより強固にすることが可能である。
また、第２絶縁層１１４の表面、および支持基板１００の活性化処理には、オゾン添加水による洗浄の他、原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。このような表面処理により、４００℃以下の温度であっても異種材料間を接合することが容易となる。
図４（Ｄ）は接合工程を説明する断面図である。第２絶縁層１１４を介して、支持基板１００と単結晶半導体基板１１０を密接させる。本実施形態の場合は、支持基板１００表面と第２絶縁層１１４表面を密接させ、密接された部分が接合される。支持基板１００表面と第２絶縁層１１４表面との接合の結合力は、初期の段階においてファン・デル・ワールス力が作用するものと考えられ、第２絶縁層１１４表面と支持基板１００表面に圧力を加えると、密接部分に水素結合が形成され、第２絶縁層１１４表面と支持基板１００表面とをより強固に結合させることができる。
よって、単結晶半導体基板１１０の端の一箇所に３００〜１５０００Ｎ／ｃｍ２程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍ２が好ましい。圧力をかけた部分から第２絶縁層１１４と支持基板１００とが接合しはじめ、接合部分が第２絶縁層１１４の全面におよぶ。その結果、支持基板１００に単結晶半導体基板１１０が固定される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
支持基板１００に単結晶半導体基板１１０を接合させた後、支持基板１００と第２絶縁層１１４との結合力を増加させるための加熱処理または加圧処理を行うことが好ましい。この処理温度は、損傷領域１１５に亀裂を発生させない温度とし、室温以上４００℃未満の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板１００に単結晶半導体基板１１０を貼り合わせることで、支持基板１００と第２絶縁層１１４との接合界面での結合力を強固にすることができる。また、加圧処理では、接合面に垂直な方向に圧力が加わるように行うことが好ましい。この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
次いで、加熱処理を行い、損傷領域１１５で剥離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１７を分離する。図４（Ｅ）は、単結晶半導体基板１１０から単結晶半導体層１１７を分離する分離工程を説明する図である。１１８を付した要素は単結晶半導体層１１７が分離された単結晶半導体基板１１０を示している。
加熱処理を行うことで、温度上昇によって損傷領域１１５に形成されている微小な孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、損傷領域１１５の微小な孔に体積変化が起こり、損傷領域１１５に亀裂が生じるので、損傷領域１１５沿って単結晶半導体基板１１０が劈開される。第２絶縁層１１４は支持基板１００に接合しているので、支持基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１７が固定される。単結晶半導体層１１７を単結晶半導体基板１１０から分離するための加熱処理の温度は、支持基板１００の歪み点を越えない温度とする。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。
加熱炉は、抵抗発熱体などにより加熱された炉からの輻射を主として、被処理物を加熱する装置である。
ＲＴＡ装置は、ランプ光を利用した加熱装置である。ＲＴＡ装置として、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置がある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、上記のランプから発する光による熱輻射、およびランプから発する光で気体を加熱し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、窒素、アルゴンなどの希ガスのような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置には、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
マイクロ波加熱装置は、マイクロ波の輻射によって被処理物を加熱する装置である。マイクロ波加熱装置には、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
ＲＴＡ装置などの加熱装置を用いて、支持基板１００に貼り付けられた単結晶半導体基板１１０の温度を４００℃以上支持基板の歪み点以下の範囲に上昇させる。例えば、加熱温度の上限は６５０℃とすることができる。
ＧＲＴＡ装置を用いる場合は、例えば、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とする。抵抗加熱装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間２時間以上４時間以内とする。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波を１０分間以上２０分間以内照射する。
抵抗発熱体を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。単結晶半導体基板１１０が貼り付けられた支持基板１００を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１１０の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度を４００℃に下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の単結晶半導体基板１１８、および単結晶半導体層１１７が貼り付けられた支持基板１００を冷却する。
上記の抵抗加熱炉を用いた加熱処理は、第２絶縁層１１４と支持基板１００との結合力を強化するための加熱処理と、損傷領域１１５に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされた支持基板１００と単結晶半導体基板１１０を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板１１０を損傷領域１１５で分割させる。
７００℃以下の低温処理で、第２絶縁層１１４と支持基板１００を強固に接合させるためには、第２絶縁層１１４の表面、および支持基板の表面にＯＨ基、水分子（Ｈ２Ｏ）が存在することが好ましい。これは、第２絶縁層１１４と支持基板１００との接合が、ＯＨ基や水分子が共有結合（酸素分子と水素分子の共有結合）や水素結合を形成することで開始するからである。
したがって、第２絶縁層１１４、支持基板１００の表面を活性化して親水性とすることは好ましい。また、酸素または水素を含ませるような方法で、第２絶縁層１１４を形成することが好ましい。例えば、処理温度４００℃以下のＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜、窒化シリコン膜などを形成することで水素を膜に含ませることができる。酸化シリコン膜または酸化窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４およびＮ２Ｏを用いればよい。窒化酸化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４、ＮＨ３およびＮ２Ｏを用いればよい。窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４、およびＮＨ３を用いればよい。また、ＰＥＣＶＤ法で形成するときの原料に、ＴＥＯＳ（化学式Ｓｉ（ＯＣ２Ｈ５）４）のようなＯＨ基を有する化合物を用いることが好ましい。
なお、プロセス温度が７００℃以下であることを低温処理というのは、プロセス温度がガラス基板の歪み点以下の温度になるからである。対照的に、スマートカット（登録商標）で形成されるＳＯＩ基板では単結晶シリコン層と単結晶シリコンウエハを貼り付けるために８００℃以上の加熱処理を行っており、ガラス基板の歪み点を超える温度での加熱処理を必要とするからである。
なお、図４（Ｅ）に示すように、単結晶半導体基板１１０の周辺部が支持基板１００に接合しない場合が多い。これは、単結晶半導体基板１１０の周辺部が面取りされているため、または、単結晶半導体基板１１０を移動した際に第２絶縁層１１４の周辺部を傷つけたり汚れたりさせるため、支持基板１００と第２絶縁層１１４とが密着しない単結晶半導体基板１１０の周辺部では損傷領域１１５が分離しにくいため、などの理由によるものと考えられる。そのため、支持基板１００には、単結晶半導体基板１１０よりもサイズが小さい単結晶半導体層１１７が貼り付けられ、また、単結晶半導体基板１１８の周囲には凸部が形成され、その凸部上に、支持基板１００に貼り付けられなかった第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４が残っている場合がある。
支持基板１００に密着された単結晶半導体層１１７には、損傷領域１１５の形成、および損傷領域１１５での劈開などによって、結晶性が損なわれている。つまり、加工前の単結晶半導体基板１１０には無かった転位などの結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層１１７に形成されている。また、単結晶半導体層１１７の表面は、単結晶半導体基板１１０からの分離面であり、平坦性が損なわれている。単結晶半導体層１１７の結晶性を回復させるために、レーザビームを照射して、単結晶半導体層１１７を溶融させ、再結晶化させる。また、単結晶半導体層１１７の表面を平坦化するためにレーザビームを照射し、単結晶半導体層１１７を溶融させる。図５（Ａ）は、レーザ照射処理工程を説明するための図面である。
図５（Ａ）に示すように、レーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７の分離面の全面に照射する。レーザビーム１２２の走査は、例えば、レーザビーム１２２を移動せずに、単結晶半導体層１１７が固定された支持基板１００を移動する。矢印１２３は、支持基板１００の移動方向を示す。
レーザビーム１２２を照射すると、単結晶半導体層１１７がレーザビーム１２２を吸収し、レーザビーム１２２が照射された部分が温度上昇する。この部分の温度が単結晶半導体基板１１０の融点以上の温度になると、溶融する。レーザビーム１２２が照射されなくなると、単結晶半導体層１１７の溶融部分の温度は下がり、やがて、溶融部分は凝固し、再結晶化する。レーザビーム１２２を走査することで、単結晶半導体層１１７全面にレーザビーム１２２を照射する。または、単結晶半導体層１１７の再単結晶化すべき領域のみ選択的にレーザビーム１２２を照射することもできる。
図５（Ｂ）は、レーザ照射工程後の半導体基板の構造を示す断面図であり、単結晶半導体層１１９は、再単結晶化された単結晶半導体層１１７である。また、図５（Ｂ）の外観図が図１である。
レーザ照射処理された単結晶半導体層１１９は、単結晶半導体層１１７よりも結晶性が向上される。または、レーザ照射処理によって平坦性を向上することができる。これは単結晶半導体層１１７を溶融させることで、単結晶半導体層中のダングリングボンドや、単結晶半導体層とバッファ層界面に存在する欠陥のようなミクロの欠陥を修復することができるからである。なお、単結晶半導体層の結晶性は、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定、Ｘ線回折像の測定、光学顕微鏡および電子顕微鏡による観察、ならびにラマン分光スペクトルの測定などにより評価することができる。また、単結晶半導体層表面の平坦性は、原子間力顕微鏡による観察などにより評価することができる。
レーザビーム１２２の照射によって、単結晶半導体層１１７のレーザビーム１２２が照射されている領域を、部分溶融または完全溶融させる。なお、単結晶半導体層１１７が完全溶融状態であるとは、膜の表面から下面までの層全体が溶融されていることをいう。図５（Ａ）の積層構造では、完全溶融状態とは、単結晶半導体層１１７の上面から第１絶縁層１１３との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１１７を部分溶融させるとは、溶融されている深さが第１絶縁層１１３との界面（単結晶半導体層１１７の厚さ）よりも浅くなるように、単結晶半導体層１１７を溶融させることである。つまり、単結晶半導体層１１７が部分溶融状態であるとは、上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
レーザビーム１２２の照射により、単結晶半導体層１１７が部分溶融すると、液相となった半導体の表面張力により平坦化が進行する。同時に、支持基板１００への熱の拡散により単結晶半導体層１１７の冷却が進み、単結晶半導体層１１７中には深さ方向に温度勾配が生じ、支持基板１００側から、単結晶半導体層１１７表面へと固液界面が移動して、再結晶化する。いわゆる縦成長が起こる。また、この結晶化には下層の溶融しない領域を種として再結晶化が進行する。
下層の固相部分は単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１９は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された上層は、凝固することで再結晶化するが、下層の固相のまま残った単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１７の主表面の面方位は、（１００）であり、レーザ照射処理によって部分溶融し、再結晶化された単結晶半導体層１１２の主表面の面方位は（１００）になる。
また、レーザビーム１２２の照射により、単結晶半導体層１１７が完全溶融すると、液相となった半導体の表面張力により平坦化が進行する。また、完全溶融された領域は、凝固する過程で、溶融された領域と隣接している単結晶半導体から結晶成長し、横成長が起こる。溶融されていない部分は、単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１９を、結晶粒界の無い単結晶半導体層とすることができる。つまり、完全溶融された領域は、凝固することで再結晶化するが、隣接している溶融していない部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１７の主表面の面方位は、（１００）であり、レーザ照射処理によって完全溶融し、再結晶化された単結晶半導体層１１９の主表面の面方位は（１００）になる。
レーザビーム１２２の照射よって、単結晶半導体層１１７を部分溶融または完全溶融させることで、表面が平坦な単結晶半導体層１１９を形成することができる。これは、単結晶半導体層１１７の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、および凸部が無くなるように変形し、この液体部分が凝固し、再結晶化するため、表面が平坦化された単結晶半導体層１１９を形成することができる。
単結晶半導体層１１９の表面を平坦化することで、単結晶半導体層１１９上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑え、なおかつ、高いオン電流のトランジスタを形成することができる。
従来のＳＯＩ基板の製造技術では、単結晶半導体層の平坦化には機械研磨が必要とされている。これに対して、本実施形態のレーザ照射処理は、単結晶半導体層の平坦化と結晶性の優れた単結晶半導体層の形成という２つの重要な処理を実現しており、従来のＳＯＩ基板の製造技術では全く想定されていない新しい技術である。
レーザビーム１２２を照射するときの単結晶半導体層１１７の温度は室温、または支持基板の歪み点以下の温度にすることができる。支持基板１００に固定された単結晶半導体層１１７を加熱し、単結晶半導体層１１７の温度を室温よりも上昇させることができる。加熱温度は支持基板１００の歪み点以下であり、２００℃以上６５０℃以下とすることができる。
レーザビーム照射時に単結晶半導体層が固定された支持基板を加熱することで、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる。したがって、レーザビームのビーム形状の幅（走査方向の長さ）を長くできるため、またはレーザビームのオーバーラップ率を小さくできるため、走査速度を速くすることができる。このことにより、１枚の基板を処理するタクトタイムが短くなるので、レーザ照射処理のスループットが向上する。レーザビームのエネルギーを低下できるのは、加熱によって、１ショットのパルスによって単結晶半導体層１１７が溶融している時間が延長されるからと考えられる。
レーザ発振器には、発振の仕方により、パルス発振、連続発振レーザ、疑似連続発振レーザパルスに分けることができる。単結晶半導体層１１７の溶融部分を再単結晶化させるには、パルス発振レーザを用いることが推奨される。パルス発振レーザを用いる場合は、レーザビームが１パルス（１ショット）照射されると、次のパルスが照射されるまでに、パルスが照射された領域は、溶融し、凝固して再結晶化する。つまり、１つのパルスが照射されて溶融された領域は、次のパルスが照射される時には再結晶化し、固相状態に戻っている。したがって、パルスレーザ発振から発振されたレーザビームによって溶融された領域が凝固するときは、溶融されていない単結晶から結晶成長し、単結晶構造となることが、最も安定な状態となる。
他方、連続発振レーザの場合は、レーザビームが間欠的に照射されるのではなく常時照射されるので、レーザビームの走査によって、溶融領域（液相領域）と固相領域の界面がその方向に移動する。そのため、溶融された部分が凝固するときに、結晶成長が均一になりにくく、結晶軸の方向が揃わず、粒界ができやすくなる。このことは、疑似連続発振レーザも同様である。
よって、レーザ照射工程では、パルス発振レーザを用いる方が、再現性良く単結晶半導体層１１７を再単結晶化することができる。パルス発振レーザには、繰り返し周波数が１０ＭＨｚ未満、好ましくは１０ｋＨｚ以下のレーザを用いることができる。繰り返し周波数を１０ＭＨｚ未満とすることで、レーザビームの１ショット毎に、次のショットが照射される前に照射領域を溶融、凝固させることができる。また、パルス発振レーザから照射されるレーザビームのパルス幅は１０ｎ秒以上５００ｎ秒以下とすることができる。
図５（Ａ）のレーザ照射工程に用いるパルス発振レーザには、例えば、ＸｅＣｌレーザ、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、Ｙ２Ｏ３レーザ等がある。レーザビームとしては、これらレーザ発振器の基本波、高調波（第２高調波、第３高調波、第４高調波など）を用いることができる。これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続発振となる発振器もある。
また、レーザビーム１２２を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビーム１２２の波長は、単結晶半導体層１１７に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
レーザビーム１２２のエネルギーは、レーザビーム１２２の波長、レーザビーム１２２の表皮深さ、単結晶半導体層１１７厚などを考慮して決定することができる。パルス発振レーザを用いた場合、レーザビーム１２２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下の範囲とすることができる。
レーザビーム１２２の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気の双方で、単結晶半導体層１１７の結晶性の回復および平坦化の効果があることが確認されている。また、大気雰囲気よりも不活性気体雰囲気が好ましいことが確認されている。窒素などの不活性気体雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１７の平坦性を向上させる効果が高く、また、不活性気体雰囲気のほうが大気雰囲気よりもクラックのような変形が発生することが抑えられ、結晶欠陥の減少および平坦化を実現するためのレーザビーム１２２の使用可能なエネルギー範囲が広くなる。
不活性気体雰囲気中でレーザビーム１２２を照射するには、気密性のあるチャンバー内でレーザビーム１２２を照射すればよい。このチャンバー内に不活性気体を供給することで、不活性気体雰囲気中で、レーザビーム１２２を照射することができる。チャンバーを用いない場合は、単結晶半導体層１１７におけるレーザビーム１２２の被照射面に不活性気体を吹き付けながら、その被照射面にレーザビーム１２２を照射することで、不活性気体雰囲気でのレーザビーム１２２の照射を実現することができる。
不活性気体とは、レーザビームの照射工程で、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノンなどの希ガスなどがある。また、不活性気体の酸素濃度は３０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下がより好ましい。
また、レーザ照射処理を気密性のあるチャンバー内でおこなう場合は、チャンバー内を減圧し、真空状態とすることで、不活性気体雰囲気でレーザ照射処理を行うのと同じ効果を得ることができる。チャンバー内の圧力は１２Ｐａ以下、または、酸素分圧が３０ｐｐｍ以下とすることが好ましい。より好ましくは、チャンバー内の圧力は４Ｐａ以下、または酸素分圧は１０ｐｐｍ以下とする。
また、レーザビーム１２２を光学系を通過させて、被照射面でのレーザビーム１２２のビーム形状を線状または矩形状にする。このことにより、スループット良くレーザビーム１２２の照射を行うことができる。
レーザビーム１２２を単結晶半導体層１１７に照射する前に、単結晶半導体層１１７の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行う。それは、単結晶半導体層１１７表面に酸化膜が存在する状態で、レーザビーム１２２を照射しても、平坦化の効果が十分に得られない場合があるためである。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１７の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導体層１１７から酸化膜が除去されたことが確認できる。
図５（Ａ）のレーザビーム１２２の照射工程は、次のように行うことができる。まず、単結晶半導体層１１７を１／１００に希釈されたフッ酸で１１０秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層１１７が貼り付けられた支持基板１００をレーザ照射装置のステージ上に配置する。単結晶半導体層１１７を加熱する場合は、ステージに設けられた抵抗加熱装置などの加熱手段により、単結晶半導体層１１７を２００℃以上６５０℃以下の温度に加熱する。例えば、加熱温度を５００℃とする。
レーザビーム１２２のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザビーム１２２の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７に照射する。レーザビーム１２２の走査は、レーザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザビームの走査速度に対応する。レーザビーム１２２の走査速度を調節して、単結晶半導体層１１７の同じ領域にレーザビーム１２２が１〜２０ショット照射されるようにする。レーザビーム１２２のショット数は１以上１１以下が好ましい。レーザビーム１２２を１ショット照射し、単結晶半導体層１１７を溶融させることで、再単結晶化させ、かつ表面を平坦化することが可能である。ショット数が小さいほど、レーザ照射処理のタクトタイムが短縮できる。
レーザビーム１２２の照射によって溶融させる加熱処理と、その後の溶融させない加熱処理によって、より完全な単結晶半導体層を得ることができる。このような優れた結晶性を有する単結晶半導体層１１２が固定された半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
単結晶半導体層１１７にレーザビーム１２２を照射する前に、単結晶半導体層１１７をエッチングすることができる。このエッチングにより、単結晶半導体層１１７の分離面に残っている損傷領域１１５を除去することができる。損傷領域１１５を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
このエッチングを行う場合も、単結晶半導体層１１７にレーザビーム１２２を照射する前に、エッチング処理された単結晶半導体層１１７表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うことが好ましい。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。
レーザビーム１２２を照射した後、単結晶半導体層１１９を溶融させない温度で加熱する加熱処理を行う。図５（Ｂ）は、この加熱処理工程を説明するための断面図である。図５（Ｂ）には、電磁波１２４の輻射により単結晶半導体層１１９が加熱されることを示している。単結晶半導体層１１９の加熱は、電磁波１２４の輻射に限定されるものではなく、熱伝導により単結晶半導体層１１９を加熱することも可能である。もちろん、輻射と熱伝導の組み合わせにより、単結晶半導体層１１９を加熱することも可能である。
図５（Ｃ）は、加熱処理後の半導体基板の構造を示す断面図であり、単結晶半導体層１１２は、単結晶半導体層を溶融させない温度で加熱された単結晶半導体層１１９に対応する。また、図５（Ｃ）の外観図が図１である。
図５（Ｂ）の加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。
単結晶半導体層１１９の欠陥などを修復するため、単結晶半導体層１１９の温度は４００℃以上とする。また、この加熱温度は、単結晶半導体層１１９を溶融させない温度で、かつ支持基板１００の歪み点以下の温度である。この加熱温度は５００℃以上が好ましく、例えば、加熱温度は５００℃以上６５０℃以下とすることができ、５５０℃以上に単結晶半導体層１１９を加熱することがより好ましい。
加熱処理の雰囲気は不活性気体雰囲気とすることができる。不活性気体とは、この加熱処理において単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノンなどの希ガスなどがある。また、不活性気体雰囲気中の酸素濃度は３０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下がより好ましい。また、加熱処理の雰囲気を減圧状態（真空状態）にすることで、単結晶半導体層表面の酸化を防止することができる。圧力は１×１０−３〜５×１０−３Ｐａとすることが好ましい。
加熱処理によって、単結晶半導体層１１２のライフタイムを、加熱処理を行っていない単結晶半導体層１１９よりも向上させることができる。この理由は明らかではないが、単結晶半導体層１１９を溶融させない加熱処理によって、レーザ照射工程で修復されなかった単結晶半導体層１１９内部のミクロな欠陥が修復されていること、バッファ層１１１と単結晶半導体層１１９との界面でのダングリングボンドが修復されていることではないかと考えられる。ライフタイムの向上の効果を得るため、加熱温度は４００℃以上とし、５００℃以上が好ましく、５５０℃以上がより好ましい。
半導体（シリコン）に光を照射すると、半導体中に電子および正孔（キャリア）が生成され、やがて電子と正孔が再結合し、消滅する。このキャリアが生成し、再結合して消滅するまでの平均寿命をライフタイムという。ライフタイムは、再結合ライフタイム、およびキャリアライフタイムとも呼ばれている。ライフタイムが長いほど、半導体中の欠陥、不純物が少ない。よってライフタイムが長い単結晶半導体層により、優れた電気特性を有し、かつ高信頼性のトランジスタを作製することができる。
このように、本実施形態では、レーザビーム１２２の照射による溶融させる加熱処理と、その後の溶融させない加熱処理によって、より完全な単結晶構造の単結晶半導体層１１２を形成することができる。このような優れた結晶性を有する単結晶半導体層１１２が固定された半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
また、図４（Ｂ）の損傷領域１１５の形成に、イオンドーピング法で、ソースガスに水素ガスを用いて、水素イオンを単結晶半導体基板１１０に添加した場合、単結晶半導体基板１１０から分離された単結晶半導体層１１７にも水素が高濃度に含まれる。図５（Ａ）のレーザ照射工程、図５（Ｂ）の加熱処理を行った後の単結晶半導体層１１２の水素濃度は、単結晶半導体層１１７よりも低くなるが、プロセス温度が７００℃以下とすることで、５×１０１８原子／ｃｍ３以上５×１０２０原子／ｃｍ３以下とすることができる。その水素濃度は、１×１０１９原子／ｃｍ３以上１×１０２０原子／ｃｍ３以下が好ましい。水素濃度が高くなると、単結晶半導体層１１２の水素濃度が変動しやすくなり、半導体装置の信頼性を低下させる要因となる。
図５（Ｂ）の加熱処理を、例えば、抵抗加熱炉によって行う場合、単結晶半導体層１１９を処理温度５００℃で１時間加熱した後、加熱温度を５５０℃以上６５０℃以下に上昇させ、この温度で４時間加熱する。あるいは、処理温度５００℃で単結晶半導体層１１９を１時間加熱した後、加熱温度を６００℃に上昇させ、６００℃の温度で４時間加熱する。ＲＴＡ装置で行う場合は、処理温度６００℃以上７００℃以下、処理時間０．５分以上３０分以下の加熱処理を行う。
単結晶半導体層１１７にレーザビーム１２２を照射した後、単結晶半導体層１１９をエッチングして、薄膜化してもよい。単結晶半導体層１１９の厚さは、単結晶半導体層１１２から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１２の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１９厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。この薄膜化工程は、図５（Ｂ）の加熱処理の前に行うことが好ましい。それは、薄膜化工程のエッチングによる単結晶半導体層１１９の損傷を図５（Ｂ）の加熱処理によって、回復することができるからである。
単結晶半導体層１１９を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
図４（Ａ）から図５（Ｃ）までの工程を７００℃以下の温度で行うことができるため、支持基板１００に歪み温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板１０の材料コストを低減することができる。
なお、本実施形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１２を貼り付けることもできる。単結晶基板１１０に対して、図４（Ａ）〜図４（Ｃ）の工程を行い、図４（Ｃ）の構造の単結晶半導体基板１１０を複数枚形成する。そして、図４（Ｄ）の工程を複数回繰り返して、複数の単結晶半導体基板１１０を一枚の支持基板１００に貼り付ける。そして、図４（Ｅ）〜図５（Ｃ）の工程を行うことで、図２に示すように、複数の単結晶半導体層１１２が貼り付けられた支持基板１００でなる半導体基板２０を作製することができる。
半導体基板２０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。
マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
図２の半導体基板２０のように、支持基板１００が、ガラス基板のような撓みやすく、脆い支持基板の場合、１枚の支持基板に貼り付けられた複数の単結晶半導体層１１２を、研磨処理で平坦化することは極めて困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を損壊させるような力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、１枚の支持基板１００に固定された複数の単結晶半導体層１１７の平坦化を可能にする。すなわち、レーザビームの照射処理は、図２のような複数の単結晶半導体層１１２を固定した半導体基板２０の作製工程においては、非常に重要な処理である。すなわち、本実施形態はレーザビームの照射処理について、従来のＳＯＩ基板の製造技術では、全く想定されておらず、極めて新しい概念であることを示している。
本実施形態で示したように、本発明は、レーザ照射処理によって単結晶半導体層を溶融させることによる再結晶化および平坦化を行うレーザ処理工程、および、その後の溶融させない加熱処理により、水素を５×１０１８原子／ｃｍ３以上の濃度で含み、かつ、ライフタイムが向上した単結晶半導体層をガラス基板上に形成する方法に関して、従来にない革新的な技術を提供するものである。また、本実施形態は、水素を５×１０１８原子／ｃｍ３以上の濃度で含む単結晶半導体層をガラス基板に固定するための技術を提供するものである。本実施形態の半導体基板を用いて、トランジスタを含む半導体装置を形成することで、高性能、多機能の半導体装置を作製することができる。
なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。
（実施形態２）
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。本実施形態では、支持基板にバッファ層を形成して、半導体基板を作製する方法を説明する。
図６は、半導体基板の構成例を示す斜視図である。半導体基板３０は、支持基板１００に単結晶半導体層１１２が貼り付けられている。単結晶半導体層１１２は、単結晶半導体基板を薄くすることで形成された層であり、バッファ層１１１およびバッファ層１０１を介して支持基板１００に固定されている。半導体基板３０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。支持基板１００に形成されたバッファ層１０１の表面と単結晶半導体層１１２に形成されたバッファ層１１１の表面が接合することで、単結晶半導体層１１２が支持基板１００に固定されている。
バッファ層１０１は、単層構造の膜または膜を２層以上積層した多層構造の膜であり、バッファ層１０１を構成する膜は、支持基板１００の表面に成膜処理によって形成された膜でなる。本実施形態ではバッファ層１０１は２層構造の膜であり、支持基板１００側から、絶縁層１０３、絶縁層１０４が積層されている。本実施形態では、支持基板１００に密接して形成された絶縁層１０３をバリア層として機能させている。また、バッファ層１１１は、単層構造の膜または膜を２層以上積層した多層構造の膜であり、バッファ層１１１を構成する膜は、単結晶半導体基板の表面に成膜処理によって形成された膜でなる。本実施形態では、バッファ層１１１は単層構造であり、絶縁層１３１でなる。
以下、図８〜図１０を参照して、図６に示す半導体基板３０の作製方法を説明する。
まず、支持基板１００にバッファ層１０１を形成する工程を説明する。図８は、バッファ層１０１を形成する工程を説明するための断面図である。バッファ層１０１を構成する膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。バッファ層１０１を構成する絶縁膜は、ＣＶＤ法、スパッタ法などの方法により形成することができる。
バッファ層１０１には、ナトリウムが単結晶半導体層１１２に侵入することを防ぐためのバリア層を含むことが好ましい。バリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、支持基板１００が加熱されたりすると、このような不純物が支持基板１００から単結晶半導体層１１２に拡散するおそれがある。よって、バッファ層１０１にバリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１２に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、バッファ層１０１をバリア層として機能させることができる。
例えば、バッファ層１０１を単層構造とする場合は、バリア層として機能する膜でバッファ層１０１を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造のバッファ層１０１を形成することができる。
バッファ層１０１を、バリア層を１層含む２層構造の膜とする場合は、支持基板１００に密接して形成される膜に、ナトリウムなどの不純物をブロッキングするためのバリア層で構成する。本実施形態では、絶縁層１０３をバリア層として形成する絶縁膜で形成する。絶縁層１０３は、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。
バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、絶縁層１０３と密接して形成される絶縁層１０４は、バッファ層１０１の応力を緩和する効果のある膜を形成することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜などがある。絶縁層１０４の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。絶縁層１０４の上面は接合面となるため、その平均粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、絶縁層１０４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
例えば、絶縁層１０３は、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法で形成した酸化窒化シリコン膜で形成することができる。また、絶縁層１０４として、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することができる。
例えば、ＰＥＣＶＤ法で、窒化酸化シリコンでなる絶縁層１０３、酸化窒化シリコンでなる絶縁層１０４を形成する場合、支持基板１００をＰＥＣＶＤ装置のチャンバーに搬入する。そして、絶縁層１０３を形成するためのプロセスガスとしてＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜を支持基板１００上に形成する。次に、チャンバーに導入するガスを絶縁層１０４形成用のプロセスガスに変更する。ここでは、ＳｉＨ４およびＮ２Ｏを用いる。これらの混合ガスのプラズマを生成して、窒化酸化シリコン膜上に酸化窒化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように絶縁層１０３と絶縁層１０４を連続して形成することで、スループット良く、複数の支持基板１００にバッファ層１０１を形成することができる。また、大気に触れさせることなく絶縁層１０３と絶縁層１０４を形成できるので、絶縁層１０３と絶縁層１０４の界面が大気によって汚染されることを防止することができる。
次に、図９を用いて、単結晶半導体基板１１０を処理する方法を説明する。まず、実施形態１と同様に、単結晶半導体基板１１０を洗浄し、清浄にする。そして、図９（Ａ）に示すように、単結晶半導体基板１１０表面に保護膜１３２を形成する。イオン照射工程で、単結晶半導体基板１１０が金属などの不純物に汚染されることを防止する、照射されるイオンの衝撃で単結晶半導体基板１１０の表面が損傷することを防止するなどの目的のために、保護膜１３２を形成する。この保護膜１３２は、ＣＶＤ法などにより、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンなどの絶縁材料を堆積することで形成できる。また、単結晶半導体基板１１０を酸化するまたは窒化することで、保護膜１３２を形成することができる。例えば、単結晶半導体基板１１０を酸化して、酸化膜でなる保護膜１３２を形成するには、熱酸化処理（ドライ酸化処理、水蒸気酸化処理）や、オゾン添加水による酸化処理によって形成することができる。ドライ酸化処理の場合、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
次に、図９（Ｂ）に示すように、保護膜１３２を介して、電界で加速されたイオンでなるイオン１２１を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１５を形成する。この工程は、実施形態１の損傷領域１１５の形成方法と同様に行うことができる。
損傷領域１１５を形成した後、保護膜１３２を除去する。次に、図９（Ｃ）に示すように、単結晶半導体基板１１０上面にバッファ層１１１を構成する絶縁層１３１を形成する。絶縁層１３１は、図４（Ａ）の第１絶縁層１１３ａと同様に形成することができる。また、絶縁層１３１は、単結晶半導体基板１１０を酸化処理して形成することもできる。なお、酸化処理のプロセス温度は、損傷領域１１５に添加した元素または分子が析出しない温度でとし、その加熱温度は３５０℃以下が好ましい。このような低温の酸化処理には、オゾン添加水による酸化処理、プラズマ処理または高密度プラズマ処理による酸化処理などを用いることができる。
絶縁層１３１は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するための層である。そのため絶縁層１３１の平均面粗さＲａが０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、絶縁層１３１の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
絶縁層１３１には、化学的気相反応により形成される絶縁膜で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、絶縁層１３１として形成することができる。絶縁層１３１として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる絶縁層１３１を形成するための条件例としては、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。成膜圧力は１００Ｐａ、成膜温度は３００℃、ＲＦ出力は３００Ｗ、電源周波数は１３．５６ＭＨｚとする例が挙げられる。
次に、損傷領域１１５およびバッファ層１１１が形成された単結晶半導体基板１１０と、バッファ層１０１が形成された支持基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０と支持基板１００の両方または一方をオゾン添加水で洗浄することが好ましい。オゾン添加水で洗浄することで、有機物の除去と、バッファ層１０１、およびバッファ層１１１の親水性を向上させる表面活性化処理を行うことができる。
また、バッファ層１０１、およびバッファ層１１１の表面活性化処理は、オゾン添加水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビームまたはイオンビームの照射処理を行う場合は、アルゴン等の希ガスを励起することで、中性原子ビームまたはイオンビームを生成する。
図９（Ｄ）は接合工程を説明する断面図である。この接合工程は、図４（Ｄ）の接合工程と同様に実施することができる。バッファ層１０１およびバッファ層１１１を介して、支持基板１００と単結晶半導体基板１１０を密接させて、バッファ層１０１表面とバッファ層１１１の表面を接合させ、支持基板１００に単結晶半導体基板１１０を固定する。
支持基板１００に単結晶半導体基板１１０を貼り合わせた後、バッファ層１０１とバッファ層１１１との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域１１５に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。
次いで、加熱処理を行い、損傷領域１１５で剥離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１７を分離する。図９（Ｅ）は、単結晶半導体基板１１０から単結晶半導体層１１７を分離する分離工程を説明する図である。この工程は、図４（Ｅ）の分離工程と同様に行うことができる。
加熱処理を行うことで、損傷領域１１５の微小な孔に体積変化が起こり、損傷領域１１５に亀裂が生じるので、損傷領域１１５沿って単結晶半導体基板１１０が分離され、支持基板１００上には、図９（Ｅ）に示すように、単結晶半導体基板１１０から分離された単結晶半導体層１１７が支持基板１００に固定される。
次に、図１０（Ａ）に示すように、支持基板１００に密着された単結晶半導体層１１７に、レーザビーム１２２を照射する。このレーザ照射工程は実施形態１（図５（Ａ）参照）のレーザ照射工程と同様に行うことができる。レーザビーム１２２を単結晶半導体層１１７に対して走査しながら、レーザビーム１２２を単結晶半導体層１１７の分離面に照射して、単結晶半導体層１１７を溶融させることで、再単結晶化され、かつ表面が平坦化された単結晶半導体層１１９を形成する。
レーザビーム１２２を照射する際に、支持基板１００に固定された単結晶半導体層１１７を加熱し、単結晶半導体層１１７の温度を上昇させる。加熱温度は２００℃以上支持基板１００の歪み点以下とすることができる。加熱温度は４００℃以上が好ましく、４５０℃以上がより好ましい。具体的には、加熱温度は、４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。
単結晶半導体層を加熱することで、単結晶半導体層中のダングリングボンドや、単結晶半導体層と下地膜の界面の欠陥などのミクロの欠陥を除去することができ、より完全な単結晶半導体層を得ることができる。転位などの結晶欠陥や、ダングリングボンドなどのミクロの結晶欠陥が少ない単結晶半導体層１１２が固定された半導体基板３０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
なお、単結晶半導体層１１７にレーザビーム１２２を照射する前に、単結晶半導体層１１７をエッチングすることができる。このエッチングにより、単結晶半導体層１１７の分離面に残っている損傷領域１１５を除去することが好ましい。損傷領域１１５を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体層１１７にレーザビーム１２２を照射した後、単結晶半導体層１１２をエッチングして、薄膜化してもよい。単結晶半導体層１１２の厚さは、単結晶半導体層１１２から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１２の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１２厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。
単結晶半導体層１１２を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
次に、単結晶半導体層１１９の欠陥の修復などを行うため、単結晶半導体層１１９を溶融させない温度で、加熱処理する。図１０（Ｂ）には、電磁波１２４の輻射により単結晶半導体層１１９を加熱することを示す断面図である。この加熱処理は、実施形態１の加熱処理（図５（Ｂ）参照）と同様に行うことができる。４００℃以上の加熱処理により、単結晶半導体層１１２のライフタイムを向上させることができる。
以上の工程を経て、単結晶半導体層１１２がバッファ層１０１、バッファ層１１１を介して支持基板１００に固定された半導体基板３０が作製される（図１０（Ｃ）、図６参照）。
また、図９（Ｂ）の損傷領域１１５の形成に、イオンドーピング法で、ソースガスに水素ガスを用いて、水素イオンを単結晶半導体基板１１０に添加した場合、単結晶半導体基板１１０から分離された単結晶半導体層１１７にも水素が高濃度に含まれる。図１０（Ｂ）の加熱処理を行った後の単結晶半導体層１１２の水素濃度は、単結晶半導体層１１７よりも低くなるが、プロセス温度が７００℃以下とすることで、５×１０１８原子／ｃｍ３乃至５×１０２０原子／ｃｍ３とすることができる。単結晶半導体層１１２の水素濃度は、１×１０１９原子／ｃｍ３以上１×１０２０原子／ｃｍ３以下が好ましい。水素濃度が高くなると、単結晶半導体層１１２の水素濃度が変動しやすくなり、半導体装置の信頼性を低下させる要因となる。
図９（Ａ）から図１０（Ｂ）までの工程を７００℃以下の温度で行うことができるため、支持基板１００に耐熱温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板３０の材料コストを低減することができる。
実施形態１の半導体基板１０（図１参照）と異なり、本実施形態の半導体基板３０は、支持基板１００表面がバッファ層１０１で覆われている。よって、半導体基板３０のバッファ層１０１にバリア層を設けることで、実施形態１の半導体基板１０よりも、単結晶半導体層１１２の汚染を防止する効果を高めることができる。
なお、本実施形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１２を貼り付けることもできる。図８に示すように、バッファ層１０１を形成した支持基板１００を用意する。バッファ層１０１には、バリア層として機能する層を含ませることが好ましい。図９（Ａ）〜図９（Ｃ）までの工程を繰り返して、バッファ層１１１および損傷領域１１５が形成された単結晶半導体基板１１０を複数枚用意する。そして、バッファ層１０１が形成された支持基板１００に図９（Ｃ）の構造の単結晶半導体基板１１０を複数枚貼り付ける。次いで、図９（Ｅ）〜図１０（Ｂ）の工程を行うことで、図７に示すように、一枚の支持基板１００に、複数の単結晶半導体層１１２が貼り付けられた半導体基板４０を作製することができる。
半導体基板４０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。
マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
図７の半導体基板４０のように、ガラス基板のような撓みやすく、脆い支持基板の場合、１枚の支持基板に貼り付けられた複数の単結晶半導体層を、研磨処理で平坦化することは極めて困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を損壊させるような力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、１枚の支持基板１００に固定された単結晶半導体層１１７の平坦化を可能にする。すなわち、レーザビームの照射処理は、図７のような複数の単結晶半導体層を固定した半導体基板４０の作製工程においては、非常に重要な処理である。
本実施形態で示したように、本発明は、レーザ照射処理によって単結晶半導体層を溶融させることによる再結晶化および平坦化を行うレーザ処理工程、および、その後の溶融させない加熱処理により、水素を５×１０１８原子／ｃｍ３以上の濃度で含み、かつ、ライフタイムが向上した単結晶半導体層をガラス基板上に形成する方法に関して、従来にない革新的な技術を提供するものである。また、本実施形態は、水素を５×１０１８原子／ｃｍ３以上の濃度で含む単結晶半導体層をガラス基板に固定するための技術を提供するものである。本実施形態の半導体基板を用いて、トランジスタを含む半導体装置を形成することで、高性能、多機能の半導体装置を作製することができる。
なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。
（実施形態３）
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。本実施形態では、１枚の半導体基板から、複数の単結晶半導体層を支持基板に固定する方法を説明する。
まず、単結晶半導体基板１１０に実施形態１の図４（Ａ）〜図４（Ｄ）の工程を行う。加工された単結晶半導体基板１１０の断面図を図１１（Ａ）に示す。
次に、損傷領域１１５で分割することによって、複数に分割された単結晶半導体層を支持基板に固定するため、バッファ層１１１および単結晶半導体基板１１０をエッチングして、溝１４５を形成する。図１１（Ｂ）は、溝１４５が形成された単結晶半導体基板１１０の断面図であり、図１１（Ｅ）は、平面図である。図１１（Ｅ）の切断線ｘ−ｘによる断面図が図１１（Ｂ）である。
単結晶半導体基板１４０は、溝１４５が形成された単結晶半導体基板１１０に対応する。単結晶半導体基板１４０は複数の凸部を有する。溝１４５の底面は、損傷領域１１５よりも深くし、凸部に損傷領域１１５が含まれるようにする。このことにより、分割された単結晶半導体層を支持基板に固定することができる。なお、バッファ層１１１付きの単結晶半導体基板１４０を単結晶半導体基板１４１と呼ぶこととする。
次に、単結晶半導体基板１４１と支持基板１００を洗浄した後、図１１（Ｃ）に示すように、単結晶半導体基板１４１と支持基板を接合する。この工程は実施形態１と同様に行うことができる。
次に、加熱処理を行って、図１１（Ｄ）に示すように、単結晶半導体基板１４０の損傷領域１１５で分離を生じさせる。単結晶半導体基板１４１に溝１４５が形成されていることから、複数の単結晶半導体層１４７がバッファ層１１１を介して支持基板１００に固定される。単結晶半導体基板１４８は、単結晶半導体層１４７が分離された後の単結晶半導体基板１４０である。単結晶半導体基板１４０の分割のための加熱処理は、実施形態１と同様に行うことができる。
次に、図１２（Ａ）に示すように、支持基板１００に密着された単結晶半導体層１４７に、レーザビーム１２２を照射する。このレーザ照射工程は実施形態１（図５（Ａ）参照）のレーザ照射工程と同様に行うことができる。レーザビーム１２２を単結晶半導体層１４７に対して走査しながら、レーザビーム１２２を単結晶半導体層１４７の分離面に照射する。レーザビーム１２２の照射によって単結晶半導体層１４７は溶融されることで、再単結晶化し、かつ平坦化され、単結晶半導体層１４９が形成される。また、実施形態１と同様、レーザビーム照射工程の前に、単結晶半導体層１４７をエッチング処理することもできる。
次に、単結晶半導体層１４９の欠陥の修復などを行うため、単結晶半導体層１４９を溶融させない温度で、加熱処理する。図１２（Ｂ）には、電磁波１２４の輻射により単結晶半導体層１４９を加熱することを示す断面図である。なお、単結晶半導体層１４９の加熱は電磁波１２４の輻射によるものに限定されることない。この加熱処理は、実施形態１の加熱処理（図５（Ｂ）参照）と同様に行うことができる。４００℃以上の加熱処理により、単結晶半導体層１４２のライフタイムを向上させることができる。また、実施形態１と同様、加熱処理工程の前に、単結晶半導体層１４９をエッチング処理することもできる。
以上の工程を経て、複数の単結晶半導体層１４２がバッファ層１１１を介して支持基板１００に固定された半導体基板５０が作製される（図１２（Ｃ）参照）。図１２（Ｄ）は、半導体基板５０の平面図であり、図１２（Ｃ）は図１２（Ｄ）の切断線ｘ−ｘによる断面図である。
また、本実施形態でも損傷領域１１５の形成に、イオンドーピング法で、ソースガスに水素ガスを用いて、水素イオンを単結晶半導体基板１１０に添加した場合、単結晶半導体基板１１０から分離された単結晶半導体層１４７にも水素が高濃度に含まれる。図１２（Ｃ）の加熱処理を行った単結晶半導体層１４２の水素濃度は、単結晶半導体層１４７よりも低くなるが、プロセス温度を７００℃以下とすることで、単結晶半導体層１４２に５×１０１８原子／ｃｍ３以上５×１０２０原子／ｃｍ３以下の水素を含ませることができる。単結晶半導体層１４２の水素濃度は、１×１０１９原子／ｃｍ３以上１×１０２０原子／ｃｍ３以下が好ましい。水素濃度が高くなると、単結晶半導体層１４２の水素濃度が変動しやすくなり、半導体装置の信頼性を低下させる要因となる。
本実施形態で示したように、本発明は、レーザ照射処理によって単結晶半導体層を溶融させることによる再結晶化および平坦化を行うレーザ処理工程、および、その後の溶融させない加熱処理により、ライフタイムが向上した単結晶半導体層をガラス基板上に形成する方法に関して、従来にない革新的な技術を提供するものである。また、本実施形態は、水素を５×１０１８原子／ｃｍ３以上の濃度で含む単結晶半導体層をガラス基板に固定するための技術を提供するものである。本実施形態の半導体基板を用いて、トランジスタを含む半導体装置を形成することで、高性能、多機能の半導体装置を作製することができる。
なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、本実施形態でも、実施形態２のように、支持基板１００にバッファ層１０１を形成することもできる。
（実施形態４）
本実施形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板およびその作製方法について説明する。本実施形態では、複数の単結晶半導体基板を支持基板に貼り合わせて、複数の単結晶半導体層を支持基板に固定する方法を説明する。
図１３（Ａ）は、半導体基板の構成例を示す断面図であり、図１３（Ｂ）は平面図である。図１３（Ｂ）の切断線ｘ−ｘによる断面図が図１３（Ａ）である。本実施形態では、１枚の支持基板１００に、バッファ層１１１を介して２５個の単結晶半導体層１５２が固定されている。単結晶半導体層１５２は、単結晶半導体基板１１０から分離された層である。その他の構成については、実施形態１の半導体基板１０と同様である。以下、図１４（Ａ）〜図１６（Ｂ）を用いて、本実施形態の半導体基板の作製方法を説明する。
まず、単結晶半導体基板１１０に実施形態１の図４（Ａ）〜図４（Ｄ）の工程を行う。加工された単結晶半導体基板１１０の断面図を図１４（Ａ）に示す。
次に、図１４（Ｂ）に示すように、バッファ層１１１および単結晶半導体基板１１０の周囲をエッチングして、周囲に段差１５５を形成する。損傷領域１１５で分離することによって、複数の分離された単結晶半導体層１５２を支持基板１００に固定するため、段差１５５を形成する。図１４（Ｂ）は、段差１５５が形成された単結晶半導体基板１１０の断面図であり、図１４（Ｃ）は、平面図である。図１４（Ｃ）の切断線ｘ−ｘによる断面図が図１４（Ｂ）である。
単結晶半導体基板１５０は、段差１５５が形成された単結晶半導体基板１１０に対応する。単結晶半導体基板１５０は損傷領域１１５を含む凸部を有する。つまり、段差１５５の底部は、損傷領域１１５よりも深くなるように単結晶半導体基板１１０をエッチングする。このことにより、半導体基板６０において、隣接する単結晶半導体層１５２の間隔を狭くすることが容易になる。なお、バッファ層１１１付きの単結晶半導体基板１５０を単結晶半導体基板１５１と呼ぶこととする。
次に、単結晶半導体基板１５１と支持基板１００を洗浄した後、図１５（Ａ）に示すように、複数の単結晶半導体基板１５１と支持基板１００を接合する。この工程は実施形態１と同様に行うことができるが、実施形態１と異なる点は、単結晶半導体基板１５１を複数接合することである。複数の単結晶半導体基板１５１は隣接させず、１枚おきに接合させる。
次に、加熱処理を行って、図１５（Ｂ）に示すように、単結晶半導体基板１５１の損傷領域１１５で分離を生じさせる。この加熱処理は、実施形態１と同様に行うことができる。単結晶半導体基板１５８は、単結晶半導体層１５７が分離された後の単結晶半導体基板１５０である。
さらに、図１５（Ｃ）に示すように、支持基板１００において、単結晶半導体層１５７の間に、複数の単結晶半導体基板１５１を接合する。そして、加熱処理を行って、図１５（Ｄ）に示すように、単結晶半導体基板１５１の損傷領域１１５で分離を生じさせる。この加熱処理は、実施形態１と同様に行うことができる。図１５（Ａ）〜図１５（Ｄ）の工程を繰り返すことで、１枚の支持基板１００に複数の単結晶半導体層１５７を隣接して固定することができる。単結晶半導体基板１５１の周囲に段差１５５を形成することで、図１５（Ｃ）に示すように、単結晶半導体層１５７に接触させることなく、単結晶半導体基板１５１を接合することが容易にできる。なお、本実施形態では、全ての単結晶半導体基板１５１に段差１５５を形成する必要はない。例えば、図１５（Ａ）においては、段差１５５が形成されていない、図１４（Ａ）の構造の単結晶半導体基板１１０を貼り付けることもできる。段差１５５を形成することで、隣接する２つの単結晶半導体層１５７の間隔を狭くすることが容易になる。
次に、図１６（Ａ）に示すように、支持基板１００に密着された複数の単結晶半導体層１５７に、レーザビーム１２２を照射する。このレーザ照射工程は実施形態１（図５（Ａ）参照）のレーザ照射工程と同様に行うことができる。レーザビーム１２２を単結晶半導体層１５７に対して走査しながら、レーザビーム１２２を単結晶半導体層１５７の分離面に照射する。レーザビーム１２２の照射によって、単結晶半導体層１５７は溶融され、再結晶化して、結晶性が向上し、且つ表面が平坦化された単結晶半導体層１５９が形成される。また、実施形態１と同様、レーザ照射処理工程の前に、単結晶半導体層１５７をエッチング処理することができる。
次に、単結晶半導体層１５９の欠陥の修復などを行うため、単結晶半導体層１５９を溶融させない温度で、加熱処理する。図１６（Ｂ）には、電磁波１２４の輻射により単結晶半導体層１５９を加熱することを示す断面図である。加熱処理は電磁波１２４の輻射によるものに限定されることない。この加熱処理は、実施形態１の加熱処理（図５（Ｂ）参照）と同様に行うことができる。４００℃以上の加熱処理により、単結晶半導体層１５９のライフタイムを向上させ、単結晶半導体層１５２を得ることができる。また、実施形態１と同様、加熱処理工程の前に、単結晶半導体層１５９をエッチング処理することができる。
以上の工程を経て、複数の単結晶半導体層１５２がバッファ層１１１を介して支持基板１００に固定された半導体基板６０が作製される（図１３（Ａ）、図１３（Ｂ）参照）。
また、本実施形態でも損傷領域１１５の形成に、イオンドーピング法で、ソースガスに水素ガスを用いて、水素イオンを単結晶半導体基板１１０に添加した場合、単結晶半導体基板１１０から分離された単結晶半導体層１５７にも水素が高濃度に含まれる。図１６（Ｂ）の加熱処理を行った単結晶半導体層１５２の水素濃度は、単結晶半導体層１５７よりも低くなるが、プロセス温度を７００℃以下とすることで、単結晶半導体層１５２に５×１０１８原子／ｃｍ３以上５×１０２０原子／ｃｍ３以下の水素を含ませることができる。単結晶半導体層１５２の水素濃度は、１×１０１９原子／ｃｍ３以上１×１０２０原子／ｃｍ３以下が好ましい。水素濃度が高くなると、単結晶半導体層１５２の水素濃度が変動しやすくなり、半導体装置の信頼性を低下させる要因となる。
本実施形態で示したように、本発明は、レーザ照射処理単結晶半導体層を溶融させることによる再結晶化および平坦化を行うレーザ処理工程、および、その後の溶融させない加熱処理により、水素を５×１０１８原子／ｃｍ３以上の濃度で含み、かつ、ライフタイムが向上した単結晶半導体層をガラス基板上に形成する方法に関して、従来にない革新的な技術を提供するものである。また、本実施形態は、水素を５×１０１８原子／ｃｍ３以上の濃度で含む単結晶半導体層をガラス基板に固定するための技術を提供するものである。本実施形態の半導体基板を用いて、トランジスタを含む半導体装置を形成することで、高性能、多機能の半導体装置を作製することができる。
なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。例えば、本実施形態でも、実施形態２のように、支持基板１００にバッファ層１０１を形成することもできる。あるいは、実施形態１のように、単結晶半導体基板１１０上に３層構造のバッファ層１１１を形成することもできる。また、単結晶半導体基板１５１の代わりに、実施形態３の単結晶半導体基板１４１（図１１（Ｂ）参照）を支持基板１００に貼り合わせることもできる。
（実施形態５）
単結晶半導体層が分離された単結晶半導体基板は再生処理して、単結晶半導体基板１１０として再利用することができる。本実施形態では、再生処理方法について説明する。本実施形態では、実施形態１で使用された単結晶半導体基板１１８の再生処理方法を説明する。
図４（Ｅ）に示すように、単結晶半導体基板１１８の周囲には、支持基板１００に貼り付けられなかった部分が残っている。この部分に、支持基板１００に貼り付けられなかった、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４が残っている。
まず、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４を除去するエッチング処理を行う。例えば、これらの膜が、酸化シリコン、酸化窒化シリコン、または窒化酸化シリコンなどで形成されている場合、フッ酸を用いたウエットエッチング処理で、第１絶縁層１１３ｂ、第１絶縁層１１３ａおよび第２絶縁層１１４を除去することができる。
次に、単結晶半導体基板１１８をエッチング処理して、その周囲の凸部および単結晶半導体層１１７の分離面を除去する。単結晶半導体基板１１８のエッチング処理はウエットエッチング処理が好ましく、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体基板１１８をエッチング処理した後、その表面を研磨し、表面を平坦化する。研磨処理には、機械研磨、または化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）などを用いることができる。単結晶半導体基板の表面を平滑にするため、１μｍ〜１０μｍ程度研磨することが望ましい。研磨後は、単結晶半導体基板表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。
以上の工程を経ることにより単結晶半導体基板１１８を、実施形態１〜４の単結晶半導体基板１１０として再利用することができる。単結晶半導体基板１１８を再利用することで、半導体基板１０の材料コストを削減することができる。
実施形態２〜４の半導体基板の製造方法で使用された単結晶半導体基板も、本実施形態の方法で再生処理することができる。
（実施形態６）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図１７〜図１９の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず、半導体基板を用意する。本実施形態では、図１の半導体基板１０を用いる。つまり、絶縁表面を有する支持基板１００上に、バッファ層１１１を介して単結晶半導体層１１２が固定された半導体基板を用いる。なお、トランジスタを作製する半導体基板は、図１の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
図１７（Ａ）に示すように、支持基板１００上の単結晶半導体層１１２をエッチングにより所望の形状に加工する（パターニングする）ことで、単結晶半導体層６０３と単結晶半導体層６０４とを形成する。単結晶半導体層６０３からｐ型トランジスタが形成され、単結晶半導体層６０４からｎ型トランジスタが形成される。なお、実施形態３の半導体基板５０（図１２（Ｃ）、（Ｄ）参照）を用いた場合は、単結晶半導体層１４２をエッチングすることで単結晶半導体層６０３と単結晶半導体層６０４とを形成する。
単結晶半導体層６０３と単結晶半導体層６０４には、閾値電圧を制御するために、ドナーまたはアクセプタとなる元素を添加してもよい。アクセプタとなる元素はｐ型不純物元素であり、硼素、アルミニウム、ガリウムなどがある。また、ドナーとなる元素はｎ型不純物元素であり、リン、砒素などがある。例えば、アクセプタ元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。閾値電圧を制御するための不純物の添加は、単結晶半導体層１１２に対して行ってもよいし、単結晶半導体層６０３と単結晶半導体層６０４に対して行ってもよい。また、閾値電圧を制御するための不純物の添加を、単結晶半導体基板１１０に対して行ってもよい。または、単結晶半導体基板１１０に不純物を添加した後、さらに、閾値電圧を微調整するために、単結晶半導体層１１２に不純物を添加してもよい。または、単結晶半導体層１１２から単結晶半導体層６０３および単結晶半導体層６０４を形成した後、単結晶半導体層６０３と単結晶半導体層６０４に不純物元素を添加してもよい。
例えば、単結晶半導体基板１１０に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層１１２をエッチングする前に、単結晶半導体層１１２全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、単結晶半導体層１１２をエッチングして、単結晶半導体層６０３、６０４を形成する。そして、単結晶半導体層６０４のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
なお、単結晶半導体基板１１０に、ｐ型トランジスタ又はｎ型トランジスタの一方の閾値電圧に適した導電型および抵抗を有する基板が用いることができる場合は、閾値制御をするための不純物添加の工程を１回にすることができ、単結晶半導体層６０３または単結晶半導体層６０４の一方に閾値電圧の制御のための不純物元素を添加すればよい。
次に図１７（Ｂ）に示すように、単結晶半導体層６０３と単結晶半導体層６０４を覆うように、ゲート絶縁膜６０６を形成する。ゲート絶縁膜６０６は、プロセス温度を３５０℃以下で、ＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜などを１層、または２層以上積層して形成することができる。また、高密度プラズマ処理を行うことにより単結晶半導体層６０３と単結晶半導体層６０４の表面を酸化または窒化することで形成した酸化物膜または窒化物膜をゲート絶縁膜６０６とすることができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、単結晶半導体層の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が単結晶半導体層に接するように形成される。厚さ５〜１０ｎｍの絶縁膜をゲート絶縁膜６０６として用いることができる。
次に図１７（Ｃ）に示すように、ゲート絶縁膜６０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、単結晶半導体層６０３と単結晶半導体層６０４の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜の材料には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を、導電膜として用いてもよい。
また、本実施形態では電極６０７を単層の導電膜で形成しているが、本実施形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていてもよい。電極６０７を２層構造とする場合、２つの導電膜の材料の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることができる。
また、電極６０７を、３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜との積層構造を採用するとよい。
なお導電膜をエッチングして、電極６０７を形成する際に、エッチングに用いるマスクとして、レジストの代わりに酸化珪素膜、窒化酸化珪素膜等をマスクとして用いてもよい。この場合、酸化珪素膜、窒化酸化珪素膜等をエッチングする工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成してもよい。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また導電膜をエッチングする方法としては、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、マスクの形状によっても、テーパー形状の角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素及び四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄及び弗化窒素などのフッ素系ガス、又は酸素を適宜用いることができる。
次に図１７（Ｄ）に示すように、電極６０７をマスクとして一導電型を付与する不純物元素を単結晶半導体層６０３、単結晶半導体層６０４に添加する。本実施形態では、単結晶半導体層６０３にｐ型を付与する不純物元素（例えばボロン）を添加し、単結晶半導体層６０４にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。この工程は、単結晶半導体層６０３にソース領域、またはドレイン領域となる不純物領域を形成し、単結晶半導体層６０４には、高抵抗領域として機能する不純物領域を形成するための工程である。
なお、ｐ型を付与する不純物元素を単結晶半導体層６０３に添加するときには、ｐ型を付与する不純物元素が添加されないように、単結晶半導体層６０４はマスク等で覆う。他方、ｎ型を付与する不純物元素を単結晶半導体層６０４に添加するときには、ｎ型を付与する不純物元素が添加されないように、単結晶半導体層６０３はマスク等で覆う。或いは、先に単結晶半導体層６０３および単結晶半導体層６０４にｐ型もしくはｎ型を付与する不純物元素のいずれか一方を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしてもよい。この不純物の添加工程により、単結晶半導体層６０３にｐ型の高濃度不純物領域６０８が形成され、単結晶半導体層６０４には、ｎ型の低濃度不純物領域６０９が形成される。また、単結晶半導体層６０３、６０４において、それぞれ、電極６０７と重なる領域はチャネル形成領域６１０、６１１となる。
次に、図１８（Ａ）に示すように、電極６０７の側面にサイドウォール６１２を形成する。サイドウォール６１２は、例えば、ゲート絶縁膜６０６および電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで形成することができる。この異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１２が形成される。なおこの異方性エッチングにより、ゲート絶縁膜６０６も部分的にエッチングされる。サイドウォール６１２を形成するための絶縁膜は、ＰＥＣＶＤ法やスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜や、有機樹脂などの有機材料を含む膜を、１層または２層以上積層して形成することができる。本実施形態では、膜厚１００ｎｍの酸化シリコン膜をＰＥＣＶＤ法によって形成する。酸化シリコン膜のエッチングガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１２を形成する工程は、これらに限定されるものではない。
次に図１８（Ｂ）に示すように、電極６０７およびサイドウォール６１２をマスクとして単結晶半導体層６０４にｎ型を付与する不純物元素を添加する。この工程は、単結晶半導体層６０４にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、単結晶半導体層６０３はマスク等で覆い、単結晶半導体層６０４にｎ型を付与する不純物元素を添加する。
上記不純物元素の添加により、電極６０７、サイドウォール６１２がマスクとなり、単結晶半導体層６０４に一対のｎ型の高濃度不純物領域６１４が自己整合的に形成される。次に、単結晶半導体層６０３を覆うマスクを除去した後、加熱処理を行い、単結晶半導体層６０３に添加したｐ型を付与する不純物元素、および単結晶半導体層６０４に添加したｎ型を付与する不純物元素を活性化する。図１７（Ａ）〜図１８（Ｂ）に示す一連の工程により、ｐチャネル型トランジスタ６１７、およびｎチャネル型トランジスタ６１８が形成される。
なお、ソース領域およびドレイン領域の抵抗を下げるために、単結晶半導体層６０３の高濃度不純物領域６０８、単結晶半導体層６０４の高濃度不純物領域６１４をシリサイド化して、シリサイド層を形成してもよい。単結晶半導体層６０３、６０４に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成することで、シリサイド化を行うことができる。この金属にはコバルトまたはニッケルが好ましく、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。単結晶半導体層６０３、単結晶半導体層６０４の厚さが薄い場合には、この領域の単結晶半導体層６０３、単結晶半導体層６０４の底部までシリサイド反応を進めてもよい。シリサイド化のための加熱処理には、抵抗加熱炉、ＲＴＡ装置、マイクロ波加熱装置、またはレーザ照射装置を用いることができる。
次に図１８（Ｃ）に示すように、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９として、水素を含む絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、Ｎ２Ｏを含むソースガスを用いて、ＰＥＣＶＤ法で形成した膜厚６００ｎｍ程度の窒化酸化シリコン膜を形成する。これは、水素を絶縁膜６１９に含ませることで、絶縁膜６１９から水素を拡散させて、単結晶半導体層６０３、単結晶半導体層６０４の未結合手を終端させることができるからである。また、絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８へ侵入するのを防ぐことができる。具体的に絶縁膜６１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。
次に、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように、絶縁膜６１９上に絶縁膜６２０を形成する。絶縁膜６２０は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２０を形成してもよい。絶縁膜６２０は、その表面をＣＭＰ法などにより平坦化させてもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁膜６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップコート、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、４００℃〜４５０℃程度（例えば、４１０℃）の加熱処理を１時間程度行い、絶縁膜６１９から水素を拡散させ、単結晶半導体層６０３および単結晶半導体層６０４の未結合手を水素で終端する。なお、単結晶半導体層１１２は、非晶質シリコン膜を結晶化した多結晶シリコン膜とくらべて非常に欠陥密度が小さいため、この水素による終端処理を短時間にすることができる。
次に、図１９に示すように、単結晶半導体層６０３と単結晶半導体層６０４がそれぞれ一部露出するように絶縁膜６１９および絶縁膜６２０にコンタクトホールを形成する。コンタクトホールの形成は、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。そして、該コンタクトホールを介して単結晶半導体層６０３と単結晶半導体層６０４に接する導電膜６２１、６２２を形成する。導電膜６２１はｐチャネル型トランジスタ６１７の高濃度不純物領域６０８に接続されている。導電膜６２２はｎチャネル型トランジスタ６１８の高濃度不純物領域６１４に接続されている。
導電膜６２１、６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２１、６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。導電膜６２１、６２２は、上記金属が用いられた膜を単層または複数積層させて形成することができる。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２１、６２２を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜の形状をエッチングで加工する場合は、エッチング用のマスクを形成する際のレジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させてもよい。
導電膜６２１、６２２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、単結晶半導体層６０３と単結晶半導体層６０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２１、６２２と、単結晶半導体層６０３および単結晶半導体層６０４とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いてもよい。その場合、例えば、導電膜６２１、６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることができる。
また導電膜６２１、６２２として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いてもよい。また、ＷＦ６を水素還元して形成したタングステンを、導電膜６２１、６２２として用いてもよい。
図１９には、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８の上面図と、この上面図の切断線Ａ−Ａ’に沿った断面図が共に示されている。なお、図１９の上面図では導電膜６２１、６２２、絶縁膜６１９、絶縁膜６２０を省略した図を示している。
本実施形態では、ｐチャネル型トランジスタ６１７とｎチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
なお、本発明の半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層であるため、結晶配向のばらつきがない。そのため、本発明の半導体基板を用いて作製される複数のトランジスタの閾値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、結晶粒界が殆どないため、結晶粒界に起因するトランジスタのリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体膜のレイアウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の設計における制約が少ない。
（実施形態７）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図２０〜図２２の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず、図２０（Ａ）に示すように、半導体基板を準備する。本実施形態では、図１の半導体基板１０を用いる。つまり、絶縁表面を有する支持基板１００上に、バッファ層１１１を介して単結晶半導体層１１２が固定された半導体基板を用いる。なお、トランジスタを作製する半導体基板は、図１の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
なお、単結晶半導体層１１２には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素（アクセプタとなる不純物元素）、若しくはリン、砒素などのｎ型不純物元素（ドナーとなる不純物元素）を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２とするのが好ましい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物元素を添加すればよい。
次に、図２０（Ｂ）に示すように、単結晶半導体層１１２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層６５１、単結晶半導体層６５２を形成する。本実施形態では、単結晶半導体層６５１からｎチャネル型のトランジスタを作製し、単結晶半導体層６５２からｐチャネル型のトランジスタを作製する。なお、実施形態３の半導体基板５０（図１２（Ｂ）、（Ｃ）参照）を用いた場合は、単結晶半導体層１４２をエッチングすることで単結晶半導体層６５１、単結晶半導体層６５２を形成する。
次に、図２０（Ｃ）に示すように、単結晶半導体層６５１、単結晶半導体層６５２上に、ゲート絶縁層６５３、ゲート電極を形成する導電層６５４、及び導電層６５５を順に形成する。
ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層６５３は、単結晶半導体層６５１、単結晶半導体層６５２に対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して単結晶半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、単結晶半導体層表面を直接酸化するため、界面特性の良好な膜を得ることができる。また、ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層６５３は単結晶半導体層６５１、単結晶半導体層６５２との界面を形成するので、ゲート絶縁層６５３のうち単結晶半導体層６５１、および単結晶半導体層６５２と接する層は、酸化シリコン層、または酸化窒化シリコン層で形成することが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料でなる膜を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層構造で形成する例を示す。
ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜を形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比が取りやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層６５３上に形成される膜とすることが好ましい。ここでは、導電層６５４は、２０ｎｍ乃至１００ｎｍの厚さで形成する。導電層６５５は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電層６５５上にレジストマスク６５６、レジストマスク６５７を選択的に形成する。そして、レジストマスク６５６、レジストマスク６５７を用いて第１のエッチング処理及び第２のエッチング処理を行う。
まず、レジストマスク６５６、レジストマスク６５７を用いた第１のエッチング処理により導電層６５４及び導電層６５５を選択的にエッチングして、単結晶半導体層６５１上に、導電層６５８及び導電層６５９を形成し、単結晶半導体層６５２上に導電層６６０及び導電層６６１を形成する（図２０（Ｄ）参照）。
次に、レジストマスク６５６、レジストマスク６５７を用いた第２のエッチング処理により導電層６５９及び導電層６６１の端部をエッチングして、導電層６６２及び導電層６６３を形成する（図２０（Ｅ）参照）。なお、導電層６６２及び導電層６６３は導電層６５８及び導電層６６０よりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、導電層６５８及び導電層６６２からなる２層構造のゲート電極６６５、並びに導電層６６０及び導電層６６３からなる２層構造のゲート電極６６６を形成する。
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いればよい。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、導電層６５８、６６０、及び導電層６６２、６６３の側面を所望のテーパー形状とすることができる。所望のゲート電極６６５、６６６を形成した後、レジストマスク６５６、６５７は除去すればよい。
次に、ゲート電極６６５、ゲート電極６６６をマスクとして、単結晶半導体層６５１及び単結晶半導体層６５２にアクセプタまたはドナーとなる不純物元素６６８を添加する。単結晶半導体層６５１には、導電層６５８及び導電層６６２をマスクとして自己整合的に一対の不純物領域６６９が形成される。また、単結晶半導体層６５２には、導電層６６０及び導電層６６３をマスクとして自己整合的に一対の領域６７０が形成される（図２１（Ａ）参照）。
不純物元素６６８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタの高抵抗領域を形成するため、不純物元素６６８としてｎ型不純物元素であるリンを添加する。また、不純物領域６６９に、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域、およびドレイン領域となる不純物領域を形成するため、単結晶半導体層６５１を部分的に覆うようにレジストマスク６７１を形成し、単結晶半導体層６５２を覆うようにレジストマスク６７２を選択的に形成する。そして、レジストマスク６７１をマスクとして、単結晶半導体層６５１にアクセプタまたはドナーとなる不純物元素６７３を添加して、単結晶半導体層６５１に一対の不純物領域６７５を形成する（図２１（Ｂ）参照）。
ここでは、不純物元素６７３としては、ｎ型不純物元素であるリンを単結晶半導体層６５１に添加し、添加されるリンの濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３とすることとする。不純物領域６７５はソース領域又はドレイン領域として機能する。不純物領域６７５は導電層６５８及び導電層６６２と重ならない領域に形成される。
また、単結晶半導体層６５１において、不純物領域６７６は、不純物領域６６９において不純物元素６７３が添加されなかった領域である。不純物領域６７６は、不純物領域６７５よりも不純物濃度が低く、高抵抗領域またはＬＤＤ領域として機能する。単結晶半導体層６５１において、導電層６５８および導電層６６２と重なる領域にチャネル形成領域６７７が形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成された低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の減少を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク６７１及びレジストマスク６７２を除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、単結晶半導体層６５１を覆うようにレジストマスク６７９を形成する。そして、レジストマスク６７９、導電層６６０及び導電層６６３をマスクとして不純物元素６８０を添加して、単結晶半導体層６５２に一対の不純物領域６８１と、一対の不純物領域６８２と、チャネル形成領域６８３を形成する（図２１（Ｃ）参照）。
不純物元素６８０は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
単結晶半導体層６５２において、不純物領域６８１は導電層６６０及び導電層６６３と重ならない領域に形成され、ソース領域又はドレイン領域として機能する。不純物領域６８１に、ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるようする。
不純物領域６８２は、導電層６６０と重なり、導電層６６３と重ならない領域に形成されており、不純物元素６８０が導電層６６０を貫通して、単結晶半導体層６５２に添加された領域である。不純物領域６７０はｎ型の導電性を示すため、不純物領域６８２がｐ型の導電性を有するように、不純物元素６８０を添加する。不純物領域６８２に含まれる不純物元素６８０の濃度を調節することで、不純物領域６８２をソース領域又はドレイン領域として機能させることができる。または、ＬＤＤ領域として機能させることもできる。
単結晶半導体層６５２において、導電層６６０および導電層６６３と重なる領域にチャネル形成領域６８３が形成される。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層６８４及び絶縁層６８５の２層の積層構造で形成する（図２２（Ａ）参照）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基にはフルオロ基が含まれていてもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３ｗｔ％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生が抑制され、半導体装置を高速で動作させることができる。
例えば、絶縁層６８４として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層６８５として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層６８４及び絶縁層６８５を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。
次に、層間絶縁層（本形態では絶縁層６８４及び絶縁層６８５）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層６８６を形成する（図２２（Ｂ）参照）。
コンタクトホールは、単結晶半導体層６５１に形成された不純物領域６７５、単結晶半導体層６５２に形成された不純物領域６８１に達するように、絶縁層６８４及び絶縁層６８５に選択的に形成する。
導電層６８６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。
図２２（Ｂ）に示すように、半導体基板１０を用いて、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを作製することができる。
（実施形態８）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。図２３を用いて、本実施形態では、半導体基板１０を用いた半導体装置の作製方法の一例としてトランジスタを作製する方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
図２３（Ａ）に示すように、支持基板１００上に、バッファ層１１１、単結晶半導体層１１２が形成された半導体基板を用意する。バッファ層１１１は３層構造であり、バリア層となる第１絶縁層を含んでいる。なお、図１に示す構成の半導体基板１０を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。
単結晶半導体層１１２は、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加された不純物領域（チャネルドープ領域）を有している。
保護層８０４をマスクとしてエッチングを行い、露呈している単結晶半導体層１１２及びその下方のバッファ層１１１の一部を除去する。次いで、有機シランをソースガスに用いて酸化シリコン膜をＰＥＣＶＤ法で堆積する。この酸化シリコン膜は、単結晶半導体層１１２の表面よりも高くなるように厚く堆積する。次いで、単結晶半導体層１１２上に重なる酸化シリコン膜を研磨により除去した後、保護層８０４を除去して、素子分離絶縁層８０３を残存させる。素子分離絶縁層８０３により単結晶半導体層１１２は、素子領域８０５及び素子領域８０６に分離される（図２３（Ｂ）参照。）。
次いで、単結晶半導体層１１２上に、第１の絶縁膜を形成し、第１の絶縁膜上にゲート電極層８０８ａ、８０８ｂを形成し、ゲート電極層８０８ａ、８０８ｂをマスクとして第１の絶縁膜をエッチングしてゲート絶縁層８０７ａ、８０７ｂを形成する。
ゲート絶縁層８０７ａ、８０７ｂは酸化シリコン膜、若しくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すればよい。ゲート絶縁層として酸化窒化シリコン膜、窒化酸化シリコン膜なども用いることができる。ゲート絶縁層８０７ａ、８０７ｂは、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層１１２（素子領域８０５、８０６）の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加してＰＥＣＶＤ法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層８０７ａ、８０７ｂとして、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層８０７ａ、８０７ｂに高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層８０８ａ、８０８ｂは、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層８０８ａ、８０８ｂはタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層８０８ａ、８０８ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
次いで、ゲート電極層８０８ａ、８０８ｂを覆う第２の絶縁膜８１０を形成し、さらにサイドウォール構造の側壁絶縁層８１６ａ、８１６ｂ、８１７ａ、８１７ｂを形成する。ｐチャネル型電界効果トランジスタ（ｐＦＥＴ）となる領域の側壁絶縁層８１６ａ、８１６ｂは、ｎチャネル型電界効果トランジスタ（ｎＦＥＴ）となる領域の側壁絶縁層８１７ａ、８１７ｂよりも幅を広くする。次いで、ｎチャネル型電界効果トランジスタとなる領域にヒ素（Ａｓ）などを添加して浅い接合深さの第１の不純物領域８８０ａ、８８０ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にボロン（Ｂ）などを添加して浅い接合深さの第２の不純物領域８１５ａ、８１５ｂを形成する（図２３（Ｃ）参照）。
次いで、第２の絶縁膜８１０を部分的にエッチングしてゲート電極層８０８ａ、８０８ｂの上面と、第１の不純物領域８８０ａ、８８０ｂ及び第２の不純物領域８１５ａ、８１５ｂとを露出させる。次いで、ｎチャネル型電界効果トランジスタとなる領域にＡｓなどをドーピングして深い接合深さの第３の不純物領域８１９ａ、８１９ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にＢなどをドーピングして深い接合深さの第４の不純物領域８２４ａ、８２４ｂを形成する。次いで、活性化のための熱処理を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させ、シリサイド８２２ａ、８２２ｂ、８２３ａ、８２３ｂを形成する。また、ゲート電極層８０８ａ、８０８ｂ上にも、これらの層を構成する多結晶シリコン膜とコバルト膜とが反応してシリサイド８１８ａ、８１８ｂが形成される。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分の低抵抗化を図る（図２３（Ｄ）参照。）。素子領域８０６にはチャネル形成領域８２６が、素子領域８０５にはチャネル形成領域８２１が形成される。
次いで、層間絶縁層８２７を形成し、レジストからなるマスクを用いて層間絶縁層８２７に深い接合深さの第３の不純物領域８１９ａ、８１９ｂや深い接合深さの第４の不純物領域８２４ａ、８２４ｂにそれぞれ達するコンタクトホール（開口）を形成する。エッチングは、用いる材料のエッチングの選択比によって、一回で行っても複数回行っても良い。
エッチング方法及びエッチング条件は、コンタクトホールを形成する層間絶縁層８２７の材料によって適宜設定すればよい。ウエットエッチング、ドライエッチング、またはその両方を適宜用いることができる。本実施の形態ではドライエッチングを用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに希ガス気体を添加してもよい。添加する希ガス元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。ウエットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。
コンタクトホールを覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層としても機能する配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
本実施の形態では、層間絶縁層８２７に形成されたコンタクトホールを埋めるように埋込配線層として配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄを形成する。埋込み型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄは、コンタクトホールを埋め込む十分な膜厚の導電膜を形成し、コンタクトホール部だけに導電膜を残し、不要な導電膜部分を除去して形成する。
埋込み型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄ上に絶縁層８２８及び引き回し配線層として配線層８４１ａ、８４１ｂ、８４１ｃを形成する。
以上の工程で支持基板１００に接合された単結晶半導体層１１２の素子領域８０５を用いてｎチャネル型電界効果トランジスタ８３２を、素子領域８０６を用いてｐチャネル型電界効果トランジスタ８３１が作製できる（図２３（Ｅ）参照）。なお、本実施形態において、ｎチャネル型電界効果トランジスタ８３２及びｐチャネル型電界効果トランジスタ８３１は配線層８４１ｂによって電気的に接続されている。
実施形態６〜８では、ｐチャネル型トランジスタとｎチャネル型トランジスタが、それぞれゲートとして機能する電極を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
本発明の半導体基板が有する単結晶半導体層は、単結晶半導体基板を薄片化した層であるため、結晶配向のばらつきがない。そのため、実施形態６〜８に示すように、半導体基板を用いて作製される複数のトランジスタの閾値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、本発明の半導体基板が有する単結晶半導体層は結晶粒界が殆どないため、結晶粒界に起因するリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体膜のレイアウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の設計における制約が少ない。
実施形態６〜８に示すように、ｎチャネル型トランジスタとｐチャネル型電界効果トランジスタを、同時に半導体基板に形成することができるため、これらのトランジスタを用いて、各種の回路を形成することができる。例えば、ｎチャネル型トランジスタとｐチャネル型トランジスタを相補的に組み合わせることによってＣＭＯＳ構造を構成することができる。
このＣＭＯＳ構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、及びメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサを、ＣＭＯＳ構造を含む集積回路で形成することで、処理速度の高速化のみならず低消費電力化を図ることができる。
トランジスタの構造は実施形態６〜８に限定されず、その構造はチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
本発明に係る半導体基板を用いて、複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、実施形態９〜１１では、トランジスタ、容量素子などを含む回路を有する半導体装置について、説明する。
（実施形態９）
本実施形態では、半導体装置の一例として、マイクロプロセッサについて説明する。図２４はマイクロプロセッサ２０００の構成例を示すブロック図である。
マイクロプロセッサ２０００は、演算回路２００１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２００２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２００３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２００４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２００５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２００６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２００７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２００８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２００９、およびＲＯＭインターフェース２０１０を有している。
バスインターフェース２００８を介してマイクロプロセッサ２０００に入力された命令は、命令解析部２００３に入力され、デコードされた後、演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、タイミング制御部２００５に入力される。演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、タイミング制御部２００５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２００２は、演算回路２００１の動作を制御するための信号を生成する。また、割り込み制御部２００４は、マイクロプロセッサ２０００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２００４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２００７は、レジスタ２００６のアドレスを生成し、マイクロプロセッサ２０００の状態に応じてレジスタ２００６の読み出しや書き込みを行う。タイミング制御部２００５は、演算回路２００１、演算回路制御部２００２、命令解析部２００３、割り込み制御部２００４、およびレジスタ制御部２００７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２００５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図２４に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
（実施形態１０）
本実施形態では、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図２５は、このような半導体装置の構成例を示すブロック図である。図２５に示す半導体装置２０２０は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。
図２５に示すように、半導体装置２０２０は、アナログ回路部２０２１、デジタル回路部２０２２、アンテナ２０２３、および容量部２０２４を有している。アナログ回路部２０２１は、共振容量を有する共振回路２０３１、定電圧回路２０３２、整流回路２０３３、復調回路２０３４、変調回路２０３５、リセット回路２０３６、発振回路２０３７および電源管理回路２０３８を有している。デジタル回路部２０２２は、ＲＦインターフェース２０４１、制御レジスタ２０４２、クロックコントローラ２０４３、ＣＰＵインターフェース２０４４、中央処理ユニット２０４５（ＣＰＵ２０４５）、ランダムアクセスメモリ２０４６（ＲＡＭ２０４６）、読み出し専用メモリ２０４７（ＲＯＭ２０４７）を有している。
半導体装置２０２０の動作の概要は以下の通りである。アンテナ２０２３が受信した信号によって、共振回路２０３１は誘導起電力を生じる。誘導起電力は、整流回路２０３３を経て容量部２０２４に充電される。この容量部２０２４はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２０２４は、半導体装置２０２０を構成する基板に集積されている必要はなく、他の部品として半導体装置２０２０に組み込むこともできる。
リセット回路２０３６は、デジタル回路部２０２２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２０３７は、定電圧回路２０３２により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２０３４は、受信信号を復調する回路であり、変調回路２０３５は、送信するデータを変調する回路である。
例えば、復調回路２０３４はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２０３５は、共振回路２０３１の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２０４３は、電源電圧または中央処理ユニット２０４５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２０３８が行っている。
アンテナ２０２３から半導体装置２０２０に入力された信号は復調回路２０３４で復調された後、ＲＦインターフェース２０４１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２０４２に格納される。制御コマンドには、読み出し専用メモリ２０４７に記憶されているデータの読み出し、ランダムアクセスメモリ２０４６へのデータの書き込み、中央処理ユニット２０４５への演算命令などが含まれている。
中央処理ユニット２０４５は、ＣＰＵインターフェース２０４４を介して読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２にアクセスする。ＣＰＵインターフェース２０４４は、中央処理ユニット２０４５が要求するアドレスより、読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２０４５の演算方式は、読み出し専用メモリ２０４７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット２０４５が処理する方式を適用できる。
（実施形態１１）
本実施形態では、半導体装置の構成例として表示装置について説明する。
まず、図２６〜図２８を用いて、本実施形態の表示装置の構成について説明する。本実施形態では、表示装置として、アクティブマトリクス型表示装置について説明する。
図２６は、本実施形態のアクティブマトリクス型表示装置の構成例を示すブロック図である。本実施形態のアクティブマトリクス型表示装置は、画素部２１００、信号線駆動回路２１０１、走査線駆動回路２１０２、信号線駆動回路２１０１に接続された複数の信号線２１０３、および走査線駆動回路２１０２に接続された複数の走査線２１０４を有する。
複数の信号線２１０３は列方向に配列され、複数の走査線２１０４は信号線２１０３と交差して行方向に配列されている。画素部２１００には、信号線２１０３および走査線２１０４がつくる行列に対応して、複数の画素２１０５が行列状に配列されている。画素２１０５は、走査線２１０４および信号線２１０３に接続されている。画素２１０５はスイッチング素子および表示素子を含む。スイッチング素子は、走査線２１０４に入力される信号に従って、画素が選択か非選択かを制御する。表示素子は信号線２１０３から入力されるビデオ信号によって階調が制御される。
図２７および図２８を用いて、画素２１０５の構成例を説明する。本発明をアクティブマトリクス型液晶表示装置に適用した場合の、画素２１０５の構成例を図２７に示す。画素２１０５は、スイッチング素子としてスイッチングトランジスタ２１１１を有し、表示素子として液晶素子２１１２を有する。スイッチングトランジスタ２１１１はゲートが走査線２１０４に接続され、ソースまたはドレインの一方が信号線２１０３に接続され、他方が液晶素子２１１２に接続されている。
液晶素子２１１２は画素電極と対向電極と液晶を含む。画素電極と対向電極がつくる電界により、液晶の配向が制御される。液晶は、２枚の基板の間に封入されている。保持容量２１１３は、液晶素子２１１２の画素電極の電位を保持するための素子であり、液晶素子２１１２の画素電極に接続されている。
本発明をアクティブマトリクス型エレクトロルミネッセンス表示装置に適用した場合の、画素２１０５の構成例を図２８に示す。画素２１０５は、スイッチング素子として選択用トランジスタ２１２１を有し、表示素子として発光素子２１２２を有する。さらに、画素２１０５は、選択用トランジスタ２１２１にゲートが接続された表示制御用トランジスタ２１２３を有する。発光素子２１２２は、一対の電極と、一対の電極に挟まれた発光材料を有する。
次に、本発明に係る半導体基板から、表示装置を作製するための、回路配置を説明する。図２９は、実施形態１の作製方法により作製された半導体基板２０の主要部を示す図面である（図２参照）。１枚の半導体基板２０から、表示装置を構成する複数の基板を作製することができる。図２９には、１つの単結晶半導体層１１２から、１つの表示装置を作製するための回路配置例を示す。各単結晶半導体層１１２には、１つの表示パネル形成領域２１２９が形成される。表示装置は、画素部２１００、信号線駆動回路２１０１、および走査線駆動回路２１０２を有する。そのため、各表示パネル形成領域は、これらが形成される領域（画素形成領域２１３０、信号線駆動回路形成領域２１３１．走査線駆動回路形成領域２１３２）を有する。
なお、１つの単結晶半導体層１１２に、複数の表示パネル形成領域を設けることもできる。また、表示装置を作製するために用いられる半導体基板は半導体基板２０に限定されるものではなく、本発明に係る他の半導体基板を用いることができる。
図３０は、液晶表示装置の構成例を示す図面である。図３０（Ａ）は液晶表示装置の画素の平面図であり、図３０（Ｂ）はＪ−Ｋ切断線による図３０（Ａ）の断面図である。図３０（Ａ）に示すように、画素は、半導体層２２０１、半導体層２２０１と交差している走査線２２０２、走査線２２０２と交差している信号線２２０３、画素電極２２０４、画素電極２２０４と半導体層２２０１を電気的に接続する電極２２０５を有する。半導体層２２０１は、ＳＯＩ基板に貼り合わせられた半導体層２２０１から形成された層であり、画素のトランジスタ２２０６を構成する。
図３０（Ｂ）に示すように、基板２２００上に、第２絶縁層１１４、第１絶縁層１１３ｂと第１絶縁層１１３ａでなる第１絶縁層１１３、半導体層２２０１が積層されている。基板２２００は分割された支持基板１００である。半導体層２２０１は、単結晶半導体層１１２をエッチングによる素子分離により形成された層である。半導体層２２０１には、チャネル形成領域２２１０、ｎ型の高濃度不純物領域２２１１が形成されている。トランジスタ２２０６のゲート電極２２１２は走査線２２０２に含まれる。また、トランジスタ２２０６のソース電極またはドレイン電極となる２つの電極のうち、一方は信号線２２０３に含まれ、他方は、電極２２０５で構成されている。半導体層２２０１とゲート電極２２１２の間にはゲート絶縁層２２１３が形成されている。
半導体層２２０１、ゲート絶縁層２２１３および走査線２２０２を覆って、層間絶縁膜２２１４が形成されている。層間絶縁膜２２１４上には、信号線２２０３、画素電極２２０４および電極２２０５が設けられている。さらに、層間絶縁膜２２１４上には、柱状スペーサ２２１５が形成されている。信号線２２０３、画素電極２２０４、電極２２０５および柱状スペーサ２２１５を覆って配向膜２２１６が形成されている。対向基板２２２０には、対向電極２２２１、対向電極２２２１を覆う配向膜２２２２が形成されている。柱状スペーサ２２１５は、基板２２００と対向基板２２２０の隙間を維持するために形成される。柱状スペーサ２２１５によって形成される隙間に液晶層２２２３が形成されている。信号線２２０３および電極２２０５と高濃度不純物領域２２１１との接続部は、コンタクトホールの形成によって層間絶縁膜２２１４に段差が生じるので、この接続部では液晶層２２２３の液晶の配向が乱れやすい。そのため、この接続部に柱状スペーサ２２１５を形成することで、液晶の配向の乱れを防ぐことができる。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説明する。図３１は実施形態３の方法で作製されたＥＬ表示装置を説明するための図面である。図３１（Ａ）はＥＬ表示装置の画素の平面図であり、図３１（Ｂ）は画素の断面図である。図３１（Ａ）に示すように、画素は、選択用トランジスタ２４０１、表示制御用トランジスタ２４０２、走査線２４０３、信号線２４０４、および電流供給線２４０５、画素電極２４０６を含み、これらが基板２２００上に形成されている。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極２４０６である。
選択用トランジスタ２４０１は、単結晶半導体層１１２からなる半導体層２４０８を有する。選択用トランジスタ２４０１において、ゲート電極は走査線２４０３に含まれ、ソース電極またはドレイン電極となる２つの電極のうち、一方は信号線２４０４に含まれ、他方は電極２４０９として形成されている。表示制御用トランジスタ２４０２は、ゲート電極２４１０が電極２４０９と電気的に接続され、ソース電極またはドレイン電極となる２つの電極のうち、一方は、画素電極２４０６に電気的に接続される電極２４１１として形成され、他方は、電流供給線２４０５に含まれている。
表示制御用トランジスタ２４０２はｐチャネル型のトランジスタであり、単結晶半導体層１１２からなる半導体層２４１２を有する。図３１（Ｂ）に示すように、半導体層２４１２には、チャネル形成領域２４１３、ｐ型の高濃度不純物領域２４１４が形成されている。半導体層２４１２とゲート電極２４１０の間の絶縁層２４１５は、選択用トランジスタ２４０１、表示制御用トランジスタ２４０２のゲート絶縁層を構成する。
半導体層２４０８、２４１２、走査線２４０３表示制御用トランジスタ２４０２のゲート電極２４１０を覆って、層間絶縁膜２４１７が形成されている。層間絶縁膜２４１７上に、信号線２４０４、電流供給線２４０５、電極２４０９、および電極２４１１などが形成されている。また、層間絶縁膜２４１７上には、電極２４１１に電気的に接続されている画素電極２４０６が形成されている。画素電極２４０６は周辺部が絶縁性の隔壁層２４１８で囲まれている。画素電極２４０６上にはＥＬ層２４１９が形成され、ＥＬ層２４１９上には対向電極２４２０が形成されている。補強板として対向基板２４２１が設けられており、対向基板２４２１は樹脂層２４２２により基板２２００に固定されている。基板２２００は支持基板１００に対応する基板である。
画素電極２４０６、ＥＬ層２４１９および対向電極２４２０により、発光素子２１２２（図２８参照）が構成されている。画素電極２４０６及び対向電極２４２０は、いずれか一方は陽極として機能し、他方は陰極として機能する。また、ＥＬ表示装置において、発光素子の発光の取り出し方によって、３つの構造に分類される。１つは、基板２２００を通過させてから取り出す構造（下面射出構造とも呼ばれる）である。２つめは、基板２２００側と逆側の面から、光を射出させる構造（上面射出構造とも呼ばれる）である。最後は、光を基板２２００を通過させ、かつ基板２２００と逆側の面からも光を射出させる構造（両面射出構造とも呼ばれる）である。本実施形態のＥＬ表示装置は、これら３つの構造をとりうる。
下面射出構造の場合は、画素電極２４０６は透光性電極とし、対向電極２４２０は反射電極とすることが好ましい。これに対し、上面射出構造の場合は、画素電極２４０６は反射電極とし、対向電極２４２０は透光性電極とすることが好ましい。両面射出構造の場合は、画素電極２４０６及び対向電極２４２０ともに透光性電極とすることが好ましい。
画素電極２４０６、および対向電極２４２０を反射電極とするには、タンタル、タングステン、チタン、モリブデン、アルミニウム、クロム、銀等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料等の反射性を有する導電材料を用いて形成すればよい。
また、画素電極２４０６、および対向電極２４２０を透光性電極とするには、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性を有する導電材料を用いて形成すればよい。また、反射性を有する導電材料でなる膜を数ｎｍ乃至数十ｎｍの膜厚で形成することで、可視光を透過させることができるため、薄い膜厚とすることで、上記の反射性を有する導電材料でなる膜を透光性電極とすることができる。
また、透光性電極は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した電極は、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記導電性高分子を、単独で導電性組成物として透光性電極を形成してもよい。また、導電性組成物で形成される透光性電極の膜質、膜強度等の膜特性を調整するために、導電性高分子に有機樹脂を添加することもできる。
有機樹脂としては、導電性高分子と相溶または混合分散可能である熱硬化性樹脂、熱可塑性樹脂、又は光硬化性樹脂等を用いることができる。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、若しくはポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド若しくはポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、若しくはポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、若しくはポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、若しくはポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂、又はこれら樹脂の共重合体などが挙げられる。
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナー性ドーパントをドーピングすることにより、共役導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタ性ドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、又は４級アミン化合物等を挙げることができる。
また、導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、又は芳香族系溶剤など）に溶解させて、湿式法により透光性電極となる薄膜を形成することができる。
導電性組成物を溶解する溶媒としては、特に限定することはなく、上述した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、又はトルエンなどの単独もしくは混合溶剤に溶解すればよい。
導電性組成物を、上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて層間絶縁膜２４１７上に形成することで、画素電極２４０６を得ることができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧することで行ってもよい。また、有機樹脂が熱硬化性の場合は熱処理を行えばよいし、光硬化性の場合は光照射処理を行えばよい。
隔壁層２４１８は、ＣＶＤ法、スパッタリング法、塗布法等により基板全面に絶縁層を形成した後、選択的にエッチングして形成することができる。また、液滴吐出法、印刷法等を用いて、選択的に形成することもできる。その他、ポジ型感光性樹脂を用いて全面に絶縁層を形成した後、当該絶縁層を露光及び現像することにより、所望の形状とすることもできる。
ＥＬ層２４１９としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成してもよい。ＥＬ層は、インクジェット法などの塗布法や蒸着法により形成することができる。
次に、基板２２００と対向させるように対向基板２４２１を設ける（図３１（Ｂ）参照）。対向基板２４２１と対向電極２４２０との間には、樹脂層２４２２を設けてもよいし、不活性ガスを充填させた構成としてもよい。なお、対向電極２４２０を覆うように保護層を形成してもよい。
本実施形態のＥＬ型表示装置では、トランジスタのチャネル形成領域が単結晶半導体層で形成されている。よって、本実施形態のＥＬ表示装置は、多結晶半導体をチャネル形成領域として利用する表示装置と比較して、画素ごとにおけるトランジスタ特性のバラツキを低減することができる。そのため、画素ごとの表示むらを抑制することができる。
なお、本実施形態の表示装置を構成するトランジスタの構成は特に限定されない。例えば、上記実施の形態６〜８で示す構成の電界効果トランジスタを適用することもできる。
また、本実施形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施形態１２）
半導体基板１０を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの画像データを表示する表示装置を備えた装置）などが含まれる。
本実施形態では、図３２および図３３を用いて、電気機器の具体的な態様を説明する。図３２（Ａ）は携帯電話機１９０１の一例を示す外観図である。この携帯電話機１９０１は、表示部１９０２、操作スイッチ１９０３などを含んで構成されている。表示部１９０２に、図３０で説明した液晶表示装置または図３１で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部１９０２とすることができる。
また、図３２（Ｂ）は、デジタルプレーヤー１９１１の構成例を示す外観図である。デジタルプレーヤー１９１１は、表示部１９１２、操作部１９１３、イヤホン１９１４などを含んでいる。イヤホン１９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部１９１２に、図３０で説明した液晶表示装置または図３１で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても。高精細な画像および多量の文字情報を表示することができる。
また、図３２（Ｃ）は、電子ブック１９２１の外観図である。この電子ブック１９２１は、表示部１９２２、操作スイッチ１９２３を含んでいる。電子ブック１９２１にはモデムを内蔵していてもよいし、図２５の半導体装置２０２０を内蔵させて、無線で情報を送受信できる構成としてもよい。表示部１９２２には、図３０で説明した液晶表示装置、または図３１で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
図３３は本発明を適用した携帯電話１８００の構成の一例であり、図３３（Ａ）が正面図であり、図３３（Ｂ）が背面図であり、図３３（Ｃ）が展開図である。携帯電話１８００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。携帯電話１８００は、カメラを内蔵しており、静止画、動画を撮影が可能となっている。
携帯電話１８００は、筐体１８０１及び筐体１８０２の二つの筐体で構成されている。筐体１８０１には、表示部１８０５、スピーカー１８０６、マイクロフォン１８０７、操作キー１８０８、ポインティングデバイス１８０９、カメラ用レンズ１８１０、外部接続端子１８１１、イヤホン端子１８１２等が設けられている。表示部１８０５には、図３０で説明した液晶表示装置、または図３１で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
筐体１８０２には、キーボード１８１５、外部メモリスロット１８１６、カメラ用レンズ１８１７、ライト１８１８等を備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１８０５は、使用形態に応じて表示の方向が適宜変化する。表示部１８０５と同一面上にカメラ用レンズ１８１０を備えているため、テレビ電話が可能である。また、表示部１８０５をファインダーとしカメラ用レンズ１８１７及びライト１８１８で静止画及び動画の撮影が可能である。スピーカー１８０６及びマイクロフォン１８０７は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー１８０８では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、重なり合った筐体１８０１と筐体１８０２（図３３（Ａ））は、スライドし、図３３（Ｃ）のように展開する。展開させた状態では、携帯電話１８００を携帯情報端末として使用できる。この状態では、キーボード１８１５、ポインティングデバイス１８０９を用いることで、円滑な操作が可能である。外部接続端子１８１１はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１８１６に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
本実施例では、レーザ照射処理によって、単結晶半導体層の結晶性が向上すること、およびレーザ照射処理後の加熱処理によって単結晶半導体層のライフタイムが向上することを説明する。結晶性の評価およびライフタイムの評価をするため３種類の半導体基板を製造した。第１は、本発明に係る半導体基板であり、単結晶半導体基板から分離された単結晶半導体層に対して、レーザ照射処理および加熱処理を行った半導体基板である。第２は、レーザ照射処理を行い、加熱処理を行っていない半導体基板である。第３は、レーザ照射処理および加熱処理を行っていない半導体基板である。
以下、半導体基板の製造方法について説明する。図３４は、実験に用いた半導体基板の積層構造を示す断面図である。半導体基板は実施形態１の製造方法（図４（Ａ）〜図５（Ｃ）参照）により、半導体基板を作製した。単結晶シリコン層２０１が酸化窒化シリコン膜２０２、窒化酸化シリコン膜２０３、および酸化シリコン膜２０４でなるバッファ層１１１を介してガラス基板２００に固定されている。
本実施例の半導体基板のバッファ層に含まれる膜の厚さは、それぞれ以下の通りである。
・酸化窒化シリコン膜２０２ ５０ｎｍ
・窒化酸化シリコン膜２０３ ５０ｎｍ
・酸化シリコン膜２０４ ５０ｎｍ
半導体基板を作製するため、単結晶半導体基板１１０に単結晶シリコンウエハが用いられている。単結晶シリコンウエハは、５インチ角の四角い基板である。その導電型はＰ型で、抵抗率が１０Ω・ｃｍ程度である。また、結晶方位は、主表面が（１００）であり、側面が＜１１０＞である。支持基板１００であるガラス基板２００は、厚さ０．７ｍｍの無アルカリガラス基板（商品名 ＡＮ１００）である。
第１絶縁層１１３として、ＰＥＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜２０２と、厚さ５０ｎｍの窒化酸化シリコン膜２０３でなる２層構造の絶縁膜を形成した（図４（Ａ）参照）。酸化窒化シリコン膜２０２のプロセスガスは、ＳｉＨ４、およびＮ２Ｏであり、流量比は、ＳｉＨ４＼Ｎ２Ｏ＝４＼８００である。成膜工程の基板温度は４００℃である。窒化酸化シリコン膜２０３のプロセスガスは、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、およびＨ２であり、流量比は、ＳｉＨ４＼ＮＨ３＼Ｎ２Ｏ＼Ｈ２＝１０＼１００＼２０＼４００ある。成膜工程の温度は３５０℃である。
単結晶シリコンウエハに損傷領域を形成するために、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハに添加している。ソースガスには１００％水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ基板に照射して、損傷領域１１５を形成した（図４（Ｂ）参照）。イオンドーピング装置において、水素ガスを励起することで、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイオン種が生成され、この全てのイオン種を加速し、単結晶シリコンウエハに照射する。水素ガスから発生された水素イオン種のうち、８０％程度がＨ３ ＋である。
水素イオンドーピングの条件は、例えば、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３とした。
第２絶縁層１１４として、ＰＥＣＶＤ法により、厚さ５０ｎｍの酸化シリコン膜２０４を形成した（図４（Ｃ）参照）。酸化シリコン膜２０４の成膜用プロセスガスには、ＴＥＯＳ、およびＯ２を用い、その流量比は、ＴＥＯＳ＼Ｏ２＝１５＼７５０である。また、成膜工程の温度は３００℃である。
ガラス基板２００、および膜２０２〜２０４が形成された単結晶シリコンウエハを純水中で超音波洗浄した後、オゾンを含む純水で洗浄した後、ガラス基板２００表面と単結晶シリコンウエハ表面に形成された酸化シリコン膜２０４を密着させて、接合させた（図４（Ｄ）参照）。次に、損傷領域１１５で劈開を生じさせるため、加熱炉において、２００℃、２時間の加熱処理を行い、ガラス基板２００と酸化シリコン膜２０４の結合強度を向上させ、引き続き、加熱炉において、６００℃、４時間の加熱を行うことで、単結晶シリコンウエハを劈開させ、単結晶シリコン層２０１を単結晶シリコンウエハから分離している。
なお、図４（Ａ）〜図４（Ｄ）までの工程（バッファ層の形成、損傷領域の形成、接合工程、単結晶シリコンウエハの分離工程）を行って製造された半導体基板を「半導体基板ｘ」と呼ぶこととする。
次に、半導体基板ｘを純水で洗浄した後、１／１００に希釈されたフッ酸で単結晶シリコン層２０１を処理して、表面に形成された自然酸化膜を除去した。次に、単結晶シリコン層２０１にレーザビームを照射し、溶融させ、再結晶化させた。レーザ発振器には、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。レーザビームのパルス幅２５ｎｓｅｃであり、繰り返し周波数３０Ｈｚである。
光学系により、レーザビームの被照射面でのビーム形状を線状に集光し、レーザビームを幅方向（ビーム形状の短軸方向）に走査した。また、レーザ照射時には半導体基板ｘは加熱せず、室温である。このレーザ照射処理工程まで行って製造された半導体基板を「半導体基板ｙ」と呼ぶこととする。
レーザビームを照射した後、縦型抵抗加熱炉において、窒素雰囲気で半導体基板ｙを加熱処理した。本実施例では、処理の条件が異なる２種類の半導体基板を作製した。条件の１つは、５００℃で１時間の加熱した後、引き続き、５５０℃で４時間加熱処理するというものである。この条件の加熱処理を行った半導体基板を「半導体基板Ａ」と呼ぶこととする。もう一方の加熱処理の条件は、５００℃で１時間加熱した後、引き続き、６００℃で４時間加熱するというものである。この条件の加熱処理工程を行った半導体基板を「半導体基板Ｂ」と呼ぶ。
なお、レーザ照射処理後、５００℃で１時間の加熱した後５５０℃で４時間加熱処理をして作製された半導体基板Ａにおいて、ガラス基板２００は２０ｐｐｍ程度シュリンクすることが確認された。シュリンクを発生する工程が、微細な位置あわせが必要な工程（例えば、縮小露光装置による露光工程など）の前に生じたシュリンクであるため、本発明の半導体基板を用いての半導体装置の作製においては、影響がない。
表１に、半導体基板ｘ、ｙ、ＡおよびＢと、レーザビーム照射工程と加熱処理工程との対応を示す。
本発明に係る半導体基板Ａ、および半導体基板Ｂ、ならびに比較例である半導体基板ｘ、および半導体基板ｙについて、それぞれ、単結晶シリコン層２０１の結晶性を評価した。結晶性を評価するために、ラマン分光測定、およびライフタイム評価測定を行った。本実施例では、これらの測定結果をもとに、溶融させて再結晶化を行うレーザ照射処理によって単結晶シリコン層の結晶性が向上すること、および、レーザ照射処理後の溶融させない加熱処理によって、単結晶シリコン層の結晶性がさらに向上することを説明する。
なお、本実施例の半導体基板と、実施例３〜５の半導体基板と区別するため、製造方法を示すアルファベットの後に参照符号に「−１」を付けて、半導体基板Ａ−１、半導体基板Ｂ−１、半導体基板ｘ−１、半導体基板ｙ−１と呼ぶこととする。半導体基板の参照符号については、実施例３〜５でも同様とする。
ラマン分光測定、およびライフタイム評価測定を行った各半導体基板を製造する際の水素イオンドーピングの条件は次の通りである。ソースガス１００％水素、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３。単結晶シリコンウエハから分離された単結晶シリコン層２０１の厚さは１２０ｎｍである。
また、半導体基板ｙ−１、半導体基板Ａ−１、半導体基板Ｂ−１に行ったレーザ照射処理工程の条件は次の通りである。レーザビームのビーム形状の幅を３４０μｍとし、走査速度は１．０ｍｍ／秒とした。レーザビームのパルスのオーバーラップ率が９０％で、同じ領域にパルスが約１０ショット照射される条件である。レーザビームのエネルギー密度は、６６０ｍＪ／ｃｍ２とした。また、窒素気体雰囲気とするため、レーザビームの被照射面に窒素ガスを吹き付けながらレーザビームを照射した。
ラマン分光の測定結果を図３５および図３６に示す。図３５はラマンシフトのグラフであり、図３６はラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）のグラフである。なお、各基板について、９箇所ラマンスペクトルを測定した。
図３５に示すラマンシフトのピーク波数（ピーク値ともいう。）は、結晶格子の振動モードで決定される値であり、結晶の種類によって固有の値となる。内部応力のない単結晶シリコンのラマンシフトは５２０．６ｃｍ−１である。シリコンのラマンシフトがこの波数に近いほど、結晶構造が単結晶に近く、結晶性が良いことの指標とすることができる。
また、図３６に示すＦＷＨＭが小さいほど、結晶状態に揺らぎが少なく、均一であることを示している。市販の単結晶シリコンウエハのＦＷＨＭは、２．５ｃｍ−１〜３．０ｃｍ−１程度であり、この値に近いほど結晶性が単結晶シリコンウエハのように均一な結晶構造を有していることの指標とすることができる。
図３５および図３６のグラフからレーザ照射処理によって、単結晶シリコン層の結晶性が回復されることが分かる。レーザ照射処理することで、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることができることが分かる。なお、図３５および図３６のグラフから、半導体基板ｙ−１と、半導体基板Ａ−１、Ｂ−１のデータに大きな変化がない。よって、本実施例の加熱処理では、ラマン分光分析で検出されるような単結晶シリコン層の結晶構造の変化を生じさせていないと推測される。
図３７は、半導体基板ｘ−１、半導体基板ｙ−１、半導体基板Ａ−１および半導体基板Ｂ−１のライフタイム評価結果のグラフである。本実施例では、測定装置に、コベルコ科研（株）社製のマイクロ波光導電減衰（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｅ Ｄｅｃａｙ）法を用いたライフタイム評価装置を使用した。
マイクロ波光導電減衰法（以下、μ−ＰＣＤ法という）とは、半導体の表面にレーザ光を照射して、半導体中にキャリアを発生させ、かつレーザ光が照射されている位置にマイクロ波を照射し、半導体で反射されたマイクロ波の強度の減衰状態を検出することで、ライフタイムを評価する方法である。μ−ＰＣＤ法では、半導体中にキャリアが生成されると半導体の抵抗値が下がるため、キャリアが発生した領域でのマイクロ波の反射率が高くなることを利用しており、反射マイクロ波の強度を検出することで、ライフタイムを評価している。
単結晶シリコンに光を照射すると価電子帯で発生した電子と伝導帯に発生した正孔は、再結合し、消滅する。単結晶シリコン層に汚染や欠陥が多数あると、電荷トラップ中心の密度が高くなるため、単結晶シリコンでのキャリアの再結合の確率が増加するので、ライフタイムは短くなる。このため、ライフタイムは単結晶シリコンなど半導体の結晶構造が完全であるかを評価するパラメータとして利用されている。
図３７のグラフの縦軸は、反射マイクロ波の検出信号のピーク値である。図３７において、ピーク値が大きいほどライフタイムが長いことを示すため、ピーク値からライフタイムを評価することができる。半導体基板ｘ−１と半導体基板ｙ−１とを比較すると、レーザ照射処理によってライフタイムを長くできることが分かる。また、半導体基板ｙ−１と半導体基板Ａ−１、半導体基板Ｂ−１を比較すると、レーザ照射処理の後の加熱処理を行うことで、ライフタイムが格段に長くなることが分かる。
図３５、図３６を参照すると、半導体基板ｙ−１と半導体基板Ａ−１、Ｂ−１のラマン分光による結晶性の評価は同程度である。これに対して、図３７のライフタイムの向上という結果から、加熱処理を行っていない単結晶シリコン層よりも、レーザ照射処理後に加熱処理を行った単結晶シリコン層のほうがより完全性の高い単結晶構造となっていると考えられる。その理由は明らかではないが、加熱処理によって、ライフタイムを短縮させる電荷トラップ中心密度（例えば、ダングリングボンド）が減少したと考えられる。
ライフタイムを向上させるため、レーザ照射工程後の加熱処理温度は４００℃以上とする。加熱温度は５００℃以上が好ましく、５５０℃以上がより好ましい。また、この加熱処理は、単結晶半導体層を溶融させないようにし、また支持基板の温度がその歪み点を超えないようにする。
本実施例では、単結晶シリコン層がレーザビーム１２２の照射により溶融していることを説明する。また、レーザビームの照射により、単結晶シリコン層が再結晶化され、単結晶構造になることを説明する。
レーザ照射処理前の半導体基板ｘ−２の単結晶シリコン層２０１にレーザビームを照射し、単結晶シリコン層２０１の相変化を分光学的な手法により測定した。具体的には、単結晶シリコン層２０１のレーザビームが照射されている領域にプローブ光を照射し、その反射光の強度変化を測定する。反射光の強度から、単結晶シリコン層２０１が固相状態であるか液相状態であるかを判別することが可能である。シリコンは固相から液相状態に変化すると、屈折率が急激に上昇し、可視光に対する反射率が急激に上昇する。よって、プローブ光に可視光域の波長のレーザビームを用い、プローブ光の反射光の強度変化を検出することで、単結晶シリコン層２０１の固相から液相への相変化、および液相から固相への相変化検出することができる。よって、単結晶シリコン層２０１に照射するＸｅＣｌエキシマレーザビームと、単結晶シリコン層２０１で反射されたプローブ光を異なるフォトディテクタで受光し、２つのフォトディテクタの検出信号をオシロスコープに入力し、フォトディテクタの検出信号の変化を調べることで、ＸｅＣｌエキシマレーザビームの照射時間と単結晶シリコン層２０１の相変化の関係を知ることができる。ここでは、プローブ光としてＮｄ：ＹＶＯ４レーザーの第２高長波である５３２ｎｍのビームをプローブ光とした。
図３８は、測定結果を示すオシロスコープの信号波形の写真である。図３８の写真において、下の信号波形は、ＸｅＣｌエキシマレーザの強度変化に対応する信号波形である。上の信号波形は、単結晶シリコン層で反射されたプローブ光の強度変化に対応する信号波形である。図３８の横軸は時間を表し、格子の間隔が１００ナノ秒である。
測定条件は以下の通りである。窒素雰囲気とし、ＸｅＣｌエキシマレーザのエネルギー密度は、５３９ｍＪ／ｃｍ２とした。また、半導体基板ｙ−２を製造するためのレーザビーム３２０を１ショット単結晶シリコン層に照射している。なお、ＸｅＣｌエキシマレーザビームの強度を示す信号波形に２つのピークが現れているが、これは測定に用いた、ＸｅＣｌエキシマレーザ発振器の仕様によるものである。
なお、図３８のデータを測定した半導体基板ｙ−２の単結晶シリコン層２０１の厚さは１００ｎｍである。損傷領域１１５を形成するときのドーピングの条件は、ソースガス１００％水素、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量は２．２×１０１６ｉｏｎｓ／ｃｍ２としている。
図３８に示すように、ＸｅＣｌレーザビームが照射されると、プローブ光に対応する信号強度は急激に増大し、ＸｅＣｌレーザビームの照射後、やがて減衰する。よって検出信号の強度の変化からは次のことが分かる。単結晶シリコン層２０１にＸｅＣｌレーザビームを照射することで、レーザビームの照射領域の温度が融点以上に上昇し、その領域は溶融される。そして、レーザビームの照射後も、この領域は溶融状態（液晶状態）がしばらく保持されるが、やがて、この領域の温度が下降すると凝固し始め、完全に固相状態に戻る。つまり、ＸｅＣｌレーザビームの照射によって、単結晶シリコン層２０１が溶融することが確認された。
次に、ＸｅＣｌレーザビームを照射して、単結晶シリコン層を溶融させることで、再結晶化すること、および再結晶化されたシリコン層が単結晶構造であることを説明する。
図３９（Ａ）および図３９（Ｂ）は、半導体基板ｘ−３および半導体基板ｙ−３の単結晶シリコン層表面の電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定データから得られた逆極点図（ＩＰＦ、ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップである。図３９（Ａ）は、レーザ照射工程を行っていない半導体基板ｘ−３の単結晶シリコン層のＩＰＦマップであり、図３９（Ｂ）は、レーザ照射工程を行った半導体基板ｙ−３のＩＰＦマップである。図３９（Ｃ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位の関係を示すカラーコードマップである。
半導体基板ｘ−３および半導体基板ｙ−３の製造において、損傷領域１１５を形成するときのドーピングの条件は、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．０×１０１６ｉｏｎｓ／ｃｍ２である。半導体基板ｘ−３、ｙ−３の単結晶シリコン層の厚さは１００ｎｍ程度である。
半導体基板ｙ−３のレーザ照射処理の条件は次の通りである。被照射面でのレーザビームの断面形状は幅３５０μｍ、長さ１２６ｍｍの線状であり、レーザビームの走査速度（基板の移動速度）１．０ｍｍ／秒である。単結晶シリコン層２０１の同じ領域に照射されるレーザビームのショット数はビーム幅と走査速度から計算して１０．５ショットとなる。レーザビームのエネルギー密度は６４８ｍＪ／ｃｍ２である。レーザビームの照射雰囲気を窒素雰囲気とするため、レーザビームの被照射面に窒素ガスを吹き付けている。
図３９（Ａ）と図３９（Ｂ）のＩＰＦマップによると、レーザビームの照射前と照射後で単結晶シリコン層２０１の結晶方位が乱れることなく、単結晶シリコン層２０１表面の面方位は使用した単結晶シリコンウエハと同じ（１００）面方位を維持していることが分かる。また、レーザビームの照射前と照射後で単結晶シリコン層２０１に結晶粒界が存在していないことが分かる。このことは、図３９（Ａ）および図３９（Ｂ）のＩＰＦマップが、図３９（Ｃ）のカラーコードマップの（１００）方位を示す色（カラー図面では赤色）でなる一色の四角の像であることから、確認できる。
したがって、ＥＢＳＰの測定によって、主表面の面方位が（１００）の単結晶シリコンウエハから、主表面の面方位が（１００）の単結晶シリコン層が形成され、この単結晶シリコン層にレーザビームを照射し溶融された単結晶シリコン層も主表面の面方位は（１００）であることが確認された。
なお、図３９（Ａ）および図３９（Ｂ）のＩＰＦマップに現れている点は、ＣＩ値の低い部分を表している。ＣＩ値とは、結晶方位を決定するデータの信頼性、確度を示す指標値である。結晶粒界、結晶欠陥などでＣＩ値が低くなる。つまり、ＣＩ値が低い部分が少ないほど完全性の高い結晶構造であり、結晶性が良いと評価することができる。半導体基板ｘ−３のＩＰＦマップよりも、半導体基板ｙ−３のＩＰＦマップのほうが、ＣＩ値の低い部分が少ない。よって、ＥＢＳＰの測定から、レーザビームを照射することで、単結晶シリコン層の結晶欠陥、ダングリングボンドなどのミクロの欠陥が修復されていると推測することが可能である。
本実施例では、レーザ照射処理によって、単結晶シリコン層２０１の平坦性が向上することを説明する。表面の平坦性は、原子間力顕微鏡による観察像（以下、ＡＦＭ像という。）を解析することでから得られる表面粗さを示す測定値で評価した。本実施例では、実施例２のライフタイム評価およびラマン分光分析を行った４種類の半導体基板ｘ−１、ｙ−１、Ａ−１、Ｂ−１について、表面粗さを評価した。
測定条件は以下の通りである。
・原子間力顕微鏡（ＡＦＭ）：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ（株）製）
・測定モード：ダイナミックフォースモード（ＤＦＭモード）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製バネ定数４２Ｎ／ｍ、共振周波数２５０〜３９０ｋＨｚ、探針の先端Ｒ≦１０ｎｍ）
・測定面積：５μｍ×５μｍ
・測定点数：２５６×２５６点
なお、ＤＦＭモードとは、ある周波数（カンチレバーに固有の周波数）でカンチレバーを共振させた状態で、カンチレバーの振動振幅が一定になるように探針と試料との距離を制御しながら、試料の表面形状を測定する測定モードのことである。このＤＦＭモードでは、試料の表面とカンチレバーとが非接触であるため、試料の表面を傷つけることなく、元の形状を保ったまま測定できる。
図４０（Ａ）〜図４０（Ｄ）は、それぞれ、各半導体基板ｘ−１、ｙ−１、Ａ−１、およびＢ−１の単結晶シリコン層２０１表面のＡＦＭ像である。
図４１に、ＡＦＭ像をもとに計算された各半導体基板ｘ−１、ｙ−１、Ａ−１、Ｂ−１の単結晶シリコン層の表面粗さを示す。付属のソフトウェアにより、表面粗さ解析を行い、平均面粗さＲａ、自乗平均面粗さＲＭＳ、および山谷の最大高低差Ｐ−Ｖを算出した。図４１（Ａ）は算術平均粗さＲａのグラフであり、図４１（Ｂ）は自乗平均面粗さＲＭＳのグラフであり、図４１（Ｃ）は、山谷の最大高低差値Ｐ−Ｖのグラフである。本実施例では、半導体基板ｘ−１、ｙ−１、Ａ−１およびＢ−１をそれぞれ２枚用意し、１枚の基板について３箇所、表面粗さ解析を行っている。
図４１（Ａ）〜図４１（Ｃ）のデータから、レーザ照射処理により、溶融されて再結晶化された単結晶シリコン層２０１の表面が平坦化されることが分かる。また、レーザ照射処理した後に加熱処理を行っても単結晶シリコン層の平坦性が維持されていることが分かる。したがって、レーザビーム照射処理の効果の１つは、支持基板１００として用いたガラス基板の耐熱温度以下のプロセス温度での、単結晶半導体基板から分離された単結晶半導体層の平坦化と、いうことができる。
以下、本明細書において表面の平坦性の指標に使用する平均面粗さＲａ、自乗平均面粗さＲＭＳ、および山谷の最大高低差Ｐ−Ｖについて説明する。
平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張したものである。基準面から指定面までの偏差の絶対値を平均した値と表現でき、式（ａ１）で与えられる。
なお、測定面とは全測定データの示す面であり、式（ａ２）で表される。式（ａ２）において、（Ｘ，Ｙ）の範囲は、（０，０）〜（Ｘｍａｘ，Ｙｍａｘ）である。
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。よって、面積Ｓ０は式（ａ３）で求められる。
また、基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である。基準面はＸＹ平面と平行となる。なお、平均値Ｚ０は式（ａ４）で求められる。
自乗平均面粗さ（ＲＭＳ）とは、断面曲線に対するＲＭＳを、測定面に対して適用できるよう、Ｒａと同様に三次元に拡張したものである。自乗平均面粗さ（ＲＭＳ）は、基準面から指定面までの偏差の自乗を平均した値の平方根と表現でき、下記式（ａ５）で与えられる。
山谷の最大高低差（Ｐ−Ｖ）は、指定面において、最も高い山頂の標高Ｚｍａｘと最も低い谷底の標高Ｚｍｉｎの差と表現でき、式（ａ６）で与えられる。
ここでいう山頂と谷底とはＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高いところ、谷底とは指定面において最も標高の低いところと表現される。
本実施例では、本発明に係る半導体基板の単結晶シリコン層の水素濃度について説明する。本実施例では、半導体基板ｘ−４、半導体基板ｙ−４、半導体基板Ａ−１の単結晶シリコン層の水素濃度を二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析した。半導体基板Ａ−１は、実施例２のラマン分光分析およびライフタイム評価を行った半導体基板である。
図４２は、半導体基板ｘ−４と半導体基板ｙ−４のＳＩＭＳ分析による水素濃度深さ方向プロファイルである。図４２において、水素濃度の値はシリコン層内のみ有効である。
本実施例の半導体基板ｘ−４、および半導体基板ｙ−４の製造において、損傷領域１１５を形成するときの水素イオンドーピングの条件は、電源出力５０Ｗ、加速電圧８０ｋＶ、ドーズ量２．５×１０１６ｉｏｎｓ／ｃｍ２である。この条件により、単結晶シリコン層２０１の厚さは２２０ｎｍ程度となる。また、酸化窒化シリコン膜２０２の厚さは１００ｎｍとした。
本実施例では、半導体基板ｙ−４に対するレーザ照射工程では、レーザビームの幅を３４０μｍとし、走査速度１．０ｍｍ／秒として、レーザビームが約１０ショット照射されるようにした。この条件では、オーバーラップ率は９０％となる。また、レーザ照射工程の温度は室温である。また、ＸｅＣｌエキシマエネルギー密度と照射雰囲気が異なる４つ条件（ａ〜ｄ）でレーザ照射処理を行った。条件ａ〜ｄは以下の通りである。
ａ．６３７ｍＪ／ｃｍ２ Ｎ２気体雰囲気
ｂ．５４３ｍＪ／ｃｍ２ 大気雰囲気
ｃ．５４３ｍＪ／ｃｍ２ Ｎ２気体雰囲気
ｄ．４４９ｍＪ／ｃｍ２ Ｎ２気体雰囲気
なお、レーザビームの被照射面に窒素ガスを吹き付けることで、窒素気体雰囲気を実現している。
図４２に示すように、レーザ照射処理によって、単結晶シリコン層２０１の上層側（深さが浅い側）の水素濃度が低下することが分かる。レーザビームのエネルギー密度が高いほど、水素濃度が低くなっている。レーザ照射処理を行わない半導体基板ｘ−４では単結晶シリコン層２０１は１×１０２０原子／ｃｍ３以上３×１０２０原子／ｃｍ３以下程度の水素を含んでいるが、レーザ照射処理によって、単結晶シリコン層２０１の上部の水素濃度は、１×１０２０原子／ｃｍ３以下に低下し、１×１０１９原子／ｃｍ３以上３×１０２０原子／ｃｍ３以下となっている。
半導体基板ｙ−４の単結晶シリコン層２０１において、半導体基板ｘ−４よりも水素濃度が低下している領域は、レーザビームの照射によって溶融された領域および溶融された領域からの熱伝導により水素ガスが放出する温度以上に加熱された領域であると推測される。
図４３は、半導体基板Ａ−１の水素濃度の深さ方向プロファイルである。図４３において、各プロファイルの濃度の値はシリコン層内のみ有効である。
図４３に示すように、半導体基板Ａ−１の単結晶シリコン層２０１の水素濃度は１×１０１９原子／ｃｍ３程度である。つまり、実施例１の作製方法によって、半導体基板の単結晶シリコン層２０１の水素濃度を５×１０１８原子／ｃｍ３以上５×１０２０原子／ｃｍ３以下にできることが分かる。
本実施例では、レーザ照射処理後の加熱処理によって単結晶半導体層のライフタイムが向上することを図５２及び図５３を用いて説明する。ライフタイムの評価をするため、同一基板に対して、２種類の条件にて処理を施した半導体基板を製造した。第１の条件は、本発明に係る半導体基板の作製方法であり、単結晶半導体基板から分離された単結晶半導体層に対して、レーザ照射処理および加熱処理を行った。また、第２の条件では、レーザ照射処理を行わずに加熱処理を行った。
以下、本実施例における半導体基板の製造方法について説明する。図５２は、実験に用いた半導体基板の作製工程を示す図である。本実施例においては、実施形態１の製造方法により半導体基板を作製した。
はじめに、単結晶半導体基板を、酸素に対しＨＣｌを３体積％の割合で含む雰囲気中で熱酸化処理して、第１絶縁層として機能する酸化シリコン膜５０２を形成した。熱酸化処理の温度は、９５０℃とし、膜厚は５０ｎｍとした（図５２（Ａ））。
単結晶半導体基板としては、単結晶シリコンウエハ５１０が用いられている。単結晶シリコンウエハは、５インチ角の四角い基板である。その導電型はＰ型で、抵抗率が５〜４０Ω・ｃｍ程度である。また、結晶方位は、主表面が（１００）であり、側面が＜１００＞である。
次いで、単結晶シリコンウエハ５１０に損傷領域を形成するために、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハ５１０に添加した。ソースガスには１００％水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ基板に照射して、損傷領域１１５を形成した。水素イオンドーピングの条件は、例えば、電源出力１００Ｗ、加速電圧２５ｋＶ、ドーズ量１．８×１０１６ｉｏｎｓ／ｃｍ３とした。
次いで、ＰＥＣＶＤ法により、第２絶縁層として機能する窒化酸化シリコン膜５０３を形成した（図５２（Ｂ））。窒化酸化シリコン膜の膜厚は５０ｎｍとした。また、窒化酸化シリコン膜５０３の成膜用プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、及びＨ２を用い、その流量比は、ＳｉＨ４＼ＮＨ３＼Ｎ２Ｏ＼Ｈ２＝１０＼１００＼２０＼４００である。また、成膜工程の温度は３００℃である。
酸化シリコン膜５０２及び窒化酸化シリコン膜５０３が形成された単結晶シリコンウエハを純水中で超音波洗浄し、その後、オゾンを含む純水で洗浄した。また、支持基板として用いるガラス基板５５０を純水中で超音波洗浄した。ガラス基板５５０としては、厚さ０．７ｍｍの無アルカリガラス基板（商品名 ＡＮ１００）を用いた。
次に、ガラス基板５５０表面と単結晶シリコンウエハ表面に形成された窒化酸化シリコン膜５０３を密着させて、接合させた（図５２（Ｃ））。その後、損傷領域１１５で分離させるため、加熱炉において、２００℃、２時間の加熱処理を行い、ガラス基板５５０と窒化酸化シリコン膜５０３の結合強度を向上させ、引き続き、加熱炉において、６００℃、４時間の加熱を行うことで、単結晶シリコンウエハ５１０を分離させ、単結晶シリコン層５０１をガラス基板５５０に固定した（図５２（Ｄ））。
本実施例の半導体基板は、ガラス基板５５０上に、窒化酸化シリコン膜５０３、酸化シリコン膜５０２、及び単結晶シリコン層５０１が順に積層された構造を有する。本実施例では、分離後の単結晶シリコン層５０１の厚さは１２０ｎｍ程度である。
次に、単結晶シリコン層５０１表面を純水で洗浄した後、１／１００に希釈されたフッ酸で単結晶シリコン層５０１を処理して、表面に形成された自然酸化膜を除去した。その後、オゾン添加水（Ｏ３水）によって、単結晶シリコン層５０１表面を処理して、酸化膜を形成した。
次いで、単結晶シリコン層５０１に第１のエッチング処理を施して、酸化膜及び単結晶シリコン層５０１の分離面に残っている損傷領域を除去した（図５２（Ｅ））。本実施例においては、単結晶シリコン層５０１の分離面にドライエッチングを行うことにより、単結晶シリコン層５０１の膜厚を１１０ｎｍ程度とした。第１のエッチング処理におけるエッチング条件は次の通りである。
・コイル型の電極に投入する電力 １５０Ｗ
・下部電極に投入する電力 ４０Ｗ
・反応圧力 １．０Ｐａ
・エッチングガス（塩素の流量） １００ｓｃｃｍ
第１のエッチング処理を行ったのち、１／１００に希釈されたフッ酸で単結晶シリコン層５０１を処理して、表面に形成された自然酸化膜を除去した。その後、単結晶シリコン層５０１の領域Ａに対して、レーザビームを照射し、溶融させ、再結晶化させた（図５２（Ｆ））。また、単結晶シリコン層５０１の領域Ｂに対しては、レーザビームを照射せずに、未照射の領域とした。
領域Ａへのレーザビームの照射には、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。レーザビームのパルス幅２５ｎｓｅｃであり、繰り返し周波数３０Ｈｚである。また、レーザビームのエネルギー密度は７８２ｍＪ／ｃｍ２とした。光学系により、レーザビームの被照射面でのビーム形状を線状に集光し、レーザビームを幅方向（ビーム形状の短軸方向）に走査した。また、レーザ照射は、室温で窒素ガスを照射領域に吹き付けながら行った。
次に、単結晶シリコン層５０１表面を純水で洗浄した後、１／１００に希釈されたフッ酸で単結晶シリコン層５０１を処理して、表面に形成された自然酸化膜を除去した。その後、オゾン添加水（Ｏ３水）によって、単結晶シリコン層５０１表面を処理して、酸化膜を形成した。
そして、単結晶シリコン層５０１に第２のエッチング処理を施して、単結晶シリコン層５０１の膜厚を約５０ｎｍに薄くした（図５２（Ｇ））。なお、エッチング条件は、図５２（Ｅ）で示した第１のエッチング処理の条件と同様である。
第２のエッチング処理を終えた後、縦型抵抗加熱炉において、窒素雰囲気で半導体基板を加熱処理した。本実施例では、６００℃で４時間の加熱処理を行った。
以上の工程によって、レーザビームを照射した領域Ａと、未照射の領域Ｂとを有する本実施例の半導体基板を作製した。
本実施例では、レーザ照射処理及びその後の加熱処理によって単結晶半導体層のライフタイムが向上すること示すために、以下の各工程での単結晶シリコン層の領域Ａ及び領域Ｂについてライフタイムをそれぞれ測定した。ライフタイムの測定には、前述のμ−ＰＣＤ法を用いた。また、条件１乃至条件５において、ライフタイムの測定には同一の半導体基板を用いた。
条件１ 単結晶基板から分離した単結晶シリコン層（図５２（Ｄ））
条件２ 第１のエッチング処理後の単結晶シリコン層（図５２（Ｅ））
条件３ レーザ照射処理後の単結晶シリコン層（図５２（Ｆ））
条件４ 第２のエッチング処理後の単結晶シリコン層（図５２（Ｇ））
条件５ 加熱処理後の単結晶シリコン層（図５２（Ｈ））
ライフタイムの測定結果を図５３に示す。図５３において、縦軸は反射マイクロ波の検出信号のピーク値を示し、ピーク値が大きいほどライフタイムが長いことを示すため、ピーク値からライフタイムを評価することができる。なお、当該ピーク値は、単結晶シリコン層の膜厚に比例するため、図５３では、ピーク値を膜厚で割って規格化した値をグラフに用いている。また、図５３において、黒色の棒グラフは領域Ａにおけるピーク値を示し、白色の棒グラフは領域Ｂにおけるピーク値を示す。なお、条件１及び条件２においては、領域Ａと領域Ｂの条件に差異が無いため、双方の領域とも同じ値を示している。
図５３より、条件３の領域Ａと領域Ｂを比較すると、レーザ照射処理によってライフタイムを長くできることが分かる。また、条件３の領域Ａと、条件５の領域Ａを比較すると、レーザ照射処理の後に加熱処理を行うことで、ライフタイムが格段に長くなることが分かる。また、条件３の領域Ｂと条件５の領域Ｂを比較すると、レーザ照射を行わない場合でも加熱処理によって多少のライフタイムの向上が見られるが、条件５の領域Ａ及び領域Ｂの比較から、レーザ照射処理と加熱処理を併用することで、その効果が格段に向上することが示された。
以上示したように、単結晶半導体基板から分離した単結晶シリコン層に、レーザ照射処理と、その後の加熱処理を行うことによって単結晶シリコン層のライフタイムを格段に向上させることができる。この理由は明らかではないが、レーザ照射処理によって結晶性が回復した単結晶シリコン層に対して、加熱処理を行うことで、単結晶シリコン層中でライフタイムを短縮させる電荷トラップ中心密度（例えば、ダングリングボンド）を減少させることができると考えられる。
半導体基板の構成の一例を示す外観図。 単結晶半導体基板の構成の一例を示す外観図。 半導体基板の作製方法を示す外観図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体基板の構成の一例を示す外観図。 単結晶半導体基板の構成の一例を示す外観図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図、および平面図。 半導体基板の作製方法を示す断面図、および平面図。 半導体基板の構成の一例を示す断面図、および平面図。 半導体基板の作製方法を示す断面図、および平面図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 マイクロプロセッサの構成の一例を示すブロック図。 ＲＦＣＰＵの構成の一例を示すブロック図。 アクティブマトリクス表示装置の構成例を示すブロック図。 液晶表示装置の画素の構成例を示す回路図。 エレクトロルミネセンス装置の画素の構成例を示す回路図。 半導体基板における回路の配置例を示す斜視図。 （Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図３０（Ａ）の断面図。 （Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図３１（Ａ）の断面図。 （Ａ）携帯電話の外観図。（Ｂ）デジタルプレーヤーの外観図。（Ｃ）電子ブックの外観図。 携帯電話の外観図。 測定に用いた半導体基板の断面図。 単結晶シリコン層のラマンシフトのピーク波数を示すグラフ。 単結晶シリコン層のラマンスペクトルの半値全幅を示すグラフ。 単結晶シリコン層のライフタイム評価測定結果を示すグラフ。 オシロスコープの信号波形の写真。 ＥＢＳＰから得られた、単結晶シリコン層のＩＰＦマップ。 ＡＦＭで観察した単結晶シリコン層のＡＦＭ像。 ＡＦＭ像をもとに計算された単結晶シリコン層の表面粗さのグラフ。 ＳＩＭＳによる単結晶シリコン層の水素濃度の深さ方向プロファイル。 ＳＩＭＳによる単結晶シリコン層の水素濃度の深さ方向プロファイル。 イオンドーピング装置でＨ２ガスから生成されるイオン種の質量分析結果を示すグラフ。 イオン注入装置でＰＨ３ガスから生成されるイオン種の質量分析結果を示すグラフ。 水素分子、水素イオン（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）のエネルギーダイアグラム。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値および実測値）のグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が６０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が４０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 図４８乃至図５０に示すフィッティング関数のフィッティングパラメータ（水素元素比および水素イオン種比）の表。 実施例６の半導体基板の作製方法を示す断面図。 単結晶シリコン層のライフタイム評価測定結果を示すグラフ。
符号の説明
１０ 半導体基板
２０ 半導体基板
３０ 半導体基板
４０ 半導体基板
５０ 半導体基板
６０ 半導体基板
１００ 支持基板
１０１ バッファ層
１０３ 絶縁層
１０４ 絶縁層
１１０ 単結晶半導体基板
１１１ バッファ層
１１２ 単結晶半導体層
１１３ 絶縁層
１１３ａ 絶縁層
１１３ｂ 絶縁層
１１４ 絶縁層
１１４ａ 絶縁膜
１１５ 損傷領域
１１６ 単結晶半導体層
１１７ 単結晶半導体層
１１８ 単結晶半導体基板
１１９ 単結晶半導体層
１２１ イオン
１２２ レーザビーム

Claims (33)

  1. 単結晶半導体基板および支持基板を用意し、
    加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記バッファ層を介して前記支持基板と前記単結晶半導体基板を密着させ、前記バッファ層の表面と、前記バッファ層表面と密接している面とを接合させることで、前記支持基板に前記単結晶半導体基板を固定し、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再結晶化させ、
    再結晶化された前記単結晶半導体層を４００℃以上かつ溶融させない温度で加熱することを特徴とする半導体基板の作製方法。
  2. 単結晶半導体基板、および歪み点が７００℃以下の支持基板を用意し、
    加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記バッファ層を介して前記支持基板と前記単結晶半導体基板を密着させ、前記バッファ層の表面と、前記バッファ層表面と密接している面とを接合させることで、前記支持基板に前記単結晶半導体基板を固定し、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再結晶化させ、
    再結晶化された前記単結晶半導体層を４００℃以上かつ歪み点以下の温度で、前記単結晶半導体層を溶融させずに加熱することを特徴とする半導体基板の作製方法。
  3. 請求項１または２において、
    前記再結晶化された単結晶半導体層の加熱温度は、５００℃以上であることを特徴とする半導体基板の作製方法。
  4. 請求項１乃至３のいずれか１項において、
    前記支持基板は、歪み点が６５０℃以上７００℃以下であることを特徴とする半導体基板の作製方法。
  5. 請求項１乃至３のいずれか１項において、
    前記支持基板は、歪み点が６５０℃以上７００℃以下のガラス基板であることを特徴とする半導体基板の作製方法。
  6. 請求項１乃至５のいずれか１項において、
    前記レーザビームの照射により、前記単結晶半導体層の前記レーザビームが照射されている領域を表面から当該領域の厚さよりも浅い部分までを溶融することを特徴とする半導体基板の作製方法。
  7. 請求項１乃至６のいずれか１項において、
    不活性気体雰囲気中で、前記単結晶半導体層に前記レーザビームを照射することを特徴とする半導体基板の作製方法。
  8. 請求項７において、
    前記不活性気体は、窒素ガスまたは希ガスであることを特徴とする半導体基板の作製方法。
  9. 請求項７において、
    前記不活性気体雰囲気の酸素濃度は、３０ｐｐｍ以下であることを特徴とする半導体基板の作製方法。
  10. 請求項１乃至９のいずれか１項において、
    水素ガスを励起して、Ｈ３ ＋を含むプラズマを生成し、前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板に照射することで、前記損傷領域を形成することを特徴とする半導体基板の作製方法。
  11. 請求項１乃至１０のいずれか１項において、
    前記バッファ層は、前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板の作製方法。
  12. 請求項１乃至１０のいずれか１項において、
    前記バッファ層は、窒化シリコン膜または窒化酸化シリコン膜でなる層を有することを特徴とする半導体基板の作製方法。
  13. 請求項１乃至１０のいずれか１項において、
    前記バッファ層は、前記単結晶半導体基板を酸化した酸化物膜でなる層を有することを特徴とする半導体基板の作製方法。
  14. 請求項１乃至１０のいずれか１項において、
    前記バッファ層は、前記単結晶半導体層に接する絶縁層を有し、
    当該絶縁層は、酸化シリコン膜または酸化窒化シリコン膜でなることを特徴とする半導体基板の作製方法。
  15. 単結晶半導体基板および歪み点が７００℃以下の支持基板を用意し、
    加速されたイオンを前記単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、
    前記支持基板または前記単結晶半導体基板の少なくとも一方にバッファ層を形成し、
    前記バッファ層を介して前記支持基板と前記単結晶半導体基板を密着させ、前記バッファ層の表面と、前記バッファ層表面と密接している面とを接合させることで、前記支持基板に前記単結晶半導体基板を固定し、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、
    前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再結晶化させ、
    再結晶化された前記単結晶半導体層を４００℃以上かつ歪み点以下の温度で、前記単結晶半導体層を溶融させずに加熱し、
    前記加熱された単結晶半導体層をエッチングして、複数の第２単結晶半導体層に分割し、
    複数の前記第２単結晶半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層を介して、複数の前記第２単結晶半導体層上にゲート電極を形成し、
    複数の前記第２単結晶半導体層にドナーまたはアクセプタとなる不純物を添加することを特徴とする半導体装置の作製方法。
  16. 請求項１５において、
    前記再結晶化された単結晶半導体層の加熱温度は、５００℃以上であることを特徴とする半導体装置の作製方法。
  17. 請求項１５または１６において、
    前記支持基板は、歪み点が６５０℃以上７００℃以下であることを特徴とする半導体装置の作製方法。
  18. 請求項１５または１６において、
    前記支持基板は、歪み点が６５０℃以上７００℃以下のガラス基板であることを特徴とする半導体装置の作製方法。
  19. 請求項１５乃至１８のいずれか１項において、
    前記レーザビームの照射により、前記単結晶半導体層の前記レーザビームが照射されている領域を表面から当該領域の厚さよりも浅い部分までを溶融することを特徴とする半導体装置の作製方法。
  20. 請求項１５乃至１９のいずれか１項において、
    不活性気体雰囲気中で、前記単結晶半導体層に前記レーザビームを照射することを特徴とする半導体装置の作製方法。
  21. 請求項２０において、
    前記不活性気体は、窒素ガスまたは希ガスであることを特徴とする半導体装置の作製方法。
  22. 請求項２０において、
    前記不活性気体雰囲気の酸素濃度は、３０ｐｐｍ以下であることを特徴とする半導体装置の作製方法。
  23. 請求項１５乃至２２のいずれか１項において、
    水素ガスを励起して、Ｈ３ ＋を含むプラズマを生成し、前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板に照射することで、前記損傷領域を形成することを特徴とする半導体装置の作製方法。
  24. 請求項１５乃至２３のいずれか１項において、
    前記バッファ層は、前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体装置の作製方法。
  25. 請求項１５乃至２３のいずれか１項において、
    前記バッファ層は、窒化シリコン膜または窒化酸化シリコン膜でなる層を有することを特徴とする半導体装置の作製方法。
  26. 請求項１５乃至２３のいずれか１項において、
    前記バッファ層は、前記単結晶半導体基板を酸化した酸化物膜でなる層を有することを特徴とする半導体装置の作製方法。
  27. 請求項１５乃至２３のいずれか１項において、
    前記バッファ層は、前記単結晶半導体層に接する絶縁層を有し、
    当該絶縁層は、酸化シリコン膜または酸化窒化シリコン膜でなることを特徴とする半導体装置の作製方法。
  28. 歪み点が７００℃以下の支持基板と、
    バッファ層と、
    前記バッファ層を介して、前記支持基板に固定された単結晶半導体層と、
    を有し、
    前記単結晶半導体層の水素濃度は、５×１０１８原子／ｃｍ３以上であることを特徴とする半導体基板。
  29. 請求項２８項において、
    前記バッファ層は、前記単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板。
  30. 請求項２８項において、
    前記バッファ層は、窒化シリコン膜または窒化酸化シリコン膜でなる層を有することを特徴とする半導体基板。
  31. 請求項２８項において、
    前記バッファ層は、前記単結晶半導体層を酸化した酸化物膜でなる層を有することを特徴とする半導体基板。
  32. 請求項２８項において、
    前記バッファ層は、前記単結晶半導体層に接する絶縁層を有し、
    当該絶縁層は、酸化シリコン膜または酸化窒化シリコン膜でなることを特徴とする半導体基板。
  33. 請求項２８項において、
    前記支持基板は、歪み点が６５０℃以上７００℃以下のガラス基板であることを特徴とする半導体基板。
JP2008279543A 2007-11-01 2008-10-30 半導体基板の作製方法 Expired - Fee Related JP5523693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008279543A JP5523693B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007285591 2007-11-01
JP2007285591 2007-11-01
JP2008279543A JP5523693B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009135468A true JP2009135468A (ja) 2009-06-18
JP2009135468A5 JP2009135468A5 (ja) 2011-12-01
JP5523693B2 JP5523693B2 (ja) 2014-06-18

Family

ID=40587265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279543A Expired - Fee Related JP5523693B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Country Status (5)

Country Link
US (2) US7851318B2 (ja)
JP (1) JP5523693B2 (ja)
KR (2) KR101558190B1 (ja)
CN (2) CN101425455B (ja)
TW (2) TWI450367B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136276A (ja) * 2010-04-28 2016-07-28 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20160123817A (ko) * 2015-04-17 2016-10-26 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
KR20210019463A (ko) * 2018-06-08 2021-02-22 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2008058809A (ja) * 2006-09-01 2008-03-13 Nuflare Technology Inc 基板カバー、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5774277B2 (ja) * 2007-01-23 2015-09-09 イムラ アメリカ インコーポレイテッド 超短レーザ微細テクスチャ印刷
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7749850B2 (en) * 2007-11-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR100989125B1 (ko) * 2008-07-16 2010-10-20 삼성모바일디스플레이주식회사 원장기판 절단 장치 및 이에 의하여 절단된 유기발광표시장치
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
EP2315234A1 (en) * 2009-10-20 2011-04-27 Applied Materials, Inc. Method and installation for producing an anti-reflection and/or passivation coating for semiconductor devices
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
EP2680983A4 (en) * 2011-03-03 2015-03-04 Univ Columbia METHOD FOR PRODUCING THIN FILMS FROM CRYSTAL DIAMONDS
CN103459664B (zh) 2011-03-25 2015-10-07 Lg电子株式会社 等离子体增强式化学气相沉积设备及其控制方法
KR101319901B1 (ko) * 2011-03-25 2013-10-18 엘지전자 주식회사 기능성 막을 가지는 제품의 제조장치 및 그 제어방법
EP2689048B1 (en) 2011-03-25 2017-05-03 LG Electronics Inc. Plasma enhanced chemical vapor deposition apparatus
JP5935471B2 (ja) * 2011-04-25 2016-06-15 日本電気硝子株式会社 液晶レンズ
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
EP2745360A4 (en) 2011-08-01 2015-07-08 Univ Columbia CONJUGATES OF NANODIAMANT AND MAGNETIC OR METALLIC PARTICLES
TWI447957B (zh) * 2011-08-22 2014-08-01 Chao Yuan Cheng Iii-v族晶圓可重複進行磊晶製程之方法與構造
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US8367509B1 (en) * 2011-09-21 2013-02-05 Nanya Technology Corporation Self-aligned method for forming contact of device with reduced step height
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
JP5441020B1 (ja) * 2012-08-29 2014-03-12 Ｔｏｔｏ株式会社 静電チャック
CN107419236B (zh) * 2013-01-14 2019-07-12 加州理工学院 用于石墨烯形成的方法和系统
CN103367467A (zh) * 2013-08-02 2013-10-23 浙江正泰太阳能科技有限公司 一种太阳能电池
JP5880508B2 (ja) * 2013-09-24 2016-03-09 日本電気株式会社 配線基板およびその製造方法
TWI619264B (zh) * 2014-02-11 2018-03-21 晶元光電股份有限公司 光電元件及其製造方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
US11264280B2 (en) * 2017-06-19 2022-03-01 Rohm Co., Ltd. Semiconductor device manufacturing method and wafer-attached structure
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
CN107727012A (zh) * 2017-10-07 2018-02-23 佛山智北汇科技有限公司 一种基于光学衍射的塑料件表面平整度检测装置
JP6896667B2 (ja) * 2018-03-14 2021-06-30 株式会社日立ハイテク 荷電粒子線装置、断面形状推定プログラム
CN108766244B (zh) * 2018-06-06 2021-02-09 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法
CN110216370B (zh) * 2019-05-17 2021-10-01 北京华卓精科科技股份有限公司 激光退火方法和系统
KR20210070417A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
CN111370525B (zh) * 2020-03-13 2022-06-03 京东方科技集团股份有限公司 光电探测器、其制备方法及光电探测装置
CN114509450A (zh) * 2021-12-29 2022-05-17 西安奕斯伟材料科技有限公司 借助少子寿命表征硅片吸除金属杂质效率的装置和方法
CN114589419B (zh) * 2022-05-07 2022-08-19 湖北三维半导体集成创新中心有限责任公司 晶圆的切割方法和激光切割装置
TWI843367B (zh) * 2022-12-29 2024-05-21 華旭矽材股份有限公司 晶圓的回收方法
CN117711917B (zh) * 2024-02-05 2024-05-28 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003037064A (ja) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体製造装置
JP2003168570A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd 表示装置
JP2004139944A (ja) * 2002-10-21 2004-05-13 Applied Materials Inc イオン注入装置及び方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
IT1305829B1 (it) * 1998-06-05 2001-05-16 St Microelectronics Srl Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4609867B2 (ja) * 1998-07-29 2011-01-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003037064A (ja) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体製造装置
JP2003168570A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd 表示装置
JP2004139944A (ja) * 2002-10-21 2004-05-13 Applied Materials Inc イオン注入装置及び方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136276A (ja) * 2010-04-28 2016-07-28 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20160123817A (ko) * 2015-04-17 2016-10-26 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
KR20210019463A (ko) * 2018-06-08 2021-02-22 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법
KR102463727B1 (ko) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법

Also Published As

Publication number Publication date
CN101425455B (zh) 2013-02-13
KR101558192B1 (ko) 2015-10-12
KR20090045128A (ko) 2009-05-07
TWI442519B (zh) 2014-06-21
TWI450367B (zh) 2014-08-21
US7851318B2 (en) 2010-12-14
US20090115029A1 (en) 2009-05-07
US20100291754A1 (en) 2010-11-18
US8481393B2 (en) 2013-07-09
CN101425455A (zh) 2009-05-06
TW201101432A (en) 2011-01-01
CN101937861A (zh) 2011-01-05
KR101558190B1 (ko) 2015-10-07
TW200943495A (en) 2009-10-16
KR20100096053A (ko) 2010-09-01
JP5523693B2 (ja) 2014-06-18
CN101937861B (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5523693B2 (ja) 半導体基板の作製方法
TWI450337B (zh) 半導體裝置的製造方法
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
US8211780B2 (en) Method for manufacturing SOI substrate
JP5250228B2 (ja) 半導体装置の作製方法
TWI453863B (zh) 絕緣體上矽基板之製造方法
US8101501B2 (en) Method of manufacturing semiconductor device
JP5548351B2 (ja) 半導体装置の作製方法
JP2009135437A (ja) 半導体基板の作製方法、半導体装置、及び電子機器
JP2009124117A (ja) 半導体基板の作製方法および半導体装置の作製方法
TW200937508A (en) Substrate provided with semiconductor films and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5523693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees