JP2010034523A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2010034523A
JP2010034523A JP2009139952A JP2009139952A JP2010034523A JP 2010034523 A JP2010034523 A JP 2010034523A JP 2009139952 A JP2009139952 A JP 2009139952A JP 2009139952 A JP2009139952 A JP 2009139952A JP 2010034523 A JP2010034523 A JP 2010034523A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
nitrogen
semiconductor
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009139952A
Other languages
English (en)
Other versions
JP2010034523A5 (ja
JP5548395B2 (ja
Inventor
Hideto Onuma
英人 大沼
Kenichiro Makino
賢一郎 牧野
Yoichi Iikubo
陽一 飯窪
Masaharu Nagai
雅晴 永井
Aiko Shiga
愛子 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009139952A priority Critical patent/JP5548395B2/ja
Publication of JP2010034523A publication Critical patent/JP2010034523A/ja
Publication of JP2010034523A5 publication Critical patent/JP2010034523A5/ja
Application granted granted Critical
Publication of JP5548395B2 publication Critical patent/JP5548395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体基板とベース基板の貼り合わせにおいて、窒素を含有する絶縁膜を接合層として用いる場合であっても、接合強度を向上させ、ＳＯＩ基板の信頼性を向上させることを目的の一とする。
【解決手段】半導体基板側に酸化膜を設け、ベース基板側に窒素含有層を設け、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する。また、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する前に、酸化膜と窒素含有層の少なくとも一方に対してプラズマ処理を行う。プラズマ処理は、バイアス電圧が印加された状態で行うことができる。
【選択図】図１

Description

本発明は、絶縁膜を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁膜を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。
また、このような水素イオン注入剥離法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
また、特許文献２では、ベース基板に含有される不純物等が単結晶シリコン層に拡散することを防止するために、ベース基板と単結晶シリコン層との間に窒化シリコン膜を設けることが提案されている。
特開２０００−１２４０９２号公報 特開２００２−１７０９４２号公報
単結晶シリコン基板側に窒化シリコン膜を形成する場合、単結晶シリコン基板と窒化シリコン膜が接するように設けると、界面準位の影響によりトランジスタの特性に影響が生じるおそれがある。そのため、単結晶シリコン基板側に窒化シリコン膜を形成する場合、単結晶シリコン基板と窒化シリコン膜との間に酸化シリコン膜等の絶縁膜を設ける必要が生じ、作製工程が増加する問題が生じる。ＳＯＩ基板の製造においては、用いる単結晶シリコン基板が高価であるため、作製工程の簡略化等によるコスト低減が重要となる。また、複数の絶縁膜を積層して形成する場合、工程の増加に伴い発生するゴミや不純物によりベース基板と単結晶半導体基板との接合不良が生じるおそれがある。
また、窒化シリコン膜を接合層として用いた場合、酸化シリコンと比較して成膜される膜の表面に凹凸等が生じやすいことや、接合面において水素結合が起こりにくいことからベース基板と単結晶半導体基板の接合強度が不十分となり、ＳＯＩ基板の信頼性が低下するおそれがある。
本発明の一態様は、半導体基板とベース基板の貼り合わせにおいて、窒素を含有する絶縁膜を接合層として用いる場合であっても、接合強度を向上させ、ＳＯＩ基板の信頼性を向上させることを目的の一とする。
本発明の一態様は、半導体基板側に酸化膜を設け、ベース基板側に窒素含有層を設け、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する。
また、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する前に、酸化膜と窒素含有層の少なくとも一方に対してプラズマ処理を行うことが好ましい。プラズマ処理は、バイアス電圧が印加された状態で行うことができる。
また、本発明の一態様は、半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板の表面から所定の深さの領域に脆化領域を形成する工程と、ベース基板上に窒素含有層を形成する工程と、半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対してプラズマ処理を行う工程と、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させる工程と、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して半導体層を形成する工程とを有することを特徴としている。
また、本発明の一態様は、半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板の表面から所定の深さの領域に脆化領域を形成する工程と、ベース基板上に対して第１のプラズマ処理を行う工程と、第１のプラズマ処理がされたベース基板上に窒素含有層を形成する工程と、半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して第２のプラズマ処理を行う工程と、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させる工程と、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して半導体層を形成する工程とを有することを特徴としている。
また、本発明の一態様は、複数の半導体基板上にそれぞれ酸化膜を形成し、酸化膜を介して複数の半導体基板に加速されたイオンを照射することにより、複数の半導体基板の表面から所定の深さの領域にそれぞれ脆化領域を形成する工程と、ベース基板上に窒素含有層を形成する工程と、複数の半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対してプラズマ処理を行う工程と、複数の半導体基板のそれぞれの表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させる工程と、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して複数の半導体層を形成する工程とを有することを特徴としている。
また、本発明の一態様は、複数の半導体基板上にそれぞれ酸化膜を形成する工程と、酸化膜を介して複数の半導体基板に加速されたイオンを照射することにより、複数の半導体基板の表面から所定の深さの領域にそれぞれ脆化領域を形成する工程と、ベース基板上に対して第１のプラズマ処理を行う工程と、第１のプラズマ処理がされたベース基板上に窒素含有層を形成する工程と、複数の半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して第２のプラズマ処理を行う工程と、複数の半導体基板のそれぞれの表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させる工程と、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して複数の半導体層を形成する工程とを有することを特徴としている。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
本明細書において単結晶とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含まれる。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。
本発明の一態様によれば、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合する前に、酸化膜と窒素含有層の少なくとも一方に対してプラズマ処理を行うことにより、接合強度を向上させ、ＳＯＩ基板の信頼性を向上させることができる。
ＳＯＩ基板の作製方法の一例を示す図。 ＳＯＩ基板の作製方法の一例を示す図。 ＳＯＩ基板の作製方法の一例を示す図。 ＳＯＩ基板の作製方法の一例を示す図。 ＳＯＩ基板の作製方法の一例を示す図。 ＳＯＩ基板を用いた半導体装置の一例を示す図。 ＳＯＩ基板を用いた半導体装置の一例を示す図。 ＳＯＩ基板を用いた表示装置の一例を示す図。 ＳＯＩ基板を用いた表示装置の一例を示す図。 ＳＯＩ基板を用いた電子機器を示す図。 ＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。 ＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。 半導体基板上に形成された酸化膜からの水分の放出量を示す図。 単結晶シリコン基板上に形成された酸化膜のＴｏＦ−ＳＩＭＳの測定結果を示す図。 ガラス基板上に形成された酸化膜のＴｏＦ−ＳＩＭＳの測定結果を示す図。 ガラス基板上に形成された単結晶シリコン層の表面を示す図。 ブレード法を説明する図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、絶縁膜を介して半導体層が設けられた基板（例えば、ＳＯＩ基板）を作製する方法に関して図面を参照して説明する。
まず、半導体基板１００を準備する（図１（Ａ−１）参照）。
半導体基板１００は、単結晶半導体基板や多結晶半導体基板を用いることができ、例えば、単結晶又は多結晶のシリコン基板や、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を半導体基板１００として用いることも可能である。以下の説明では、半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
また、半導体基板１００の表面をあらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して半導体基板１００を洗浄してもよい。
次に、半導体基板１００の表面に酸化膜１０２を形成する（図１（Ａ−２）参照）。
酸化膜１０２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層膜、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１０２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１０２に用いることが生産性の点から好ましい。
本実施の形態では、半導体基板１００に熱酸化処理を行うことにより酸化膜１０２（ここでは、ＳｉＯｘ膜）を形成する場合を示している（図１（Ａ−２）参照）。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素（Ｃｌ）ガスが導入された酸化性雰囲気中で半導体基板１００に熱酸化処理を行うことにより、塩素酸化された酸化膜１０２を形成する。この場合、酸化膜１０２は、塩素原子を含有した膜となる。
酸化膜１０２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１０２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１０２の表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１０２中に素早く吸収し、拡散させることができる。
熱酸化処理の一例として、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる（ＨＣｌ酸化）。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成する酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
熱酸化処理の他の一例としては、酸素に対し、トランス−１，２−ジクロロエチレン（ＤＣＥ）を０．２５〜５体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃の温度（代表的には９５０℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
トランス１，２ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を低温で行うことができる。特に、半導体基板を繰り返し再利用する場合には、熱酸化処理の温度を低くすることにより生産性の向上と熱衝撃の影響を低減することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。
本実施の形態では、酸化膜１０２に含まれる塩素原子の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３となるように制御する。
酸化膜１０２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して半導体基板１００が汚染されることを防止する効果を奏する。
また、酸化膜１０２中に塩素等のハロゲンを含ませることにより、半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１０２を形成した後に行われる熱処理により、半導体基板に含まれる不純物が酸化膜１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。つまり、塩素等のハロゲンを含む酸化膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を中和する膜として機能しうる。
特に、酸化膜１０２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
また、熱酸化処理のガスに水素を含有させることにより、半導体基板１００と酸化膜１０２の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。そのため、酸化膜１０２中に水素原子が１×１０１８ａｔｏｍｓ／ｃｍ３以上含まれるようにすることが好ましい。
上記説明では、塩素原子を含有する酸化膜１０２の形成方法として、塩化水素やジクロロエチレンを含有させた酸化性雰囲気中で熱酸化処理を行う場合を示したが、これに限られない。例えば、半導体基板１００に酸化性雰囲気で熱酸化処理を行い、半導体基板１００表面に酸化膜１０２（例えば、ＳｉＯｘ）を形成した後、イオンドーピング装置又はイオン注入装置を用いて、電界で加速された塩素イオンを添加することにより酸化膜１０２中に塩素原子を含有させてもよい。他にも、表面を塩化水素（ＨＣｌ）の水溶液（塩酸）で処理した後に酸化性雰囲気中で熱酸化処理を行ってもよい。
また、酸化膜１０２に含有させるハロゲン原子は塩素原子に限られない。酸化膜１０２にフッ素原子を含有させてもよい。半導体基板１００表面をフッ素酸化するには、半導体基板１００表面をＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して半導体基板１００を熱酸化処理する方法を用いればよい。
次に、運動エネルギーを有するイオンを半導体基板１００に照射することで、半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。図１（Ａ−３）に示すように、酸化膜１０２を介して、加速されたイオン１０３を半導体基板１００に照射することで、半導体基板１００の表面から所定の深さの領域にイオン１０３が添加され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量、イオン１０３の入射角等によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、半導体基板１００から分離される半導体層の厚さが決定される。この半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に照射する。
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合が５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３ ＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、半導体基板１００の同じ深さに集中させてイオンを添加することができる。
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、半導体基板１００に添加できる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１０２を介してイオンの照射を行うことによって、上述したようにこれらの重金属による半導体基板１００の汚染を防ぐことができる。
なお、加速されたイオン１０３を半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、半導体基板１００に照射する。
次に、ベース基板１２０を準備する（図１（Ｂ−１）参照）。
ベース基板１２０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１２０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
また、ベース基板１２０を用いるに際し、ベース基板１２０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。
次に、ベース基板１２０の表面に窒素含有層１２１（例えば、窒化シリコン膜（ＳｉＮｘ）又は窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図１（Ｂ−２）参照）。
本実施の形態において、窒素含有層１２１は、半導体基板１００上に設けられた酸化膜１０２と貼り合わされる層（接合層）となる。また、窒素含有層１２１は、後にベース基板上に単結晶構造を有する半導体層（以下、「単結晶半導体層」と記す）を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
また、半導体基板１００とベース基板１２０との接合不良を抑制するには窒素含有層１２１の表面を平滑とすることが好ましい。具体的には、窒素含有層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように窒素含有層１２１を形成する。膜厚は、好ましくは１０ｎｍ以上２００ｎｍ以下、より好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることができる。
このような窒素含有層１２１を形成するため、本実施の形態では、プラズマＣＶＤ法を用いて、成膜時の基板温度を室温以上３５０℃以下、好ましくは室温以上３００℃以下として窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことが好ましい。成膜時の基板温度を低くすることによって、形成される窒素含有層１２１の表面の粗さを小さくすることができる。これは、成膜時の基板温度が高くなるにつれて膜の堆積表面での水素ラジカル等によるエッチング反応が過多となり表面荒れを起こすためである。
また、半導体基板１００上に設けられた酸化膜１０２と窒素含有層１２１との接合には水素結合が大きく寄与するため、窒素含有層１２１に水素が含まれるように成膜することが好ましい。窒素含有層１２１として、水素を含有する窒化シリコン膜又は窒化酸化シリコン膜を用いることによって、Ｓｉ−ＯＨ、Ｎ−ＯＨを結合手として、ガラス等のベース基板と水素結合による強固な接合を形成することが可能となる。
このような窒素含有層１２１を形成するため、本実施の形態では、プラズマＣＶＤ法において、少なくともシランガス、アンモニアガス及び水素ガスを用いて成膜を行うことが好ましい。アンモニアガスや水素ガスを用いることによって、膜中に水素を含む窒素含有層１２１を得ることができる。また、成膜時の基板温度を低くすることによって、成膜中の脱水素反応が抑制され、窒素含有層１２１に含まれる水素の量を多くすることができるという利点もある。
また、プラズマＣＶＤ法において、成膜時の基板温度を低くすることにより得られた窒素含有層１２１は、水素を多く含んでおり緻密性が低い（膜質が柔らかい）膜となる。緻密性が低い窒素含有層１２１は、加熱処理により緻密性を高める（膜質を硬くする）ことができるため、加熱処理の前後で膜厚が収縮しうる。
そのため、窒素含有層１２１の緻密性が低い状態で半導体基板１００との貼り合わせを行うことによって、半導体基板１００上の酸化膜１０２の表面や窒素含有層１２１の表面に凹凸がある場合であっても、当該窒素含有層１２１の収縮により凹凸を吸収することができ、接合不良を低減することが可能となる。また、貼り合わせと同時又はその後に加熱処理を行うことによって、窒素含有層１２１を緻密化した（膜質を硬くした）後に、トランジスタ等の素子を形成することができる。
次に、半導体基板１００上に形成された酸化膜１０２又はベース基板１２０上に形成された窒素含有層１２１の少なくとも一方の表面にプラズマ処理を行うことが好ましい。
プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を導入し、被処理基板（半導体基板１００又はベース基板１２０）が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が印加された状態として）、被処理基板表面にプラズマ処理を行うことができる。
例えば、酸素プラズマ処理を行う場合、真空状態のチャンバーに酸素ガスを導入し、被処理基板が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が印加された状態として）、被処理基板にプラズマ処理を行う。この場合、プラズマ中には酸素の陽イオンが存在し、陰極方向（被処理基板側）に酸素の陽イオンが加速される。加速された酸素の陽イオンが被処理基板表面に衝突することによって、被処理基板表面の有機物等の不純物を除去し、被処理基板表面を活性化することができる。
半導体基板１００上の酸化膜１０２に酸素プラズマ処理を行った場合、加速された酸素の陽イオンが酸化膜１０２の表面に衝突することによって、酸化膜１０２表面のＳｉ−Ｈ、Ｓｉ−Ｈ２、ＳｉＯ２を減少させ、（ＳｉＯ２）ｎ−ＯＨを増加させることができる。つまり、プラズマ処理により、酸化膜１０２表面の親水基を増加させ、接合面における水素結合数を増やすことができるため、接合強度を向上させることができる。また、被処理基板にバイアス電圧が印加された状態でプラズマ処理を行うことにより、酸化膜１０２の表面近傍にマイクロポアを生成することもできる。
また、ベース基板１２０上の窒素含有層１２１にプラズマ処理を行った場合、窒素含有層１２１表面の疎水性を有するＳｉＮ、ＳｉＨ３を減少させ、親水性を有するＳｉＯｘを増加させることができるため、窒素含有層１２１を接合層とした場合であっても接合強度を向上させることができる。
本実施の形態では、酸素ガスを用いて、容量結合プラズマの一種でＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式のプラズマ処理を行うことができる（図１１参照）。
被処理基板（ここでは、酸化膜１０２が形成された半導体基板１００）を、コンデンサ１９３を介して高周波電圧が印加されるカソードとなる第１の電極１９１上のステージに設置した後、高周波電圧を印加して第１の電極１９１とアノードとなる第２の電極１９２間にプラズマを生成する。その結果、第１の電極１９１側に負の自己バイアスが発生し（酸化膜１０２に負の自己バイアス電圧が印加された状態となり）、プラズマ中の陽イオンが加速されて酸化膜１０２表面に衝突する。なお、半導体基板１００上に形成された酸化膜１０２が酸化シリコンであるため、原料ガスとして酸素を用いることにより、酸化膜１０２のエッチング作用を小さくすることができる。
酸素プラズマの具体的な条件としては、処理電力０．１〜１．５Ｗ／ｃｍ２、圧力３０〜１３０Ｐａ、ガス（Ｏ２）流量１０〜２００ｓｃｃｍで行えばよい。また、酸素プラズマ処理を行うことにより、酸化膜１０２の表面の平均粗さ（Ｒａ）を好ましくは０．７ｎｍ以下、より好ましくは０．３ｎｍ以下とする。
なお、図１では、半導体基板１００上の酸化膜１０２の表面にプラズマ処理を行う場合を示したが（図１（Ａ−４）参照）、酸化膜１０２にプラズマ処理を行う代わりにベース基板１２０上の窒素含有層１２１にプラズマ処理を行ってもよいし、酸化膜１０２と窒素含有層１２１の双方にプラズマ処理を行ってもよい。
なお、本実施の形態で適用するプラズマ処理の方法は、図１１を用いて説明した場合に限られない。他にも、誘電体バリア放電等の大気圧プラズマで行うことができる（図１２参照）。
例えば、ベース基板１２０上に形成された窒素含有層１２１表面にプラズマ処理を行う場合、窒素含有層１２１が形成されたベース基板１２０を導体からなるステージ１９５上に設けられた支持台１９６（例えば、ガラス基板）上に設置した後、第１の電極１９７と第２の電極１９８間にガスを導入して大気圧プラズマを生成する。第１の電極１９７と第２の電極１９８間に生成されたプラズマ化したガスと支持台１９６上に設置されたベース基板１２０との間に電位差が生じ（窒素含有層１２１に対してプラズマ化したガスが正の電位を有することとなり）、プラズマ中の陽イオンが加速されて、ベース基板１２０上に形成された窒素含有層１２１表面に衝突する。
大気圧プラズマの具体的な条件としては、処理電力１００〜５００Ｗ、ガス（Ｏ２、Ｎ２、Ｏ２＋Ｎ２、Ａｒ又はＨｅ）流量１０〜１００ｓｃｃｍで行えばよい。なお、第１の電極１９７と第２の電極１９８の間隔より被処理体（ここでは、窒素含有層１２１）が大きい場合には、第１の電極１９７及び第２の電極１９８を移動させてスキャンすればよい。
次に、半導体基板１００の表面とベース基板１２０の表面とを対向させ、酸化膜１０２の表面と窒素含有層１２１の表面とを接合させる（図１（Ｃ）参照）。
ここでは、半導体基板１００とベース基板１２０を密接させた後、半導体基板１００の一箇所に０．１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分から酸化膜１０２と窒素含有層１２１とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
なお、半導体基板１００とベース基板１２０を接合させる前に、半導体基板１００上に形成された酸化膜１０２と、ベース基板１２０上に形成された窒素含有層１２１の表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）やメガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらを組み合わせて行うことができる。また、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。特に、上述したように酸化膜１０２、窒素含有層１２１の表面にプラズマ処理を行った後に、表面処理を行うことによって、酸化膜１０２、窒素含有層１２１表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜１０２と窒素含有層１２１の接合強度を向上させることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） ・・・ （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） ・・・ （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
また、ベース基板１２０に半導体基板１００を接合させた後、酸化膜１０２と窒素含有層１２１との接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜１０２と窒素含有層１２１を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
一般的に、酸化膜１０２と窒素含有層１２１を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行すると共に、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
酸化膜１０２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１０２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１０２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１０２と窒素含有層１２１の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜１０２の表面近傍に形成されるマイクロポアにより水分を効果的に吸収し拡散させることができるため、低温であっても酸化膜１０２と窒素含有層１２１の接合強度を向上させることができる。
次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１０２及び窒素含有層１２１を介して単結晶半導体層１２４を設ける（図１（Ｄ）参照）。
加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って半導体基板１００が分離する。酸化膜１０２はベース基板１２０に接合しているので、ベース基板１２０上には半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
なお、上述したベース基板１２０と酸化膜１０２との接合強度を増加させるための熱処理を行わず、図１（Ｄ）の熱処理を行うことにより、酸化膜１０２と窒素含有層１２１との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
以上の工程により、ベース基板１２０上に酸化膜１０２及び窒素含有層１２１を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。本実施の形態で示した作製方法を用いることによって、窒素含有層１２１を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させることができる。その結果、ベース基板１２０上に形成される単結晶半導体層１２４への不純物の拡散を抑制すると共に、ベース基板１２０と単結晶半導体層１２４とが強固に密着したＳＯＩ基板を形成することができる。
また、ベース基板側に窒素含有層を設け、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に半導体基板へ不純物元素が浸入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応を効率良く促進させることにより接合強度を向上させることができる。
なお、本実施の形態において、得られたＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、剥離後にベース基板１２０上に設けられた単結晶半導体層１２４の表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、単結晶半導体層１２４の再結晶化と表面の平坦化を行う。
レーザー光を単結晶半導体層の上面側から照射することで、単結晶半導体層の上面を溶融させることができる。溶融した後、単結晶半導体層が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層が得られる。レーザー光を用いることにより、ベース基板１２０が直接加熱されないため、当該ベース基板１２０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１２０に用いることが可能である。
なお、レーザー光の照射による単結晶半導体層１２４の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
上述のようにレーザー光を照射した後には、単結晶半導体層１２４の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２４の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１２４がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６と０２をプロセスガスに用いて、単結晶半導体層１２４を薄くすることができる。
なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板１００に対して行ってもよい。分離後の半導体基板１００の表面を平坦にすることによって、当該半導体基板１００をＳＯＩ基板の作製工程において再利用することが可能となる。
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板上に窒素含有層を形成する前に、当該ベース基板にプラズマ処理を行う場合について説明する。
まず、表面に酸化膜１０２が設けられ、所定の深さに脆化領域１０４が設けられた半導体基板１００を準備する（図２（Ａ−１）〜（Ａ−３）参照）。なお、図２（Ａ−１）〜（Ａ−３）は上記図１（Ａ−１）〜（Ａ−３）と同様に行うことができる。
次に、ベース基板１２０を準備した後、当該ベース基板１２０にプラズマ処理による平坦化処理を行う（図２（Ｂ−１）参照）。
ここでは、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）及び／又は反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理基板（ここでは、ベース基板１２０）が設けられた電極と対向電極間に高周波電圧を印加して（バイアス電圧が印加された状態として）、ベース基板１２０表面にプラズマ処理を行う。
チャンバーにＡｒガスを導入した場合には、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（ベース基板１２０側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンがベース基板１２０表面に衝突することによって、ベース基板１２０表面がスパッタエッチングされる。このとき、ベース基板１２０表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１２０表面の平坦性を向上することができる。反応性ガスを導入する場合、ベース基板１２０表面がスパッタエッチングされることにより生じる欠損を、補修することができる。
プラズマ処理による平坦化処理を行うことにより、ベース基板１２０の表面の平均粗さ（Ｒａ）を好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下とし、最大高低差（Ｐ−Ｖ）を好ましくは６ｎｍ以下、より好ましくは３ｎｍ以下とする。
具体的な条件としては、ＩＣＰ電力１００〜３０００Ｗ（０．０２〜０．７Ｗ／ｃｍ２）、圧力０．１〜５．０Ｐａ、ガス流量５〜２０００ｓｃｃｍ、ＲＦバイアス電圧５００〜６００Ｗ（０．３〜３．７Ｗ／ｃｍ２）で行えばよい。より具体的には、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、ガス流量１００ｓｃｃｍ、ＲＦバイアス電圧１００Ｗ（０．６１Ｗ／ｃｍ２）で行えばよい。
また、上述したプラズマ処理を行う際に、チャンバー内をプレコート処理しておくことにより、反応室を構成する金属（鉄（Ｆｅ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等）が不純物としてベース基板１２０の表面に付着することを防ぐことができる。例えば、プレコート処理として、反応室内を酸化シリコン膜、シリコン膜、酸化アルミニウム膜、シリコンカーバイド（ＳｉＣ）膜等の絶縁膜で被覆しておくことにより、平坦化処理に伴うベース基板１２０の表面汚染を低減することが可能となる。
このように、プラズマ処理を行うことによって、ベース基板１２０の表面の平坦性を向上することができる。仮にベース基板１２０としてＣＭＰ等により研磨された基板を用いる場合であっても、プラズマ処理を行うことによって、ベース基板１２０上に残留する研磨粒子（ＣｅＯ２等）を除去し、表面を平坦化することができる。その結果、ベース基板１２０上に形成される膜の平坦性を向上させることができる。
なお、ベース基板１２０にプラズマ処理を行う前にベース基板１２０の洗浄を行ってもよい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ある程度ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。
次に、ベース基板１２０の表面に窒素含有層１２１を形成する（図２（Ｂ−２）参照）。
プラズマ処理により平坦化されたベース基板１２０上に窒素含有層１２１を形成することによって、当該窒素含有層１２１の表面を平坦化することができる。
次に、半導体基板１００上に形成された酸化膜１０２又はベース基板１２０上に形成された窒素含有層１２１の少なくとも一方の表面にプラズマ処理を行うことが好ましい。
なお、図２に示すように、半導体基板１００上の酸化膜１０２の表面及びベース基板１２０上の窒素含有層１２１の表面にプラズマ処理を行ってもよい（図２（Ａ−４）、（Ｂ−３）参照）。酸化膜１０２と窒素含有層１２１の双方にプラズマ処理を行うことによって、親水基の増加や、ダングリングボンドの生成により表面を活性化することができる。
その後、半導体基板１００の表面とベース基板１２０の表面とを対向させ、酸化膜１０２の表面と窒素含有層１２１の表面とを接合させた後（図２（Ｃ）参照）、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１０２を介して単結晶半導体層を設ける（図２（Ｄ）参照）。
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、１枚のベース基板に複数の半導体基板を貼り合わせる場合に関して説明する。
まず、ベース基板１２０を準備し、当該ベース基板１２０上に窒素含有層１２１を形成した後、当該窒素含有層１２１の表面にプラズマ処理を行う（図３（Ａ）参照）。なお、上記実施の形態２で示したように、あらかじめベース基板１２０の表面にプラズマ処理を行ってもよい。
次に、表面に酸化膜１０２が設けられ、所定の深さに脆化領域１０４が設けられた半導体基板１００を複数準備し（図３（Ｂ）参照）、当該複数の半導体基板１００をベース基板１２０と貼り合わせる（図３（Ｃ）参照）。ここでは、半導体基板１００上に形成された酸化膜１０２とベース基板１２０上に形成された窒素含有層１２１を接合させる。
なお、ここでは、窒素含有層１２１の表面にプラズマ処理を行う場合を示したが、半導体基板１００上に設けられた酸化膜１０２の表面にプラズマ処理を行ってもよい。
次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、それぞれ酸化膜１０２を介して複数の単結晶半導体層を設ける（図３（Ｄ）参照）。
このように、１枚のベース基板に複数の半導体基板を貼り合わせる場合に、サイズが大きいベース基板１２０側にバリア層として機能する窒素含有層１２１を形成することによって、半導体基板側にのみ窒素含有層を設ける構成と比較して、単結晶半導体層が設けられていない領域（複数の単結晶半導体層の隙間）にもバリア層を形成することができる。その結果、当該隙間から単結晶半導体層に不純物が浸入することを効果的に抑制することができる。
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
（実施の形態４）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。
まず、図４および図５を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態２、３の方法で作製したＳＯＩ基板を用いることも可能である。
図４（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板の断面図である。
エッチングにより、単結晶半導体層を素子分離して、図４（Ｂ）に示すように半導体層２５１、２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。
図４（Ｃ）に示すように、半導体層２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。
なお、単結晶半導体層のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を単結晶半導体層に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域に不純物元素を添加する。
次に、図４（Ｄ）に示すように半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストでマスクし、不純物元素を半導体層２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
次に、半導体層２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層２５２に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、半導体層２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
次に、半導体層２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
次に、図５（Ｂ）に示すように、半導体層２５２をレジスト２６５で覆う。半導体層２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体層２５１、２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、２５２に水素を供給することで、半導体層２５１、２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、図５（Ｃ）に示すように配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体層の金属元素の濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。
図４及び図５を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、およびメモリインターフェース５１０を有している。
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０と、電源管理回路５３０とを有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
次に、図８、図９を用いて、表示装置について説明する。
図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。
図８（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、ベース基板１２０上に設けられた単結晶半導体層から形成された層であり、画素のＴＦＴ３２５を構成する。
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１２０上に、酸化膜１０２及び窒素含有層１２１を介して単結晶半導体層３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。
図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層３２０から形成された層である。
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）などが含まれる。それらの一例を図１０に示す。
図１０は、携帯電話の一例であり、図１０（Ａ）が正面図、図１０（Ｂ）が背面図、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図である。図１０の携帯電話は、筐体７０１及び筐体７０２二つの筐体で構成されている。図１０の携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
図１０の携帯電話は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
また、図１０の携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体７０１と筐体７０２（図１０（Ａ）に示す）は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。表示部７０３には、実施の形態２及び実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
スピーカ７０４及びマイクロフォン７０５を用いることで、図１０の携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１０（Ａ））をスライドさせることで、図１０（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体７０２の裏面（図１０（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
図１０において説明した電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
本実施例では、半導体基板上に形成した酸化膜の表面にプラズマ処理を行った場合の表面特性の変化に関して説明する。
まず、本実施例では、互いに異なる条件で複数の試料（試料（Ａ１）〜試料（Ｄ１））を作製し、当該試料（Ａ１）〜試料（Ｄ１）の酸化膜の表面の接触角を測定した。なお、接触角とは、滴下したドットのふちにおける、形成面と液滴の接線がなす角度θのことを指し、接触角が小さいほどその表面が親水性であるといえる。
試料（Ａ１）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した。
試料（Ｂ１）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜を介して半導体基板に水素イオンを照射した。
試料（Ｃ１）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜を介して半導体基板に水素イオンを照射し、その後酸化膜の表面にプラズマ処理を行った。
試料（Ｄ１）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜を介して半導体基板に水素イオンを照射し、その後酸化膜の表面をオゾン水で処理した。
なお、試料（Ａ１）〜試料（Ｄ１）において、酸化膜は、単結晶シリコン基板に、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含有させた酸化性雰囲気中で、９５０℃の温度で２００ｍｉｎ、酸化処理を行うことにより形成した。また、水素イオンの照射は、イオンドーピング装置を用いて、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３の条件で行った。また、プラズマ処理は、Ｔｅｇａｌ社製の装置（プラズマドライエッチング装置モデル９８１ＡＣＳ）を用い、ＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式で、処理電力０．６２Ｗ／ｃｍ２、圧力６６．７Ｐａ、ガス（Ｏ２）流量１００ｓｃｃｍ、処理時間３０ｓｅｃの条件で行った（図１１参照）。
表１に試料（Ａ１）〜試料（Ｄ１）における酸化膜の接触角の測定結果を示す。
Figure 2010034523
酸化膜の表面にプラズマ処理やオゾン水処理を行うことにより、酸化膜の表面の親水性を向上させることができることが確認できた。特に、酸化膜の表面にプラズマ処理を行うことによって、接触角が４度より小さく（検出下限以下）となり、親水性を効果的に向上させることが確認できた。
次に、半導体基板上に形成された酸化膜に対してプラズマ処理の有無による酸化膜に含まれる水分量の変化について測定した結果を説明する。
まず、上述と同様に試料（Ａ１）〜試料（Ｄ１）を作製した後、当該試料（Ａ１）〜試料（Ｄ１）における酸化膜中の水分量を測定した。測定は昇温脱離ガス分光法（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＴＤＳ）を用いた。ＴＤＳとは、測定対象の試料を加熱して温度毎に試料から放出されるガス分子を測定する分光法である。
測定結果を図１３に示す。プラズマ処理を行っていない試料（試料（Ａ１）、（Ｂ１））やプラズマ処理の代わりにオゾン水処理を行った試料（試料（Ｄ１））と比較して、プラズマ処理を行った試料（試料（Ｃ１））の酸化膜から多くのＨ２Ｏが放出された。つまり、酸化膜にプラズマ処理を行うことによって、当該酸化膜中にＨ２ＯやＯＨが増えていることが確認された。
次に、半導体基板上に形成された酸化膜に対してプラズマ処理の有無による酸化膜の表面状態について、ＴｏＦ−ＳＩＭＳ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ−Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による定性分析を行った。
まず、上述した４条件で試料（Ａ１）〜試料（Ｄ１）を作製した後、ＴｏＦ−ＳＩＭＳによる定性分析を行った。
図１４に、試料（Ａ１）〜試料（Ｄ１）における酸化膜表面の分析結果を示す。なお、本実施例では、試料（Ａ１）〜試料（Ｄ１）についてそれぞれ２サンプル作製して測定を行った。
プラズマ処理を行った試料（Ｃ１）における酸化膜は、その他のプラズマ処理を行っていない試料と比較して（ＳｉＯ２）ｎ−ＯＨイオン強度が高いことが観察された（図１４（Ａ）〜（Ｄ））。つまり、加速された酸素の陽イオンが酸化膜の表面に衝突することによって、酸化膜表面のＳｉ−Ｈ、Ｓｉ−Ｈ２、ＳｉＯ２を減少させ、（ＳｉＯ２）ｎ−ＯＨを増加させることができることが確認できた。
次に、半導体基板上に形成された酸化膜に対してプラズマ処理の有無による表面エネルギーについて測定した結果について説明する。
まず、下記の４条件で試料（Ａ２）〜試料（Ｄ２）を作製した後、当該試料（Ａ２）〜試料（Ｄ２）における酸化膜の表面エネルギーをブレード法を用いて測定した。
試料（Ａ２）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した。
試料（Ｂ２）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜を介して半導体基板に水素イオンを照射した。
試料（Ｃ２）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜にプラズマ処理を行った。
試料（Ｄ２）は、単結晶シリコン基板上に１００ｎｍの酸化膜を形成した後、当該酸化膜を介して半導体基板に水素イオンを照射し、その後酸化膜の表面にプラズマ処理を行った。
なお、試料（Ａ２）〜試料（Ｄ２）において、酸化膜の形成、水素イオンの照射及びプラズマ処理の条件は、上述した試料（Ａ１）〜試料（Ｄ１）の作製と同様に行った。
また、ブレード法とは、第１の基板（ここでは、単結晶シリコン基板）上に形成された酸化膜と第２の基板（例えば、窒化酸化シリコン膜が形成されたガラス基板）とを接合させた後、単結晶シリコン基板とガラス基板の間にブレードを差し込んだ際の、ブレードを差し込んだ端部から発生したＣｒａｃｋの境界までの距離Ｌに基づいて、下記の式から表面エネルギー（γ）を算出する方法である。
Figure 2010034523
なお、上記式において、ｔｂはブレードの厚さ、Ｅ１は第１の基板のヤング率、Ｅ２は第２の基板のヤング率、ｔｗ１は第１の基板の厚さ、ｔｗ２は第２の基板の厚さ、Ｌはブレード先端からＣｒａｃｋ境界までの距離を示している（図１７参照）。
表２に試料（Ａ２）〜試料（Ｄ２）における酸化膜の表面エネルギー（ｍＪ／ｍ２）の測定結果を示す。
Figure 2010034523
水素イオンの照射、プラズマ処理により、酸化膜表面の表面エネルギーが増加することが観察された。特に、プラズマ処理を行うことにより、酸化膜表面の表面エネルギーを増加でき、水素イオンを照射した後にプラズマ処理を行った場合に最も酸化膜表面の表面エネルギーを増加させることができた。
本実施例では、ベース基板上に形成した窒素含有層の表面にプラズマ処理を行った場合の表面特性の変化に関して説明する。
まず、本実施例では、互いに異なる条件で複数の試料（試料（Ａ３）〜試料（Ｄ３））を作製し、当該試料試料（Ａ３）〜試料（Ｄ３）のプラズマ処理前後の窒素含有層の接触角を測定した。
試料（Ａ３）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した。
試料（Ｂ３）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、窒素雰囲気下で窒化酸化シリコン膜の表面にプラズマ処理を行った。
試料（Ｃ３）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、窒素＋酸素雰囲気下で窒化酸化シリコン膜の表面にプラズマ処理を行った。
試料（Ｄ３）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、窒化酸化シリコン膜の表面をオゾン水で処理した。
なお、試料（Ａ３）〜試料（Ｄ３）において、窒化酸化シリコン膜は、プラズマＣＶＤを用いて成膜することにより形成した。また、プラズマ処理（ここでは、大気圧プラズマ処理）は、ＳｕｓｓＭｉｃｒｏｔｅｃｈ社製の装置を用い、処理電力２００Ｗ、スキャン速度１０ｍｍ／ｓｅｃの条件で行った（図１２参照）。なお、窒素雰囲気下としては、窒素を流量５０Ｌ／ｍｉｎとし、窒素＋酸素雰囲気下としては、窒素を流量４０Ｌ／ｍｉｎ、酸素を流量３０Ｌ／ｍｉｎとした。
表３に試料（Ａ３）〜試料（Ｄ３）における酸化膜の接触角の測定結果を示す。
Figure 2010034523
窒化酸化シリコン膜の表面にプラズマ処理やオゾン水処理を行うことにより、窒化酸化シリコン膜の親水性を向上させることができることが確認された。特に、窒化酸化シリコン膜の表面にプラズマ処理を行うことによって、接触角が４度より小さく（検出下限以下）となり、親水性を効果的に向上させることができた。
次に、半導体基板上に形成された酸化膜に対してプラズマ処理の有無による酸化膜の表面状態について、ＴｏＦ−ＳＩＭＳ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ−Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による定性分析を行った。
まず、下記の条件で試料（Ａ４）〜試料（Ｄ４）を作製した後、ＴｏＦ−ＳＩＭＳによる定性分析を行った。
試料（Ａ４）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した。
試料（Ｂ４）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、処理電力２００Ｗ、窒素＋酸素雰囲気下で窒化酸化シリコン膜の表面にプラズマ処理を行った。
試料（Ｃ４）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、処理電力５００Ｗ、窒素＋酸素雰囲気下で窒化酸化シリコン膜の表面にプラズマ処理を行った。
試料（Ｄ４）は、ガラス基板上に５０ｎｍの窒化酸化シリコン膜を形成した後、処理電力５００Ｗ、窒素雰囲気下で窒化酸化シリコン膜の表面にプラズマ処理を行った。
図１５に、試料（Ａ４）〜試料（Ｄ４）における酸化膜表面の分析結果を示す。なお、本実施例では、試料（Ａ４）〜試料（Ｄ４）についてそれぞれ２サンプル作製して測定を行った。
プラズマ処理を行った試料（Ｂ４）〜試料（Ｄ４）における窒化酸化シリコン膜は、プラズマ処理を行っていない試料（Ａ４）と比較してＳｉＮイオン強度及びＳｉＨ３イオン強度が小さく、ＯＨイオン強度及びＳｉＯ２イオン強度が高いことが観察された（図１５（Ａ）〜（Ｄ））。つまり、プラズマ処理を行うことによって、窒化酸化シリコン膜のＳｉＮ、ＳｉＨ３を減少させ、親水性を有するＳｉＯｘを増加させることができることが確認できた。また、プラズマ処理の処理電力を高くすることによって、より効果的に窒化酸化シリコン膜のＳｉＮ、ＳｉＨ３を減少させ、親水性を有するＳｉＯｘを増加させることができることが確認できた。
次に、半導体基板上に形成された酸化膜に対してプラズマ処理の有無による表面エネルギーについて測定した結果について説明する。
まず、上述した条件で試料（Ａ４）〜試料（Ｄ４）を作製した後、当該試料（Ａ４）〜試料（Ｄ４）における窒化酸化シリコン膜の表面エネルギーをブレード法を用いて測定した。
表４に試料（Ａ４）〜試料（Ｄ４）における酸化膜の表面エネルギーの測定結果を示す。
Figure 2010034523
窒化酸化シリコン膜の表面にプラズマ処理を行うことにより、窒化酸化シリコン膜の表面の表面エネルギーを増加させることができることが確認できた。特に、プラズマ処理の処理電力を高くすることにより、窒化酸化シリコン膜の表面の表面エネルギーをより増加させることができた。
本実施例では、半導体基板上に形成された酸化膜にプラズマ処理の有無により、半導体基板上に形成された酸化膜とベース基板上に形成された窒素含有層を接合させた後、剥離することによりベース基板上に得られた半導体層の状態に関して説明する。
まず、単結晶シリコン基板を用意し、当該単結晶シリコン基板上に酸化膜を形成した後水素イオンを照射して脆化領域を形成した。また、ガラス基板を用意し、当該ガラス基板上に窒化酸化シリコン膜を形成した。その後、単結晶シリコン基板上に形成された酸化膜にプラズマ処理を行った後、酸化膜と窒化酸化シリコン膜を接合させ、脆化層を境として分離することにより、ガラス基板上に窒化酸化シリコン膜及び酸化膜を介して単結晶シリコン層を形成した。その後、ガラス基板上に得られた単結晶シリコン層の表面をゴミ検査機（日立電子エンジニアリング株式会社製、ガラス基板表面検査装置ＧＩ−４６００）で観察した。
酸化膜の形成、水素イオンの照射条件及び酸化膜へのプラズマ処理条件は上記実施例１と同様に行い、窒化酸化シリコン膜の形成は上記実施例２と同様の条件で行った。
また、比較例として、プラズマ処理を行わずに酸化膜と窒化酸化シリコン膜を接合させ、脆化層を境として分離することにより、ガラス基板上に窒化酸化シリコン膜及び酸化膜を介して単結晶シリコン層を形成したものを用意し、同様にガラス基板上に得られた単結晶シリコン層の表面を観察した。
図１６に、プラズマ処理を行った場合の単結晶半導体層とプラズマ処理を行わなかった場合の単結晶半導体層について示す。
プラズマ処理を行わないで接合を行った場合には、得られた単結晶半導体層に多数の欠陥が観察された（図１６（Ａ））。一方、プラズマ処理を行った後に接合を行った場合には、ガラス基板上に形成された単結晶半導体層にほとんど欠陥がみられず、酸化膜と窒化酸化シリコン膜との接合が良好に行われたことが確認できた（図１６（Ｂ））。
以上のことから、窒素含有層を接合層として用いる場合であっても、接合面にプラズマ処理を行うことによって、窒素含有層と酸化膜との接合強度を向上させ、ガラス基板上に得られる単結晶半導体層の欠陥を低減することができることが確認できた。
１００ 半導体基板
１０２ 酸化膜
１０３ イオン
１０４ 脆化領域
１２０ ベース基板
１２１ 窒素含有層
１２４ 単結晶半導体層
１９１ 電極
１９２ 電極
１９３ コンデンサ
１９５ ステージ
１９６ 支持台
１９７ 電極
１９８ 電極
２５１ 半導体層
２５２ 半導体層
２５４ 絶縁膜
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁膜
２６５ レジスト
２６７ 高濃度不純物領域
２６８ 絶縁膜
２６９ 層間絶縁膜
２７０ 配線
３２０ 単結晶半導体層
３２２ 走査線
３２３ 信号線
３２４ 画素電極
３２５ ＴＦＴ
３２７ 層間絶縁膜
３２８ 電極
３２９ 柱状スペーサ
３３０ 配向膜
３３２ 対向基板
３３３ 対向電極
３３４ 配向膜
３３５ 液晶層
３４０ チャネル形成領域
３４１ 高濃度不純物領域
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 半導体層
４０４ 半導体層
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２７ 層間絶縁膜
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ 高濃度不純物領域
５００ マイクロプロセッサ
５０１ 演算回路
５０２ 演算回路制御部
５０３ 命令解析部
５０４ 制御部
５０５ タイミング制御部
５０６ レジスタ
５０７ レジスタ制御部
５０８ バスインターフェース
５０９ 専用メモリ
５１０ メモリインターフェース
５１１ ＲＦＣＰＵ
５１２ アナログ回路部
５１３ デジタル回路部
５１４ 共振回路
５１５ 整流回路
５１６ 定電圧回路
５１７ リセット回路
５１８ 発振回路
５１９ 復調回路
５２０ 変調回路
５２１ ＲＦインターフェース
５２２ 制御レジスタ
５２３ クロックコントローラ
５２４ インターフェース
５２５ 中央処理ユニット
５２６ ランダムアクセスメモリ
５２７ 専用メモリ
５２８ アンテナ
５２９ 容量部
５３０ 電源管理回路
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ スピーカ
７０５ マイクロフォン
７０６ 操作キー
７０７ ポインティングデバイス
７０８ 表面カメラ用レンズ
７０９ 外部接続端子ジャック
７１０ イヤホン端子
７１１ キーボード
７１２ 外部メモリスロット
７１３ 裏面カメラ
７１４ ライト

Claims (11)

  1. 半導体基板上に酸化膜を形成し、前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより前記半導体基板の表面から所定の深さの領域に脆化領域を形成する工程と、
    ベース基板上に窒素含有層を形成する工程と、
    前記半導体基板上に形成された前記酸化膜及び前記ベース基板上に形成された前記窒素含有層の少なくとも一方に対してプラズマ処理を行う工程と、
    前記酸化膜の表面と前記窒素含有層の表面とを接合させる工程と、
    熱処理を行い前記脆化領域において前記半導体基板を分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成する工程と、を有するＳＯＩ基板の作製方法。
  2. 半導体基板上に酸化膜を形成し、前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより前記半導体基板の表面から所定の深さの領域に脆化領域を形成する工程と、
    ベース基板に対して第１のプラズマ処理を行う工程と、
    前記ベース基板上に窒素含有層を形成する工程と、
    前記半導体基板上に形成された前記酸化膜及び前記ベース基板上に形成された前記窒素含有層の少なくとも一方に対して第２のプラズマ処理を行う工程と、
    前記酸化膜の表面と前記窒素含有層の表面とを接合させる工程と、
    熱処理を行い前記脆化領域において前記半導体基板を分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成する工程と、を有するＳＯＩ基板の作製方法。
  3. 複数の半導体基板上にそれぞれ酸化膜を形成する工程と、
    前記酸化膜を介して前記複数の半導体基板に加速されたイオンを照射することにより前記複数の半導体基板の表面から所定の深さの領域にそれぞれ脆化領域を形成する工程と、
    ベース基板上に窒素含有層を形成する工程と、
    前記複数の半導体基板上に形成された前記酸化膜及び前記ベース基板上に形成された前記窒素含有層の少なくとも一方に対してプラズマ処理を行う工程と、
    前記複数の半導体基板のそれぞれの表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させる工程と、
    熱処理を行い前記複数の半導体基板を前記脆化領域においてそれぞれ分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して複数の半導体層を形成する工程と、を有するＳＯＩ基板の作製方法。
  4. 複数の半導体基板上にそれぞれ酸化膜を形成する工程と、
    前記酸化膜を介して前記複数の半導体基板に加速されたイオンを照射することにより前記複数の半導体基板の表面から所定の深さの領域にそれぞれ脆化領域を形成する工程と、
    ベース基板に対して第１のプラズマ処理を行う工程と、
    前記ベース基板上に窒素含有層を形成する工程と、
    前記複数の半導体基板上に形成された前記酸化膜及び前記ベース基板上に形成された前記窒素含有層の少なくとも一方に対して第２のプラズマ処理を行う工程と、
    前記複数の半導体基板のそれぞれの表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させる工程と、
    熱処理を行い前記複数の半導体基板を前記脆化領域においてそれぞれ分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して複数の半導体層を形成する工程と、を有するＳＯＩ基板の作製方法。
  5. 請求項１又は請求項３において、
    前記プラズマ処理は、バイアス電圧が印加された状態で行うことを特徴とするＳＯＩ基板の作製方法。
  6. 請求項２又は請求項４において、
    前記第１のプラズマ処理及び前記第２のプラズマ処理は、バイアス電圧が印加された状態で行うことを特徴とするＳＯＩ基板の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記酸化膜を、塩化水素又はトランス−１，２−ジクロロエチレンを含有させた酸化性雰囲気で前記半導体基板に熱酸化処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記イオンの照射を、イオンドーピング装置を用いて行うことを特徴とするＳＯＩ基板の作製方法。
  10. 請求項９において、
    前記半導体基板に照射するイオンとして、Ｈ３ ＋イオンを主成分とすることを特徴とするＳＯＩ基板の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記熱処理を、ベース基板の歪点以下の温度で行うことを特徴とするＳＯＩ基板の作製方法。
JP2009139952A 2008-06-25 2009-06-11 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5548395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009139952A JP5548395B2 (ja) 2008-06-25 2009-06-11 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008166447 2008-06-25
JP2008166447 2008-06-25
JP2009139952A JP5548395B2 (ja) 2008-06-25 2009-06-11 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010034523A true JP2010034523A (ja) 2010-02-12
JP2010034523A5 JP2010034523A5 (ja) 2012-06-21
JP5548395B2 JP5548395B2 (ja) 2014-07-16

Family

ID=41444437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009139952A Expired - Fee Related JP5548395B2 (ja) 2008-06-25 2009-06-11 Ｓｏｉ基板の作製方法

Country Status (5)

Country Link
US (2) US7829432B2 (ja)
JP (1) JP5548395B2 (ja)
KR (1) KR101574138B1 (ja)
TW (1) TWI538111B (ja)
WO (1) WO2009157369A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096454A (ja) * 2012-11-08 2014-05-22 Tokyo Electron Ltd 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20110147817A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor component having an oxide layer
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
JP5780234B2 (ja) 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106463416A (zh) * 2014-06-13 2017-02-22 英特尔公司 用于晶圆键合的表面包封
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6471650B2 (ja) * 2015-08-27 2019-02-20 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
KR102390772B1 (ko) * 2017-07-14 2022-04-25 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법
US10686037B2 (en) 2018-07-19 2020-06-16 Vanguard International Semiconductor Corporation Semiconductor structure with insulating substrate and fabricating method thereof
TWI692874B (zh) * 2018-09-17 2020-05-01 世界先進積體電路股份有限公司 半導體結構以及製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004246351A (ja) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置および電子機器
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2007024549A2 (en) * 2005-08-26 2007-03-01 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2008520879A (ja) * 2004-11-20 2008-06-19 イグゼティック エムアーツェー ゲゼルシャフト ミット ベシュレンクテル ハフツング アキシャルピストン機械
JP2010507918A (ja) * 2006-10-27 2010-03-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004119636A (ja) * 2002-09-25 2004-04-15 Sharp Corp 半導体装置およびその製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7410882B2 (en) 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR20080042095A (ko) * 2005-07-27 2008-05-14 실리콘 제너시스 코포레이션 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
EP1981064B1 (en) 2005-12-27 2021-04-14 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
EP2009687B1 (en) 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5367330B2 (ja) 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004246351A (ja) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置および電子機器
JP2008520879A (ja) * 2004-11-20 2008-06-19 イグゼティック エムアーツェー ゲゼルシャフト ミット ベシュレンクテル ハフツング アキシャルピストン機械
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2007024549A2 (en) * 2005-08-26 2007-03-01 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2010507918A (ja) * 2006-10-27 2010-03-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096454A (ja) * 2012-11-08 2014-05-22 Tokyo Electron Ltd 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液

Also Published As

Publication number Publication date
US7829432B2 (en) 2010-11-09
US20110039395A1 (en) 2011-02-17
TWI538111B (zh) 2016-06-11
WO2009157369A1 (en) 2009-12-30
KR20110022663A (ko) 2011-03-07
US8198173B2 (en) 2012-06-12
KR101574138B1 (ko) 2015-12-03
JP5548395B2 (ja) 2014-07-16
US20090325363A1 (en) 2009-12-31
TW201001630A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
JP5548395B2 (ja) Ｓｏｉ基板の作製方法
JP5500833B2 (ja) Ｓｏｉ基板の作製方法
US7858495B2 (en) Method for manufacturing SOI substrate
JP5663150B2 (ja) Ｓｏｉ基板の作製方法
JP2014179644A (ja) Ｓｏｉ基板の作製方法
JP5478166B2 (ja) 半導体装置の作製方法
US8343847B2 (en) Manufacturing method of SOI semiconductor device
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
JP5667767B2 (ja) Ｓｏｉ基板の作製方法
JP5618521B2 (ja) 半導体装置の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5580010B2 (ja) 半導体装置の作製方法
JP5841725B2 (ja) Ｓｏｉ基板の作製方法
JP5430109B2 (ja) Ｓｏｉ基板の作製方法
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5548395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees