JP2014096454A - 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 - Google Patents
有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 Download PDFInfo
- Publication number
- JP2014096454A JP2014096454A JP2012246569A JP2012246569A JP2014096454A JP 2014096454 A JP2014096454 A JP 2014096454A JP 2012246569 A JP2012246569 A JP 2012246569A JP 2012246569 A JP2012246569 A JP 2012246569A JP 2014096454 A JP2014096454 A JP 2014096454A
- Authority
- JP
- Japan
- Prior art keywords
- solution
- insulating layer
- organic
- forming
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】有機半導体素子の製造方法では、ポリビニルフェノールの溶剤として揮発性の高いエタノールを含有する溶液を塗布S14して、その後乾燥させて絶縁体層を形成S15するため、比較的低温で絶縁層を形成することができる。このため、本実施形態に係る方法では、従来方法と比べてアニール処理をせずに絶縁層を形成することができるので、有機トランジスタの製造工程を簡略化することができる。
【選択図】図1
Description
基板10の表面にUVオゾン処理を施していない場合と施した場合における、基板10及び半導体層16の表面のラフネスを評価した。基板10及び半導体層16の表面のラフネスは、平均粗さRaにより評価した。基板10としては、COP樹脂基板を用いた。半導体層16としては、ペンタセンを材料として用いた。
次に、溶液18中に含有されるポリビニルフェノールの濃度(以下、「PVPh濃度」ともいう。)を変化させて絶縁層20を形成した場合の、絶縁層20のクラック密度の変化について評価した。PVPh濃度とクラック密度との関係を図9(a)に示す。クラック密度は、撮像された絶縁層20表面の画像から1平方センチメートルあたりのクラック数を目視でカウントすることにより得た。図9(a)に示すように、絶縁層20の形成に用いられる溶液18のPVPh濃度が低い場合には、絶縁層20にクラックは生じにくく、PVPh濃度が高い場合には、絶縁層20にクラックは生じやすいことが確認された。
また、PVPhの濃度を変化させて絶縁層20を形成した場合の絶縁層20の中央部及び外縁部の膜厚の変化について評価した。絶縁体の中央部とは、ソース電極12とドレイン電極14との間の位置をいう。絶縁層20は、PVPh濃度を3重量%、5重量%、8重量%に変化させて形成した。
基板10上に塗布された溶液18を乾燥させると、マランゴニ効果により外縁部が隆起した絶縁層20が形成される。これは、表面張力及び溶質濃度の不均一に起因して生じる現象であり、コーヒーステイン現象と呼ばれる。このように、外縁部が隆起した絶縁層20では、膜厚の不均一性から残留応力が大きくなり、クラックが発生しやすくなる。
Claims (9)
- 樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成する工程を含む、有機半導体素子の製造方法。
- 前記溶液が、ポリビニルフェノールを5質量%より少なく含有する、請求項1に記載の有機半導体素子の製造方法。
- 前記絶縁層を形成する工程において、アニールを行わずに前記溶液中のエタノールを気化させる、請求項1又は2に記載の有機半導体素子の製造方法。
- 前記絶縁層を形成する工程において、常温で前記溶液中のエタノールを気化させる、請求項1〜3の何れか一項に記載の有機半導体素子の製造方法。
- 前記絶縁層を形成する工程よりも前に、
ソース電極及びドレイン電極に接する有機半導体層を樹脂基板上に形成する工程と、
ポリビニルフェノール及びエタノールを含有する溶液を前記有機半導体層上に塗布する工程と、を含み、
前記絶縁層を形成する工程より後に、前記絶縁層上にゲート電極を形成する工程を更に含む、請求項1〜4の何れか一項に記載の有機半導体素子の製造方法。 - 前記有機半導体層を前記樹脂基板上に形成する工程より前に、前記樹脂基板の表面に紫外線を照射してUVオゾン処理を施す工程を更に含む、請求項5に記載の有機半導体素子の製造方法。
- アニールを行わずに溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成することを特徴とする、有機半導体素子の製造方法。
- ポリビニルフェノールを含む絶縁膜の形成方法において、
樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させることを特徴とする絶縁膜の形成方法。 - 絶縁膜形成用の溶液であって、
前記溶液がポリビニルフェノールとエタノールとを含み、
全溶液に対するポリビニルフェノール濃度が5質量%より少ないことを特徴とする溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246569A JP2014096454A (ja) | 2012-11-08 | 2012-11-08 | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246569A JP2014096454A (ja) | 2012-11-08 | 2012-11-08 | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014096454A true JP2014096454A (ja) | 2014-05-22 |
Family
ID=50939316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246569A Ceased JP2014096454A (ja) | 2012-11-08 | 2012-11-08 | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014096454A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
JP2005340802A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置の作製方法 |
JP2006179776A (ja) * | 2004-12-24 | 2006-07-06 | Fuji Xerox Co Ltd | 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ |
JP2007318025A (ja) * | 2006-05-29 | 2007-12-06 | Dainippon Printing Co Ltd | 有機半導体素子、および、有機半導体素子の製造方法 |
JP2009033020A (ja) * | 2007-07-30 | 2009-02-12 | Seiko Epson Corp | 有機トランジスタ及びアクティブマトリックス基板 |
JP2010010310A (ja) * | 2008-06-25 | 2010-01-14 | Brother Ind Ltd | 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ |
JP2010034523A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010080689A (ja) * | 2008-09-26 | 2010-04-08 | Sony Corp | 半導体薄膜の形成方法及び電子デバイスの製造方法 |
JP2010171165A (ja) * | 2009-01-22 | 2010-08-05 | Sony Corp | 有機半導体装置およびその製造方法 |
JP2011151370A (ja) * | 2009-12-25 | 2011-08-04 | Ricoh Co Ltd | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
JP2012015379A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Miyazaki | シリコン酸化膜からのoh基除去法 |
-
2012
- 2012-11-08 JP JP2012246569A patent/JP2014096454A/ja not_active Ceased
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
JP2005340802A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置の作製方法 |
JP2006179776A (ja) * | 2004-12-24 | 2006-07-06 | Fuji Xerox Co Ltd | 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ |
JP2007318025A (ja) * | 2006-05-29 | 2007-12-06 | Dainippon Printing Co Ltd | 有機半導体素子、および、有機半導体素子の製造方法 |
JP2009033020A (ja) * | 2007-07-30 | 2009-02-12 | Seiko Epson Corp | 有機トランジスタ及びアクティブマトリックス基板 |
JP2010010310A (ja) * | 2008-06-25 | 2010-01-14 | Brother Ind Ltd | 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ |
JP2010034523A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010080689A (ja) * | 2008-09-26 | 2010-04-08 | Sony Corp | 半導体薄膜の形成方法及び電子デバイスの製造方法 |
JP2010171165A (ja) * | 2009-01-22 | 2010-08-05 | Sony Corp | 有機半導体装置およびその製造方法 |
JP2011151370A (ja) * | 2009-12-25 | 2011-08-04 | Ricoh Co Ltd | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
JP2012015379A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Miyazaki | シリコン酸化膜からのoh基除去法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Eggers et al. | Inkjet‐printed micrometer‐thick perovskite solar cells with large columnar grains | |
Duan et al. | Scalable fabrication of highly crystalline organic semiconductor thin film by channel‐restricted screen printing toward the low‐cost fabrication of high‐performance transistor arrays | |
Scheideler et al. | Low‐temperature‐processed printed metal oxide transistors based on pure aqueous inks | |
US7491646B2 (en) | Electrically conductive feature fabrication process | |
Seong et al. | Vapor‐phase deposited ultrathin polymer gate dielectrics for high‐performance organic thin film transistors | |
US8895354B2 (en) | Method of forming organic semiconductor device that includes forming electrode contact layer by treating electrode surfaces with substance containing substituted arene | |
US10312375B2 (en) | Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor | |
Alt et al. | The Swiss‐Army‐Knife Self‐Assembled Monolayer: Improving Electron Injection, Stability, and Wettability of Metal Electrodes with a One‐Minute Process | |
US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
Park et al. | Electrical characteristics of poly (3-hexylthiophene) thin film transistors printed and spin-coated on plastic substrates | |
US9263686B2 (en) | Method of manufacturing organic thin film transistor having organic polymer insulating layer | |
Gillan et al. | High performance solution processed oxide thin-film transistors with inkjet printed Ag source–drain electrodes | |
US10262860B2 (en) | Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus | |
US20160072086A1 (en) | Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array | |
US20050196972A1 (en) | Semiconductor component having at least one organic semiconductor layer and method for fabricating the same | |
KR20210016859A (ko) | 전이금속 칼코게나이드 박막의 형성방법 | |
JPWO2011142267A1 (ja) | 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ | |
TWI513845B (zh) | A gas barrier layered product, a manufacturing method thereof, an electronic device member, and an electronic device | |
US10193068B2 (en) | Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array | |
US8384082B2 (en) | Transistor using derivative polymethyl-methacrylate thin film as gate insulator and passivation layer, and fabrication method thereof | |
JP5807374B2 (ja) | 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板 | |
JP2014096454A (ja) | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 | |
KR20080002414A (ko) | 게이트 절연막과 유기 반도체층 간에 계면안정화층을형성시킨 유기 박막 트랜지스터 및 그의 제조 방법 | |
KR20120135603A (ko) | 바코팅을 이용한 유기반도체 박막의 제조방법 | |
JP5677253B2 (ja) | 成膜方法および成膜装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20170725 |