JP2014096454A - 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 - Google Patents

有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 Download PDF

Info

Publication number
JP2014096454A
JP2014096454A JP2012246569A JP2012246569A JP2014096454A JP 2014096454 A JP2014096454 A JP 2014096454A JP 2012246569 A JP2012246569 A JP 2012246569A JP 2012246569 A JP2012246569 A JP 2012246569A JP 2014096454 A JP2014096454 A JP 2014096454A
Authority
JP
Japan
Prior art keywords
solution
insulating layer
organic
forming
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2012246569A
Other languages
English (en)
Inventor
Hiroshi Sato
浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012246569A priority Critical patent/JP2014096454A/ja
Publication of JP2014096454A publication Critical patent/JP2014096454A/ja
Ceased legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】有機トランジスタの製造工程を簡略化することができる有機半導体素子の製造方法を提供する。
【解決手段】有機半導体素子の製造方法では、ポリビニルフェノールの溶剤として揮発性の高いエタノールを含有する溶液を塗布S14して、その後乾燥させて絶縁体層を形成S15するため、比較的低温で絶縁層を形成することができる。このため、本実施形態に係る方法では、従来方法と比べてアニール処理をせずに絶縁層を形成することができるので、有機トランジスタの製造工程を簡略化することができる。
【選択図】図1

Description

本発明の種々の側面及び実施形態は、有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液に関する。
有機トランジスタ等の有機半導体素子は、可撓性、軽量性、薄さ、大面積での製造性、低コスト性といった種々の要因から、注目されている。有機半導体素子では、絶縁層が、可溶性の有機材料を塗布することにより形成される場合がある。例えば、特許文献1には、樹脂成分、体質成分、有機溶剤、及び、離型剤を含有する絶縁膜形成用インキ組成物をガラス基材上に塗布した後に、140℃で1時間にわたり焼成する処理、すなわちアニール処理をして絶縁膜を形成することが記載されている。
特開2010―265423号公報
上記のように、特許文献1に記載の方法では、絶縁膜形成用インキ組成物に含有される有機溶剤を揮発させるためにアニール処理をする必要がある。このため、この方法では、絶縁膜形成用インキ組成物が塗布された基板を一旦アニール炉に移動して、炉内で一定期間の熱処理を施す工程が必要となる。よって、この方法では、有機半導体素子を製造するための操作、装置等が複雑となり、その製造工程が極めて煩雑なものになるおそれがある。
このため、当技術分野においては、製造工程を簡略化することができる有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液が要請されている。
本発明の一側面に係る有機半導体素子の製造方法は、樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成する工程を含む。
本発明の一側面に係る有機半導体素子の製造方法では、樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールが気化されて、ポリビニルフェノールを含む絶縁層が形成される。エタノールは揮発性が高いため、比較的低温でエタノールを気化させて絶縁層を形成することができる。このため、本方法では、比較的低温で絶縁層を形成することができるので、有機半導体素子の製造方法を簡略化することができる。
一実施形態では、溶液が、ポリビニルフェノールを5質量%より少なく含有していてもよい。このような構成によれば、溶液の粘度が低下するため、絶縁膜の濡れ性が向上し、絶縁層の膜厚を減少させることができる。よって、絶縁層の残留応力が低下してクラックの発生が抑えられるとともに、有機トランジスタの特性を改善することができる。
一実施形態では、絶縁層を形成する工程において、アニールを行わずに溶液中のエタノールを気化させてもよい。このような構成によれば、アニールを行わずに絶縁層を形成することができるため、有機半導体素子の製造工程をより簡略化することができる。
一実施形態では、絶縁層を形成する工程において、常温で溶液中のエタノールを気化させてもよい。このような構成によれば、常温下で絶縁層を形成することができるため、有機半導体素子の製造工程をより簡略化することができる。
一実施形態では、絶縁層を形成する工程より前に、ソース電極及びドレイン電極に接する有機半導体層を樹脂基板上に形成する工程と、ポリビニルフェノール及びエタノールを含有する溶液を有機半導体層上に塗布する工程と、を含み、絶縁層を形成する工程より後に、絶縁層上にゲート電極を形成する工程を更に含んでもよい。このような形態によれば、ポリビニルフェノールを含む絶縁膜が形成された有機トランジスタを簡略化された製造工程で製造することができる。
一実施形態では、有機半導体層を樹脂基板上に形成する工程より前に、樹脂基板の表面に紫外線を照射してUVオゾン処理を施す工程を更に含んでもよい。このような構成によれば、UVオゾン処理による表面処理作用により樹脂基板の表面モフォロジーを改善することができる。これにより、チャネル領域が平坦化されるとともに、有機半導体層のグレインサイズを大きくすることができるため、有機半導体素子の特性を改善することができる。
本発明の一側面に係る有機半導体素子の製造方法は、アニールを行わずに溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成することを特徴とする。本方法では、アニール処理をせずに絶縁層を形成することができるので、有機半導体素子の製造方法を簡略化することができる。
発明の一側面に係る絶縁膜の形成方法は、ポリビニルフェノールを含む絶縁膜の形成方法において、樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させることを特徴とする。エタノールは揮発性が高いため、比較的低温でエタノールを気化させて絶縁層を形成することができる。このように、本方法では、比較的低温で絶縁層を形成することができるので、絶縁膜の形成方法を簡略化することができる。
発明の一側面に係る溶液は、絶縁膜形成用の溶液であって、溶液がポリビニルフェノールとエタノールとを含み、全溶液に対するポリビニルフェノール濃度が5質量%より少ないことを特徴とする。本溶液は、全溶液に対するポリビニルフェノール濃度が5質量%より少ないため、溶液の粘度が低く、溶液の濡れ性が優れている。このため、本溶液により、膜厚の薄い絶縁膜を形成することができる。したがって、本溶液によれば、クラックが発生しにくい絶縁膜を形成することができる。
本発明の種々の側面及び一実施形態によれば、有機半導体素子の製造工程を簡略化することができる。
一実施形態に係る有機半導体素子の製造方法を示す流れ図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 一実施形態に係る有機半導体素子の製造方法により形成される有機トランジスタの例を示す断面図である。 (a)は、UVイオン処理を施していないときの基板表面、半導体層表面のAFM像及び有機トランジスタの断面TEM像であり、(b)は、UVイオン処理を施したときの基板表面、半導体層表面のAFM像及び有機トランジスタの断面TEM像である。 (a)は、PVPh濃度とクラック密度との関係を示す図であり、(b)は、PVPh濃度とオン電流との関係を示す図である。 PVPh濃度と絶縁層の膜厚との関係を示す図である。 (a)は、絶縁層の外縁部の膜厚分布を模式的に示した図であり、(b)は、PVPh濃度と絶縁層の外縁部の膜厚分布との関係を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
以下では、有機半導体素子の製造方法の一例として、有機トランジスタ1の製造方法について説明する。図1は、一実施形態に係る有機トランジスタ1の製造方法を示す流れ図である。図2〜7は、図1に示す方法の各工程で作成される製造物を示す図である。図1に示すように、一実施形態に係る方法では、工程S11において、基板10上にソース電極12及びドレイン電極14が形成される。図1に示す方法により製造される有機トランジスタ1は、電界効果トランジスタであり、トップゲート・ボトムコンタクト型の有機トランジスタである。
この工程S11により、図2に示すように、基板10の一主面上にソース電極12及びドレイン電極14が形成される。基板10は、有機トランジスタ1を構成する各層及び電極を基板10上に設けるための下地を提供する。この基板10は、合成樹脂からなる樹脂基板である。合成樹脂としては、環状ポリオレフィン(COP)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ボリカーボネート等が例示される。
工程S11によって形成されるソース電極12及びドレイン電極14は、例えば蒸着、スパッタリング、めっき、CVD、塗布等によって形成される。ソース電極12及びドレイン電極14としては、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、これらの合金、酸化インジウムスズ合金(ITO)、酸化インジウム亜鉛(IZO)等の金属材料、シリコン単結晶、多結晶シリコン、アモルファスシリコン等のシリコン系材料、カーボンブラック、グラファイト等の炭素材料、ポリアセチレン、ポリチオフェン等の導電性高分子材料等の導電性材料を用いることができる。ソース電極12及びドレイン電極14は、互いに離間して基板10上に形成される。
続く工程S12において、図3に示すように、基板10の表面に対して紫外線を照射する処理、及びオゾン処理が施されてもよい(以下、「UVオゾン処理」という。)。オゾンは、酸素ガスに紫外線を照射することにより発生させることが可能である。基板10の表面にUVオゾン処理が施されることで、基板10の表面が改質されて平坦化される。一実施形態では、紫外線は、主にオゾンを生成に寄与する184.9nmと、主にオゾンと基板表面との反応に寄与する253.7nmの2波長が用いられ得る。一実施形態では、大気中の酸素を用いてオゾンを生成してもよい。一実施形態では、工程S12のUVオゾン処理は省略し得る。一実施形態では、紫外線の照射のみを行なってもよいし、オゾナイザー等から供給されたオゾンを用いたオゾン処理のみを行なってもよい。
続く工程S13において、図4に示すように、基板10の一主面上に半導体層16が形成される。半導体層16は、有機半導体層である。有機半導体層を形成するための有機半導体材料としては、所望の半導体特性を備えた材料、例えば、芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等が例示される。より具体的には、有機半導体材料としては、ペンタセン等の低分子有機化合物、ポリピロール類、ポリチオフェン類、ポリイソチアナフテン類、ポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)類、ポリアニリン類、ポリアセチレン類、ポリアズレン類等の高分子有機化合物が例示される。
半導体層16は、ドライプロセス又はウェットプロセスにより形成され得る。ドライプロセスとしては、例えば、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法等を用いることができる。また、ウェットプロセスとしては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等を用いることができる。
半導体層16は、ソース電極12及びドレイン電極14の間に介在するように基板10上に形成される。半導体層16の一部は、ソース電極12及びドレイン電極14に接している。一実施形態では、ソース電極12及びドレイン電極14を覆うように半導体層16を形成してもよい。
次に、工程S14において、図5に示すように、有機絶縁材料を含有する溶液18が基板10上に塗布される。有機絶縁材料としては、ポリビニルフェノール(PVPh)が用いられる。溶液18は、絶縁膜形成用の溶液である。溶液18には、ポリビニルフェノールを溶解する溶媒としてエタノールが含有されている。溶液18は、ポリビニルフェノール及びエタノール以外の成分を含んでもよいし、ポリビニルフェノール及びエタノールのみを含んでもよい。一実施形態において、溶液18は、溶液18の全溶液に対して5質量%よりも少ないポリビニルフェノールを含んでいてもよい。かかる濃度(ポリビニルフェノール濃度が)で溶液18中にポリビニルフェノールが含まれていることにより、後工程で形成される絶縁層20の膜厚を薄くすることができる。また、一実施形態において、溶液18は、溶液18の全溶液に対して3質量%以下のポリビニルフェノールを含んでいてもよい。
この溶液18の塗布方法は、限定されるものではないが、例えば、ドロップキャスト、インクジェット印刷、スピンコート等の方法で基板10に供給されてもよい。具体的な一例としては、図5に示すように、基板10上に設けられ、溶液18を貯える貯留部に接続された滴下装置30のノズル31からポリビニルフェノール及びエタノールを含有する溶液18が基板10の表面に滴下されてもよい。溶液18は、ソース電極12、ドレイン電極14及び半導体層16を覆うように塗布される。
続く工程S15において、図6に示すように、溶液18中のエタノールを乾燥させることで、絶縁層20が形成される。エタノールは、基板10の耐熱温度よりも低い雰囲気下で気化される。ここで、耐熱温度とは、材料が軟化して変形する温度である。例えば、基板10の材料としてCOPを用いた場合には、COPのガラス転移温度(耐熱温度)である70℃より低い温度でエタノールが気化される。また、基板10の材料としてPETを用いた場合には、PETの荷重たわみ温度(耐熱温度)である104℃より低い温度でエタノールが気化される。一実施形態では、エタノールは、常温雰囲気下で気化されてもよい。なお、工程S15は、例えば、後述する工程S16を行う装置への搬送中に行われてもよく、意図せずにエタノールが気化するような行為を含む。
溶液18中からエタノールが気化されると、基板10にポリビニルフェノールを含有する絶縁層20が形成される。絶縁層20は、ソース電極12、ドレイン電極14及び半導体層16を覆うように基板10の上方に形成される。
続く工程S16において、図7に示すように、絶縁層20上にゲート電極22が形成される。工程S16によって形成されるゲート電極22は、例えば蒸着、スパッタリング、めっき、CVD、塗布等によって形成される。ゲート電極22としては、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、これらの合金、酸化インジウムスズ合金(ITO)、酸化インジウム亜鉛(IZO)等の金属材料、シリコン単結晶、多結晶シリコン、アモルファスシリコン等のシリコン系材料、カーボンブラック、グラファイト等の炭素材料、ポリアセチレン、ポリチオフェン等の導電性高分子材料等の導電性材料を用いることができる。ゲート電極22は、ソース電極12とドレイン電極14の間、且つ、半導体層16と絶縁層20との界面の上方において、絶縁層20上に設けられている。上述した実施形態の方法により有機トランジスタ1が形成される。
以上説明したように、本実施形態の有機半導体素子の製造方法では、ポリビニルフェノールの溶剤として揮発性の高いエタノールを含有する溶液18を塗布し、その後乾燥させて絶縁層20を形成するため、比較的低温で絶縁層20を形成することができる。このため、本実施形態に係る方法では、従来方法と比べてアニール処理をせずに絶縁層を形成することができるので、有機トランジスタ1の製造工程を簡略化することができる。また、本実施形態の有機半導体素子の製造方法では、紫外線を照射して絶縁層20を硬化させる処理をせずに絶縁層20を形成することができるので、有機トランジスタ1の製造工程を簡略化することができる。また、従来技術では、アニール処理を施すため、基板や下地膜が制限されるが、本実施形態の有機半導体素子の製造方法では、アニール処理を施すことなく絶縁膜20を形成することができるため、デバイス設計の自由度を向上させることができる。
一実施形態では、常温で溶液中のエタノールを気化させることで、常温下で絶縁層を形成することができるため、有機半導体素子の製造工程をより簡略化することができる。
絶縁層20の膜厚が厚いほど、残留応力が大きくなり、絶縁層20にクラックが発生しやすくなる。この点、一実施形態においては、ポリビニルフェノールが溶液中に5質量%より少なく溶解されることで、溶液18の粘度が低下して絶縁層20の濡れ性が向上し、その結果として絶縁層20の膜厚を減少させることができる。これにより、絶縁層20の残留応力が低下してクラックの発生が抑えられるとともに、有機トランジスタ1の特性を改善することができる。また、基板10にUVオゾン処理が施されて、基板10が平坦化されることで、絶縁層20の濡れ性をより向上させることができる。
上述のような、トップゲート・ボトムコンタクト型の有機トランジスタ1においては、基板10と半導体層16との界面にチャネル領域が形成される。このため、基板10を平坦化することで、有機トランジスタ1の移動度を向上することが可能となる。一実施形態においては、半導体層16を基板10上に形成する前に、基板10の表面に紫外線を照射してUVオゾン処理を施しているため、UVオゾン処理による表面処理作用により基板10の表面モフォロジーを改善することができる。これにより、有機トランジスタの移動度を向上することができる。
また、基板10にUVオゾン処理が施されて、基板10が平坦化されることで、基板10上に形成される半導体層16の濡れ性が向上し、半導体層16のグレインサイズを大きくすることができる。このため、一実施形態の方法によれば、有機トランジスタ1の移動度を向上することができる。
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
例えば、上記の実施形態では、トップゲート・ボトムコンタクト型の有機トランジスタを製造する場合について説明したが、一実施形態では、トップゲート・トップコンタクト型の有機トランジスタの製造に適用してもよい。また、一実施形態の有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液は、有機トランジスタ以外にも、有機EL素子、有機半導体レーザー、有機太陽電池等の絶縁膜や封止膜にも用いることができる。
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(UVイオン処理による効果の確認)
基板10の表面にUVオゾン処理を施していない場合と施した場合における、基板10及び半導体層16の表面のラフネスを評価した。基板10及び半導体層16の表面のラフネスは、平均粗さRaにより評価した。基板10としては、COP樹脂基板を用いた。半導体層16としては、ペンタセンを材料として用いた。
図8(a)は、上から順に、UVオゾン処理を施さずに基板10上に半導体層16を形成したときの基板10の表面、半導体層16の表面のAFM像及び有機トランジスタ1の断面TEM像を示している。図8(b)は、上から順に、基板10にUVオゾン処理を施した後に、基板10上に半導体層16を形成したときの基板10の表面、半導体層16の表面のAFM像及び有機トランジスタ1の断面TEM像を示している。
図8(a)に示すように、基板10にUVオゾン処理を施していない場合には、平均粗さRaは0.612nmであった。図8(b)に示すように、基板10にUVオゾン処理を施した場合には、平均粗さRaは0.174nmであった。このように、基板10にUVオゾン処理を施した場合には、UVオゾン処理を施していない場合と比較して基板10のラフネスが大幅に改善していることが確認された。また、図8(a)、(b)に示す半導体層16の表面のAFM像から、基板10にUVオゾン処理を施した場合には、UVオゾン処理を施していない場合と比較して半導体層16のグレインサイズが大きくなっていることが確認された。また、図8(a)、(b)に示す有機トランジスタ1の断面TEM像から、基板10にUVオゾン処理を施した場合には、UVオゾン処理を施していない場合と比較して半導体層16が平坦化されていることが確認された。
(PVPh濃度とクラック密度及びオン電流との関係の確認)
次に、溶液18中に含有されるポリビニルフェノールの濃度(以下、「PVPh濃度」ともいう。)を変化させて絶縁層20を形成した場合の、絶縁層20のクラック密度の変化について評価した。PVPh濃度とクラック密度との関係を図9(a)に示す。クラック密度は、撮像された絶縁層20表面の画像から1平方センチメートルあたりのクラック数を目視でカウントすることにより得た。図9(a)に示すように、絶縁層20の形成に用いられる溶液18のPVPh濃度が低い場合には、絶縁層20にクラックは生じにくく、PVPh濃度が高い場合には、絶縁層20にクラックは生じやすいことが確認された。
また、PVPh濃度を変化させて絶縁層20を形成した場合の有機トランジスタ1のオン電流の変化について評価した。PVPh濃度とオン電流との関係を図9(b)に示す。図9(b)に示すように、溶液18のPVPh濃度が低い場合には、有機トランジスタ1のオン電流は増加し、PVPh濃度が高い場合には、有機トランジスタ1のオン電流は低下することが確認された。このように、PVPh濃度を低くすると、クラックの発生が抑えられ、有機トランジスタ1の特性も向上することが確認された。
(PVPh濃度と絶縁層の膜厚との関係の確認)
また、PVPhの濃度を変化させて絶縁層20を形成した場合の絶縁層20の中央部及び外縁部の膜厚の変化について評価した。絶縁体の中央部とは、ソース電極12とドレイン電極14との間の位置をいう。絶縁層20は、PVPh濃度を3重量%、5重量%、8重量%に変化させて形成した。
図10は、それぞれのPVPh濃度で形成された絶縁層20において計測された膜厚を示したものである。図10では、絶縁層20の中央部の膜厚を破線で表し、絶縁層20の外縁部の膜厚を実線で表している。絶縁層20の中央部の膜厚は、絶縁層20の断面TEM像から計測した。絶縁層20の外縁部の膜厚は、段差測定器を用いて計測した。図10に示すように、絶縁層20の中央部、外縁部のいずれにおいても、PVPh濃度が低いほど膜厚の薄い絶縁層20が形成されることが確認された。
(PVPh濃度と絶縁層の外縁部の膜厚分布との関係の確認)
基板10上に塗布された溶液18を乾燥させると、マランゴニ効果により外縁部が隆起した絶縁層20が形成される。これは、表面張力及び溶質濃度の不均一に起因して生じる現象であり、コーヒーステイン現象と呼ばれる。このように、外縁部が隆起した絶縁層20では、膜厚の不均一性から残留応力が大きくなり、クラックが発生しやすくなる。
そこで、溶液18中に含有されるPVPh濃度を変化させて絶縁層20を形成した場合の絶縁層20の外縁部の膜厚分布の変化について評価した。絶縁層20は、PVPh濃度を3重量%、5重量%、8重量%に変化させて形成した。図11(a)は、絶縁層20の外縁部の膜厚分布の一例を模式的に示したものである。図11(b)は、それぞれのPVPh濃度で形成された絶縁層20の外縁部の膜厚Tperi、中央部の膜厚Tcent、隆起幅Wを示したものである。
図11(b)に示すように、PVPh濃度を5重量%又は8重量%として形成された絶縁層20では、膜厚Tperiと中央部の膜厚Tcentとの差が大きく、膜厚の均一性が低いことが確認された。PVPh濃度を3重量%として形成された絶縁層20では、膜厚Tperiと中央部の膜厚Tcentとの差が小さく、膜厚の均一性が高いことが確認された。このように、PVPh濃度を5重量%より小さくすることで、絶縁層20の均一性を確保することができることが確認された。
1…有機トランジスタ、10…基板、12…ソース電極、14…ドレイン電極、16…半導体層、18…溶液、20…絶縁層、22…ゲート電極。

Claims (9)

  1. 樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成する工程を含む、有機半導体素子の製造方法。
  2. 前記溶液が、ポリビニルフェノールを5質量%より少なく含有する、請求項1に記載の有機半導体素子の製造方法。
  3. 前記絶縁層を形成する工程において、アニールを行わずに前記溶液中のエタノールを気化させる、請求項1又は2に記載の有機半導体素子の製造方法。
  4. 前記絶縁層を形成する工程において、常温で前記溶液中のエタノールを気化させる、請求項1〜3の何れか一項に記載の有機半導体素子の製造方法。
  5. 前記絶縁層を形成する工程よりも前に、
    ソース電極及びドレイン電極に接する有機半導体層を樹脂基板上に形成する工程と、
    ポリビニルフェノール及びエタノールを含有する溶液を前記有機半導体層上に塗布する工程と、を含み、
    前記絶縁層を形成する工程より後に、前記絶縁層上にゲート電極を形成する工程を更に含む、請求項1〜4の何れか一項に記載の有機半導体素子の製造方法。
  6. 前記有機半導体層を前記樹脂基板上に形成する工程より前に、前記樹脂基板の表面に紫外線を照射してUVオゾン処理を施す工程を更に含む、請求項5に記載の有機半導体素子の製造方法。
  7. アニールを行わずに溶液中のエタノールを気化させて、ポリビニルフェノールを含む絶縁層を形成することを特徴とする、有機半導体素子の製造方法。
  8. ポリビニルフェノールを含む絶縁膜の形成方法において、
    樹脂基板の耐熱温度よりも低い温度で溶液中のエタノールを気化させることを特徴とする絶縁膜の形成方法。
  9. 絶縁膜形成用の溶液であって、
    前記溶液がポリビニルフェノールとエタノールとを含み、
    全溶液に対するポリビニルフェノール濃度が5質量%より少ないことを特徴とする溶液。

JP2012246569A 2012-11-08 2012-11-08 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 Ceased JP2014096454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012246569A JP2014096454A (ja) 2012-11-08 2012-11-08 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012246569A JP2014096454A (ja) 2012-11-08 2012-11-08 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液

Publications (1)

Publication Number Publication Date
JP2014096454A true JP2014096454A (ja) 2014-05-22

Family

ID=50939316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012246569A Ceased JP2014096454A (ja) 2012-11-08 2012-11-08 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液

Country Status (1)

Country Link
JP (1) JP2014096454A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2006179776A (ja) * 2004-12-24 2006-07-06 Fuji Xerox Co Ltd 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2009033020A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 有機トランジスタ及びアクティブマトリックス基板
JP2010010310A (ja) * 2008-06-25 2010-01-14 Brother Ind Ltd 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ
JP2010034523A (ja) * 2008-06-25 2010-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010080689A (ja) * 2008-09-26 2010-04-08 Sony Corp 半導体薄膜の形成方法及び電子デバイスの製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2012015379A (ja) * 2010-07-01 2012-01-19 Univ Of Miyazaki シリコン酸化膜からのoh基除去法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2006179776A (ja) * 2004-12-24 2006-07-06 Fuji Xerox Co Ltd 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2009033020A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 有機トランジスタ及びアクティブマトリックス基板
JP2010010310A (ja) * 2008-06-25 2010-01-14 Brother Ind Ltd 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ
JP2010034523A (ja) * 2008-06-25 2010-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010080689A (ja) * 2008-09-26 2010-04-08 Sony Corp 半導体薄膜の形成方法及び電子デバイスの製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2012015379A (ja) * 2010-07-01 2012-01-19 Univ Of Miyazaki シリコン酸化膜からのoh基除去法

Similar Documents

Publication Publication Date Title
Eggers et al. Inkjet‐printed micrometer‐thick perovskite solar cells with large columnar grains
Duan et al. Scalable fabrication of highly crystalline organic semiconductor thin film by channel‐restricted screen printing toward the low‐cost fabrication of high‐performance transistor arrays
Scheideler et al. Low‐temperature‐processed printed metal oxide transistors based on pure aqueous inks
US7491646B2 (en) Electrically conductive feature fabrication process
Seong et al. Vapor‐phase deposited ultrathin polymer gate dielectrics for high‐performance organic thin film transistors
US8895354B2 (en) Method of forming organic semiconductor device that includes forming electrode contact layer by treating electrode surfaces with substance containing substituted arene
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
Alt et al. The Swiss‐Army‐Knife Self‐Assembled Monolayer: Improving Electron Injection, Stability, and Wettability of Metal Electrodes with a One‐Minute Process
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
Park et al. Electrical characteristics of poly (3-hexylthiophene) thin film transistors printed and spin-coated on plastic substrates
US9263686B2 (en) Method of manufacturing organic thin film transistor having organic polymer insulating layer
Gillan et al. High performance solution processed oxide thin-film transistors with inkjet printed Ag source–drain electrodes
US10262860B2 (en) Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
US20160072086A1 (en) Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array
US20050196972A1 (en) Semiconductor component having at least one organic semiconductor layer and method for fabricating the same
KR20210016859A (ko) 전이금속 칼코게나이드 박막의 형성방법
JPWO2011142267A1 (ja) 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ
TWI513845B (zh) A gas barrier layered product, a manufacturing method thereof, an electronic device member, and an electronic device
US10193068B2 (en) Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array
US8384082B2 (en) Transistor using derivative polymethyl-methacrylate thin film as gate insulator and passivation layer, and fabrication method thereof
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP2014096454A (ja) 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液
KR20080002414A (ko) 게이트 절연막과 유기 반도체층 간에 계면안정화층을형성시킨 유기 박막 트랜지스터 및 그의 제조 방법
KR20120135603A (ko) 바코팅을 이용한 유기반도체 박막의 제조방법
JP5677253B2 (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170725