JP5841725B2

JP5841725B2 - Ｓｏｉ基板の作製方法

Info

Publication number: JP5841725B2
Application number: JP2011012635A
Authority: JP
Inventors: 純一肥塚; 大沼　英人; 英人大沼
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-01-26
Filing date: 2011-01-25
Publication date: 2016-01-13
Anticipated expiration: 2031-01-25
Also published as: US20110183494A1; JP2011176295A; US8288249B2

Description

本明細書に開示する発明は、半導体層が設けられた基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、これらの基板を用いた半導体装置の作製方法に関する。

近年、バルク状のシリコンウエハに代わり、単結晶質フィルム（代表的には、ＳＯＩ基板）の開発が活発に行われている（例えば、特許文献１参照）。ＳＯＩ基板を用いて集積回路を形成した場合、トランジスタのドレインと基板間における寄生容量が低減されるため、半導体集積回路の性能を向上させることができる。

特開平０５−２１１１２８号公報

上述したように、ＳＯＩ基板を用いて作製される集積回路は優れた性能を有しているが、ＳＯＩ基板を作製する際にシリコンウエハを用いている等の理由により、製造コストが高くなってしまう。製造コストを抑制するためには、歩留まりの向上が要求される。

本明細書に開示する発明の一態様は、上記問題を鑑みてなされたものであり、ＳＯＩ基板の製造コストを削減することを課題とする。または、ＳＯＩ基板の歩留まりを向上させることを課題とする。なお、本発明の一態様は、上記課題のうち、少なくとも一つを解決することができればよい。

上記課題を解決するため、本明細書に開示する発明の一態様は、以下の構成を用いる。すなわち、本発明の例示的な一態様は、単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に脆化領域を形成する工程と、絶縁膜を介して前記単結晶半導体基板とベース基板とを貼り合わせる工程と、前記脆化領域において前記単結晶半導体基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介して半導体層を形成する工程とを有することを特徴とするＳＯＩ基板の作製方法である。そして、前記脆化領域を形成する工程において、前記イオンとして質量分離されていないイオン種を用いるとともに、前記イオンを照射する際の前記単結晶半導体基板の温度を２５０℃以上に設定することを特徴とする。

また、本発明の例示的な一態様は、ソースガスを励起してプラズマを生成する工程と、質量分離せずに前記プラズマ中に含まれるイオンを加速する工程と、単結晶半導体基板の温度を２５０℃以上に設定した状態で前記加速されたイオンを前記単結晶半導体基板に照射して、前記単結晶半導体基板中に脆化領域を形成する工程と、絶縁膜を介して前記単結晶半導体基板とベース基板とを貼り合わせる工程と、前記脆化領域において前記単結晶半導体基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介して半導体層を形成する工程とを有することを特徴とするＳＯＩ基板の作製方法である。

また、本発明の例示的な一態様は、単結晶シリコン基板に水素イオンを照射して、前記単結晶シリコン基板中に脆化領域を形成する工程と、絶縁膜を介して前記単結晶シリコン基板とベース基板とを貼り合わせる工程と、前記脆化領域において前記単結晶シリコン基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介してシリコン層を形成する工程とを有し、前記脆化領域を形成する工程において、前記脆化領域をフーリエ変換型赤外分光法によりＳｉ−Ｈ結合の評価を行った際に、２１１０ｃｍ^−１付近または２１５５ｃｍ^−１付近に最大ピークを有するように前記水素イオンを照射することを特徴とするＳＯＩ基板の作製方法である。

また、本発明の例示的な一態様は、単結晶半導体基板の少なくとも一表面に絶縁膜を形成する工程と、前記絶縁膜を介して前記単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に脆化領域を形成する工程と、前記絶縁膜を介して前記単結晶半導体基板とベース基板とを貼り合わせる工程と、前記脆化領域において前記単結晶半導体基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介して半導体層を形成する工程とを有し、前記脆化領域を形成する工程において、前記イオンとして質量分離されていないイオン種を用いるとともに、前記イオンを照射する際の前記単結晶半導体基板の温度を２５０℃以上に設定することを特徴とするＳＯＩ基板の作製方法である。ここで、前記絶縁膜を、前記単結晶半導体基板の少なくとも一表面を熱酸化することにより形成してもよい。

また、本発明の例示的な一態様は、単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に脆化領域を形成する工程と、ベース基板上に絶縁膜を形成する工程と、前記絶縁膜を介して前記単結晶半導体基板と前記ベース基板とを貼り合わせる工程と、前記脆化領域において前記単結晶半導体基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介して半導体層を形成する工程とを有し、前記脆化領域を形成する工程において、前記イオンとして質量分離されていないイオン種を用いるとともに、前記イオンを照射する際の前記単結晶半導体基板の温度を２５０℃以上に設定することを特徴とするＳＯＩ基板の作製方法である。

また、本発明の例示的な一態様は、前記イオンとして水素元素からなるイオンを用い、前記イオンの総数に対してＨ_３ ^＋の割合を７０％以上とすることを特徴とする。

また、本発明の例示的な一態様は、前記イオンを照射する際の前記単結晶半導体基板の温度を２５０℃以上４００℃以下に設定することを特徴とする。

また、本発明の例示的な一態様は、前記ベース基板として、ガラス基板を用いることを特徴とする。

また、本発明の例示的な一態様は、前記半導体層は、単結晶からなることを特徴とする。

本明細書において「単結晶」とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶を指す。そして、本明細書においては、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。

また、本明細書中において「半導体装置」とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれるものとする。

本発明の一態様は、ＳＯＩ基板の歩留まりを向上させることができる。また、この結果、ＳＯＩ基板の製造コストを削減することができる。

ＳＯＩ基板の作製方法の一例を示す断面図。ＳＯＩ基板の作製方法の一例を示す断面図。ＳＯＩ基板の作製方法の一例を示す断面図。ＳＯＩ基板の作製方法の一例を示す断面図。ＳＯＩ基板の作製方法の一例を示す断面図。ＳＯＩ基板を用いた半導体装置の一例を示すブロック図。ＳＯＩ基板を用いた半導体装置の一例を示すブロック図。ＳＯＩ基板を用いた表示装置の一例を示す平面図及び断面図。ＳＯＩ基板を用いた表示装置の一例を示す平面図及び断面図。ＳＯＩ基板を搭載した電子機器の一例を示す外観図。脆化領域をＦＴ−ＩＲで評価した結果を示す図。シリコン層表面の観察結果を示す図。

本発明の一態様に係る実施の形態及び実施例について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様において、同じ物を指し示す符号は異なる図面間において共通とする。

また、以下に説明する実施の形態及び実施例それぞれにおいて、特に断りがない限り、本明細書に記載されている他の実施形態及び実施例と適宜組み合わせて実施することが可能である。

（実施の形態１）
本実施の形態では、半導体層が設けられた基板の作製方法の一例について説明する。具体的には、絶縁層を介して単結晶シリコン層が設けられた基板の作製方法（ＳＯＩ基板の作製方法）について説明する。

まず、単結晶半導体基板１００とベース基板１２０とを準備する（図１（Ａ−１）、（Ｂ−１）参照）。

単結晶半導体基板１００としては、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等の第１４族元素でなる単結晶半導体基板、またはガリウムヒ素、インジウムリン等の化合物半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的であり、いずれのサイズのシリコン基板も用いることができる。なお、単結晶半導体基板１００の形状は円形に限られず、矩形状等に加工して用いることも可能である。本実施の形態では、単結晶半導体基板１００として単結晶シリコン基板を用いる場合について説明する。

ベース基板１２０としては、絶縁基板を用いることが好ましい。絶縁基板の具体例としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種のガラス基板や、石英基板、セラミック基板、サファイア基板、プラスチック基板が挙げられる。また、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いることも可能であるが、量産性やコストの面を考慮すると、大面積化が可能で安価な絶縁基板を用いることが好ましい。本実施の形態では、ベース基板１２０として絶縁基板の一つであるガラス基板を用いる場合について説明する。

次に、単結晶半導体基板１００の表面に絶縁層１０２を形成する（図１（Ａ−２）参照）。

絶縁層１０２を形成する材料の具体例としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等が挙げられる。そして、これらの材料を用いて形成される絶縁層は、単層構造としてもよいし、積層構造としてもよい。なお、本明細書において、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、本明細書において、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

また、絶縁層１０２の形成方法の具体例としては、熱酸化法、ＣＶＤ法、またはスパッタリング法が挙げられる。

例えば、ＣＶＤ法を用いて絶縁層１０２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）等の有機シランを用いて作製される酸化シリコン膜を絶縁層１０２に用いることが生産性の点から好ましい。

また、熱酸化法を用いて絶縁層１０２（ここでは、ＳｉＯ_ｘ膜）を形成する場合には、主成分のガスを酸素（Ｏ_２）として、ハロゲンを含む酸化性雰囲気中で熱酸化することが好ましい。例えば、塩素（Ｃｌ）を含む酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された絶縁層１０２を形成する。この場合、絶縁層１０２は、塩素原子を含有する絶縁層となる。絶縁層１０２中に含有された塩素原子は、歪みを形成する。その結果、絶縁層１０２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、絶縁層１０２表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１０２中に素早く吸収し、拡散させることができる。

熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（代表的には３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。熱酸化処理により形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとすればよい。

本実施の形態では、塩素（Ｃｌ）を含む酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素原子の濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３〜１×１０^２１ａｔｏｍｓ／ｃｍ^３となるように絶縁層１０２を形成する。絶縁層１０２に塩素原子を含有させることによって外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集し、単結晶半導体基板１００の汚染を防止することができる。

また、絶縁層１０２にハロゲン原子を含ませることにより、単結晶半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、絶縁層１０２を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が絶縁層１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより絶縁層１０２中に捕集した当該不純物を固定して単結晶半導体基板１００の汚染を防ぐことができる。また、絶縁層１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。特に、絶縁層１０２として、ＨＣｌ酸化等によって膜中に塩素原子等のハロゲン原子を含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。

なお、絶縁層１０２に含有させるハロゲン原子は塩素原子に限られず、例えば絶縁層１０２にフッ素原子を含有させてもよい。単結晶半導体基板１００の表面をフッ素酸化するには、単結晶半導体基板１００の表面をフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ_３を酸化性雰囲気に添加して熱酸化処理を行えばよい。

次に、絶縁層１０２を介して運動エネルギーを有するイオン１０３を単結晶半導体基板１００に照射することにより、単結晶半導体基板１００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。

本発明の一態様においては、イオンドーピング装置を用いることで、質量分離されていないイオン１０３を単結晶半導体基板１００に照射することを第１の特徴とする。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。本明細書においては、イオンドーピング装置を用いて、ソースガス（原料ガス）から生成されるイオンを質量分離せず対象物（ここでは、単結晶半導体基板１００）に照射する方法を「イオンドーピング法」と呼ぶ。

イオンドーピング装置の主要な構成は、被処理物を配置するチャンバーと、所望のイオンを発生させるイオン源と、イオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極等で構成される。プラズマを形成するための電極としては、フィラメント型の電極や容量結合高周波放電用の電極等が用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極、及びこれらの電極に電力を供給するための電源等で構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。

なお、イオンを照射する装置としては、イオンドーピング装置の他にイオン注入装置がある。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置（質量分離型の装置）であり、この点でイオンドーピング装置とは大きく異なるものである。

次に、脆化領域１０４の形成方法を説明する。

まず、イオンドーピング装置を用いてソースガス（原料ガス）を励起し、ソースガスのプラズマを生成する。そして、このプラズマに含まれるイオン１０３を質量分離しない状態のまま、電界の作用によりプラズマから引き出して、イオン１０３を加速する。この加速されたイオン１０３を単結晶半導体基板１００に照射して、脆化領域１０４を形成する。

本実施の形態では、ソースガスとして水素を含むガス（例えば、Ｈ_２）を用いる。すなわち、水素を含むガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオン１０３を加速し、この加速されたイオン１０３を単結晶半導体基板１００に照射する。この場合、質量分離せずにプラズマ中に含まれるイオン種は、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を含む。ここで、水素ガスから生成されるイオン種（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋）の総量に対してＨ_３ ^＋の割合が５０％以上となるように単結晶半導体基板１００にイオン１０３を照射することが好ましく、更に好ましくは、Ｈ_３ ^＋の割合を７０％以上とする。上述したように、イオンドーピング装置は質量分離を行わないが、単結晶半導体基板１００に対してできる限り同じ質量のイオン１０３を照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができる。

脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量と電荷、イオン１０３の入射角によって調節することができる。ここで、運動エネルギーは、加速電圧により調節することができる。脆化領域１０４は、イオン１０３の平均侵入深さとほぼ同じ深さの領域に形成されるため、イオン１０３を添加する深さにより、単結晶半導体基板１００から分離される単結晶半導体層の厚さが決定される。本実施の形態では、単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。

なお、脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、ソースガスとして水素を含むガスを用いた場合、プラズマ中のＨ_３ ^＋の割合を高くすることで、イオン１０３を効率よく、単結晶半導体基板１００に照射できる。Ｈ_３ ^＋はＨ^＋の３倍の質量を持つことから、同じ深さに水素原子を添加する場合、Ｈ_３ ^＋の加速電圧は、Ｈ^＋の加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくすることができれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。

また、イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ_３ ^＋を照射することで、大面積化、低コスト化、生産性向上等の顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も単結晶半導体基板１００に同時に導入されるおそれがあるが、塩素原子を含有する絶縁層１０２を介してイオンの照射を行うことによって、重金属による単結晶半導体基板１００の汚染を防ぐことができる。すなわち、本発明の一態様は、絶縁層１０２として塩素原子を含有する絶縁層を単結晶半導体基板１００の表面に形成した後に、イオンドーピング装置を用いて脆化領域１０４を形成することが好ましい。

また、本発明の一態様においては、イオンドーピング装置を用いてイオンを単結晶半導体基板１００に照射する際に、単結晶半導体基板１００の温度を２５０℃よりも高い温度に設定することを第２の特徴とする。

イオンを単結晶半導体基板１００に照射する際の単結晶半導体基板１００の温度が所定の温度よりも低い場合、イオンのドーズ量と、イオンが照射された脆化領域１０４に含まれるイオンの濃度との関係は、概略比例関係を示す。一方、イオンを単結晶半導体基板１００に照射する際の単結晶半導体基板１００の温度が所定の温度よりも高くなればなるほど、比例関係を示さなくなり、イオンのドーズ量に対してイオンが照射された脆化領域１０４に含まれるイオンの濃度の方が徐々に低くなっていく傾向がある。これは、単結晶半導体基板１００の温度が所定の温度よりも高くなると、照射したイオンの一部がガスとして単結晶半導体基板１００の外部に拡散（放出）してしまう（外方拡散してしまう）ためと考えられる。

本発明者らは鋭意検討した結果、イオンドーピングの際にイオンの一部がガスとして外方拡散するように脆化領域を形成すると、ＳＯＩ基板の歩留まりが向上することを見出した。そして、イオンドーピングの際にイオンの一部がガスとして外方拡散するようにするためには、単結晶半導体基板１００の温度を２５０℃以上に設定するとよいことを見出した。

また、イオンドーピングの際に単結晶半導体基板１００の温度を高く設定しすぎると、脆化領域１０４を形成すると同時に、脆化領域に亀裂が発生してしまうおそれがある。このため、イオンドーピングの際の単結晶半導体基板１００の到達温度は、５００℃以下、好ましくは４６０℃以下、更に好ましくは４００℃以下とするとよい。

以上に説明した方法を用いることにより、歩留まりの高いＳＯＩ基板を製造する上で最適な脆化領域１０４を形成することができる。

次に、ベース基板１２０を準備する（図１（Ｂ−１）参照）。ベース基板１２０を用いるに際し、ベース基板１２０の表面を予め洗浄しておくことが好ましい。具体的には、ベース基板１２０の表面を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。

次に、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図１（Ｃ）参照）。

次に、熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、絶縁層１０２を介してベース基板１２０上に単結晶半導体層１２４を設ける（図１（Ｄ）参照）。熱処理を行うことにより、脆化領域１０４に微小な孔が形成され、この微小な孔の中にイオンの照射により添加された元素が析出し、内部の圧力が上昇する。圧力の上昇によって脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるため、脆化領域１０４に沿って単結晶半導体基板１００が分離する。この結果、単結晶半導体基板１００から分離された単結晶半導体層１２４が、絶縁層１０２を介してベース基板１２０上に形成される。分離後に形成される単結晶半導体層１２４の膜厚は、例えば１０ｎｍ以上５００ｎｍ以下とすればよく、好ましくは５０ｎｍ以上２００ｎｍ以下とする。なお、熱処理を行うための加熱手段としては、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置等を用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で加熱すればよい。

本発明の一態様においては、上述した方法により脆化領域１０４を形成しているため、分離工程の際に半導体薄膜の一部の転載不良が生じることを抑制できる。また、分離工程の際に半導体薄膜の一部の転載不良が生じることを抑制できるとともに、分離工程直後の単結晶半導体層１２４の表面の凹凸を小さくすることができる。

次に、必要に応じて、単結晶半導体層１２４の表面を平坦化する工程（以下、「平坦化工程」という。）を行う。例えば、ベース基板１２０上に形成された単結晶半導体層１２４の表面にレーザ光１３０を照射することによって、単結晶半導体層１２４の表面を平坦化する（図２参照）。

レーザ光１３０の照射は、単結晶半導体層１２４のうち、平坦化を必要とする所望の領域に対してのみ行えばよい。したがって、単結晶半導体層１２４の全面にレーザ光１３０を照射して、単結晶半導体層１２４の全面を平坦化してもよいし、単結晶半導体層１２４の一部の領域にレーザ光１３０を照射し、このレーザ光１３０の照射領域を選択的に平坦化してもよい。また、レーザ光１３０の照射は、平坦化を必要とする所望の領域に対して１回行う構成としてもよいし、複数回（例えば、５〜２０回）行う構成としてもよい。ただし、平坦化を必要とする所望の領域に対してレーザ光１３０を複数回照射する場合、レーザ光をスキャンせず（すなわち、オーバーラップ率が１００％となるよう）に照射することが好ましい。

また、レーザ光１３０のビームスポットの形状は、特に限定されず、どのような形状としてもよい。例えば、矩形（線状）、正方形、楕円、正円とすればよいが、代表的には矩形（線状）とすればよい。

一般的に、分離後にベース基板１２０上に形成された単結晶半導体層１２４の表層部には、脆化領域１０４の形成及び脆化領域１０４での分離等の際に凹凸が形成され、平坦性が損なわれている。本実施の形態では、図２に示すように凹凸を有する単結晶半導体層１２４の表面側から単結晶半導体層１２４にレーザ光１３０を照射することによって、単結晶半導体層１２４の表層部を溶融させ、平坦性を向上させることができる。なお、単結晶半導体層１２４が設けられたベース基板１２０を加熱しながら、単結晶半導体層１２４にレーザ光を照射することもできる。この際の加熱温度は、ベース基板１２０の歪み点以下の温度を採用すればよい。例えば、ガラス基板であれば、３００℃以上７００℃以下の温度範囲で加熱すればよい。

また、平坦化工程において、単結晶半導体層１２４に照射するレーザ光１３０のエネルギー密度を、当該レーザ光１３０の照射により単結晶半導体層１２４の結晶構造が変化する際のエネルギー密度未満とすることが好ましい。これは、単結晶半導体層１２４に照射するレーザ光１３０のエネルギー密度が高すぎる場合には、単結晶半導体層１２４が完全に溶融（完全溶融）して結晶構造が変化（微結晶化）し、半導体膜の表面に凹凸が生じるためである。本明細書において、「完全溶融」とは、レーザ光１３０の照射により溶融する単結晶半導体層１２４の深さが、単結晶半導体層１２４と絶縁層１０２との界面から単結晶半導体層１２４表面までの深さ方向の距離（単結晶半導体層１２４の厚さ）と等しくなる現象をいう。換言すれば、単結晶半導体層１２４が層全体に亘って溶融し、液相となる状態をいう。

このように、平坦化工程においては、単結晶半導体層１２４を完全に溶融させるのではなく、部分的に溶融（部分溶融）させるようなエネルギー密度を有するレーザ光１３０を単結晶半導体層１２４の表面側から照射して、単結晶半導体層１２４表面の平坦化を行うことが好ましい。本明細書において、「部分溶融」とは、レーザ光１３０の照射により溶融する単結晶半導体層１２４の深さが、単結晶半導体層１２４と絶縁層１０２との界面から単結晶半導体層１２４表面までの深さ方向の距離（単結晶半導体層１２４の厚さ）よりも浅くなる現象をいう。つまり、単結晶半導体層１２４の上層は溶融して液相となる一方で、下層は溶けずに固相の単結晶半導体のままである状態をいう。

単結晶半導体層１２４を部分溶融させることにより、レーザ光１３０の照射により溶融した部分の結晶成長は、溶融していない単結晶半導体層の面方位に基づいて行われるため、完全に溶融する場合と比較して単結晶半導体層１２４の結晶構造が変化（微結晶化）することを抑制しつつ、表面を平坦化することができる。

また、単結晶半導体層１２４に照射するレーザ光のエネルギー密度は、レーザ光の波長、レーザ光の表皮深さ、単結晶半導体層１２４の膜厚等を考慮して、単結晶半導体層１２４が完全に溶融しない（すなわち、部分溶融する）程度のエネルギー密度とすることが好ましい。換言すると、単結晶半導体層１２４に照射するレーザ光のエネルギー密度は、単結晶半導体層１２４が完全溶融するのに必要な最小のエネルギー密度よりも小さくすることが好ましい。

具体的には、レーザ光の照射により単結晶半導体層１２４が完全溶融するのに必要な最小のエネルギー密度を１００％としたとき、少なくとも１００％を超えないようなエネルギー密度を有するレーザ光を単結晶半導体層１２４に照射することにより、単結晶半導体層１２４の完全溶融を防止することができる。そして、好ましくは９８％を上限値とし、さらに好ましくは９６％を上限値とする。このように上限値を定めることにより、レーザ光の照射によって単結晶半導体層１２４が完全溶融することを防止できるため、単結晶半導体層１２４の表面を十分に平坦化することができる。

そして、レーザ光の照射により単結晶半導体層１２４が完全溶融するのに必要な最小のエネルギー密度を１００％としたとき、７２％を下限値とすることが好ましく、さらに好ましくは８５％を下限値とするとよい。少なくとも７２％以上の値のエネルギー密度を有するレーザ光を照射することにより、単結晶半導体層１２４の表面を十分に平坦化することができる。

以上のように、単結晶半導体層１２４が完全溶融するのに必要な最小のレーザ光のエネルギー密度を１００％としたとき、単結晶半導体層１２４に照射するレーザ光のエネルギー密度を７２％以上９８％以下とし、好ましくは８５％以上９６％以下とする。このように照射するレーザ光のエネルギー密度の条件を規定することにより、絶縁層１０２を介してベース基板１２０上に設けられた単結晶半導体層１２４の平坦化を十分に行うことができる。

なお、レーザ光を照射する際の雰囲気は、レーザ光を照射するチャンバー内における酸素濃度を極力低くして、平坦化工程において単結晶半導体層１２４に酸素が取り込まれることを抑制することが好ましい。雰囲気中の酸素が単結晶半導体層１２４に取り込まれてしまうと、単結晶半導体層１２４の表面に酸化膜が形成される。そして、表面に酸化膜が形成された単結晶半導体層１２４の領域にレーザ光を照射すると、単結晶半導体層１２４の表面の平坦性が著しく損なわれてしまう。このため、平坦化工程においてレーザ光を単結晶半導体層１２４の所定の領域に複数回照射する構成を採用する場合、十分な平坦化を行うためにチャンバー内における酸素濃度を極力低くして、単結晶半導体層１２４に酸素が取り込まれることを抑制することが特に好ましい。チャンバー内における酸素濃度を低くするための具体的な方法としては、チャンバー内の雰囲気を、真空雰囲気、還元性雰囲気、または不活性雰囲気（例えば、窒素雰囲気）とすればよい。そして、好ましくは真空雰囲気、還元性雰囲気、または不活性雰囲気中の酸素濃度を１００ｐｐｍ未満とし、より好ましくは１ｐｐｍ未満とするとよい。

また、雰囲気中の酸素が単結晶半導体層１２４に取り込まれてしまうと、当該単結晶半導体層１２４を用いた素子（例えば、トランジスタ）の特性に悪影響を及ぼすおそれがある。このような悪影響を防止するためには、レーザ光を照射するチャンバー内の雰囲気を還元性雰囲気（例えば、水素雰囲気）または不活性雰囲気とし、還元性雰囲気または不活性雰囲気中の酸素濃度を１ｐｐｂ未満とし、好ましくは１ｐｐｔ未満とするとよい。

また、必要に応じて、平坦化工程を行った後に熱処理を行うことが好ましい。熱処理を行うことにより、単結晶半導体層１２４中の欠陥や、単結晶半導体層１２４と絶縁層１０２との界面の欠陥を修復することができる。

特に、レーザ光１３０を照射した後の単結晶半導体層１２４は溶融しなかった領域に多くの欠陥を含んでいるが、高い温度で熱処理を行うことにより、単結晶半導体層１２４中の結晶欠陥等を効果的に修復することができる。本実施の形態では、単結晶半導体層１２４の加熱温度を、後の工程における熱処理の温度より高い温度であって、好ましくは６４０℃以上（より好ましくは７００℃以上）とし、且つ単結晶半導体層１２４を完全溶融させない温度であって、ベース基板１２０の歪み点より低い温度とする。例えばベース基板１２０としてガラス基板を用いる場合、６４０℃以上７５０℃以下の熱処理を行うとよい。なお、熱処理の際に用いる加熱手段の具体例としては、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置が挙げられる。

また、単結晶半導体層１２４にレーザ光１３０を照射した後、単結晶半導体層１２４をエッチングして、薄膜化してもよい。エッチング後の単結晶半導体層１２４の表面は、エッチング前の単結晶半導体層１２４の表面状態に依存するため、エッチング前にレーザ光１３０を照射して単結晶半導体層１２４の表面を平坦化しておくことにより、薄膜化後においても平坦性を有する単結晶半導体層１２４を得ることができる。

上述の薄膜化のプロセスにおけるエッチングには、ドライエッチング法またはウエットエッチング法を用いることができる。ドライエッチング法を用いる場合、エッチングガスとして、塩化硼素、塩化シリコンまたは四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄、弗化窒素等の弗化物ガス、酸素ガス等を用いればよい。ウエットエッチング法を用いる場合、エッチング液としてＴＭＡＨ水溶液を用いればよい。

なお、単結晶半導体層１２４の薄膜化を行う場合、薄膜化した後の単結晶半導体層１２４の厚さは、後に単結晶半導体層１２４から形成される素子の特性に合わせて適宜決めることができる。例えば、薄膜化した後の単結晶半導体層１２４の厚さを５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上７０ｎｍ以下とすればよい。

また、単結晶半導体層１２４の薄膜化を行う場合は、平坦化工程の後であって、熱処理の前に行うことが好ましい。すなわち、薄膜化処理の後に熱処理を行うことで、薄膜化処理のエッチングによる単結晶半導体層１２４表面の損傷を修復することができる。

以上に説明したように、本実施の形態では、脆化領域１０４を形成する工程において、イオンドーピングを用いるとともに、イオンドーピングの際の単結晶半導体基板１００の温度を２５０℃以上に設定することにより、単結晶半導体基板１００とベース基板１２０との分離を行う工程（転載プロセス）を行った際に、半導体薄膜の一部の転載不良を抑制するとともに、単結晶半導体層１２４の表面の凹凸を小さくすることができる。このため、ＳＯＩ基板の歩留まりを向上させることができる。

（実施の形態２）
本実施の形態では、実施の形態１で説明したＳＯＩ基板の作製方法とは一部異なるＳＯＩ基板の作製方法について説明する。具体的には、単結晶半導体基板１００とベース基板１２０との貼り合わせ方法に関して説明する。

まず、単結晶半導体基板１００を準備する（図３（Ａ−１）参照）。

次に、単結晶半導体基板１００の表面に絶縁層１０２を形成する（図３（Ａ−２）参照）。絶縁層１０２の材料や形成方法は、実施の形態１で説明した絶縁層１０２と同様とすればよい。本実施の形態では、単結晶半導体基板１００に熱酸化処理を行うことにより、絶縁層１０２（ここでは、ＳｉＯ_ｘ膜）を形成する。

次に、絶縁層１０２を介して、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することにより、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図３（Ａ−３）参照）。脆化領域１０４の形成方法については、実施の形態１で説明した方法を用いることができるが、本実施の形態では、イオンドーピング装置を用いたイオンドーピング法により、イオンを単結晶半導体基板１００に添加する。そして、イオンドーピングの際の単結晶半導体基板１００の温度を２５０℃以上に設定する。

次に、ベース基板１２０を準備する（図３（Ｂ−１）参照）。

次に、ベース基板１２０の表面に絶縁層１２１（例えば、窒化シリコン膜や窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成する（図３（Ｂ−２）参照）。本実施の形態において、絶縁層１２１は、単結晶半導体基板１００上に設けられた絶縁層１０２と貼り合わされる層（接合層）となる。また、ベース基板としてガラス基板を用いる場合、絶縁層１２１は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。

また、絶縁層１２１は接合層となるため、接合不良を抑制するために絶縁層１２１の表面を平滑にしておくことが好ましい。具体的には、絶縁層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように絶縁層１２１を形成することが好ましい。絶縁層１２１の表面を平滑にするためには、例えばパルス変調した電力（高周波電力）を印加してプラズマを生成するプラズマＣＶＤ装置を用いて絶縁層１２１を形成することが好ましいが、必ずしもこの方法に限定されるものではなく、その他のＣＶＤ法、またはスパッタリング法等により形成してもよい。なお、絶縁層１２１の膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲とするとよい。

次に、単結晶半導体基板１００の表面とベース基板１２０の表面とを対向させ、絶縁層１０２の表面と絶縁層１２１の表面とを接合させる（図３（Ｃ）参照）。

本実施の形態では、単結晶半導体基板１００とベース基板１２０とを、絶縁層１０２及び絶縁層１２１を介して密着させた後、単結晶半導体基板１００の一箇所に３０Ｐａ〜５×１０^６Ｐａ、好ましくは１×１０^２Ｐａ〜１×１０^６Ｐａ、更に好ましくは５×１０^２Ｐａ〜５×１０^４Ｐａ程度の圧力を加える。圧力を加えた部分から絶縁層１０２と絶縁層１２１とが接合しはじめ、自発的に接合が形成され全面に及ぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０としてガラス基板の如き耐熱温度が低い基板を用いることができる。

なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された絶縁層１０２と、ベース基板１２０上に形成された絶縁層１２１の表面処理を予め行うことが好ましい。

表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）、またはこれらの方法を適宜組み合わせて行うことができる。特に、絶縁層１０２、絶縁層１２１の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、または２流体洗浄を行うことによって、絶縁層１０２、絶縁層１２１表面の有機物等のゴミを除去し、表面を親水化することができる。この結果、絶縁層１０２と絶縁層１２１の接合強度をさらに向上させることができる。

また、絶縁層１０２と絶縁層１２１を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない程度の温度とする。例えば、２０℃以上５００℃以下、好ましくは５０℃以上４８０℃以下、更に好ましくは６０℃以上３００℃以下の温度範囲で熱処理する。また、この温度範囲で加熱しながら、絶縁層１０２と絶縁層１２１を接合させてもよい。熱処理の加熱手段としては、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、マイクロ波加熱装置等を用いることができる。

一般的に、絶縁層１０２と絶縁層１２１を接合と同時または接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。

一方で、絶縁層１０２として、塩素原子等を含有させた酸化膜を用いた場合、当該絶縁層１０２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を絶縁層１０２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、絶縁層１０２と絶縁層１２１の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、絶縁層１０２の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても絶縁層１０２と絶縁層１２１の接合強度を向上させることができる。

次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、絶縁層１２１及び絶縁層１０２を介して単結晶半導体層１２４を設ける（図３（Ｄ）参照）。熱処理の具体的な方法等については、実施の形態１で説明した図１（Ｄ）における熱処理と同様とすることができるので、ここでは詳細な説明を省略する。

なお、上述した絶縁層１０２と絶縁層１２１との接合強度を増加させるための熱処理を行わず、図３（Ｄ）における熱処理のみを行うことにより、絶縁層１０２と絶縁層１２１との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。

以上の工程の後は、実施の形態１で説明した単結晶半導体層１２４の表面を平坦化する工程等を適宜行うことにより、絶縁層１２１及び絶縁層１０２を介してベース基板１２０上に単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。

また、本実施の形態で説明した貼り合わせ方法を用いることによって、絶縁層１２１を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させ、信頼性を向上させることができる。そして、ベース基板１２０としてガラス基板を用いた場合であっても、ベース基板１２０上に形成される単結晶半導体層１２４への不純物の拡散を抑制すると共に、ベース基板１２０と単結晶半導体層１２４とが強固に密着したＳＯＩ基板を形成することができる。

また、ベース基板側に窒素を含有する絶縁膜を形成し、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、ベース基板との貼り合わせ前に当該半導体基板へ不純物元素が侵入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応が効率良く促進され、接合強度を向上させることができる。

なお、分離された単結晶半導体基板１００は、再生処理を行うことにより、ＳＯＩ基板の製造プロセスにおいて再利用することができる。再生処理の一例としては、分離が生じた面側からレーザ光を単結晶基板１００に照射する方法が挙げられる。

なお、本実施の形態では、単結晶半導体基板１００上に絶縁層１０２を形成し、ベース基板１２０上に絶縁層１２１を形成する場合について説明したが、本発明はこの構成に限定されない。例えば、単結晶半導体基板１００上に絶縁層１０２と絶縁層１２１（例えば、窒素を含有する絶縁膜）を順に積層させて形成し、絶縁層１０２上に形成された絶縁層１２１の表面とベース基板１２０との表面とを接合させるようにしてもよい。この場合、絶縁層１２１は脆化領域１０４の形成前に設けてもよいし、脆化領域１０４の形成後に設けてもよい。また、絶縁層１０２上に形成された絶縁層１２１上に、さらに酸化膜（例えば、酸化シリコン膜）を形成し、当該酸化膜の表面とベース基板１２０の表面とを接合させるようにしてもよい。

また、ベース基板１２０から単結晶半導体層１２４への不純物の混入がさほど問題とならないような場合等には、ベース基板１２０上に絶縁層１２１を設けず、単結晶半導体基板１００上に設けられた絶縁層１０２の表面とベース基板１２０の表面とを直接接合させることができる。この場合、絶縁層１２１を設ける工程が省略できるため、プロセスの削減による低コスト化を図ることができる。

（実施の形態３）
本実施の形態では、ＳＯＩ基板を用いて半導体装置を作製する方法の一例を説明する。より具体的には、半導体装置として、ｎチャネル型のＴＦＴ、及びｐチャネル型のＴＦＴを作製する方法の一例を説明する。

図４（Ａ）は、ベース基板２０１上に絶縁層２０２を介して単結晶半導体層２０３が設けられたＳＯＩ基板の断面図である。

まず、エッチングにより単結晶半導体層２０３を素子分離して、図４（Ｂ）に示すように半導体層２５１、２５２を形成する。

次に、図４（Ｃ）に示すように、半導体層２５１、２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。ここで、絶縁膜２５４はゲート絶縁膜としての機能を有する。

なお、単結晶半導体層２０３のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウム等のｐ型を付与する不純物元素、またはリン、ヒ素等のｎ型を付与する不純物元素を単結晶半導体層２０３に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にｎ型を付与する不純物元素を添加する。

次に、図４（Ｄ）に示すように半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。

具体的には、ｐチャネル型ＴＦＴとなる半導体層２５２をレジストでマスクする。そして、ゲート電極２５５をマスクとして、イオンドーピング法またはイオン注入法によりｎ型を付与する不純物元素を半導体層２５１に添加し、自己整合的にｎ型の低濃度不純物領域２５７を形成する。なお、半導体層２５１のうち、ゲート電極２５５と重なる領域は、チャネル形成領域２５８となる。

次に、半導体層２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層２５１をレジストでマスクする。そして、ゲート電極２５６をマスクとして、イオンドーピング法またはイオン注入法によりｐ型を付与する不純物元素を半導体層２５２に添加し、自己整合的にｐ型の高濃度不純物領域２５９を形成する。ここで、ｐ型の高濃度不純物領域２５９は、ソース領域またはドレイン領域として機能する。また、半導体層２５２のうち、ゲート電極２５６と重なる領域はチャネル形成領域２６０となる。

また、ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成した後、ｎ型の低濃度不純物領域２５７を形成することもできる。

次に、半導体層２５１を覆うレジストを除去した後、窒化シリコン等の窒素化合物や酸化シリコン等の酸化物を用いた単層構造または積層構造の絶縁膜をプラズマＣＶＤ法等によって形成する。

次に、この絶縁膜を、ＳＯＩ基板の表面に対して概略垂直方向に異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極２５５、２５６の側面に接するサイドウォール絶縁膜２６１、２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。

次に、図５（Ｂ）に示すように、半導体層２５２をレジスト２６５でマスクする。そして、ゲート電極２５５及びサイドウォール絶縁膜２６１をマスクとして、イオンドーピング法またはイオン注入法によりｎ型を付与する不純物元素を半導体層２５１に添加し、自己整合的にｎ型の高濃度不純物領域２６７を形成する。ここで、ｎ型の高濃度不純物領域２６７は、ソース領域またはドレイン領域として機能する。

次に、不純物元素の活性化のために加熱処理を行う。以上の工程により、ｎチャネル型のＴＦＴとｐチャネル型のＴＦＴを有する半導体装置を作製することができるが、必要に応じて、以下の工程を追加することが好ましい。

この加熱処理の後、図５（Ｃ）に示すように、水素を含む絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を半導体層２５１、２５２中に拡散させる。絶縁膜２６８の形成方法の一例としては、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層２５１、２５２に水素を供給することで、半導体層２５１、半導体層２５２の層内や、半導体層２５１、半導体層２５２と絶縁膜２５４との界面において捕獲中心となるような欠陥を効果的に補償することができる。

次に、絶縁膜２６８を覆うように層間絶縁膜２６９を形成する。層間絶縁膜２６９を構成する材料の一例としては、酸化シリコン膜、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃｏｎＧｌａｓｓ）膜等の無機材料でなる絶縁膜や、ポリイミド、アクリル等の有機樹脂膜を用いることができる。また、層間絶縁膜２６９は単層構造としてもよいし、積層構造としてもよい。

次に、層間絶縁膜２６９にコンタクトホールを形成した後、配線２７０を形成する。この配線２７０は、ソース領域またはドレイン領域に電気的に接続されている。また、配線２７０の形成方法の一例として、アルミニウム膜またはアルミニウム合金膜等の低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜としては、モリブデン、クロム、チタン等を用いることができる。

本実施の形態では半導体装置の一例としてＴＦＴの作製方法を説明したが、ＴＦＴに加えて、容量、抵抗等の半導体素子を一体として形成することで、高付加価値の半導体装置を作製することができる。

（実施の形態４）
本実施の形態では、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。

マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路用制御部５０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部５０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ５０９（ＲＯＭ）、及びメモリインターフェース５１０（ＲＯＭＩ／Ｆ）を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、及びタイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、及びタイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。

演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、及びレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を基に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。

次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。

図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２は、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０、及び電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４（ＣＰＵインターフェース）、中央処理ユニット５２５（ＣＰＵ）、ランダムアクセスメモリ５２６（ＲＡＭ）、読み出し専用メモリ５２７（ＲＯＭ）を有している。

ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサー等のキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。

例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。

クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は、復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータ等に分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令等が含まれている。

中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。

（実施の形態５）
本実施の形態では、ＳＯＩ基板を用いて表示装置を作製する方法の一例について説明する。

図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。

図８（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、ベース基板１２０上に設けられた単結晶半導体層から形成された層であり、画素のＴＦＴ３２５を構成する。

ＳＯＩ基板には、上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１２０上に、酸化膜１３２及び絶縁層１２１を介して単結晶半導体層３２０が積層されている。ベース基板１２０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極及びドレイン電極の一方は信号線３２３に含まれている。

層間絶縁膜３２７上には、信号線３２３、画素電極３２４及び電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８及び柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１２０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３及び電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。

次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。

図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、電流供給線４０７、及び画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域及びドレイン領域が形成されている。半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域及びドレイン領域が形成されている。半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層から形成された層である。

選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。

表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、及びｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板には、上記実施の形態で作製したＳＯＩ基板が用いられている。

層間絶縁膜４２７は、表示制御用トランジスタ４０２のゲート電極４１２を覆うように形成されている。また、層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３等が形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１２０に固定されている。

ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。しかしながら、本実施の形態におけるＥＬ表示装置は、上記実施の形態で説明したＳＯＩ基板を用いて選択用トランジスタ４０１及び表示制御用トランジスタ４０２を形成しているため、各画素ごとに設けられた選択用トランジスタ４０１及び表示制御用トランジスタ４０２の特性のばらつきが抑制され、電流駆動方式を積極的に採用することができる。

（実施の形態６）
本実施の形態では、ＳＯＩ基板を用いて作製される半導体装置を搭載した電子機器の具体例について説明する。

電子機器としては、ビデオカメラ、デジタルカメラなどのカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機、電子書籍等）、記録媒体中のデータを再生する機能を有する画像再生装置（具体的には、ＤＶＤ（ｄｉｇｉｔａｌｖｅｒｓａｔｉｌｅｄｉｓｃ）、ブルーレイディスク（Ｂｌｕ―ｒａｙＤｉｓｋ）等の記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示可能な表示装置）等が含まれる。それらの一例を図１０に示す。

図１０は、本発明を適用した携帯電話機の一例であり、図１０（Ａ）が正面図、図１０（Ｂ）が背面図、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話機７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話機７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。

携帯電話機７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。

また、携帯電話機７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、イヤホンジャック等を適宜備えたものであってもよい。

重なり合った筐体７０１と筐体７０２（図１０（Ａ）に示す）は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。表示部７０３には、実施の形態５で説明した表示装置の作製方法を適用した表示パネルまたは表示装置を組み込むことが可能である。携帯電話機７００は、表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、筐体７０２の裏面（図１０（Ｂ））には、裏面カメラ７１３及びライト７１４が備えられており、表示部７０３をファインダーとして用いることで静止画及び動画の撮影が可能である。

また、表示部７０３にタッチパネルとしての機能を付加した場合、携帯電話機７００の使用者は直感で操作することができるようになるため、好ましい。携帯電話機７００を直感で操作できることにより、お年寄りや子供も容易に取り扱うことができるので、幅広い年齢層に利用してもらうことが可能となる。なお、表示部にタッチパネルとしての機能を付加する構成は、携帯電話機に限らず、表示部を有する電子機器であれば適用可能である。例えば、上述した電子機器である、ビデオカメラ、デジタルカメラなどのカメラ、ナビゲーションシステム、音響再生装置、コンピュータ、ゲーム機器、携帯情報端末、記録媒体中のデータを再生する機能を有する画像再生装置の表示部に適用可能である。

なお、表示部７０３にタッチパネルとしての機能を付加する方法の一例としては、上記実施の形態で説明した液晶表示装置またはＥＬ表示装置において画素が設けられている領域内に、フォトセンサ等の素子を設ける方法が挙げられる。

図１０において説明した電子機器は、上述したトランジスタ及び表示装置の作製方法を適宜用いて作製することができる。

本発明者らは、歩留まりの高いＳＯＩ基板を製造するために、単結晶半導体基板にイオンを照射する際の最適な条件について検討を行った。本実施例では、その検討結果について説明する。

（試料の作製方法）
まず、５インチ角の単結晶シリコン基板に対して熱酸化処理を行うことにより、単結晶シリコン基板の表面に塩素を含む酸化膜を形成した。なお、熱酸化処理は、塩素を含む酸化膜の膜厚が１００ｎｍとなるように行った。具体的には、酸素に対して塩化水素（ＨＣｌ）を３体積％の割合で含む酸化性雰囲気中、９５０℃で２１０分間の熱酸化処理を行った。

次に、酸化膜を介して水素イオンを照射することにより、脆化領域を形成した。脆化領域の形成にあたり、イオンドーピング装置を用いて脆化領域を形成した試料（試料１〜４、比較試料１、比較試料３）と、イオン注入装置を用いて脆化領域を形成した試料（比較試料２）を用意した。

イオンドーピング装置を用いた試料（試料１〜４、比較試料１、３）のソースガスには１００％水素ガスを用い、水素ガスを励起してプラズマを生成した。生成されたプラズマ中には、３種類のイオン種（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋）が含まれている。このイオン種を質量分離せずに電界で加速し、単結晶シリコン基板に照射した。なお、水素ガスから生成されたイオン種のうち、７０％程度をＨ_３ ^＋とした。また、水素ガスの流量は、５０ｓｃｃｍとした。また、加速電圧は、５０ｋＶとした。

また、イオン注入装置を用いた試料（比較試料２）のソースガスには１００％ＰＨ_３ガスを用い、ＰＨ_３ガスを励起してプラズマを生成した。生成されたプラズマ中には、３種類のイオン種（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋）が含まれている。このイオン種を質量分離して、Ｈ^＋のみを単結晶シリコン基板に照射した。なお、ＰＨ_３ガスの流量は、０．７５ｓｃｃｍとした。また、加速電圧は、１７ｋＶとした。

イオンの照射条件は、試料１〜４、及び比較試料１におけるイオンの総照射数（ドーズ量）を２．５×１０^１６ｃｍ^−２とした。また、比較試料２におけるイオンの総照射数（ドーズ量）を５．０×１０^１６ｃｍ^−２とした。また、比較試料３におけるイオンの総照射数（ドーズ量）を１．７×１０^１６ｃｍ^−２とした。そして、単結晶シリコン基板の支持台として、比較試料１は静電チャックを用い、それ以外の試料はメカチャックを用いた。また、試料１〜４、及び比較試料１、３におけるイオン種の電流密度と、イオン照射時の単結晶シリコン基板の温度を表１に示す。なお、単結晶シリコン基板の温度の測定には、単結晶半導体基板に特定温度で示温部が変色する不可逆性サーモラベル（ＴＭＣ（ＴｈｅｒｍｏｇｒａｐｈｉｃＭｅａｓｕｒｅｍｅｎｔｓＬｔｄ）社製、商品名：ＴＨＥＲＭＡＸ６ＬｅｖｅｌＭｉｎｉＳｔｒｉｐｓ）を用いた。

なお、静電チャックは、支持台表面に誘電層を設け、支持台と単結晶シリコン基板の間に電圧を印加し、両者の間に発生した力によって単結晶シリコン基板を吸着する機構を有する。そして、静電チャックは、高い熱伝導性を有する材料によって形成されており、単結晶シリコン基板に対して高い冷却性能を備えている。一方、メカチャックは、静電チャックに比較して単結晶シリコン基板を吸着する力が弱いため、単結晶シリコン基板に対する冷却効果が低い。

また、他の測定条件が同じ場合、イオン種の電流密度は高いほどイオン照射時の基板の温度は高くなる。

また、比較試料２におけるイオン（Ｈ^＋）のビーム電流と、イオン照射時の単結晶シリコン基板の温度を表２に示す。

次に、フーリエ変換型赤外分光光度計（ＦＴ−ＩＲ：ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍＩｎｆｒａｒｅｄＳｐｅｃｔｒｏｓｃｏｐｙ）を用いて、各試料（試料１〜４、比較試料１、２）の脆化領域に含まれるＳｉ−Ｈ結合の評価を行った。評価結果を図１１に示す。なお、図１１において、縦軸は吸光度（任意単位）を表し、横軸は波数（ｃｍ^−１）を表す。

図１１に示すとおり、試料１〜４においては、いずれも２１１０ｃｍ^−１付近または２１５５ｃｍ^−１付近に最大ピークを有しており、それ以外には有意なピークが存在しないことがわかる。ここで、２１１０ｃｍ^−１付近のピークは、（１００）面プレートレット欠陥に存在するシリコンに結合した水素原子に由来し、２１５５ｃｍ^−１付近のピークは、空孔１個の中に埋まっている３個の水素原子（図１１中、「ＶＨ３」と表記している。）に由来するものと考えられている。一方、比較試料１においては、１８３０ｃｍ^−１、１９３０ｃｍ^−１、１９８０ｃｍ^−１、２０２５ｃｍ^−１、２０５０ｃｍ^−１、２０６５ｃｍ^−１、２２０６ｃｍ^−１付近にピークを有しており、２１１０ｃｍ^−１付近または２１５５ｃｍ^−１付近には最大ピークを有していないことがわかる。また、比較試料２においても、２１１０ｃｍ^−１付近または２１５５ｃｍ^−１付近には最大ピークを有していないことがわかる。このように、試料１〜４と、比較試料１または比較試料２とを比較すると、スペクトルの違いが明確に読み取れる。

次に、試料３、比較試料２、３各々に対してガラス基板を貼り合わせた後、脆化領域において単結晶シリコン基板とガラス基板とを分離し、塩素を含む酸化膜を介してガラス基板上にシリコン層を形成した。なお、ガラス基板には旭硝子社製のガラス基板であるＡＮ１００を用いた。なお、分離する際の加熱処理には、縦型の加熱炉を用い、２００℃で１時間アニールした後、さらに６００℃で２時間アニールした。

次に、試料３、比較試料２、３を用いて作製したシリコン層の表面を光学顕微鏡により暗視野観察した。観察結果を図１２に示す。なお、観察倍率は２００倍とした。また、各試料の観察領域は、基板の中心部と、その中心部から約６ｃｍ離れた領域（４箇所）とした。

図１２に示すとおり、試料３を用いて作製されたシリコン層は、比較試料２、３を用いて作製されたシリコン層に比べて表面の凹凸が少ないことがわかる。

次に、試料３、比較試料３を用いて作製したシリコン層表面の平均面粗さ（Ｒａ）と、最大高低差（Ｐ−Ｖ：ＰｅａｋｔｏＶａｌｌｅｙ）を、原子間力顕微鏡（ＡＦＭ）を用いてそれぞれ測定した。測定結果を表３に示す。なお、試料３、比較試料３ともに４つずつサンプルを用意して測定し、それぞれ表２において、試料３−１〜試料３−４、比較試料３−１〜比較試料３−４と表記している。また、平均面粗さ（Ｒａ）は、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現されるものである。また、最大高低差（Ｐ−Ｖ）は、指定面において、最も高い山頂の標高と最も低い谷底の標高の差で表現されるものである。山頂と谷底は、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高い点を指し、谷底とは指定面において最も標高の低い点を指す。

表３に示すとおり、試料３を用いて作製されたシリコン層は、比較試料３を用いて作製されたシリコン層に比べて平均面粗さ（Ｒａ）、最大高低差（Ｐ−Ｖ）共に極めて小さいことがわかる。

次に、試料３、比較試料２、３を用いて作製したシリコン層の表面欠陥の数を測定した。日立ハイテクノロジーズ社製の表面検査装置（製品名：ＧＩ−４６００）を用いて測定した結果を表４に示す。なお、表４において、Ｓ、Ｍ、Ｌはそれぞれ欠陥の大きさで区分けしたものであり、Ｓは１μｍ以上３μｍ未満、Ｍは３μｍ以上５μｍ未満、Ｌは５μｍ以上の大きさの欠陥の数を示す。また、表４において、ゴミの総数は、Ｓ、Ｍ、及びＬを足し合わせたものである。

表４に示すとおり、試料３を用いて作製されたシリコン層は、比較試料２、３を用いて作製されたシリコン層に比べて表面欠陥の数が極めて少ないことがわかる。

以上の結果から、試料１〜４を用いて作製されたシリコン層は、比較試料１、比較試料２、または比較試料３を用いて作製されたシリコン層に比べて、表面欠陥が少なく、かつ凹凸の少ない膜となっていることがわかった。すなわち、歩留まりのよいＳＯＩ基板を製造するためには、イオンを照射する際に質量分離されていないイオン種を用い、かつ、イオンを照射する際の単結晶半導体基板の温度を２５０℃以上にすると良いと言える。または、脆化領域を形成する工程において、前記脆化領域をフーリエ変換型赤外分光法によりＳｉ−Ｈ結合の評価を行った際に、２１１０ｃｍ^−１付近または２１５５ｃｍ^−１付近に最大ピークを有するように水素イオンを照射すると良いと言える。

１００単結晶半導体基板
１０２絶縁層
１０３イオン
１０４脆化領域
１２０ベース基板
１２１絶縁層
１２４単結晶半導体層
１３０レーザ光

Claims

単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に脆化領域を形成する工程と、
絶縁膜を介して前記単結晶半導体基板とベース基板とを貼り合わせる工程と、
前記脆化領域において前記単結晶半導体基板と前記ベース基板とを分離して、前記ベース基板上に前記絶縁膜を介して半導体層を形成する工程とを有し、
前記脆化領域を形成する工程において、前記イオンとして質量分離されていないイオン種を用いるとともに、前記イオンを照射する際の前記単結晶半導体基板の温度を２５０℃以上４００℃以下に設定し、
前記半導体層は、表面欠陥の数が２１以下であり、
前記イオンとして水素元素からなるイオンを用い、前記イオンの総数に対してＨ _３ ^＋の割合を７０％以上とすることを特徴とするＳＯＩ基板の作製方法。