JP2009031784A - 表示装置およびその作製方法 - Google Patents

Abstract

【課題】大面積基板に半導体基板を接合、分離することで大面積基板上に半導体領域を形成して製造される半導体装置において、半導体基板の使用効率の向上、および接合境界における不良素子の発生の抑制を課題とする。
【解決手段】半導体基板を正六角形またはこれに準じる形に形成し、大面積基板に半導体基板を接合、分離する。さらに、接合された半導体の境界が、フォトリソグラフィ等によるパターニングの際に、エッチングによって除去される領域に位置するようなレイアウトとする。
【選択図】図１

Description

本発明は、装置、装置を動作させる方法、または、装置を製造する方法に関する。装置の中でも、特に、半導体装置に関する。半導体装置の中でも、特に、半導体を有する基板（半導体基板）に関する。半導体基板の中でも、特に、ガラス等の絶縁表面を有する基板に単結晶またはそれに準じた結晶性を有する半導体層を接合させた半導体基板に関する。さらには、その半導体基板を用いて作成された薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を形成する技術は、ＩＣや電気光学装置のような電子デバイスに広く応用されている。特に、多数の画素を有し、それぞれの画素に能動素子を必要とする画像表示装置において、特性の安定したＴＦＴを形成する技術は重要である。

ＴＦＴを用いた画像表示装置を製造するためには、精細な画像表示を得るために、精度の高いフォトリソグラフィ技術が必要である。さらに、製造コストの低減のために、面積の大きな基板が用いられる傾向にある。このような大面積の基板に精度よくＴＦＴを形成するために、大型一括露光機やステッパ露光機などが用いられている。

大型一括露光機では一度に広い面積を露光することができるが、光線の照度強度や平行度のバラツキが大きいという問題があるため、そのような問題が少ないステッパ露光機がよく用いられている。

ただし、ステッパ露光機は、一度に露光できる領域が限られているため、その領域を超える面積に対して露光する場合、数回に分けて繰り返し露光を行うことになる。

ところで、単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量が小さいため高周波動作における消費電力が小さいなど、集積回路の高性能化に要求される様々な特性を有しているからである。

ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。

一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄い単結晶シリコン層を形成したものが知られている（特許文献２参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板と単結晶シリコン片を貼り合わせた後に、微小気泡層を劈開面としてシリコン片を剥離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
米国特許第６３７２６０９号 米国特許第７１１９３６５号

面積の大きなガラス基板を用いたＳＯＩ基板を水素イオン注入剥離法で製造する場合、ＳＯＩ層を形成するためのシリコンウエハはガラス基板より小さいため、ＳＯＩ層が必要となる領域については複数のＳＯＩ層をガラス基板上に並べて形成することになる。ここで、シリコンウエハは通常円形であるが、そのまま円形のＳＯＩ層を並べても、隙間なく並べることはできない。さらに、ＳＯＩ層をできるだけ隙間なく並べるためにシリコンウエハまたはＳＯＩ層を矩形状に切断する場合は、矩形以外の部分は基板から取り除かれるため、シリコンウエハの使用効率が低いという問題がある。

さらに、複数のＳＯＩ層の位置が正確でないと、トランジスタを作成する領域に貼り合わせの境界が位置してしまうことがある。貼り合わせの境界に位置したトランジスタは、ＳＯＩ層が分断されてしまうので、正常に動作しない。そのため、複数のＳＯＩ層を正確に位置合わせしてガラス基板上に並べることが必要であるが、これは非常に困難であるという問題がある。

シリコンウエハの使用効率が低いという問題に対しては、円形のシリコンウエハを多角形に切り出してＳＯＩ層形成に使用することで解決することができる。

複数のＳＯＩ層を正確に位置合わせしてガラス基板上に並べることが必要であるという問題に対しては、トランジスタの配置を、貼り合わせの境界の形状に合わせて工夫することで解決することができる。

具体的には、表示部を有する表示装置であり、前記表示部は、複数の画素を有し、前記複数の画素は、同一の信号線を有するｍ列の画素群（ｍは正の整数）に分類され、前記画素群が有する画素は、それぞれの領域内において概同一の位置に半導体領域を有し、前記画素群は、隣接する画素群と、走査線と平行な方向の画素ピッチＸの距離を置いて配置され、前記画素群が有する画素の領域内における前記半導体領域の位置と、前記画素群と隣接する画素群が有する画素の領域内における前記半導体領域の位置の違いが概ねＸ／２であり、前記半導体領域は、それぞれの領域内において単結晶またはそれに準じる結晶性を有することを特徴とする表示装置である。

また、上記構成において、前記複数の画素は、その領域の短辺対長辺比がそれぞれ１：√３であることを特徴としている。また、上記構成において、前記表示部における前記半導体領域は、信号線と平行な方向と概３０°（２５°〜３５°）の角度を持って並置されていることを特徴としている。

また、本明細書で開示する他の発明の構成は、表示部を有する表示装置であり、前記表示部は、複数の画素を有し、前記複数の画素は、同一の走査線を有するｎ行の画素群（ｎは正の整数）に分類され、前記画素群が有する画素は、それぞれの領域内において概同一の位置に半導体領域を有し、前記画素群は、隣接する画素群と、信号線と平行な方向の画素ピッチＹの距離を置いて配置され、前記画素群が有する画素の領域内における前記半導体領域の位置と、前記画素群と隣接する画素群が有する画素の領域内における前記半導体領域の位置の違いが概ねＹ／２であり、前記半導体領域は、それぞれの領域内において単結晶またはそれに準じる結晶性を有することを特徴とする表示装置である。

また、上記構成において、前記複数の画素は、その領域の短辺対長辺比がそれぞれ√３／２：１であることを特徴としている。また、上記構成において、前記表示部における前記半導体領域は、信号線と平行な方向と概３０°（２５°〜３５°）、或いは概６０°（５５°〜６５°）の角度を持って並置されていることを特徴としている。

また、本明細書で開示する他の発明の構成は、複数の半導体領域を有する表示装置であり、前記複数の半導体領域は、それぞれの半導体領域内において単結晶またはそれに準じる結晶性を有し、前記複数の半導体領域は、それぞれ同じ結晶方位を有する半導体領域の複数の集合に区分でき、複数の集合の境界線は、複数の正六角形を並置した態様を呈することを特徴とする表示装置である。

上記各構成において、さらに前記表示装置は画素電極と絶縁膜を有し、前記画素電極は前記絶縁膜に接して設けられ、前記絶縁膜は、有機物を有する平坦膜であることを特徴としている。

また、表示装置の作製方法も本明細書で開示し、その発明の構成は、ウェハを切り出して六角形の半導体基板を形成し、矩形の基板に形成する表示部の個数に区分する仮想区分線を設定し、この設定された仮想区分線に対して、半導体基板の六角形の一辺が平行となり、且つ、該半導体基板の六角形の一辺が最も近い他の六角形の一辺と平行となるように、六角形の半導体基板を矩形の基板に対して複数枚並べて貼り合わせ、前記仮想区分線は、表示部の外形線である表示装置の作製方法である。

また、表示装置の作製方法に関する他の発明の構成は、ウェハを切り出して六角形の半導体基板を形成し、矩形の基板上に六角形の半導体基板を複数枚並べて貼り合わせ、複数の半導体領域を形成し、前記半導体領域と電気的に接続する画素電極を形成して少なくとも一つの半導体領域と１つの画素電極を含む画素を複数配置した表示部を形成し、前記複数の半導体領域の形成は、六角形の半導体基板を矩形の基板に対して複数枚貼り合わせ、隣り合う六角形の基板の境界領域が、ある一つの半導体領域とその隣の半導体領域との間に配置されるように複数の半導体領域を形成する表示装置の作製方法である。この作製方法において、前記表示部における画素の配置はデルタ配置である。

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い状態で動作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）の電位に近い状態で動作する場合はＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができるからである。ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。

なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。

なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、ＡとＢとが直接接続されていてもよい。

なお、ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続されている場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）とを含むものとする。

なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、ＥＬ素子として様々なものを用いることができる。

なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタＳＣＤ型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリコン型、表面伝導（ＳＥＤ）型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。

なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示されるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明／白濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリー性などのメリットを有する。

なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰでもよい。ここで、プラズマディスプレイパネルとしては、ＡＷＳ（Ａｄｄｒｅｓｓ Ｗｈｉｌｅ Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（Ｈｉｇｈ−Ｃｏｎｔｒａｓｔ，Ｌｏｗ Ｅｎｅｒｇｙ Ａｄｄｒｅｓｓ ａｎｄ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｆａｌｓｅ Ｃｏｎｔｏｕｒ Ｓｅｑｕｅｎｃｅ）駆動、ＡＬＩＳ（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｔａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々なものを用いることができる。

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源して様々なものを用いることができる。

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトランジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することが出来る。

なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することが出来る。

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。

または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。

または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。

さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、複数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。

なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。

その他、様々なトランジスタを用いることができる。

なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転載し、別の基板上にトランジスタを配置してもよい。トランジスタが転載される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットな特性にすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下にゲート電極が配置される構成にすることにより、複数のトランジスタが並列に接続されたような構成となる。

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々な基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。このように、回路の一部が同じ基板に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としても可能である。あるいは、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加することも可能である。あるいは、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加することも可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、より実物に近い表示を行うことができる。このような色要素を用いることにより、消費電力を低減することが出来る。別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの色要素の中に複数あっても、それらをまとめて、一つの色要素を１画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていることも可能である。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。

なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。

なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。

アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。

なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでも良い。

なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。

なお、ある配線をゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、その配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。

なお、ある配線をソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、その配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

なお、ドレインについては、ソースと同様である。

なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。

なお、表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などのことを言う。ただし、これに限定されない。

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを含んでいても良い。

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置のことをいう。

なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。

なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。

なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まないものとする。

なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。

なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。

シリコンウエハの面積よりも大きな面積を持つガラス基板上に、効率よくＳＯＩ層を形成することができるため、シリコンウエハの利用効率が向上し、製造コストを低減することができるとともに、除去されるシリコンウエハの量を低減できるので、環境にかかる負担をも低減することができる。さらに、貼り合わせの境界の形状に合わせてトランジスタを配置することによって、トランジスタのＳＯＩ層が分断されてしまうのを回避することができるため、歩留まりを向上することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

（実施の形態１）
まず、円形のシリコンウエハを多角形に切り出してＳＯＩ層（半導体層）形成に使用する具体的方法について説明する。切り出す多角形としては、代表的には正六角形を用いることができる。正六角形またはこれに準じた形とすることで、ＳＯＩ層を平面的に敷き詰めることが可能となる。特に、切り出す多角形を正六角形とした場合は、除去される部分を小さくすることが可能となるため、好ましい（図１（Ａ）および（Ｂ）参照）。

なお、本明細書において「敷き詰める」とは、一定の間隙をもって並置することを表す。たとえば、円形の半導体基板を用いてＳＯＩ層を並置する場合には、それらの間隙は円周部を含んだものとなってしまうため、間隔が一定とはならず、敷き詰めることはできない。

図１（Ａ）は、シリコンウエハ等の半導体基板１０を、正六角形の領域１１の形状に切り出す様子を表したものである。ここで、半導体基板１０のうち領域１１以外の領域については除去される部分であるが、領域１１を正六角形とすることによって、除去される部分を小さくすることができる。なお、除去される部分にオリフラ（Ｏｒｉｅｎｔａｔｉｏｎ Ｆｌａｔ）を含めることによって、正六角形の頂点が、切り欠き部分であるオリフラに位置することを避けることができるため、切り出す正六角形を大きくすることができる。さらに、オリフラ方向と切り出す辺を平行とすることによって、切り出す辺を半導体基板１０の結晶方位に合わせることができるので、容易かつ正確に切り出すことが可能となる。

図１（Ｂ）は、半導体基板１０よりも面積の大きいガラス基板１２に、図１（Ａ）における領域１１で示される形状に切り出された半導体基板を貼り合わせた後、分離することで形成したＳＯＩ層１３を敷き詰めた状態を表したものである。図１（Ｂ）において、一つの正六角形が一回のＳＯＩ層形成処理によって形成されるＳＯＩ層１３に対応する。ＳＯＩ層形成処理を複数回行なうことによって、ガラス基板１２上にＳＯＩ層１３を平面的に敷き詰めることができる。図１（Ｂ）における点線の矩形は、表示装置の表示部１４となり得る領域を表す。また、図１（Ｂ）における点線の矩形は、表示部の外形線とも言える。また、図１（Ｂ）における点線の矩形は、仮想区分線とも呼べ、この仮想区分線に対して、半導体基板の六角形の一辺が平行となり、且つ、該半導体基板の六角形の一辺が最も近い他の六角形の一辺と平行となるように、六角形の半導体基板を矩形の基板に対して複数枚並べて貼り合わせる。また、基板の分断線も仮想区分線とも呼べ、ウェハを切り出して六角形の半導体基板を形成し、矩形の基板に形成する表示部の個数に区分する仮想区分線を設定し、この設定された仮想区分線に対して、半導体基板の六角形の一辺が平行となり、且つ、該半導体基板の六角形の一辺が最も近い他の六角形の一辺と平行となるように、六角形の半導体基板を矩形の基板に対して複数枚並べて貼り合わせてもよい。図１（Ｂ）に示すように、表示部となり得る領域の外周部は、ＳＯＩ層の境界または頂点を含むことが好ましい。なぜならば、ＳＯＩ層の境界において、正常な特性を示さない素子が発生しても、それが映像の表示に影響されないようにすることができるからである。

なお、ガラス基板１２の外縁部についてはＳＯＩ層が形成されない領域が存在するが、表示部１４はこの領域を含まないように形成されることが好ましい。

なお、ガラス基板１２上の領域のうち表示部１４以外の領域において、ＳＯＩ層が形成される領域には、表示部１４に含まれる素子を駆動するための回路１５が形成されていてもよい。さらに、ガラス基板１２の外縁部であっても、回路１６および回路１７のように、表示部１４に含まれる素子の駆動回路を形成することができる。回路１６および回路１７のように、小さな面積でも駆動回路が実現できるのは、ＳＯＩ層は単結晶またはそれに準じる結晶性を持ち得るため、小さな面積でも高速、高集積、低消費電力の駆動回路を形成することが可能であるからである。

このように、本実施形態においては、円形のシリコンウエハを正六角形に切り出す場合を説明する。ただし、円形のシリコンウエハを切り出す形状はこれに限定されず、様々な形とすることができる。たとえば、正六角形ではない六角形であっても、３組の対向する２辺がそれぞれ平行な六角形（正六角形に準じた形と記す）であれば、ＳＯＩ層を平面的に敷き詰めることが可能である。他にも、平行四辺形、菱形、台形、正三角形、直角を含む三角形、等であっても、ＳＯＩ層を平面的に敷き詰めることが可能である。

なお、大型基板の形状は、平面的な形状だけでなく、立体的な形状でもよい。たとえば、正五角形と正六角形を組み合わせることで、曲面を持つ基板上にも敷き詰めることが可能である。

なお、大型基板は、プラスチック基板等、柔らかく、曲げられる性質があるものであってもよい。曲げることによるＳＯＩ層へのダメージは、ＳＯＩ層を薄くすることで軽減することができる。さらに、ＳＯＩ層を六角形またはこれに準じた形とすることで、ＳＯＩ層にかかる応力を四角形等に比べて分散させることができるため、特定の方向に曲げることで剥離しやすくなること等を回避することができる。

半導体基板１０を切り出す具体的な方法としては、ダイヤモンドホイールやメタルホイールを用いた研削装置やダイシング装置などを用いることができる。たとえば、５インチウエハから切り出す場合は、対角５インチの領域を最大サイズとすることができる。

上記に示す方法等によって、図１（Ｂ）に示すように、ガラス基板１２上に正六角形状のＳＯＩ層１３を敷き詰め、その後、敷き詰めたＳＯＩ層をフォトリソグラフィ法等でパターニングを行なうことで、各種の有用な半導体装置（代表的には表示装置の表示部）が有する複数の半導体領域を形成することができる。このとき、複数の半導体領域の配置だけからでは、基本的にその元となったＳＯＩ層がどのように形成されたものかということを知ることはできない。しかしながら、複数の半導体領域が有する結晶方位を相互に比較し、それらの結晶方位が概等しくかつ近隣に位置するものについては同一の集合に属するものとして分類すると、これらの複数の半導体領域が、元々はどのＳＯＩ層に属していたかということを知ることができる。

具体的には、Ｘ線回折法等の手法により精密にそれぞれの半導体領域の結晶方位を調べ、それらの結晶方位が概等しくかつ近隣に位置するものについては同一の集合に属するものとして分類すると、たとえば、図１（Ｂ）に示すように、ガラス基板１２上に正六角形状のＳＯＩ層１３を敷き詰めて形成された半導体領域であれば、同一の集合の外形は、概正六角形の態様を呈することとなる。即ち、複数の半導体領域は、それぞれ同じ結晶方位を有する半導体領域の複数の集合に区分でき、複数の集合の境界線は、複数の正六角形を並置した態様を呈する。

このように、結晶方位を異ならせた複数の半導体領域の集合を、同一の半導体装置内に存在させることによって、結晶方位による半導体領域の性質のばらつきを平均化することが可能となる。具体的には、当該半導体装置が表示装置であった場合は、表示部における表示のばらつきを平均化することができるので、表示品質を向上できる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態２）
本実施の形態においては、実施の形態１で示した例のように、当該半導体装置が有する半導体領域が、ＳＯＩ層を貼り合わせて敷き詰めたものによって形成されたものにおける、半導体領域の効果的な配置について説明する。

実施の形態１で示した例では、ＳＯＩ層を正六角形で形成して敷き詰めたものであるため、貼り合わせる対象となる基板（ガラス基板等の大型基板：以下、単に大型基板とする）の四辺に対して垂直または平行以外の傾きを持ったＳＯＩ層の境界が存在することになる。このような場合、当該半導体装置が有する半導体領域を、この境界の傾きに合わせて配置することで、ＳＯＩ層の境界に位置する半導体領域をトランジスタとして用いてしまう可能性を低減できるので、半導体装置の歩留まりを向上することができる。

なお、本実施の形態においても、貼り合わせるＳＯＩ層の形状は正六角形に限定されず、実施の形態１に既に記載したような様々な形状とすることが可能であることは明らかである。

なお、ＳＯＩ層の境界の傾きは、大型基板の四辺に対する傾きに限定されるものではなく、様々なものを基準とすることができる。たとえば、当該半導体装置が表示装置である場合には、表示部の四辺を基準とすることができる。さらに、たとえば、大型基板から分割して得られた表示パネルの四辺、表示部の周辺駆動回路（ソースドライバ、ゲートドライバ等）の外縁部、等を基準とすることもできる。以下、ＳＯＩ層の境界の傾きの基準としては、簡単のため表示部の四辺等と記述する。

半導体領域の具体的な配置方法については、以下のものが挙げられる。まず、半導体領域の繰り返しパターンの基準となる領域（単位領域：表示装置の場合は画素領域）内において、それぞれに含まれる半導体領域が同一または概同一の位置に配置されている場合を考える（図２参照）。ここで、注目している半導体領域Ｓ_ｉｊを基準として、半導体領域Ｓ_ｉｊと他の半導体領域とを直線で結んだグループと、それに平行かつ隣接するグループとの間にある領域のことを、境界領域と呼ぶこととする。境界領域においては、ＳＯＩ層はエッチングによって除去されるため、境界領域に半導体領域は含まれない。したがって、ＳＯＩ層の境界を、この境界領域に配置することで、ＳＯＩ層の境界に位置する半導体領域をトランジスタとして用いてしまう可能性を低減できる。さらに、境界領域はできるだけ大きいほうが、さらにこの可能性を低減できるため有利である。図２に示した配置例においては、境界領域が大きい方向は、平行方向および垂直方向である。そのため、図２に示した配置例においては、ＳＯＩ層の境界も表示部の四辺等に対し平行方向または垂直方向とすることが好ましい。ウェハを切り出して六角形の半導体基板を形成し、矩形の基板上に六角形の半導体基板を複数枚並べて貼り合わせ、複数の半導体領域を形成し、前記半導体領域と電気的に接続する画素電極を形成して少なくとも一つの半導体領域と１つの画素電極を含む画素を複数配置した表示部を形成し、図２に示した配置例に示すように、前記複数の半導体領域の形成は、六角形の半導体基板を矩形の基板に対して複数枚貼り合わせ、隣り合う六角形の基板の境界領域が、ある一つの半導体領域とその隣の半導体領域との間に配置されるように複数の半導体領域を形成する。

ここで、正の整数ｍおよび正の整数ｎは、単位領域の平行方向および垂直方向の繰り返し数であるとする。たとえば、当該半導体装置が表示装置である場合には、正の整数ｍは信号線の総数またはその倍数、正の整数ｎは走査線の総数またはその倍数とすることができる。さらに、番号ｉおよび番号ｊは単位領域の位置を示す番号であって、１≦ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数である。たとえば、当該半導体装置が表示装置である場合には、ｉは信号線の番号、ｊは走査線の番号とすることができる。

次に、単位領域内において、それぞれに含まれる半導体領域の位置が概等しいものについては、同一の単位領域群（表示装置の場合は画素群）として扱い、異なるものについては異なる単位領域群として扱う場合を考える。

図３に示す配置例は、同じ垂直位置に属する単位領域を単位領域群とし、さらに、同一の単位領域群が垂直位置に対して１つおきに配置される場合である。たとえば、当該半導体装置が表示装置である場合には、同じ走査線に属する画素においては同一の画素群であり、さらに、走査線１本ごとに交互に異なる画素群が配置されている場合を表す。

ここで、図３に示す配置例における、異なる単位領域群相互の関係としては、異なる単位領域群がそれぞれ有する半導体領域の平行位置が、単位領域の繰り返し距離（表示装置の場合は画素ピッチ）Ｘの半分であるＸ／２だけ異なっているとする。このような場合、平行方向だけではなく、表示部の垂直辺に対して角度θ_１を持つ方向も、境界領域が大きくなる方向となる。つまり、図３に示す配置例によって、ＳＯＩ層の境界が平行方向以外の方向を持つ場合（表示部の垂直辺に対して角度θ_１を持つ方向）であっても、境界領域を十分大きくすることが可能となる。その結果、ＳＯＩ層の境界に位置する半導体領域をトランジスタとして用いてしまう可能性を低減できるので、半導体装置の歩留まりを向上することができる。ウェハを切り出して六角形の半導体基板を形成し、矩形の基板上に六角形の半導体基板を複数枚並べて貼り合わせ、複数の半導体領域を形成し、前記半導体領域と電気的に接続する画素電極を形成して少なくとも一つの半導体領域と１つの画素電極を含む画素を複数配置した表示部を形成し、図３に示した配置例に示すように、前記複数の半導体領域の形成は、六角形の半導体基板を矩形の基板に対して複数枚貼り合わせ、隣り合う六角形の基板の境界領域が、ある一つの半導体領域とその隣の半導体領域との間に配置されるように複数の半導体領域を形成する。

なお、境界領域が大きくなる方向は、単位領域または画素領域の縦横比（アスペクト比：ここでは短辺対長辺比）によって異なってくる。そのため、ＳＯＩ層の境界方向に合わせて、単位領域または画素領域の縦横比を最適化することで、ＳＯＩ層の境界方向と、より精密な角度合わせを行なうことが可能となり、より大きな境界領域を確保することが可能である。特に、図１（Ａ）および（Ｂ）に示すように正六角形で敷き詰める場合は、θ_１＝３０°であるので、画素領域のアスペクト比はそれに合わせて、Ｘ：Ｙ＝１：√３であることが好ましい。

なお、ここでは、異なる単位領域群がそれぞれ有する半導体領域の平行位置が、単位領域の繰り返し距離（表示装置の場合は画素ピッチ）Ｘの半分であるＸ／２だけ異なっているとしたが、具体的な距離はこれに限定されず、様々な配置とすることができる。たとえば、半導体領域の位置がＸ／３だけ異なる単位領域群を３つずつ順番に配置することで、ＳＯＩ層の境界方向と、より精密な角度合わせを行なうことが可能となる。さらに、４つ以上の場合も同様である。

次に、ＳＯＩ層の境界方向によっては、図２および図３に示す配置例では最適な境界領域が確保しにくい場合に適した配置例について説明する。たとえば、ＳＯＩ層の境界方向が、表示部の垂直辺に対して４５度以上の角度を持っている場合などは、図２および図３に示す配置例では最適な境界領域が確保しにくい。そのような場合は、図４に示す配置例が適していることがある。

図４に示す配置例は、同じ平行位置に属する単位領域を単位領域群とし、さらに、同一の単位領域群が平行位置に対して１つおきに配置される場合である。たとえば、当該半導体装置が表示装置である場合には、同じ信号線に属する画素においては同一の画素群であり、さらに、信号線１本ごとに交互に異なる画素群が配置されている場合を表す。

ここで、図４に示す配置例における、異なる単位領域群相互の関係としては、異なる単位領域群がそれぞれ有する半導体領域の垂直位置が、単位領域の繰り返し距離（表示装置の場合は画素ピッチ）Ｙの半分であるＹ／２だけ異なっているとする。このような場合、垂直方向だけではなく、表示部の垂直辺に対して、４５度よりも大きな角度θ_２を持つ方向も、境界領域が大きくなる方向となる。つまり、図４に示す配置例によって、ＳＯＩ層の境界方向が、表示部の垂直辺に対して４５度以上の角度を持っている場合であっても、境界領域を十分大きくすることが可能となる。その結果、ＳＯＩ層の境界に位置する半導体領域をトランジスタとして用いてしまう可能性を低減できるので、半導体装置の歩留まりを向上することができる。

なお、図４に示す配置例においても、単位領域または画素領域の縦横比および異なる単位領域群の数によって、ＳＯＩ層の境界方向と、より精密な角度合わせを行なうことが可能である。特に、図１（Ａ）および（Ｂ）に示す正六角形を９０度回転させた形で敷き詰める場合、θ_２＝６０°であるので、画素領域のアスペクト比はそれに合わせて、Ｘ：Ｙ＝√３／２：１であることが好ましい。

なお、図２乃至図４に示した配置例において、単位領域自体をずらして配置することで境界領域を確保することも可能である。たとえば、表示装置の表示部において画素領域をずらして配置することで、デルタ配置等の画素構造とすることによっても、大きな境界領域を確保できる。デルタ配置の画素構造とすることで、主に動画を表示する表示装置の表示品位を向上することができる。なお、単位領域自体はずらさず、トランジスタの上方に作成される画素電極をずらして配置することによっても、デルタ配置の画素構造を実現できる。この場合は、画素電極の下に配置されるものの構造により、画素電極の立体的な形状が大きく変わらないように、トランジスタの上に有機物を含んだ絶縁膜を作成して平坦性を大きくすることが好ましい。

次に、ＳＯＩ層の境界が、実施の形態１で示したような正六角形またはそれに準じた形状である場合等、ＳＯＩ層の境界が１つの表示部に対して複数の方向を持ち得る場合に適した半導体領域の配置例について説明する。

ＳＯＩ層の境界が、１つの表示部に対して複数の方向を持っている場合、図５に示すように、ＳＯＩ層の境界が特定の方向を持つもののみになるように、領域を分割する。図５の例では、表示部を領域４１と、領域４２に分ける。領域４１は、ＳＯＩ層の境界が、表示部の四辺等に対して垂直方向または平行方向のみとなる領域である。一方、領域４２は、ＳＯＩ層の境界が、表示部の四辺等に対して一定の角度を持ったもののみとなる領域である。

そして、領域４１においては、ＳＯＩ層の境界が、表示部の四辺等に対して垂直方向または平行方向に大きな境界領域を持った配置とする。たとえば、図２に示すように、半導体領域Ｓがマトリクス状に配置された構成とすることができる。領域４２においては、ＳＯＩ層の境界が、表示部の四辺等に対して一定の角度を持った方向に大きな境界領域を持った配置とする。たとえば、図３または図４に示すように、半導体領域Ｓが一行または一列ごとにずれた配置の構成とすることができる。このように、ＳＯＩ層の境界に合わせて半導体領域の配置を適宜変更することで、それぞれの境界に合わせた最適な境界領域を確保することができるので、ＳＯＩ層の境界に位置する半導体領域をトランジスタとして用いてしまう可能性を低減でき、半導体装置の歩留まりを向上することができる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態３）
本発明に係るＳＯＩ基板を図６（Ａ）（Ｂ）に示す。図６（Ａ）においてベース基板９２００は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板が適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。ＳＯＩ層９２０２は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。

このようなベース基板９２００とＳＯＩ層９２０２の間には、平滑面を有し親水性表面を形成する接合層９２０４を設ける。この接合層９２０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

上記平滑面を有し親水性表面を形成する接合層９２０４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板９２００にも同様の酸化シリコン膜を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板９２００にＳＯＩ層９２０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層９２０４を設けることで強固な接合を形成することができる。

図６（Ｂ）はベース基板９２００にバリア層９２０５と接合層９２０４を設けた構成を示す。ＳＯＩ層９２０２をベース基板９２００に接合した場合に、ベース基板９２００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層９２０２が汚染されることを防ぐことができる。また、ベース基板９２００側の接合層９２０４は適宜設ければ良い。

図７（Ａ）はＳＯＩ層９２０２と接合層９２０４の間に窒素含有絶縁層９２２０を設けた構成を示す。窒素含有絶縁層９２２０は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、ＳＯＩ層９２０２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層９２２０とすることができる。接合層９２０４がベース基板９２００と接合を形成するために設けるのに対し、窒素含有絶縁層９２２０は、可動イオンや水分等の不純物がＳＯＩ層９２０２に拡散して汚染されることを防ぐために設けることが好ましい。

なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

図７（Ｂ）はベース基板９２００に接合層９２０４を設けた構成である。ベース基板９２００と接合層９２０４との間にはバリア層９２０５が設けられていることが好ましい。ベース基板９２００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層９２０２が汚染されることを防ぐためである。また、ＳＯＩ層９２０２には酸化シリコン膜９２２１が形成されている。この酸化シリコン膜９２２１が接合層９２０４と接合を形成し、ベース基板９２００上にＳＯＩ層９２０２を固定する。酸化シリコン膜９２２１は熱酸化により形成されたものが好ましい。また、接合層９２０４と同様にＴＥＯＳを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン膜９２２１としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。

このようなＳＯＩ基板の製造方法について図８（Ａ）乃至（Ｃ）と図９を参照して説明する。

図８（Ａ）に示す半導体基板９２０１は清浄化されており、その表面から電界で加速されたイオンを所定の深さに照射し、分離層９２０３を形成する。イオンの照射はベース基板に転載するＳＯＩ層の厚さを考慮して行われる。当該単ＳＯＩ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板９２０１に照射されるようにする。分離層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを照射することが好ましい。水素イオンを照射する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくと効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、後の分離を容易に行うことができる。

イオンを高ドーズ条件で照射する必要があり、半導体基板９２０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン照射に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。

次に、図８（Ｂ）で示すようにベース基板と接合を形成する面に接合層９２０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した分離層９２０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＳＯＩ層を分離する熱処理は、成膜温度よりも高い熱処理温度が適用される。

図８（Ｃ）はベース基板９２００と半導体基板９２０１の接合層９２０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板９２００と接合層９２０４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用している。ベース基板９２００と半導体基板９２０１とを対向させて、少なくとも一箇所を外部から軽く押しつけると、局所的に接合面同士の距離が縮まる事によって、ファン・デル・ワールス力が強まり、さらに水素結合も寄与し、お互いに引きつけ合い、ベース基板９２００と半導体基板９２０１が接着する。更に、隣接した領域でも対向する基板間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、ボンディングが進行し接合面全域に接合が広がる。

良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。

ベース基板９２００と半導体基板９２０１を接合層９２０４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板９２００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板９２００及び半導体基板９２０１の耐圧性を考慮して行う。

図９において、ベース基板９２００と半導体基板９２０１を貼り合わせた後、熱処理を行い分離層９２０３の層内または界面を劈開面として半導体基板９２０１をベース基板９２００から分離する。熱処理の温度は接合層９２０４の成膜温度以上、ベース基板９２００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、分離層９２０３に形成された微小な空洞の体積変化が起こり、分離層９２０３の層内または界面に沿って劈開することが可能となる。接合層９２０４はベース基板９２００と接合しているので、ベース基板９２００上には半導体基板９２０１と同じ結晶性のＳＯＩ層９２０２が残存することとなる。

図１０はベース基板側に接合層を設けてＳＯＩ層を形成する工程を示す。図１０（Ａ）は酸化シリコン膜９２２１が形成された半導体基板９２０１に電界で加速されたイオンを所定の深さに照射し、分離層９２０３を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの照射は図８（Ａ）の場合と同様である。半導体基板９２０１の表面に酸化シリコン膜９２２１を形成しておくことでイオンドーピング装置を用いたイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。

図１０（Ｂ）は、バリア層９２０５及び接合層９２０４が形成されたベース基板９２００と半導体基板９２０１の酸化シリコン膜９２２１が形成された面を密着させて接合を形成する工程を示している。ベース基板９２００上の接合層９２０４と半導体基板９２０１の酸化シリコン膜９２２１を密着させることにより接合が形成される。

その後、図１０（Ｃ）で示すように半導体基板９２０１を分離する。半導体基板を分離する熱処理は図９の場合と同様にして行う。このようにして図７（Ｂ）で示すＳＯＩ基板を得ることができる。

このように、本形態によれば、ガラス基板等の耐熱温度が７００℃以下のベース基板９２００であっても接合部の接着力が強固なＳＯＩ層９２０２を得ることができる。ベース基板９２００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。

次いで、ＳＯＩ基板を用いた半導体装置について図１１と図１２を参照して説明する。図１１（Ａ）において、ベース基板９２００に接合層９２０４を介してＳＯＩ層９２０２が設けられている。ＳＯＩ層９２０２上には、素子形成領域に合わせて窒化シリコン層９２２２、酸化シリコン層９２０６を形成する。酸化シリコン層９２０６は、素子分離のためにＳＯＩ層９２０２をエッチングするときのハードマスクとして用いる。窒化シリコン層９２２２はエッチングストッパーである。

ＳＯＩ層９２０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＳＯＩ層９２０２の厚さは、図８で説明した分離層９２０３の深さを制御することにより適宜設定できる。ＳＯＩ層９２０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０^１７ｃｍ^−３以上１×１０^１８ｃｍ^−３以下の濃度で添加されていても良い。

図１１（Ｂ）は、酸化シリコン層９２０６をマスクとしてＳＯＩ層９２０２、接合層９２０４をエッチングする工程である。ＳＯＩ層９２０２及び接合層９２０４の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、少なくともＳＯＩ層９２０２の周辺端部には窒化シリコン層９２０７が形成される。窒化シリコン層９２０７は絶縁性であり、ＳＯＩ層９２０２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層９２０２と接合層９２０４との間に、端面から酸化膜が成長してバーズビークが形成されるのを防ぐことができる。

図１１（Ｃ）は、素子分離絶縁層９２０８を堆積する工程である。素子分離絶縁層９２０８はＴＥＯＳを用いて酸化シリコン膜を化学気相成長法で堆積する。素子分離絶縁層９２０８はＳＯＩ層９２０２が埋め込まれるように厚く堆積する。

図１１（Ｄ）は窒化シリコン層９２２２が露出するまで素子分離絶縁層９２０８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行っても良い。窒化シリコン層９２２２はエッチングストッパーとなる。素子分離絶縁層９２０８はＳＯＩ層９２０２の間に埋め込まれるように残存する。窒化シリコン層９２２２はその後除去する。

図１１（Ｅ）において、ＳＯＩ層９２０２が露出した後ゲート絶縁層９２０９、ゲート電極９２１０、サイドウォール絶縁層９２１１を形成し、第１不純物領域９２１２、第２不純物領域９２１３を形成する。絶縁層９２１４は窒化シリコンで形成し、ゲート電極９２１０をエッチングするときのハードマスクとして用いる。

図１２（Ａ）において、層間絶縁層９２１５を形成する。層間絶縁層９２１５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極９２１０上の絶縁層９２１４はエッチングストッパーとして機能する。層間絶縁層９２１５にはコンタクトホール９２１６を形成する。コンタクトホール９２１６は、サイドウォール絶縁層９２１１を利用してセルフアラインコンタクトの構成となっている。

その後、図１２（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ９２１７を形成する。さらに絶縁層９２１８を形成し、コンタクトプラグ９２１７に合わせて開口を形成して配線９２１９を設ける。配線９２１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。

このように、ベース基板９２００に接合されたＳＯＩ層９２０２を用いて電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層９２０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態４）
本実施の形態はＳＯＩ基板の製造方法について図１３と図１４を参照して説明する。図１３（Ａ）は、自然酸化膜が除去された単結晶シリコン基板９４０１にＳｉＨ_４ガスとＮ_２Ｏガスを用い、プラズマＣＶＤ法で１００ｎｍの厚さで酸化窒化シリコン膜９４０５を形成する。さらにＳｉＨ_４ガス、Ｎ_２Ｏガス及びＮＨ_３ガスを用い、５０ｎｍの厚さで窒化酸化シリコン膜９４０６を成膜する。

そして、図１３（Ｂ）で示すように、窒化酸化シリコン膜９４０６の表面からイオンドーピング装置を用い水素イオンを照射する。イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に照射させる方式である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピング処理を行うことができる。本例では、水素をイオン化して単結晶シリコン基板９４０１に分離層９４０３を形成する。イオンドーピング処理は加速電圧８０ｋＶで、ドーズ量は２×１０^１６／ｃｍ^２として行う。

この場合、一又は複数の同一の原子から成る質量数の異なるイオンを照射することが好ましい。水素イオンを照射する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を約８０％にまで高めておくことが好ましい。このように質量数が小さく高次のイオンを単結晶シリコン基板９４０１に多く含ませることにより、熱処理工程において分離層９４０３の層内または界面における劈開を容易なものとすることができる。この場合において、単結晶シリコン基板９４０１のイオン照射が行われる面に、窒化酸化シリコン膜９４０６及び酸化窒化シリコン膜９４０５を設けておくことで、イオンドーピング処理により単結晶シリコン基板９４０１の表面荒れを防ぐことができる。

次に、図１３（Ｃ）で示すように窒化酸化シリコン膜９４０６上に酸化シリコン膜９４０４を形成する。酸化シリコン膜９４０４はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）と酸素ガスを用いて５０ｎｍの厚さで成膜する。成膜温度は３５０℃以下として、分離層９４０３から水素が離脱しないようにする。

図１４（Ａ）は、オゾン含有水を用いて超音波洗浄されたガラス基板９４００と単結晶シリコン基板９４０１を酸化シリコン膜９４０４を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中で４００℃で１０分間の熱処理を行い、さらに５００℃にて２時間の熱処理を行い、さらに４００℃で数時間保持した後、室温まで徐冷した。これにより分離層９４０３の層内または界面に亀裂を形成させて単結晶シリコン基板９４０１を分離させると共に、酸化シリコン膜９４０４とガラス基板９４００との接合を強固なものとすることができる。

このようにしてガラス基板９４００上に単結晶シリコン層９４０２を、ガラス基板９４００が歪まない温度で形成することができる。本例で作製される単結晶シリコン層９４０２はガラス基板９４００と強固に接合しており、テープ剥離試験を行っても該シリコン層が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が１メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態５）
本実施の形態においては、表示装置の構成について説明する。

図１５（Ａ）を参照して、表示装置の構成について説明する。図１５（Ａ）は、表示装置の上面図である。

画素部８２０１、走査線側入力端子８２０３及び信号線側入力端子８２０４が基板８２００上に形成され、走査線が走査線側入力端子８２０３から行方向に延在して基板８２００上に形成され、信号線が信号線側入力端子８２０４から列方向に延在して基板８２００上に形成されている。そして、画素８２０２が画素部８２０１に走査線と信号線とが交差するところで、マトリクス状に配置されている。

ここまで、外付けの駆動回路によって信号を入力する場合について説明した。ただし、これに限定されず、ＩＣチップを表示装置に実装することができる。

例えば、図１６（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって、ＩＣチップ８２１１を基板８２００に実装することができる。この場合、ＩＣチップ８２１１を基板８２００に実装する前に検査できるので、表示装置の歩留まりの向上を図ることができる。信頼性を高めることができる。なお、図１５（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。

別の例として、図１６（Ｂ）に示すように、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって、ＩＣチップ８２１１をＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）８２１０に実装することができる。この場合、ＩＣチップ８２１１をＦＰＣ８２１０に実装する前に検査できるので、表示装置の歩留まりの向上を図ることができる。信頼性を高めることができる。なお、図１５（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。

ここで、ＩＣチップを基板８２００に実装するだけでなく、駆動回路を基板８２００上に形成することができる。

例えば、図１５（Ｂ）に示すように、走査線駆動回路８２０５を基板８２００上に形成することができる。この場合、部品点数の削減によるコストの低減を図ることができる。回路部品との接続点数の低減による信頼性の向上を図ることができる。走査線駆動回路８２０５は駆動周波数が低いので、トランジスタの半導体層として非結晶シリコン又は微結晶シリコンを用いて走査線駆動回路８２０５を容易に形成することができる。なお、信号線に信号を出力するためのＩＣチップを基板８２００にＣＯＧ方式で実装してもよい。あるいは、信号線に信号を出力するためのＩＣチップをＴＡＢ方式で実装したＦＰＣを基板８２００に配置してもよい。なお、走査線駆動回路８２０５を制御するためのＩＣチップを基板８２００にＣＯＧ方式で実装してもよい。あるいは、走査線駆動回路８２０５を制御するためのＩＣチップをＴＡＢ方式で実装したＦＰＣを基板８２００に配置してもよい。なお、図１５（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。

別の例として、図１５（Ｃ）に示すように、走査線駆動回路８２０５及び信号線駆動回路８２０６を基板８２００上に形成することができる。このため、部品点数の削減によるコストの低減を図ることができる。回路部品との接続点数の低減による信頼性の向上を図ることができる。なお、走査線駆動回路８２０５を制御するためのＩＣチップを基板８２００にＣＯＧ方式で実装してもよい。あるいは、走査線駆動回路８２０５を制御するためのＩＣチップをＴＡＢ方式で実装したＦＰＣを基板８２００に配置してもよい。信号線駆動回路８２０６を制御するためのＩＣチップを基板８２００にＣＯＧ方式で実装してもよい。あるいは、信号線駆動回路８２０６を制御するためのＩＣチップをＴＡＢ方式で実装したＦＰＣを基板８２００に配置してもよい。なお、図１５（Ａ）の構成と共通するところは共通の符号を用いて、その説明を省略する。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態６）
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について説明する。

なお、本実施の形態において、液晶の動作モードとして、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。

図１７（Ａ）は、液晶表示装置に適用できる画素構成の一例を示す図である。

画素５６００は、トランジスタ５６０１、液晶素子５６０２及び容量素子５６０３を有している。トランジスタ５６０１のゲートは配線５６０５に接続されている。トランジスタ５６０１の第１端子は配線５６０４に接続されている。トランジスタ５６０１の第２端子は液晶素子５６０２の第１電極及び容量素子５６０３の第１電極に接続される。液晶素子５６０２の第２電極は対向電極５６０７に相当する。容量素子５６０３の第２の電極が配線５６０６に接続されている。

配線５６０４は、信号線として機能する。配線５６０５は走査線として機能する。配線５６０６は容量線として機能する。トランジスタ５６０１は、スイッチとして機能する。容量素子５６０３は、保持容量として機能する。

トランジスタ５６０１はスイッチとして機能すればよく、トランジスタ５６０１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。

図１７（Ｂ）は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図１７（Ｂ）は、横電界モード（ＩＰＳモード、ＦＦＳモードを含む）に適した液晶表示装置に適用できる画素構成の一例を示す図である。

画素５６１０は、トランジスタ５６１１、液晶素子５６１２及び容量素子５６１３を有している。トランジスタ５６１１のゲートは配線５６１５に接続されている。トランジスタ５６１１の第１端子は配線５６１４に接続されている。トランジスタ５６１１の第２端子は液晶素子５６１２の第１電極及び容量素子５６１３の第１電極に接続される。液晶素子５６１２の第２電極は配線５６１６と接続されている。容量素子５６１３の第２の電極が配線５６１６に接続されている。

配線５６１４は、信号線として機能する。配線５６１５は走査線として機能する。配線５６１６は容量線として機能する。トランジスタ５６１１は、スイッチとして機能する。容量素子５６１３は、保持容量として機能する。

トランジスタ５６１１はスイッチとして機能すればよく、トランジスタ５６１１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。

図１８は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図１８は、配線数を減らして画素の開口率を大きくできる画素構成の一例である。

図１８は、同じ列方向に配置された二つの画素（画素５６２０及び画素５６３０）を示す。例えば、画素５６２０がＮ行目に配置されている場合、画素５６３０はＮ＋１行目に配置されている。

画素５６２０は、トランジスタ５６２１、液晶素子５６２２及び容量素子５６２３を有している。トランジスタ５６２１のゲートは配線５６２５に接続されている。トランジスタ５６２１の第１端子は配線５６２４に接続されている。トランジスタ５６２１の第２端子は液晶素子５６２２の第１電極及び容量素子５６２３の第１電極に接続される。液晶素子５６２２の第２電極は対向電極５６２７に相当する。容量素子５６２３の第２電極は、前行のトランジスタのゲートと同じ配線に接続されている。

画素５６３０は、トランジスタ５６３１、液晶素子５６３２及び容量素子５６３３を有している。トランジスタ５６３１のゲートは配線５６３５に接続されている。トランジスタ５６３１の第１端子は配線５６２４に接続されている。トランジスタ５６３１の第２端子は液晶素子５６３２の第１電極及び容量素子５６３３の第１電極に接続される。液晶素子５６３２の第２電極は対向電極５６３７に相当する。容量素子５６３３の第２電極は、前行のトランジスタのゲートと同じ配線（配線５６２５）に接続されている。

配線５６２４は、信号線として機能する。配線５６２５はＮ行目の走査線として機能する。そして、配線５６２５はＮ＋１段目の容量線としても機能する。トランジスタ５６２１は、スイッチとして機能する。容量素子５６２３は、保持容量として機能する。

配線５６３５はＮ＋１行目の走査線として機能する。そして、配線５６３５はＮ＋２段目の容量線としても機能する。トランジスタ５６３１は、スイッチとして機能する。容量素子５６３３は、保持容量として機能する。

トランジスタ５６２１及びトランジスタ５６３１はスイッチとして機能すればよく、トランジスタ５６２１の極性及びトランジスタ５６３１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。

図１９は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図１９は、サブ画素を用いることで視野角を向上できる画素構成の一例である。

画素５６５９は、サブ画素５６４０とサブ画素５６５０を有している。画素５６５９が２つのサブ画素を有している場合について説明するが、画素５６５９は３つ以上のサブ画素を有していてもよい。

サブ画素５６４０は、トランジスタ５６４１、液晶素子５６４２及び容量素子５６４３を有している。トランジスタ５６４１のゲートは配線５６４５に接続されている。トランジスタ５６４１の第１端子は配線５６４４に接続されている。トランジスタ５６４１の第２端子は液晶素子５６４２の第１電極及び容量素子５６４３の第１電極に接続される。液晶素子５６４２の第２電極は対向電極５６４７に相当する。容量素子５６４３の第２の電極が配線５６４６に接続されている。

サブ画素５６５０は、トランジスタ５６５１、液晶素子５６５２及び容量素子５６５３を有している。トランジスタ５６５１のゲートは配線５６５５に接続されている。トランジスタ５６４１の第１端子は配線５６４４に接続されている。トランジスタ５６５１の第２端子は液晶素子５６５２の第１電極及び容量素子５６５３の第１電極に接続される。液晶素子５６５２の第２電極は対向電極５６５７に相当する。容量素子５６５３の第２の電極が配線５６４６に接続されている。

配線５６４４は、信号線として機能する。配線５６４５は走査線として機能する。配線５６５５は信号線として機能する。配線５６４６は容量線として機能する。トランジスタ５６４１は、スイッチとして機能する。トランジスタ５６５１は、スイッチとして機能する。容量素子５６４３は、保持容量として機能する。容量素子５６５３は、保持容量として機能する。

トランジスタ５６４１はスイッチとして機能すればよく、トランジスタ５６４１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。トランジスタ５６５１はスイッチとして機能すればよく、トランジスタ５６５１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。

サブ画素５６４０に入力するビデオ信号は、サブ画素５６５０に入力するビデオ信号と異なる値としてもよい。この場合、液晶素子５６４２の液晶分子の配向を液晶素子５６５２の液晶分子の配向と異ならせることができるため、視野角を広くすることができる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態７）
本実施の形態においては、表示装置の画素の構成及び画素の動作について説明する。

図２０（Ａ）、（Ｂ）は、デジタル時間階調駆動の一例を示すタイミングチャートである。図２０（Ａ）のタイミングチャートは、画素への信号書き込み期間（アドレス期間）と発光期間（サステイン期間）とが分離されている場合の駆動方法を示す。

なお、１表示領域分の画像を完全に表示するための期間を１フレーム期間という。１フレーム期間は複数のサブフレーム期間を有し、１サブフレーム期間はアドレス期間とサステイン期間とを有する。アドレス期間Ｔａ１〜Ｔａ４は、全行分の画素への信号書き込みにかかかる時間を示し、期間Ｔｂ１〜Ｔｂ４は一行分の画素（又は一画素分）への信号書き込みにかかる時間を示している。サステイン期間Ｔｓ１〜Ｔｓ４は、画素へ書き込まれたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２^３：２^２：２^１：２^０＝８：４：２：１としている。どのサステイン期間で発光するかによって階調を表現している。

ここで、図２０（Ｂ）を参照して、ｉ行目の画素行に着目して説明する。まず、アドレス期間Ｔａ１において、１行目から順に走査線に画素選択信号が入力され、アドレス期間Ｔａ１のうち期間Ｔｂ１（ｉ）においてｉ行目の画素が選択される。そして、ｉ行目の画素が選択されているときに、信号線からｉ行目の画素へビデオ信号が入力される。そして、ｉ行目の画素にビデオ信号が書き込まれると、ｉ行目の画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサステイン期間Ｔｓ１におけるｉ行目の画素の点灯、非点灯が制御される。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４においてｉ行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４におけるｉ行目の画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。

なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。なお、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をさせてもよい。なお、Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４の点灯時間の比は、２のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、２のべき乗からすこしだけずらしてもよい。

続いて、画素への信号書き込み期間（アドレス期間）と発光期間（サステイン期間）とが分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作が完了した行の画素は、次に画素へ信号の書き込み（又は消去）が行われるまで、信号を保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデータ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。

このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込まれたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、同時に２行に信号を入力できない。そのため、アドレス期間を重ならないようにしなければならないので、データ保持時間を短くすることができない。よって、その結果、高階調表示を行うことが困難になる。

よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定する。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法について図２１（Ａ）に示す。

ここで、図２１（Ｂ）を参照して、ｉ行目の画素行に着目して説明する。アドレス期間Ｔａ１において、１行目から順に走査線に画素走査信号が入力され、画素が選択される。そして、期間Ｔｂ１（ｉ）においてｉ行目の画素が選択されているときに、ｉ行目の画素にビデオ信号が入力される。そして、ｉ行目の画素にビデオ信号が書き込まれると、ｉ行目の画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によって、サステイン期間Ｔｓ１（ｉ）におけるｉ行目の画素の点灯、非点灯が制御される。つまり、ｉ行目にビデオ信号の書き込み動作が完了したら、直ちに書き込まれたビデオ信号にしたがって、ｉ行目の画素が点灯又は非点灯の状態となる。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４においてｉ行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン期間Ｔｓ２、Ｔｓ３、Ｔｓ４におけるｉ行目の画素の点灯、非点灯が制御される。そして、サステイン期間Ｔｓ４（ｉ）はその終期を消去動作の開始によって設定される。なぜなら、ｉ行目の消去時間Ｔｓ（ｉ）にｉ行目の画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅ（ｉ）が始まるとｉ行目の画素のデータ保持時間が終了する。

よって、アドレス期間とサステイン期間とを分離せずに、アドレス期間より短いデータ保持期間を持つ高階調且つデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供することができる。瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ることが可能である。

なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。また、Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４の点灯時間の比は、２のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、２のべき乗からすこしだけずらしてもよい。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。

図２２は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、ソース領域、ドレイン領域又はＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。

なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。発光素子６４０４が電流に応じて輝度を決定するような素子であれば、発光素子６４０４の劣化による輝度の低下を抑制することができる。さらに、ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流すことができる。この場合、アナログ階調駆動を行うことができる。

しきい値電圧補正型と呼ばれる画素の構成及び動作について説明する。しきい値電圧補正型の画素は、デジタル時間階調駆動及びアナログ階調駆動に適用することができる。

図２３は、しきい値電圧補正型と呼ばれる画素の構成の一例を示す図である。

図２３に示す画素は、駆動用トランジスタ６４１０、第１のスイッチ６４１１、第２のスイッチ６４１２、第３のスイッチ６４１３、第１の容量素子６４１４、第２の容量素子６４１５及び発光素子６４１６を有している。駆動用トランジスタ６４１０のゲートは、第１の容量素子６４１４と第１のスイッチ６４１１とを順に介して信号線６４２１と接続されている。駆動用トランジスタ６４１０のゲートは、第２の容量素子６４１５を介して電源線６４２２と接続されている。駆動用トランジスタ６４１０の第１電極は、電源線６４２２と接続されている。駆動用トランジスタ６４１０の第２電極は、第３のスイッチ６４１３を介して発光素子６４１６の第１の電極と接続されている。駆動用トランジスタ６４１０の第２電極は、第２のスイッチ６４１２を介して駆動用トランジスタ６４１０のゲートと接続されている。発光素子６４１６の第２の電極は、共通電極６４１７に相当する。なお、第１のスイッチ６４１１、第２のスイッチ６４１２及び第３のスイッチ６４１３は、それぞれ第１の走査線６４２３に入力される信号、第２の走査線６４２５に入力される信号、第３の走査線６４２４に入力される信号によってオンとオフとが制御されている。

なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。例えば、第２のスイッチ６４１２をＰチャネル型トランジスタ又はＮチャネル型のトランジスタで構成し、第３のスイッチ６４１３を第２のスイッチ６４１２とは別の極性のトランジスタで構成し、第２のスイッチ６４１２及び第３のスイッチ６４１３を同じ走査線で制御してもよい。

電流入力型と呼ばれる画素の構成及び動作について説明する。電流入力型の画素は、デジタル階調駆動及びアナログ階調駆動に適用することができる。

図２４は、電流入力型と呼ばれる画素の構成の一例を示す図である。

図２４に示す画素は、駆動用トランジスタ６４３０、第１のスイッチ６４３１、第２のスイッチ６４３２、第３のスイッチ６４３３、容量素子６４３４及び発光素子６４３５を有している。駆動用トランジスタ６４３０のゲートは、第２のスイッチ６４３２と第１のスイッチ６４３１とを順に介して信号線６４４１に接続されている。駆動用トランジスタ６４３０のゲートは、容量素子６４３４を介して電源線６４４２に接続されている。駆動用トランジスタ６４３０の第１電極は、電源線６４４２に接続されている。駆動用トランジスタ６４３０の第２電極は、第１のスイッチ６４３１を介して信号線６４４１に接続されている。駆動用トランジスタ６４３０の第２電極は、第３のスイッチ６４３３を介して発光素子６４３５の第１の電極に接続されている。発光素子６４３５の第２の電極は、共通電極６４３６に相当する。

なお、図２４に示す画素構成は、これに限定されない。例えば、図２４に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。例えば、第１のスイッチ６４３１をＰチャネル型トランジスタ又はＮチャネル型トランジスタで構成し、第２のスイッチ６４３２を第１のスイッチ６４３１と同じ極性のトランジスタで構成し、第１のスイッチ６４３１及び第２のスイッチ６４３２を同じ走査線で制御してもよい。第２のスイッチ６４３２は駆動用トランジスタ６４３０のゲートと信号線６４４１との間に配置されていてもよい。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

（実施の形態８）
本実施の形態においては、電子機器の例について説明する。

図２５は表示パネル９６０１と、回路基板９６０５を組み合わせた表示パネルモジュールを示している。表示パネル９６０１は画素部９６０２、走査線駆動回路９６０３及び信号線駆動回路９６０４を有している。回路基板９６０５には、例えば、コントロール回路９６０６及び信号分割回路９６０７などが形成されている。表示パネル９６０１と回路基板９６０５とは接続配線９６０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。

図２６は、テレビ受像機の主要な構成を示すブロック図である。チューナ９６１１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９６１２と、映像信号増幅回路９６１２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９６１３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路９６２２により処理される。コントロール回路９６２２は、走査線駆動回路９６２４と信号線駆動回路９６１４にそれぞれ信号を出力する。そして、走査線駆動回路９６２４と信号線駆動回路９６１４が表示パネル９６２１を駆動する。デジタル駆動する場合には、信号線側に信号分割回路９６２３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。

チューナ９６１１で受信した信号のうち、音声信号は音声信号増幅回路９６１５に送られ、その出力は音声信号処理回路９６１６を経てスピーカ９６１７に供給される。制御回路９６１８は受信局（受信周波数）及び音量の制御情報を入力部９６１９から受け、チューナ９６１１又は音声信号処理回路９６１６に信号を送出する。

図２６とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図２７（Ａ）に示す。図２７（Ａ）において、筐体９６３１内に収められた表示画面９６３２は、表示パネルモジュールで形成される。なお、スピーカ９６３３、入力手段（操作キー９６３４、接続端子９６３５、センサ９６３６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６３７）などが適宜備えられていてもよい。

図２７（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部９６４３、スピーカ部９６４７、入力手段（操作キー９６４６、接続端子９６４８、センサ９６４９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６４１）などが適宜備えられている。筐体９６４２にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部９６４３、スピーカ部９６４７、センサ９６４９及びマイクロフォン９６４１を駆動させる。バッテリーは充電器９６４０で繰り返し充電が可能となっている。充電器９６４０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図２７（Ｂ）に示す装置は、操作キー９６４６によって制御される。あるいは、図２７（Ｂ）に示す装置は、操作キー９６４６を操作することによって、充電器９６４０に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図２７（Ｂ）に示す装置は、操作キー９６４６を操作することによって、充電器９６４０に信号を送り、さらに充電器９６４０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部９６４３に適用することができる。

次に、図２８を参照して、携帯電話の構成例について説明する。

表示パネル９６６２はハウジング９６５０に脱着自在に組み込まれる。ハウジング９６５０は表示パネル９６６２のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル９６６２を固定したハウジング９６５０はプリント基板９６５１に嵌入されモジュールとして組み立てられる。

表示パネル９６６２はＦＰＣ９６６３を介してプリント基板９６５１に接続される。プリント基板９６５１には、スピーカ９６５２、マイクロフォン９６５３、送受信回路９６５４、ＣＰＵ、コントローラなどを含む信号処理回路９６５５及びセンサ９６６１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー９６５６、バッテリー９６５７、アンテナ９６６０を組み合わせ、筐体９６５９に収納する。表示パネル９６６２の画素部は筐体９６５９に形成された開口窓から視認できように配置する。

表示パネル９６６２は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９６６２に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。

図２８に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図２８に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

図２９（Ａ）はディスプレイであり、筐体９６７１、支持台９６７２、表示部９６７３、スピーカ９６７７、ＬＥＤランプ９６７９、入力手段（接続端子９６７４、センサ９６７５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６７６、操作キー９６７８）等を含む。図２９（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２９（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。

図２９（Ｂ）はカメラであり、本体９６９１、表示部９６９２、シャッターボタン９６９６、スピーカ９７００、ＬＥＤランプ９７０１、入力手段（受像部９６９３、操作キー９６９４、外部接続ポート９６９５、接続端子９６９７、センサ９６９８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６９９）等を含む。図２９（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図２９（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。

図２９（Ｃ）はコンピュータであり、本体９７１１、筐体９７１２、表示部９７１３、スピーカ９７２０、ＬＥＤランプ９７２１、リーダ／ライタ９７２２、入力手段（キーボード９７１４、外部接続ポート９７１５、ポインティングデバイス９７１６、接続端子９７１７、センサ９７１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９７１９）等を含む。図２９（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図２９（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

図３６（Ａ）はモバイルコンピュータであり、本体９７９１、表示部９７９２、スイッチ９７９３、スピーカ９７９９、ＬＥＤランプ９８００、入力手段（操作キー９７９４、赤外線ポート９７９５、接続端子９７９６、センサ９７９７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９７９８）等を含む。図３６（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図３６（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

図３６（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体９８１１、筐体９８１２、表示部Ａ９８１３、表示部Ｂ９８１４、スピーカ部９８１７、ＬＥＤランプ９８２１、入力手段（記録媒体（ＤＶＤ等）読み込み部９８１５、操作キー９８１６、接続端子９８１８、センサ９８１９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８２０）等を含む。表示部Ａ９８１３は主として画像情報を表示し、表示部Ｂ９８１４は主として文字情報を表示することができる。

図３６（Ｃ）はゴーグル型ディスプレイであり、本体９８３１、表示部９８３２、イヤホン９８３３、支持部９８３４、ＬＥＤランプ９８３９、スピーカ９８３８、入力手段（接続端子９８３５、センサ９８３６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８３７）等を含む。図３６（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図３６（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。

図３７（Ａ）は携帯型遊技機であり、筐体９８５１、表示部９８５２、スピーカ部９８５３、記憶媒体挿入部９８５５、ＬＥＤランプ９８５９、入力手段（操作キー９８５４、接続端子９８５６、センサ９８５７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８５８）等を含む。図３７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３７（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図３７（Ｂ）はテレビ受像機能付きデジタルカメラであり、本体９８６１、表示部９８６２、スピーカ９８６４、シャッターボタン９８６５、ＬＥＤランプ９８７１、入力手段（操作キー９８６３、受像部９８６６、アンテナ９８６７、接続端子９８６８、センサ９８６９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８７０）等を含む。図３７（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図２９（Ｈ）に示すテレビ受像機能付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。

図３８は携帯型遊技機であり、筐体９８８１、第１表示部９８８２、第２表示部９８８３、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を含む。図３８に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３８に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２９（Ａ）乃至（Ｃ）、図３６（Ａ）乃至（Ｃ）、図３７（Ａ）乃至（Ｂ）、及び図３８に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。このような電子機器は、動画の解像感が高く、精細な画像を表示することができる。特に、大型の表示部を有する電子機器においては、表示部においてシリコンウエハの貼りあわせの境界にトランジスタが位置してしまうことを避けることができるため、信頼性が高く、歩留まりよく製造することができる。

次に、半導体装置の応用例を説明する。

図３０に、半導体装置を、建造物と一体にして設けた例について示す。図３０は、筐体９７３０、表示部９７３１、操作部であるリモコン装置９７３２、スピーカ部９７３３等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

図３１に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル９７４１は、ユニットバス９７４２と一体に取り付けられており、入浴者は表示パネル９７４１の視聴が可能になる。表示パネル９７４１は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。

なお、半導体装置は、図３１で示したユニットバス９７４２の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするなどとしてもよい。このとき、表示パネル９７４１の形状は、鏡面又は浴槽の形状に合わせたものとなっていてもよい。

図３２に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル９７５２は、柱状体９７５１の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体９７５１を電柱として説明する。

図３２に示す表示パネル９７５２は、人間の視点より高い位置に設けられている。電柱のように屋外で林立している建造物に表示パネル９７５２を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル９７５２は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が得られる。表示パネル９７５２に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル９７５２の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。

なお、表示パネル９７５２としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。

なお、本実施の形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

次に、半導体装置を、移動体と一体にして設けた例について示す。

図３３は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル９７６２は、自動車の車体９７６１と一体に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

なお、半導体装置は、図３３で示した車体９７６１だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル９７６２の形状は、設置するものの形状に合わせたものとなっていてもよい。

図３４は、半導体装置を、列車車両と一体にして設けた例について示した図である。

図３４（ａ）は、列車車両のドア９７７１のガラスに表示パネル９７７２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。表示パネル９７７２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が得られる。

図３４（ｂ）は、列車車両のドア９７７１のガラスの他に、ガラス窓９７７３、及び天井９７７４に表示パネル９７７２を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。

なお、半導体装置は、図３４で示したドア９７７１、ガラス窓９７７３、及び天井９７７４だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル９７７２の形状は、設置するものの形状に合わせたものとなっていてもよい。

図３５は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。

図３５（ａ）は、旅客用飛行機の座席上部の天井９７８１に表示パネル９７８２を設けたときの、使用時の形状について示した図である。表示パネル９７８２は、天井９７８１とヒンジ部９７８３を介して一体に取り付けられており、ヒンジ部９７８３の伸縮により乗客は表示パネル９７８２の視聴が可能になる。表示パネル９７８２は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。図３５（ｂ）に示すように、ヒンジ部を折り曲げて天井９７８１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利用可能である。

なお、半導体装置は、図３５で示した天井９７８１だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。複数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル９７８２の形状は、設置するもの形状に合わせたものとなっていてもよい。

なお、本実施の形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置のレイアウトを説明する図。 本発明に係わる半導体装置のレイアウトを説明する図。 本発明に係わる半導体装置のレイアウトを説明する図。 本発明に係わる半導体装置のレイアウトを決定する方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の製造方法を説明する図。 本発明に係わる半導体装置の周辺回路構成を説明する図。 本発明に係わる半導体装置の周辺回路構成を説明する図。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置のタイミングチャート。 本発明に係わる半導体装置のタイミングチャート。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置の回路構成を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。 本発明に係わる半導体装置を用いた電子機器を説明する図。

符号の説明

１０ 半導体基板
１１ 領域
１２ ガラス基板
１３ ＳＯＩ層
１４ 表示部
１５ 回路
１６ 回路
１７ 回路
５６００ 画素
５６０１ トランジスタ
５６０２ 液晶素子
５６０３ 容量素子
５６０４ 配線
５６０５ 配線
５６０６ 配線
５６０７ 対向電極
５６１０ 画素
５６１１ トランジスタ
５６１２ 液晶素子
５６１３ 容量素子
５６１４ 配線
５６１５ 配線
５６１６ 配線
５６２０ 画素
５６２１ トランジスタ
５６２２ 液晶素子
５６２３ 容量素子
５６２４ 配線
５６２５ 配線
５６２７ 対向電極
５６３０ 画素
５６３１ トランジスタ
５６３２ 液晶素子
５６３３ 容量素子
５６３５ 配線
５６３７ 対向電極
５６４０ サブ画素
５６４１ トランジスタ
５６４２ 液晶素子
５６４３ 容量素子
５６４４ 配線
５６４５ 配線
５６４６ 配線
５６４７ 対向電極
５６５０ サブ画素
５６５１ トランジスタ
５６５２ 液晶素子
５６５３ 容量素子
５６５５ 配線
５６５７ 対向電極
５６５９ 画素
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
６４１０ 駆動用トランジスタ
６４１１ スイッチ
６４１２ スイッチ
６４１３ スイッチ
６４１４ 容量素子
６４１５ 容量素子
６４１６ 発光素子
６４１７ 共通電極
６４２１ 信号線
６４２２ 電源線
６４２３ 走査線
６４２４ 走査線
６４２５ 走査線
６４３０ 駆動用トランジスタ
６４３１ スイッチ
６４３２ スイッチ
６４３３ スイッチ
６４３４ 容量素子
６４３５ 発光素子
６４３６ 共通電極
６４４１ 信号線
６４４２ 電源線
６４４３ 走査線
６４４４ 走査線
６４４５ 走査線
８２００ 基板
８２０１ 画素部
８２０２ 画素
８２０３ 走査線側入力端子
８２０４ 信号線側入力端子
８２０５ 走査線駆動回路
８２０６ 信号線駆動回路
８２１０ ＦＰＣ
８２１１ ＩＣチップ
９０３１ 本体
９０３２ 表示部
９０３３ イヤホン
９０３４ 支持部
９０３５ 接続端子
９０３６ センサ
９０３７ マイクロフォン
９０３８ スピーカ
９６０１ 表示パネル
９６０２ 画素部
９６０３ 走査線駆動回路
９６０４ 信号線駆動回路
９６０５ 回路基板
９６０６ コントロール回路
９６０７ 信号分割回路
９６０８ 接続配線
９６１１ チューナ
９６１２ 映像信号増幅回路
９６１３ 映像信号処理回路
９６１４ 信号線駆動回路
９６１５ 音声信号増幅回路
９６１６ 音声信号処理回路
９６１７ スピーカ
９６１８ 制御回路
９６１９ 入力部
９６２１ 表示パネル
９６２２ コントロール回路
９６２３ 信号分割回路
９６２４ 走査線駆動回路
９６３１ 筐体
９６３２ 表示画面
９６３３ スピーカ
９６３４ 操作キー
９６３５ 接続端子
９６３６ センサ
９６３７ マイクロフォン
９６４０ 充電器
９６４２ 筐体
９６４３ 表示部
９６４６ 操作キー
９６４７ スピーカ部
９６４８ 接続端子
９６４９ センサ
９６４１ マクロフォン
９６６２ 表示パネル
９６６３ ＦＰＣ
９６５０ ハウジング
９６５１ プリント基板
９６５２ スピーカ
９６５３ マイクロフォン
９６５４ 送受信回路
９６５５ 信号処理回路
９６５６ 接続端子
９６５７ バッテリー９６５９ 筐体
９６６０ アンテナ
９６６１ センサ
９６７１ 筐体
９６７２ 支持台
９６７３ 表示部
９６７４ 接続端子
９６７５ センサ
９６７６ マイクロフォン
９６７７ スピーカ
９６７８ 操作キー
９６７９ ＬＥＤランプ
９６９１ 本体
９６９２ 表示部
９６９３ 受像部
９６９４ 操作キー
９６９５ 外部接続ポート
９６９６ シャッターボタン
９６９７ 接続端子
９６９８ センサ
９６９９ マイクロフォン
９７００ スピーカ
９７０１ ＬＥＤランプ
９７２１ 本体
９７２２ 筐体
９７２３ 表示部
９７２４ キーボード
９７２５ 外部接続ポート
９７２６ ポインティングデバイス
９７２７ 接続端子
９７２８ センサ
９７２９ マイクロフォン
９７３０ スピーカ
９７３１ ＬＥＤランプ
９７３２ リーダ／ライタ
９７３０ 筐体
９７３１ 表示部
９７３２ リモコン装置
９７３３ スピーカ部
９７４１ 表示パネル
９７４２ ユニットバス
９７５１ 柱状体
９７５２ 表示パネル
９７６１ 車体
９７６２ 表示パネル
９７７１ ドア
９７７２ 表示パネル
９７７３ ガラス窓
９７７４ 天井
９７８１ 天井
９７８２ 表示パネル
９７８３ ヒンジ部
９７９１ 本体
９７９２ 表示部
９７９３ スイッチ
９７９４ 操作キー
９７９５ 赤外線ポート
９７９６ 接続端子
９７９７ センサ
９７９８ マイクロフォン
９７９９ スピーカ
９８００ ＬＥＤランプ
９８１１ 本体
９８１２ 筐体
９８１３ 表示部Ａ
９８１４ 表示部Ｂ
９８１５ 部
９８１６ 操作キー
９８１７ スピーカ部
９８１８ 接続端子
９８１９ センサ
９８２０ マイクロフォン
９８２１ ＬＥＤランプ
９８５１ 筐体
９８５２ 表示部
９８５３ スピーカ部
９８５４ 操作キー
９８５５ 記憶媒体挿入部
９８５６ 接続端子
９８５７ センサ
９８５８ マイクロフォン
９８５９ ＬＥＤランプ
９８６１ 本体
９８６２ 表示部
９８６３ 操作キー
９８６４ スピーカ
９８６５ シャッターボタン
９８６６ 受像部
９８６７ アンテナ
９８６８ 接続端子
９８６９ センサ
９８７０ マイクロフォン
９８７１ ＬＥＤランプ
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ

Claims (12)

1. 表示部を有する表示装置であり、
   前記表示部は、複数の画素を有し、
   前記複数の画素は、同一の信号線を有するｍ列の画素群（ｍは正の整数）に分類され、
   前記画素群が有する画素は、それぞれの領域内において概同一の位置に半導体領域を有し、
   前記画素群は、隣接する画素群と、走査線と平行な方向の画素ピッチＸの距離を置いて配置され、
   前記画素群が有する画素の領域内における前記半導体領域の位置と、前記画素群と隣接する画素群が有する画素の領域内における前記半導体領域の位置の違いがＸ／２であり、
   前記半導体領域は、それぞれの領域内において単結晶またはそれに準じる結晶性を有する
   ことを特徴とする表示装置。
2. 請求項１において、前記複数の画素は、その領域の短辺対長辺比がそれぞれ１：√３であることを特徴とする表示装置。
3. 請求項１または請求項２において、前記表示部における前記半導体領域は、信号線と平行な方向と概３０°の角度を持って並置されていることを特徴とする表示装置。
4. 表示部を有する表示装置であり、
   前記表示部は、複数の画素を有し、
   前記複数の画素は、同一の走査線を有するｎ行の画素群（ｎは正の整数）に分類され、
   前記画素群が有する画素は、それぞれの領域内において概同一の位置に半導体領域を有し、
   前記画素群は、隣接する画素群と、信号線と平行な方向の画素ピッチＹの距離を置いて配置され、
   前記画素群が有する画素の領域内における前記半導体領域の位置と、前記画素群と隣接する画素群が有する画素の領域内における前記半導体領域の位置の違いがＹ／２であり、
   前記半導体領域は、それぞれの領域内において単結晶またはそれに準じる結晶性を有することを特徴とする表示装置。
5. 請求項４において、前記複数の画素は、その領域の短辺対長辺比がそれぞれ√３／２：１であることを特徴とする表示装置。
6. 請求項４または請求項５において、前記表示部における前記半導体領域は、信号線と平行な方向と概３０°の角度を持って並置されていることを特徴とする表示装置。
7. 請求項４または請求項５において、前記表示部における前記半導体領域は、信号線と平行な方向と概６０°の角度を持って並置されていることを特徴とする表示装置。
8. 複数の半導体領域を有する表示装置であり、
   前記複数の半導体領域は、それぞれ、単結晶または単結晶に準じる結晶性を有し、
   前記複数の半導体領域は、それぞれ同じ結晶方位を有する半導体領域の複数の集合に区分され、
   複数の集合の境界線は、複数の正六角形を並置した態様を呈することを特徴とする表示装置。
9. 請求項１乃至８のいずれか一において、さらに
   前記表示装置は画素電極と絶縁膜を有し、
   前記画素電極は前記絶縁膜に接して設けられ、
   前記絶縁膜は、有機物を有する平坦膜であることを特徴とする表示装置。
10. ウェハを切り出して六角形の半導体基板を形成し、
    矩形の基板に形成する表示部の個数に区分する仮想区分線を設定し、
    この設定された仮想区分線に対して、半導体基板の六角形の一辺が平行となり、且つ、該半導体基板の六角形の一辺が最も近い他の六角形の一辺と平行となるように、六角形の半導体基板を矩形の基板に対して複数枚並べて貼り合わせる表示装置の作製方法であり、
    前記仮想区分線は、表示部の外形線である表示装置の作製方法。
11. ウェハを切り出して六角形の半導体基板を形成し、
    矩形の基板上に前記六角形の半導体基板を複数枚並べて貼り合わせ、
    複数の半導体領域を形成し、
    前記半導体領域と電気的に接続する画素電極を形成して少なくとも一つの半導体領域と１つの画素電極を含む画素を複数配置した表示部を形成する表示装置の作製方法であり、
    前記複数の半導体領域の形成は、六角形の半導体基板を矩形の基板に対して複数枚貼り合わせ、隣り合う六角形の基板の境界領域が、ある一つの半導体領域とその隣の半導体領域との間に配置されるように複数の半導体領域を形成する表示装置の作製方法。
12. 請求項１１において、前記表示部における画素の配置はデルタ配置である表示装置の作製方法。

Images