DE102017101547A1 - Soi substrat und herstellungsverfahren hierfür - Google Patents

Soi substrat und herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102017101547A1
DE102017101547A1 DE102017101547.7A DE102017101547A DE102017101547A1 DE 102017101547 A1 DE102017101547 A1 DE 102017101547A1 DE 102017101547 A DE102017101547 A DE 102017101547A DE 102017101547 A1 DE102017101547 A1 DE 102017101547A1
Authority
DE
Germany
Prior art keywords
wafer
deuterium
insulating layer
helium
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017101547.7A
Other languages
English (en)
Inventor
Deyuan Xiao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of DE102017101547A1 publication Critical patent/DE102017101547A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material

Abstract

Die vorliegende Erfindungsanmeldung stellt ein Verfahren zur Herstellung eines SOI-Substrats bereit, und das Verfahren umfasst: Bereitstellen eines ersten Halbleitersubstrats; Aufwachsen einer ersten Isolationsschicht auf einer oberen Fläche des ersten Halbleitersubstrats zur Bildung eines ersten Wafers; Bestrahlen des ersten Halbleitersubstrats über einen Ionenstrahl zur Bildung einer Deuterium- und Helium co-dotierten Schicht bis zu einer vorgebebenen Tiefe von einer oberen Fläche der ersten Isolationsschicht; Aufwachsen einer zweiten Isolationsschicht auf einer oberen Fläche des zweiten Halbleitersubstrats zur Bildung eines zweiten Wafers; Bonden des ersten Wafers mit dem zweiten Wafer; Tempern des ersten Wafers und zweiten Wafers; Trennen eines Teils des ersten Wafers von dem zweiten Wafer; und Bilden einer Deuterium- und Helium co-dotierten Halbleiterschicht auf dem zweiten Wafer.

Description

  • AUFNAHME DURCH BEZUGNAHME
  • Diese Anmeldung beansprucht die Priorität der am 3. März 2016 eingereichten chinesischen Patentanmeldung 201610120580.7 , deren Inhalte in der vorliegenden Schrift vollständig durch Bezugnahme aufgenommen sind.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleitersubstrat und ein Verfahren zur Herstellung des Halbleitersubstrats, und insbesondere ein Silizium auf Isolator (SOI) Substrat und ein Verfahren zur Herstellung des SOI-Substrats.
  • HINTERGRUND
  • In den letzten Jahren haben viele Industriezweige Silizium-auf-Isolator (SOI) Substrat verwendet, um eine halbleiterbasierte integrierte Schaltung herzustellen, anstelle ein Stück eines Silizium-Wafers zu verwenden. Dies ist darauf zurückzuführen, dass die Verwendung eines SOI-Substrats mit dem Vorteil der Verringerung der parasitären Kapazität zwischen Drain und einem Substrat einhergeht, wodurch eine Leistung einer halbleiterbasierten integrierten Schaltung gefördert werden kann.
  • Hinsichtlich eines Verfahrens zur Herstellung einer Halbleitervorrichtung, wie etwa US Patent 5374564 , das ein Verfahren zur Dotierung von Wasserstoffionen in einen Silizium-Wafer und Bildung einer Ionen-dotierten Schicht mit einer vorbestimmten Tiefe des Silizium-Wafers bereitstellt. Dann wird der mit Wasserstoff-Ionen dotierte Siliziumwafer mit einem anderen Siliziumwafer gekoppelt, und eine Siliziumoxidschicht wird zwischen den zwei Siliziumwafern gebildet. Dann werden die beiden Siliziumwafer an der Ionen-dotierten Schicht durch eine Wärmebehandlung getrennt, wodurch eine monokristalline Schicht auf der Ionen-dotierten Schicht gebildet werden kann.
  • Zum Beispiel stellt US Patent 5872387 ein Verfahren zum Tempern eines Substratwachstums einer Gate-Oxid-Schicht bei einer Deuterium-Gashülle bereit, wodurch ungesättigte Bindungen zwischen dem Gate-Oxid und dem Substrat entfernt werden können. Jedoch sollte dieses Verfahren unter sehr hohem Deuterium-Druck erfolgen, so dass Kosten zur Herstellung einer Halbleitervorrichtung steigen.
  • Angesichts des oben beschriebenen Stands der Technik besteht Bedarf an einem verbesserten Verfahren zur Herstellung eines SOI-Substrats, welches zumindest die oben-beschriebenen Nachteile behebt.
  • DARSTELLUNG
  • Eine Aufgabe der vorliegenden Erfindungsanmeldung besteht darin, ein SOI-Substrat und ein Verfahren hierfür bereitzustellen, wobei das SOI-Substrat einen Vorteil der Verringerung der parasitären Kapazität zwischen einem Drain und einem Substrat hat, und die Kosten zur Herstellung des SOI-Substrats gering sein können.
  • Um die oben genannten Probleme zu lösen, stellt die vorliegende Erfindungsanmeldung ein Verfahren zur Herstellung eines SOI-Substrats bereit, und das Verfahren umfasst: Bereitstellen eines ersten Halbleitersubstrats; Aufwachsen einer ersten Isolationsschicht auf einer oberen Fläche des ersten Halbleitersubstrats zur Bildung eines ersten Wafers; Bestrahlen des ersten Halbleitersubstrats über einen Ionenstrahl zur Bildung einer Deuterium und Helium co-dotierten Schicht bis zu einer vorgegebenen Tiefe von einer oberen Fläche der ersten Isolationsschicht; Bereitstellen eines zweiten Substrats; Aufwachsen einer zweiten Isolationsschicht auf einer oberen Fläche des zweiten Halbleitersubstrats zur Bildung eines zweiten Wafers; Bonden des ersten Wafers mit dem zweiten Wafer; Tempern des ersten Wafers und zweiten Wafers; Trennen eines Teils des ersten Wafers von dem zweiten Wafer; Bilden einer Deuterium und Helium co-dotierten Halbleiterschicht auf dem zweiten Wafer.
  • Die vorliegende Erfindungsanmeldung stellt ferner ein SOI-Substrat bereit, welches aufweist: ein Halbleitersubstrat; eine Isolationsschicht, die auf einer oberen Fläche des Halbleitersubstrats aufgewachsen wird; und eine Deuterium und Helium co-dotierte Halbleiterschicht, die auf der Isolationsschicht aufgewachsen wird.
  • KURBESCHREIBUNG DER ZECIHNUNGEN
  • Beispielhafte Ausführungsformen werden aus der nachfolgenden detaillierten Beschreibung in Zusammenschau mit den beigefügten Zeichnungen besser verstanden, in denen:
  • 1 ein Ablaufdiagramm eines Verfahrens zur Herstellung eines SOI-Substrats gemäß einer Ausführungsform der vorliegenden Erfindung ist; und
  • die 2A bis 2H Querschnittsansichten eines Verfahren zur Herstellung eines SOI Substrats sind.
  • DETAILLIERTE BESCHREIBUNG
  • Für ein umfassenden Verständnis der vorliegenden Offenbarung und ihrer Vorteile wird nun in Zusammenschau mit den beigefügten Zeichnungen auf die nachfolgende Beschreibung Bezug genommen, wobei in den Zeichnungen gleiche Bezugszeichen gleiche Merkmale andeuten. Fachmänner werden andere Variationen zur Implementierung von beispielhaften Ausführungsformen, einschließlich der hier beschriebenen, verstehen.
  • 1 stellt ein Verfahren zur Herstellung eines SOI-Substrats gemäß einer Ausführungsform dieser Erfindung bereit, und das Herstellungsverfahren umfasst:
  • Schritt 101 (S101): Bereitstellen eines ersten Halbleitersubstrats;
  • Schritt 102 (S102): Aufwachsen einer ersten Isolationsschicht auf einer Bodenfläche des ersten Halbleitersubstrats zur Bildung eines ersten Wafers;
  • Schritt 103 (S103): Deuterium und Helium werden als Quellengase verwendet, und Bestrahlen des ersten Halbleitersubstrats über einen Deuterium und Helium Ionen Co-Strahl zur Bildung einer Deuterium und Helium co-dotierten Schicht bis zu einer vorgegebenen Tiefe von einer oberen Fläche der ersten Isolationsschicht;
  • Schritt 104 (S104): Bereitstellen eines zweiten Halbleitersubstrats;
  • Schritt 105 (S105): Aufwachsen einer zweiten Isolationsschicht auf einer oberen Fläche des zweiten Halbleitersubstrats zur Bildung eines zweiten Wafers;
  • Schritt 106 (S106): Bonden des ersten Wafers mit dem zweiten Wafer;
  • Schritt 107 (S107): Tempern des ersten Wafers und des zweiten Wafers;
  • Schritt 108 (S108): Trennen eines Teils des ersten Wafers von dem zweiten Wafer; und
  • Schritt 109 (S109): Bilden einer Deuterium und Helium co-dotierten Halbleiterschicht des zweiten Wafers;
  • Schritt 110 (S110): Wiederverwenden des abgetrennten Teils des ersten Wafers.
  • Um das Verfahren zur Herstellung des Silizium-auf-Isolator (SOI) genauer zu beschreiben, stellen die 2A bis 2G Querschnittsansichten eines Verfahrens zur Herstellung eines SOI-Substrats bereit.
  • Der erste Schritt wird in 2A beschrieben, ein erstes Halbleitersubstrat 100 wird bereitgestellt, wobei das Material des ersten Halbleitersubstrats 100 ein Gruppe IV Element, SiGe, Gruppe III–V Verbund, Gruppe III Stickstoff-Verbund, oder Gruppe II–VI Verbund beinhalten kann. In einer Ausführungsform ist das Material des ersten Halbleitersubstrats 100 Ein-Kristall-Silizium. In einer anderen Ausführungsform, wenn das Material des ersten Halbleitersubstrats 100 SiGe ist, und der Massenanteil von Germanium liegt zwischen 5%–90%.
  • Der nächste Vorgang wird in 2B beschrieben, eine erste Isolationsschicht 104 wird auf einer oberen Oberfläche 102 des ersten Halbleitersubstrats 100 zur Bildung eines ersten Wafers 106 aufgewachsen, wobei das Material der ersten Isolationsschicht 104 Siliziumdioxid, Siliziumnitrid, oder Aluminiumnitrid beinhalten kann. In einer Ausführungsform ist das Material der ersten Isolationsschicht Siliziumdioxid und die Dicke der ersten Isolationsschicht 104 kann zwischen 0,1 nm und 500 nm liegen.
  • Der nächste Vorgang wird in 2C beschrieben, Helium und Deuterium können durch ein elektrisches Feld zur Erzeugung eines Heliumplasmas und eines Deuteriumplasmas prozessiert werden, und ein Helium- und Deuterium co-dotierter Ionen Co-Strahl kann durch Heranziehen von Heliumionen aus einem Heliumplasma und Deuteriumionen aus einem Deuteriumplasma erzeugt werden. Der erste Wafer 106 wird von einem Helium- und Deuteriumionen Co-Strahl 108 zur Implantation einer Deuterium- und Wasserstoff Co-Dotierungsschicht 112 bis zu einer vorgegebenen Tiefe H von einer oberen Fläche 110 der ersten Isolationsschicht 110 bestrahlt. Die vorgegebene Tiefe H kann durch eine Beschleunigungsenergie des Helium- und Deuteriumionen Co-Strahls 108 und einen Einfallswinkel des Wasserstoff- und Deuteriumionen Co-Strahls 108 gesteuert werden, wobei die Beschleunigungsenergie des Wasserstoff- und Deuteriumionen Co-Strahls 108 durch eine Beschleunigungsspannung und eine Dotierungskonzentration gesteuert werden kann. In einer Ausführungsform ist die vorgegebene Tiefe H zwischen 0,1 μm und 5 μm, eine Beschleunigungsspannung des Wasserstoff- und Deuteriumionen-Co-Strahls 108 liegt zwischen 1 keV und 100 keV, und eine Dotierungsdosierung des Wasserstoff- und Deuteriumionen Co-Strahls 108 liegt zwischen 1016 Ionen/cm2 und 2 × 1017 Ionen/cm2.
  • Der nächste Schritt wird in 2D beschrieben, ein zweites Halbleitersubstrat 200 wird bereitgestellt, wobei das Material des zweiten Halbleitersubstrats 200 ein Gruppe IV Element, Silizium-Germanium (SiGe), Gruppe III–V Verbund, Gruppe III Stickstoff Verbund, oder Gruppe II–VI Verbund beinhalten kann. In einer Ausführungsform ist das Material des zweiten Halbleitersubstrats 200 Einkristall-Silizium.
  • Der nächste Vorgang wird in 2E beschrieben, eine zweite Isolationsschicht 204 wird auf einer oberen Fläche 202 des zweiten Halbleitersubstrats 200 zur Bildung eines zweiten Wafers 206 aufgewachsen, wobei das Material der zweiten Isolationsschicht 204 Siliziumdioxid, Siliziumnitrid, oder Aluminiumnitrid beinhalten kann. In einer Ausführungsform ist das Material der zweiten Isolationsschicht 204 Siliziumdioxid und die Dicke der zweiten Isolationsschicht 204 kann zwischen 0,05 nm und 10 nm liegen.
  • Der nächste Schritt wird in 2F beschrieben, der erste Wafer 106 wird mit dem zweiten Wafer 206 face-to-face gebondet. In einer Ausführungsform wird der erste Wafer 106 mit dem zweiten Wafer 206 durch einen hydrophilen Bonding-Vorgang gebondet, wobei der erste Wafer 106 mit dem zweiten Wafer 206 bei einer Temperatur zwischen 200 Grad Celsius und 400 Grad Celsius gebondet wird. Die detaillierten Schritte des hydrophilen Bonding-Vorgangs umfasst ferner die Schritte: Anfeuchten der ersten Isolationsschicht 104 und der zweiten Isolationsschicht 204; Kontaktieren der angefeuchteten ersten Isolationsschicht 104 mit der angefeuchteten zweiten Isolationsschicht 204; und Pressen der ersten Isolationsschicht 104 und der zweiten Isolationsschicht 204 zum engen Bonden der ersten Isolationsschicht 104 mit der zweiten Isolationsschicht 204.
  • Der nächste Schritt wird in 2G beschrieben, der erste Wafer 106 und der zweite Wafer 206 werden getempert, und der Temperprozess umfasst die Schritte: Erwärmen des ersten Wafers 106 und des zweiten Wafers 206 auf eine Temperatur zwischen 600 Grad Celsius und 900 Grad Celsius; Kühlen des ersten Wafers 106 und des zweiten Wafers 206 auf eine Temperatur zwischen 400 Grad Celsius und 600 Grad Celsius, wobei eine Zeit zur Kühlung des ersten Wafers 106 und des zweiten Wafers 206 zwischen 30 Minuten und 120 Minuten liegt. Nach dem Tempern des ersten Wafers 106 und des zweiten Wafers 206 wird die Deuterium- und Helium co-dotierte Schicht 112 zu einer Vielzahl von Deuterium- und Helium co-dotierten Bläschen 300 verbracht.
  • Der nächste Schritt wird in 2H beschrieben, ein Teil des ersten Wafers 106 wird von dem zweiten Wafer 206 zur Bildung einer Deuterium und Helium Co-Dotierungs-Halbleiterschicht 400 getrennt, wobei die Deuterium- und Helium- Co-Dotierungs-Halbleiterschicht 400 mit der ersten Isolationsschicht 104 gebondet wird und eine Dicke der Deuterium- und Helium Co-Dotierungs-Halbleiterschicht 400 zwischen 50 Å und 50.000 Å liegt, und die Deuterium- und Helium Co-dotierten Bläschen 300 in der Deuterium und Helium Co-Dotierungs-Halbleiterschicht 400 sind.
  • Es ist erwähnenswert, dass der abgetrennte Teil des ersten Wafers 106 vermittels chemisch-mechanischem Polieren (CMP) weiter bearbeitet werden und gesäubert werden kann, so dass der abgetrennte Teil des ersten Wafers 106 zur Senkung von Kosten wiederverwendet werden kann. Der zweite Wafer 106, der mit der Deuterium- und Wasserstoff Co-Dotierungs-Halbleiterschicht 400 gebondet wird, kann ferner auf 10.000 Grad Celsius erwärmt werden, und eine Zeit zur Erwärmung des zweiten Wafers 106 liegt zwischen 30 Minuten und 8 Stunden.
  • Weil eine nichtgesättigte Bindung eine höhere Aktivität besitzt, kann ein Fallenzentrum hergestellt werden, um zu bewirken, dass ein Elektron nochmals mit einer Elektronenfehlstelle angebunden wird. In der Folge nimmt eine Flexibilität einer Halbleitervorrichtung gegenüber „Hot-Carrier-Effekten” ab. Diese Erfindung stellt ein SOI Substrat zur Herstellung einer Halbleitervorrichtung bereit. Das SOI Substrat kann eine parasitäre Kapazität zwischen Drain und Source der Halbleitervorrichtung verringern, in dem SOI Substrat dotierte Deuteriumatome (oder Deuterioumionen) können in eine Grenzfläche zwischen einem Gate-Oxid und dem SOI Substrat diffundiert werden, nachdem das Gate-Oxid auf dem SOI Substrat aufgewachsen wird, und Deuteriumatome (oder Deuteriumionen) werden kovalent mit Halbleiteratomen zur Beseitigung der nicht-gesättigten Bindungen und Erhöhung der Flexibilität der Halbleitervorrichtung gegenüber „Hot-Carrier-Effekten” gebunden.
  • Obgleich verschiedene Ausführungsformen gemäß den offenbarten Prinzipien obenstehend beschrieben wurden, sei angemerkt, dass diese lediglich beispielhaft dargestellt wurden, und nicht beschränkend sind. Somit sollte die Weite und der Schutzumfang der beispielhaften Ausführungsform(en) nicht durch eine der oben beschriebenen Ausführungsformen beschränkt werden, sondern nur in Übereinstimmung mit den Ansprüchen und deren Entsprechungen definiert werden, die aus dieser Offenbarung hervorgehen. Ferner werden die obigen Vorteile und Merkmale in beschriebenen Ausführungsformen bereitgestellt, sollen jedoch nicht die Anwendung solcher ausgegebener Ansprüche auf Verfahren und Strukturen beschränken, die einen oder alle der obigen Vorteile erzielen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • CN 201610120580 [0001]
    • US 5374564 [0004]
    • US 5872387 [0005]

Claims (10)

  1. Herstellungsverfahren eines Silizium-auf-Isolator-Substrats, umfassend die Schritte: Bereitstellen eines ersten Halbleitersubstrats; Aufwachsen einer ersten Isolationsschicht auf einer oberen Fläche des ersten Halbleitersubstrats zur Bildung eines ersten Wafers; Bestrahlen des ersten Halbleitersubstrats über einen Ionenstrahl zur Bildung einer Deuteriu- und Helium co-dotierten Schicht bis zu einer vorgegebenen Tiefe von einer oberen Fläche der ersten Isolationsschicht; Bereitstellen eines zweiten Substrats; Aufwachsen einer zweiten Isolationsschicht auf einer oberen Fläche des zweiten Halbleitersubstrats zur Bildung eines zweiten Wafers; Face-to-Face Bonden des ersten Wafers mit dem zweiten Wafer; Tempern des ersten Wafers und zweiten Wafers; Trennen eines Teils des ersten Wafers von dem zweiten Wafer; und Bilden einer Deuterium- und Helium co-dotierten Halbleiterschicht auf dem zweiten Wafer.
  2. Verfahren nach Anspruch 1, wobei die Deuterium- und Helium co-dotierte Schicht an dem ersten Halbleitersubstrat durch einen Helium- und Deuteriumionen-Co-Strahl implantiert wird, und eine Beschleunigungsspannung des Helium- und Deuteriumionen-Co-Strahls zwischen 1 KeV und 100 KeV liegt und eine Dotierungsdosierung des Helium- und Deuteriumionen-Co-Strahls zwischen 1016 Ionen/cm2 und 2 × 1017 Ionen/cm2 liegt.
  3. Verfahren nach Anspruch 1, wobei der erste Wafer mit dem zweiter Wafer bei einer Temperatur zwischen 200 Grad Celsius und 400 Grad Celsius face-to-face gebondet wird.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Bondens des ersten Wafers mit dem zweiten Wafer ferner umfasst: Anfeuchten der ersten Isolationsschicht und der zweiten Isolationsschicht; Kontaktieren der ersten Isolationsschicht mit der zweiten Isolationsschicht; und Pressen der ersten Isolationsschicht und der zweiten Isolationsschicht zum Bonden der ersten Isolationsschicht an der zweiten Isolationsschicht.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Tempern des ersten Wafers und zweiten Wafers ferner umfasst: Erwärmen des ersten Wafers und des zweiten Wafers auf eine Temperatur zwischen 600 Grad Celsius und 900 Grad Celsius; und Kühlen des ersten Wafers und des zweiten Wafers auf eine Temperatur zwischen 400 Grad Celsius und 600 Grad Celsius.
  6. Verfahren nach Anspruch 5, wobei eine Zeit zur Kühlung des ersten Wafers und des zweiten Wafers zwischen 30 Minuten und 120 Minuten beträgt.
  7. Verfahren nach Anspruch 1, wobei eine Dicke der Deuterium- und Helium co-dotierten Halbleiterschicht zwischen 50 Å und 50.000 Å beträgt.
  8. Verfahren nach Anspruch 1, ferner umfassend einen Schritt des Erwärmens des zweiten Wafers auf 10.000 Grad Celsius nochmals nach dem Trennen eines Teils des ersten Wafers von dem zweiten Wafer.
  9. Silizium-auf-Isolator-Substrat, aufweisend: ein Halbleitersubstrat; eine Isolationsschicht, die auf einer oberen Fläche des Halbleitersubstrats aufgewachsen ist; und eine Deuterium und Helium co-dotierte Halbleiterschicht, die auf einer oberen Fläche der Isolationsschicht aufgewachsen ist.
  10. Silizium-auf-Isolator-Substrat nach Anspruch 9, wobei eine Dicke der Deuterium- und Helium co-dotierten Halbleiterschicht zwischen 50 Å und 50.000 Å liegt.
DE102017101547.7A 2016-03-03 2017-01-26 Soi substrat und herstellungsverfahren hierfür Withdrawn DE102017101547A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120580.7 2016-03-03
CN201610120580.7A CN107154347B (zh) 2016-03-03 2016-03-03 绝缘层上顶层硅衬底及其制造方法

Publications (1)

Publication Number Publication Date
DE102017101547A1 true DE102017101547A1 (de) 2017-09-07

Family

ID=59650982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017101547.7A Withdrawn DE102017101547A1 (de) 2016-03-03 2017-01-26 Soi substrat und herstellungsverfahren hierfür

Country Status (6)

Country Link
US (1) US20170256441A1 (de)
JP (1) JP2017157815A (de)
KR (1) KR20170103652A (de)
CN (1) CN107154347B (de)
DE (1) DE102017101547A1 (de)
TW (1) TWI628712B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154347B (zh) 2016-03-03 2020-11-20 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
CN107154347A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
US7378335B2 (en) * 2005-11-29 2008-05-27 Varian Semiconductor Equipment Associates, Inc. Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
EP1993127B1 (de) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4636110B2 (ja) * 2008-04-10 2011-02-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP6454716B2 (ja) * 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
CN107154347A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Also Published As

Publication number Publication date
KR20170103652A (ko) 2017-09-13
TW201732927A (zh) 2017-09-16
US20170256441A1 (en) 2017-09-07
CN107154347A (zh) 2017-09-12
TWI628712B (zh) 2018-07-01
JP2017157815A (ja) 2017-09-07
CN107154347B (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
EP1604390A1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102013205126A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
EP1616345A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102016118509A1 (de) Silizium-auf-Isolator (SOI)-Struktur und Herstellungsverfahren
DE102017100054A1 (de) Soi substrat und herstellungsverfahren hierfür
DE112011101488T5 (de) Transistor mit durch einen durch Implantation entspannten vergrabenen Stressor induzierter Längsverspannung im Kanal
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE102017101547A1 (de) Soi substrat und herstellungsverfahren hierfür
DE112011100445T5 (de) Schichttransfer unter Verwendung einer mit Bor dotierten SiGe-Schicht
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102016119644B4 (de) Herstellungsverfahren eines soi-substrats
DE112013001289T5 (de) Verfahren zum Testen einer Halbleiter-auf-lsolator-Struktur und Anwenden des Tests auf das Herstellungsverfahren einer solchen Struktur
DE102008009411A1 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102016102070A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
DE19757685A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112018003666T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee