DE102016119644B4 - Herstellungsverfahren eines soi-substrats - Google Patents

Herstellungsverfahren eines soi-substrats Download PDF

Info

Publication number
DE102016119644B4
DE102016119644B4 DE102016119644.4A DE102016119644A DE102016119644B4 DE 102016119644 B4 DE102016119644 B4 DE 102016119644B4 DE 102016119644 A DE102016119644 A DE 102016119644A DE 102016119644 B4 DE102016119644 B4 DE 102016119644B4
Authority
DE
Germany
Prior art keywords
wafer
insulating layer
deuterium
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016119644.4A
Other languages
English (en)
Other versions
DE102016119644A1 (de
Inventor
Deyuan Xiao
Richard R. Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of DE102016119644A1 publication Critical patent/DE102016119644A1/de
Application granted granted Critical
Publication of DE102016119644B4 publication Critical patent/DE102016119644B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Abstract

Herstellungsverfahren eines SOI-Substrats, umfassend die Schritte:Bereitstellen eines ersten Halbleitersubstrats (100);Bilden einer ersten Isolierschicht (104) auf einer oberen Oberfläche des ersten Halbleitersubstrats (100) zum Bilden eines ersten Wafers (106);Bereitstellen eines zweiten Halbleitersubstrats (200);Aufwachsen einer zweiten Isolierschicht (204) auf einer oberen Oberfläche des zweiten Halbleitersubstrats (200) zum Bilden eines zweiten Wafers (206);Bonden des ersten Wafers (106) mit dem zweiten Wafer (206) Fläche auf Fläche;Trennen eines Teils des ersten Wafers (106) vom zweiten Wafer (206); undBilden einer mit Deuterium dotierten Schicht auf dem zweiten Wafer (206)dadurch gekennzeichnet, dass das Verfahren ferner umfasst:Bestrahlen des ersten Halbleitersubstrats (100) vermittels eines Ionenstrahls zum Bilden einer Dotierungsschicht (112) auf eine vorbestimmte Tiefe von einer oberen Oberfläche der ersten Isolierschicht (104);undTempern des ersten Wafers (106) und zweiten Wafers (206) bei einer Deuteriumatmosphäre, so dass die Dotierungsschicht (112) auf eine Vielzahl von mit Deuterium dotierten Blasen (300) übertragen wird; undwobei, in dem Schritt des Bildens einer mit Deuterium dotierten Schicht auf dem zweiten Wafer (206), die Vielzahl der mit Deuterium dotierten Blasen in der mit Deuterium dotierten Schicht sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen des SOI-Substrats.
  • HINTERGRUND
  • In den letzten Jahren haben viele Branchen Silizium auf einem Isolator- (SOI) Substrat zur Herstellung einer integrierten Halbleiterschaltung verwendet, anstatt ein Stück eines Siliziumwafers zu verwenden. Da die Verwendung eines SOI-Substrats den Vorteil des Verringerns der parasitären Kapazität zwischen dem Drain-Bereich und dem Substrat hat, wodurch eine Leistung einer integrierten Halbleiterschaltung verbessert werden kann.
  • In Bezug auf ein Verfahren zum Herstellen einer Halbleitervorrichtung stellt z. B. US 5374564 A ein Verfahren zum Dotieren von Wasserstoffionen in einen Siliziumwafer und zum Bilden einer mit Ionen dotierten Schicht in einer vorbestimmten Tiefe des Siliziumwafers bereit. Dann wird der mit Wasserstoffionen dotierte Siliziumwafer mit einem anderen Siliziumwafer gekoppelt, und zwischen den zwei Siliziumwafern wird ein Siliziumsauerstofffilm gebildet. Dann werden die zwei Siliziumwafer an der mit Ionen dotierten Schicht per Hitzebehandlung getrennt, wodurch ein monokristalliner Siliziumfilm auf der mit Ionen dotierten Schicht gebildet werden kann.
  • US 5872387 A stellt z. B. ein Verfahren zum Tempern eines Substratwachstums eines Gate-Oxids bei einer Deuteriumatmosphäre bereit, wodurch nicht paarige Verbindungen zwischen der Gateoxidschicht und dem Substrat entfernt werden können. Allerdings sollte dieses Verfahren bei einem sehr hohen Deuteriumdruck derart erfolgen, dass die Kosten zum Herstellen einer Halbleitervorrichtung erhöht sind.
  • Angesichts des oben beschriebenen Standes der Technik besteht ein Bedarf für ein verbessertes Verfahren zur Herstellung eines SOI Substrats, das wenigstens die oben beschriebenen Nachteile behebt.
  • EP 1993127 A2 offenbart ein Herstellungsverfahren für ein SOI-Substrat, das ein Basissubstrat mit geringer Wärmebeständigkeit und eine sehr dünne Halbleiterschicht mit hoher Ebenheit besitzt. Das Verfahren umfasst: Implantieren von Wasserstoffionen in ein Halbleitersubstrat, um eine Ionenimplantationsschicht zu bilden; Bonden des Halbleitersubstrats und eines Basissubstrats wie eines Glassubstrats, Anordnen einer Bindeschicht dazwischen; Erhitzen der miteinander verbundenen Substrate, um das Halbleitersubstrat von dem Basissubstrat zu trennen, wobei eine dünne Halbleiterschicht über dem Basissubstrat verbleibt; Bestrahlen der Oberfläche der dünnen Halbleiterschicht mit Laserlicht, um die Planarität zu verbessern und die Kristallinität der dünnen Halbleiterschicht wiederherzustellen; und Dünnermachen der dünnen Halbleiterschicht.
  • DE 102004060363 A1 betrifft ein Verfahren zur Herstellung eines Halbleitersubstrat mit Mehrschichtaufbau - bei dem auf einem Trägersubstrat (TS) in Waferform eine Oxidschicht (DS1) und darüber eine erste dotierte Teilschicht (TLS1) einer Halbleiterschicht (HS) angeordnet werden - bei dem über der ersten dotierten Teilschicht (TLS1) zumindest eine weitere dotierte Teilschicht (TLS3) der Halbleiterschicht erzeugt wird, deren Dotierung von einem der ersten Teilschicht entgegengesetzten Leitfähigkeitstyp ist, so dass sich ein Halbleiterübergang (HU) ausbildet.
  • ZUSAMMENFASSUNG
  • Ein Ziel der vorliegenden Erfindung besteht darin, ein SOI-Substrat bereitzustellen, wobei das SOI-Substrat den Vorteil des Verringerns der parasitären Kapazität zwischen dem Drain-Bereich und dem Substrat aufweist, und die Kosten für die Herstellung des SOI Substrats ebenfalls verringert werden können.
    Um die obigen Probleme zu lösen, stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines SOI-Substrats gemäß Anspruch 1 bereit. Bevorzugte Ausführungsformen werden in den Unteransprüchen dargestellt.
  • Figurenliste
  • Beispielhafte Ausführungsformen werden aufgrund der nachfolgenden detaillierten Beschreibung leichter verstanden, wenn sie in Verbindung mit der beigefügten Zeichnung gelesen werden, in der:
    • 1 ein Flussdiagramm eines Verfahrens zum Herstellen eines SOI-Substrats gemäß einer Ausführungsform der vorliegenden Erfindung ist; und
    • 2A-2H Querschnittansichten eines Vorgangs zum Herstellen eines SOI-Substrats sind.
  • DETAILLIERTE BESCHREIBUNG
  • Für ein umfassenderes Verständnis der vorliegenden Offenbarung und ihrer Vorteile wird nunmehr auf die nachstehende Beschreibung in Verbindung mit den begleitenden Zeichnungen Bezug genommen, in der gleiche Bezugsziffern gleiche Merkmale angeben. Dem Fachmann werden weitere Varianten zum Umsetzen von beispielhaften Ausführungsformen klar sein, darunter die hierin beschriebenen.
  • 1 stellt ein Verfahren zur Herstellung eines SOI-Substrats gemäß einer Ausführungsform dieser Erfindung und Schritte des Herstellungsverfahrens bereit, umfassend:
    • Schritt 101(S101): Bereitstellen eines ersten Halbleitersubstrats;
    • Schritt 102(S102): Bilden einer ersten Isolierschicht auf einer oberen Oberfläche des ersten Halbleitersubstrats zum Bilden eines ersten Wafers;
    • Schritt 103(S103): Verwenden von Wasserstoff als Quellengas und Bestrahlen des ersten Halbleitersubstrats über einen Wasserstoffionenstrahl zum Bilden einer dotierten Schicht auf eine vorbestimmte Tiefe von der oberen Oberfläche der ersten Isolierschicht;
    • Schritt 104(S104): Bereitstellen eines zweiten Halbleitersubstrats;
    • Schritt 105(S105): Bereitstellen einer zweiten Isolierschicht auf einer oberen Oberfläche des zweiten Halbleitersubstrats zum Bilden eines zweiten Wafers;
    • Schritt 106(S106): Bonden des ersten Wafers mit dem zweiten Wafer Flächeauf-Fläche;
    • Schritt 107(S107): Tempern des ersten Wafers und des zweiten Wafers bei einer Deuteriumatmosphäre;
    • Schritt 108(S108): Trennen eines Teils des ersten Wafers vom zweiten Wafer; und
    • Schritt 109(S109): Bilden einer mit Deuterium dotierten Schicht auf dem zweiten Wafer;
    • Schritt 110(S110): Wiederverwenden des getrennten Teils des ersten Wafers.
  • Zur spezifischeren Beschreibung des Verfahrens zum Herstellen des SOI-Substrat stellen die 2A-2G Querschnittansichten eines Vorgangs zum Herstellen eines SOI-Substrats bereit.
  • Auf den ersten Schritt wird in 2A Bezug genommen, ein erstes Halbleitersubstrat 100 wird bereitgestellt, wobei das Material des ersten Halbleitersubstrats 100 die Gruppe IV, SiGe, Verbindung der Gruppen III-V, Stickstoffverbindung der Gruppe III, oder Verbindung der Gruppen II-VI sein kann. In einer Ausführungsform ist das Material des ersten Halbleitersubstrats 100 Einkristall-Silizium. In einer anderen Ausführungsform ist das Material des ersten Halbleitersubstrats 100 SiGe und das Gewichtsprozent des Germaniums liegt zwischen 5%~90%.
  • Auf den nächsten Vorgang wird in 2B Bezug genommen, eine erste Isolierschicht 104 wird auf einer oberen Oberfläche 102 des ersten Halbleitersubstrats 100 für einen ersten Wafer 106 gebildet, wobei das Material der ersten Isolierschicht 104 Siliziumdioxid, Siliziumnitrid oder Aluminiumnitrid beinhalten kann. In einer Ausführungsform ist das Material der ersten Isolierschicht Siliziumdioxid und die Dicke der ersten Isolierschicht 104 beträgt zwischen 0,1 nm und 500 nm.
  • Auf den nächsten Vorgang wird in 2C Bezug genommen, Wasserstoff oder Deuterium kann als Quellengas verwendet werden und das Plasma des Quellengases kann über einen elektrischen Feldeffekt erzeugt werden. Der Ionenstrahl des Quellengases kann über das Verwenden von Ionen des Plasmas erzeugt werden.
  • In einer Ausführungsform wird Wasserstoff als Quellengas verwendet und der erste Wafer 106 wird zum Bilden einer mit Wasserstoff dotierten Schicht 112 auf eine vorbestimmte Tiefe H von einer oberen Oberfläche 110 der ersten Isolierschicht 104 mit einem Wasserstoffionenstrahl 108 bestrahlt. Die vorbestimmte Tiefe H kann durch eine beschleunigte Energie des Wasserstoffionenstrahls 108 und einen Einfallswinkel des Wasserstoffionenstrahls 108 gesteuert werden, wobei die beschleunigte Energie des Wasserstoffionenstrahls 108 durch eine beschleunigte Spannung und eine Dotierungskonzentration gesteuert werden kann. In einer Ausführungsform beträgt die vorbestimmte Tiefe H 0,01 µm und 5 µm, eine beschleunigte Spannung des Wasserstoffionenstrahls 108 beträgt zwischen 1 keV und 200 keV, und eine dotierte Dosierung des Wasserstoffionenstrahls 108 beträgt zwischen 1016 Ionen/cm2 und 2×1017 Ionen/cm2. Auf den nächsten Schritt wird unter 2D Bezug genommen, ein zweites Halbleitersubstrat 200 wird bereitgestellt, bei dem das Material des zweiten Halbleitersubstrats 200 die Gruppe IV, SiGe, die Verbindung der Gruppen III-V, die Stickstoffverbindung der Gruppe III oder die Verbindung der Gruppen II-VI ist. In einer Ausführungsform ist das Material des zweiten Halbleitersubstrats 200 ein Einkristall-Silizium.
  • Auf den nächsten Vorgang wird unter 2E Bezug genommen, auf einer oberen Oberfläche 202 des zweiten Halbleitersubstrats 200 wird für einen zweiten Wafer 206 eine zweite Isolierschicht 204 aufgewachsen, wobei das Material der zweiten Isolierschicht 204 Siliziumdioxid, Siliziumnitrid oder Aluminiumnitrid beinhalten kann. In einer Ausführungsform ist das Material der zweiten Isolierschicht 204 Siliziumdioxid und die Dicke der zweiten Isolierschicht 204 kann zwischen 0,05 nm und 10 nm betragen.
  • Auf den nächsten Schritt wird in 2F Bezug genommen, der erste Wafer 106 wird mit dem zweiten Wafer 206 Fläche auf Fläche gebondet. In einer Ausführungsform wird der erste Wafer 106 mit dem zweiten Wafer 206 per hydrophilem Bonding-Vorgang gebondet, wobei der erste Wafer 106 mit dem zweiten Wafer 206 bei einer Temperatur zwischen 200 Grad Celsius und 400 Grad Celsius gebondet wird. Die einzelnen Schritte des hydrophilen Bonding-Vorgangs umfassen weiterhin die Schritte: Befeuchten der ersten Isolierschicht 104 und der zweiten Isolierschicht 204; Kontaktieren der befeuchteten ersten Isolierschicht 104 mit der befeuchteten zweiten Isolierschicht 204; und Pressen der ersten Isolierschicht 104 und der zweiten Isolierschicht 204 zum engen Bonden der ersten Isolierschicht 104 mit der zweiten Isolierschicht 204.
  • Auf den nächsten Schritt wird unter 2G Bezug genommen, der erste Wafer 106 und der zweite Wafer 206 werden bei einer Deuteriumatmosphäre getempert. In einer Ausführungsform beträgt ein Druck der Deuteriumatmosphäre zwischen 1,3 kPa (10 Torr) und 133,3 kPa (1.000 Torr) und der Tempervorgang umfasst die Schritte: Erhitzen des ersten Wafers 106 und des zweiten Wafers 206 auf eine Temperatur zwischen 600 Grad Celsius und 1200 Grad Celsius, wobei die Zeit zum Erhitzen des ersten Wafers 106 und des zweiten Wafers 206 zwischen 0,5 Stunden und 8 Stunden beträgt; Kühlen des ersten Wafers 106 und des zweiten Wafers 206 auf eine Temperatur zwischen 400 Grad Celsius und 600 Grad Celsius, wobei die Zeit zum Kühlen des ersten Wafers 106 und des zweiten Wafers 206 zwischen 30 Minuten und 120 Minuten beträgt. Nach dem Tempern des ersten Wafers 106 und des zweiten Wafers 206 wird die mit Wasserstoff dotierte Schicht 112 auf eine Vielzahl von mit Deuterium dotierten Bläschen 300 übertragen.
  • Auf den nächsten Schritt wird in 2H Bezug genommen, ein Teil des ersten Wafers 106 wird zum Bilden einer mit Deuterium dotierten Schicht 400 von dem zweiten Wafer 206 getrennt, wobei die mit Deuterium dotierte Schicht 400 mit der ersten Isolierschicht 104 gebondet ist, wobei die durch Wasserstoff oder Deuterium erzeugten Bläschen 300 sich in der mit Deuterium dotierten Schicht 400 befinden. Die Waferaufspaltung erfolgt wahrscheinlich in dem Bereich der Bläschen 300. Eine Deuterium-Konzentration der mit Deuterium dotierten Schicht 400 beträgt zwischen 1010 Atomen/cm3 und 8×1018 Atomen/cm3.
  • Es ist anzumerken, dass der abgetrennte Teil des ersten Wafers 106 mit chemisch-mechanischem Polieren (CMP) derart weiter verarbeitet und gereinigt werden kann, dass der getrennte Teil des ersten Wafers 106 wiederverwendet werden kann, um Kosten zu sparen. Der mit der mit Deuterium dotierten Schicht 400 gebondete zweite Wafer 206 kann weiter auf eine Temperatur zwischen 600° C und 1200° C erhitzt werden und die Zeit zum Erhitzen des zweiten Wafers 206 beträgt zwischen 30 Minuten und 8 Stunden.
  • Da eine ungesättigte Bindung (sogenannte „dangling bonds“) eine höhere Aktivität hat, kann ein Einfangzentrum hergestellt werden, um zu veranlassen, dass ein Elektron mit einem Elektronenloch erneut gebunden wird. Infolgedessen wird eine Resilienz einer Halbleitervorrichtung gegenüber heißen Trägereffekten abgeschwächt. Diese Erfindung stellt ein SOI Substrat zur Herstellung einer Halbleitervorrichtung bereit. Das SOI Substrat kann eine parasitäre Kapazität zwischen einer Drain und einer Quelle der Halbleitervorrichtung verringern, in dem SOI Substrat dotierte Deueriumatome (oder Deuteriumionen) können in eine Schnittstelle zwischen einem Gate-Oxid und dem SOI Substrat nach dem Aufwachsen des Gate-Oxids auf dem SOI Substrat diffundiert werden, und Deuteriumatome (oder Deuteriumionen) werden kovalent mit Halbleiteratomen gebunden, um die nichtpaarige Verbindung zu eliminieren und die Resilienz der Halbleitervorrichtung gegenüber heißen Trägereffekten zu erhöhen. Darüber hinaus benötigt das Verfahren zum Herstellen des SOI Substrat keinen sehr hohen Deuteriumdruck und die Kosten für die Herstellung des SOI Substrats können erheblich reduziert werden.

Claims (9)

  1. Herstellungsverfahren eines SOI-Substrats, umfassend die Schritte: Bereitstellen eines ersten Halbleitersubstrats (100); Bilden einer ersten Isolierschicht (104) auf einer oberen Oberfläche des ersten Halbleitersubstrats (100) zum Bilden eines ersten Wafers (106); Bereitstellen eines zweiten Halbleitersubstrats (200); Aufwachsen einer zweiten Isolierschicht (204) auf einer oberen Oberfläche des zweiten Halbleitersubstrats (200) zum Bilden eines zweiten Wafers (206); Bonden des ersten Wafers (106) mit dem zweiten Wafer (206) Fläche auf Fläche; Trennen eines Teils des ersten Wafers (106) vom zweiten Wafer (206); und Bilden einer mit Deuterium dotierten Schicht auf dem zweiten Wafer (206) dadurch gekennzeichnet, dass das Verfahren ferner umfasst: Bestrahlen des ersten Halbleitersubstrats (100) vermittels eines Ionenstrahls zum Bilden einer Dotierungsschicht (112) auf eine vorbestimmte Tiefe von einer oberen Oberfläche der ersten Isolierschicht (104); und Tempern des ersten Wafers (106) und zweiten Wafers (206) bei einer Deuteriumatmosphäre, so dass die Dotierungsschicht (112) auf eine Vielzahl von mit Deuterium dotierten Blasen (300) übertragen wird; und wobei, in dem Schritt des Bildens einer mit Deuterium dotierten Schicht auf dem zweiten Wafer (206), die Vielzahl der mit Deuterium dotierten Blasen in der mit Deuterium dotierten Schicht sind.
  2. Verfahren gemäß Anspruch 1, wobei der Ionenstrahl ein Wasserstoffionenstrahl ist, eine beschleunigte Spannung des Wasserstoffionenstrahls zwischen 1 kev und 200 kev beträgt und eine dotierte Dosierung des Wasserstoffstrahls zwischen 1016 Ionen/cm2 und 2×1017 Ionen/cm2 beträgt.
  3. Verfahren gemäß Anspruch 1, wobei der erste Wafer mit dem zweiten Wafer Fläche auf Fläche bei einer Temperatur zwischen 200 Grad Celsius und 400 Grad Celsius gebondet wird.
  4. Verfahren gemäß Anspruch 1, wobei der Schritt des Bondens des ersten Wafers (106) mit dem zweiten Wafer (206) weiterhin umfasst: Befeuchten der ersten Isolierschicht (104) und der zweiten Isolierschicht (204); Kontaktieren der ersten Isolierschicht (104) mit der zweiten Isolierschicht (204); und Pressen der ersten Isolierschicht (104) und der zweiten Isolierschicht (204) zum Bonden der ersten Isolierschicht (104) auf der zweiten Isolierschicht (204).
  5. Verfahren gemäß Anspruch 1, wobei ein Druck der Deuteriumatmosphäre zwischen 1,3 kPa (10 Torr) und 133,3 kPa (1.000 Torr) beträgt.
  6. Verfahren gemäß Anspruch 1, wobei eine Dotierungskonzentration der mit Deuterium dotierten Schicht zwischen 1010 Atomen/cm3 und 8×1018 Atomen/cm3 beträgt.
  7. Verfahren gemäß Anspruch 1, wobei der Temperschritt des ersten Wafers und des zweiten Wafers ferner umfasst: Erhitzen des ersten Wafers und des zweiten Wafers auf eine Temperatur zwischen 600 Grad Celsius und 1200 Grad Celsius; und Abkühlen des ersten Wafers und des zweiten Wafers auf eine Temperatur zwischen 400 Grad Celsius und 600 Grad Celsius.
  8. Verfahren gemäß Anspruch 1, ferner umfassend einen Schritt des Erhitzens des zweiten Wafers auf eine Temperatur zwischen 600 Grad Celsius und 1200 Grad Celsius erneut nach dem Trennen eines Teils des ersten Wafers von dem zweiten Wafer.
  9. Verfahren gemäß Anspruch 8, wobei die Zeit zum Erhitzen des ersten Wafers und des zweiten Wafers erneut zwischen 30 Minuten und 8 Stunden beträgt.
DE102016119644.4A 2016-03-03 2016-10-14 Herstellungsverfahren eines soi-substrats Active DE102016119644B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120843.4A CN107154379B (zh) 2016-03-03 2016-03-03 绝缘层上顶层硅衬底及其制造方法
CN201610120843.4 2016-03-03

Publications (2)

Publication Number Publication Date
DE102016119644A1 DE102016119644A1 (de) 2017-09-07
DE102016119644B4 true DE102016119644B4 (de) 2023-02-02

Family

ID=59650631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016119644.4A Active DE102016119644B4 (de) 2016-03-03 2016-10-14 Herstellungsverfahren eines soi-substrats

Country Status (6)

Country Link
US (1) US10170356B2 (de)
JP (1) JP6273322B2 (de)
KR (1) KR101869641B1 (de)
CN (1) CN107154379B (de)
DE (1) DE102016119644B4 (de)
TW (1) TWI611462B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154379B (zh) 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
DE102004060363A1 (de) 2004-12-15 2006-06-29 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
EP1993127A2 (de) 2007-05-18 2008-11-19 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats und Verfahren zur Herstellung einer Halbleitervorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH11330438A (ja) 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060094259A1 (en) * 2004-11-03 2006-05-04 Freescale Semiconductor, Inc. Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US20060270192A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Semiconductor substrate and device with deuterated buried layer
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
US7378335B2 (en) * 2005-11-29 2008-05-27 Varian Semiconductor Equipment Associates, Inc. Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
EP1993128A3 (de) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
EP2045844A1 (de) * 2007-10-03 2009-04-08 ABB Technology AG Halbleitermodul
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN107154379B (zh) 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
DE102004060363A1 (de) 2004-12-15 2006-06-29 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
EP1993127A2 (de) 2007-05-18 2008-11-19 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats und Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US10170356B2 (en) 2019-01-01
KR101869641B1 (ko) 2018-06-20
JP6273322B2 (ja) 2018-01-31
DE102016119644A1 (de) 2017-09-07
CN107154379B (zh) 2020-01-24
JP2017157811A (ja) 2017-09-07
TWI611462B (zh) 2018-01-11
KR20170103648A (ko) 2017-09-13
TW201732886A (zh) 2017-09-16
CN107154379A (zh) 2017-09-12
US20170256438A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
CN100389477C (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE102013205126A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE10038290A1 (de) Verarbeitungsverfahren zur Herstellung eines versetzungsfreien Silizium-auf-Isolator-Substrats, das durch Implantation von Sauerstoff vorbereitet wird
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102016119644B4 (de) Herstellungsverfahren eines soi-substrats
DE102017100054A1 (de) Soi substrat und herstellungsverfahren hierfür
DE112011100445T5 (de) Schichttransfer unter Verwendung einer mit Bor dotierten SiGe-Schicht
US10658226B2 (en) Method for preparing SOI wafer by using rapid thermal processing
DE112013001289T5 (de) Verfahren zum Testen einer Halbleiter-auf-lsolator-Struktur und Anwenden des Tests auf das Herstellungsverfahren einer solchen Struktur
DE102017101547A1 (de) Soi substrat und herstellungsverfahren hierfür
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19757685A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008009411A1 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
DE112017005251T5 (de) Bauelementbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final