JP2010153637A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2010153637A
JP2010153637A JP2008330827A JP2008330827A JP2010153637A JP 2010153637 A JP2010153637 A JP 2010153637A JP 2008330827 A JP2008330827 A JP 2008330827A JP 2008330827 A JP2008330827 A JP 2008330827A JP 2010153637 A JP2010153637 A JP 2010153637A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
thin film
silicon thin
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008330827A
Other languages
English (en)
Other versions
JP5625239B2 (ja
Inventor
Tetsushi Oka
哲史 岡
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008330827A priority Critical patent/JP5625239B2/ja
Priority to PCT/JP2009/005378 priority patent/WO2010073448A1/ja
Priority to EP09834265A priority patent/EP2372750A4/en
Priority to US13/130,681 priority patent/US8389382B2/en
Publication of JP2010153637A publication Critical patent/JP2010153637A/ja
Application granted granted Critical
Publication of JP5625239B2 publication Critical patent/JP5625239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

【課題】イオン注入剥離法で得られた貼り合わせウェーハのシリコン薄膜中のドーパント濃度の変化を抑制しながら平坦化熱処理を行うことができる貼り合わせウェーハの製造方法を提供することを目的とする。
【解決手段】ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは酸化膜を介して貼り合わせた後、イオン注入層でボンドウェーハを剥離させることにより、ベースウェーハ上にシリコン薄膜を有する貼り合わせウェーハを作製し、貼り合わせウェーハに水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行う貼り合わせウェーハの製造方法において、平坦化熱処理の雰囲気中に、シリコン薄膜に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行う貼り合わせウェーハの製造方法。
【選択図】図1

Description

本発明は、イオン注入剥離法を用いたシリコン薄膜を有する貼り合わせウェーハを製造する方法に関する。
貼り合わせウェーハ作製方法として、2枚のウェーハを貼り合せた後、一方のウェーハの薄膜化を研削・研磨で行う方法とイオン注入剥離法(スマートカット(登録商標)法とも呼ばれる。)が一般的に知られている。
まず、研削・研磨で行う方法であるが、これは、2枚のシリコンウェーハを直接あるいは酸化膜を介して接着剤を用いることなく結合し、熱処理(1000〜1200℃)により結合強度を高めた後、片方のウェーハを研削・研磨により薄膜化する方法である。本手法の利点は、薄膜化されたシリコンの結晶性や埋め込み酸化膜等の信頼性が通常のシリコンウェーハと同等であることであり、欠点は薄膜化されたシリコンの膜厚均一性に限界(高々±0.3μm程度)があること、および1枚の貼り合わせウェーハの製造には2枚のシリコンウェーハが使用されるため材料コストが高い点である。
一方、イオン注入剥離法は、2枚のシリコンウェーハの少なくとも一方のウェーハ(ボンドウェーハ)の一主面に水素イオン、希ガスイオンの少なくとも一種類を注入し、ウェーハ内部にイオン注入層(剥離層)を形成させた後、該イオン注入した面と他方のシリコン単結晶ウェーハ(ベースウェーハ)の一主面を直接あるいは酸化膜を介して密着させ、その後500℃以上の熱処理を加えて剥離する方法であり、±10nm以下の膜厚均一性のシリコン薄膜を有する貼り合わせウェーハを容易に作製できる優位性と、剥離したボンドウェーハを複数回再利用し材料コストの低減が図れる優位性を有している。
ところで、酸化膜を介して貼り合わせた場合のSOI層(シリコン薄膜)の膜厚が、数μmから数10μmの厚膜SOIウェーハは、バイポーラデバイスやパワーデバイス用として極めて有用なウェーハであるが、低コストでかつ高品質のSOIウェーハを作製することは、上述の研削・研磨で行う方法及びイオン注入剥離法を用いても比較的困難であることが知られている。
その理由は、ボンドウェーハの薄膜化を研削・研磨で行う方法の場合、酸化膜付ウェーハとベアウェーハを貼り合せ、1100℃以上の接合熱処理を行い、研削および研磨処理して所望のSOI層厚さになるように造りこまなければならず、工程が複雑でかつSOI膜厚均一性を良くすることは極めて困難であること、一方、イオン注入剥離法の場合は、SOI層の厚さはイオン注入できる深さ(すなわちイオン注入装置の加速電圧)で決まってしまい、一般的な注入装置の場合、最大加速電圧は200keV程度であり、最大でも2μm程度のSOI層しか得ることができず、この方法で2μmより厚い厚膜SOI層は得られないということである。
このようなSOI層が厚い厚膜SOIウェーハを得る方法として、上述のイオン注入剥離法により得られたSOIウェーハのSOI層上にエピタキシャル層を成長させてSOI層を厚くする方法がある。しかし、イオン注入剥離法で得られた剥離直後のSOI層表面はラフネスが悪く(P−V値:〜50nm)、そのような表面にエピタキシャル成長を行うとラフネスやパーティクルレベルの悪い粗悪なエピタキシャル層となってしまうために、何らかの工夫が必要である。
これに対して、研磨のみでラフネスを改善しようとすると、イオン注入剥離法で得られた膜厚均一性が悪化してしまう。一方、特許文献1では、SOIウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後にエピタキシャル成長をさせる方法が記載されている。
しかし、この熱処理の処理条件によっては、SOI層が予期しないドーパント濃度プロファイルとなり、デバイスの電気特性に影響を及ぼす欠点があった。また、このようなことは、イオン注入剥離法により作製される貼り合わせウェーハのシリコン薄膜全般に言えることであった。
特開2000−30995号公報
本発明は、上記問題点に鑑みてなされたものであって、イオン注入剥離法で得られた貼り合わせウェーハのシリコン薄膜中のドーパント濃度の変化を抑制しながら平坦化熱処理を行うことができる貼り合わせウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは酸化膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上にシリコン薄膜を有する貼り合わせウェーハを作製し、該貼り合わせウェーハに水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行う貼り合わせウェーハの製造方法において、前記平坦化熱処理の雰囲気中に、前記シリコン薄膜に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行うことを特徴とする貼り合わせウェーハの製造方法を提供する(請求項1)。
このように、平坦化熱処理の雰囲気中に、シリコン薄膜に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行うことにより、シリコン薄膜中のドーパントが熱処理時に外方拡散することを抑制することができる。そして、水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行うことにより、イオン注入法により得られたシリコン薄膜の高い膜厚均一性を保持しながら表面粗さを改善することができる。
以上より、本発明の製造方法であれば、所望のドーパント濃度であって、膜厚均一性が高く、平坦なシリコン薄膜を有する貼り合わせウェーハを効率的に製造することができる。
このとき、前記シリコン薄膜に含まれるドーパント濃度を、1×1018/cm以上とすることが好ましい(請求項2)。
このような、シリコン薄膜に比較的高濃度でドーパントが含まれている場合に、ドーパント濃度の変化を抑制できる本発明の製造方法は特に好適である。
このとき、前記シリコン薄膜がp型の場合には、前記ドーパントガスとしてB又はBClを含むガスを添加し、前記シリコン薄膜がn型の場合には、前記ドーパントガスとしてPHを含むガスを添加することができる(請求項3)。
このように、本発明の製造方法の平坦化熱処理時に添加するドーパントガスは、適宜選択することができる。
このとき、前記平坦化熱処理を行った貼り合わせウェーハのシリコン薄膜上に、シリコンエピタキシャル層を成長させることが好ましい(請求項4)。
このように、本発明の平坦化熱処理を行った貼り合わせウェーハのシリコン薄膜は高い膜厚均一性と所望のドーパント濃度を保持しながら表面が平坦にされているため、その表面上には欠陥の少ない高平坦度のエピタキシャル層を成長させることができ、さらには設計値どおりのドーパント濃度とすることができるため、高品質の厚膜のシリコン層を有する貼り合わせウェーハを製造することができる。
このとき、前記平坦化熱処理及び前記シリコンエピタキシャル層の成長を、同一の反応装置で連続的に行うことが好ましい(請求項5)。
シリコン薄膜と同一の導電型のエピタキシャル層を形成する場合には、平坦化熱処理とシリコンエピタキシャル成長を同一の反応装置で連続的に行うことで、より効率的に厚膜の貼り合わせウェーハを製造することができる。
このとき、前記平坦化熱処理及び前記シリコンエピタキシャル層の成長を、別々の反応装置で行うことが好ましい(請求項6)。
シリコン薄膜と異なる導電型のエピタキシャル層を形成する場合には、平坦化熱処理後ウェーハを一旦反応装置から取り出して、別の反応装置でエピタキシャル成長させることで、シリコンエピタキシャル層中に目的とするドーパント以外の不純物がより確実に混ざらないようにすることができるため、より高品質の厚膜のシリコン層を有する貼り合わせウェーハを得ることができる。
以上のように、本発明の貼り合わせウェーハの製造方法によれば、貼り合わせウェーハのシリコン薄膜を所望のドーパント濃度に保持しながら膜厚均一性高く平坦化することができるため、エピタキシャル層を成長させて厚膜のシリコン層を形成するのに適した貼り合わせウェーハにすることができる。
貼り合わせウェーハの製造において、平坦化熱処理においてシリコン薄膜のドーパント濃度が変化してしまうという問題があった。
本発明者らは、このような問題に対し鋭意検討した結果、以下のようなことを見出した。
図2は、貼り合わせウェーハの製造工程のウェーハ中のドーパント濃度プロファイルを示す図である。
図2(A)に示すように、ボロン高濃度基板をボンドウェーハ40として、酸化膜形成熱処理を行う。ボンドウェーハ40のドーパント(ボロン)が酸化膜41に取り込まれるために、酸化膜41中のボロン濃度は高濃度基板(ボンドウェーハ)40と同等レベルになる。
次に、図2(B)に示すように、酸化膜41が形成されたボンドウェーハ40にイオン注入してイオン注入層43を形成してからベースウェーハ42と貼り合わせるが、室温貼り合わせなのでこの時点でもボロン濃度分布は変化しない。
次に、図2(C)に示すように、ボンドウェーハ40の剥離を行い、SOI層44を形成するが、このときにも、剥離熱処理が比較的低温であるため、ボロン濃度プロファイルはほとんど変化しない。
次に、図2(D)に示すように、剥離後のSOI層44表面のラフネスを改善するために、従来の方法で、高温の水素雰囲気あるいは塩化水素雰囲気で平坦化熱処理を行うと、平坦化のための熱処理は1000℃以上を要するので、SOI層44中のボロンは外方拡散して、濃度プロファイルが変化してしまう。
これに対して、図2(E)に示すように、本発明者らは、剥離後のSOI層44表面のラフネスを改善するために、高温の水素雰囲気あるいは塩化水素雰囲気にボロンを含むドーパントガスを添加して平坦化熱処理を行うと、SOI層44中のボロンの外方拡散が抑制されてドーパント濃度変化を極力防止できることを見出して、本発明を完成させた。
以下、本発明の貼り合わせウェーハの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は、本発明の貼り合わせウェーハの製造方法の実施態様の一例を示すフロー図である。
まず、図1(a)に示すように、ボンドウェーハ10として、例えばボロン濃度が高濃度の基板と、ベースウェーハ20として、ボロン濃度が低濃度の基板を準備する。このとき、図1ではボンドウェーハ10にのみ酸化膜12が形成されているが、酸化膜はベースウェーハ20のみに形成されていてもよく、両ウェーハに形成されていてもよく、また両ウェーハに形成されていなくともよい。
次に、図1(b)に示すように、ボンドウェーハ10の表面から水素ガスイオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層11を形成する。
次に、図1(c)に示すように、ボンドウェーハ10のイオン注入した表面とベースウェーハ20の表面とを酸化膜12を介して貼り合わせる。このとき、酸化膜が形成されていない場合には、直接貼り合わせることもできる。
次に、図1(d)に示すように、イオン注入層11でボンドウェーハ10を剥離させることにより、ベースウェーハ20上にシリコン薄膜(SOI層)31を有する貼り合わせウェーハ30を作製する。剥離させる方法としては、特に限定されないが、例えば不活性ガス雰囲気下約500℃以上の温度で剥離熱処理を加えれば、結晶の再配列と気泡の凝集によってイオン注入層で剥離される。
このとき、シリコン薄膜31に含まれるドーパント濃度を、1×1018/cm以上とすることが好ましい。
このような、シリコン薄膜に比較的高濃度でドーパントが含まれている場合に、ドーパント濃度変化を抑制できる本発明の製造方法は特に好適である。前工程で準備するボンドウェーハに含まれるドーパント濃度が上記値以上であれば、剥離されてシリコン薄膜となった状態でのドーパント濃度もほぼ上記値以上となる。
次に、剥離されたままのシリコン薄膜の表面は荒れているので、図1(e)に示すように、水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行う。この際、本発明では、平坦化熱処理の雰囲気中に、シリコン薄膜31に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行う。
このように、前工程の剥離の際に荒れてしまったシリコン薄膜表面について、水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行うことにより、イオン注入法により得られたシリコン薄膜の高い膜厚均一性を保持しながら、シリコン原子のエッチングとマイグレーションの作用により表面粗さを改善することができる。そして、平坦化熱処理の雰囲気中に、シリコン薄膜に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行うことにより、シリコン薄膜中のドーパントが高温熱処理時に外方拡散することを抑制することができるため、シリコン薄膜中のドーパント濃度の変化を防止することができる。
このとき、シリコン薄膜31がp型の場合(ドーパントがボロン等)には、ドーパントガスとしてB又はBClを含むガスを添加し、シリコン薄膜31がn型の場合(ドーパントがリン、アンチモン、ヒ素等)には、ドーパントガスとしてPHを含むガスを添加することができる。
このように、本発明の製造方法の平坦化熱処理時に添加するドーパントガスは、適宜選択することができる。
この平坦化熱処理の温度としては、特に限定されないが、例えば1000℃以上であれば、シリコン薄膜の平坦化を十分に行うことができ、また貼り合わせ面の接合強度も同時に高めることができるため好ましい。
また、平坦化熱処理の後にCMP(化学的機械研磨)で研磨して、シリコン薄膜表面をより平坦にすることもできる。この場合は、前工程の平坦化熱処理によりある程度平坦にされているため、少ない研磨代で十分に平坦化されるため、研磨により膜厚均一性をそれほど悪化させることもない。
次に、図1(f)に示すように、平坦化熱処理を行った貼り合わせウェーハ30のシリコン薄膜31上にシリコンエピタキシャル層32を成長させて、厚膜SOI層33とすることが好ましい。
このように、本発明の平坦化熱処理を行った貼り合わせウェーハのシリコン薄膜は高い膜厚均一性と所望のドーパント濃度を保持しながら表面が平坦にされているため、その上には欠陥の少ないエピタキシャル層を成長させることができ、さらには設計値どおりのドーパント濃度とすることができるため、高品質の厚膜シリコン層を有する貼り合わせウェーハを製造することができる。
このとき、シリコン薄膜31とシリコンエピタキシャル層32が同一の導電型の場合には、平坦化熱処理とシリコンエピタキシャル成長とを同一の反応装置で連続的に行うことが好ましく、またシリコン薄膜31とシリコンエピタキシャル層32が異なる導電型の場合には、平坦化熱処理とシリコンエピタキシャル成長とを別々の反応装置で行うことが好ましい。
同一の反応装置で連続的に行えば、さらに効率良く製造することができ、導電型が異なる場合には別々の反応装置の方が、異なる導電型の不純物汚染等によるコンペンセイトの心配も少なく、より高品質の貼り合わせウェーハを製造することができる。
以上のように、本発明の貼り合わせウェーハの製造方法によれば、貼り合わせウェーハのシリコン薄膜を所望のドーパント濃度に保持しながら膜厚均一性高く平坦化することができ、その上に欠陥の少ない高平坦度で良質なエピタキシャル層を成長させて厚膜のシリコン層を形成することができるため、厚膜SOIウェーハの製造に好適である。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
ボンドウェーハおよびベースウェーハとして、直径300mm、結晶方位<100>のシリコン単結晶ウェーハ(B濃度:5×1018/cm)を用意し、ボンドウェーハの表面に150nmのシリコン酸化膜を形成した。次にそのシリコン酸化膜を介してH+イオン注入(50keV、5×1016/cm)を行い、ベースウェーハと室温で貼り合せた後、剥離温度500℃で剥離し、SOIウェーハを作製した。
この剥離SOIウェーハを枚葉式エピタキシャル装置を用いて、下記条件にて平坦化熱処理を行った。
1.圧力:常圧(1013hPa(760torr))
2.温度:1050℃
3.H:80slm、HCl:400sccm、B(100ppm):150sccm(有り(実施例)、無し(比較例))
4.時間:10分間
その後、このウェーハを炉外に取り出すことなく、連続してSOI層の上に下記条件にて、3μmのシリコンエピタキシャル成長を行い、厚膜SOIウェーハを作製した。
1.圧力:減圧(107hPa(80torr))
2.温度:1080℃
3.H:40slm、SiHCl:450sccm
図3は、上述のプロセスを行い完成した厚膜SOIウェーハの埋め込み(BOX)酸化膜付近のボロン濃度プロファイルのSIMS(二次イオン質量分析法)による測定結果を示したものである。図3(A)は、塩化水素ガスを含む熱処理においてドーパントガス(B)を添加しなかった場合(比較例)であり、図3(B)はドーパントガス(B)を添加した場合(実施例)を示している。
ドーパントガスを添加しなかった場合は、エピタキシャル成長前のSOI層のB濃度が外方拡散によって低下していることがわかる。一方、ドーパントガスを添加したものは、添加しなかったものと比べて外方拡散が抑制されて、ほぼ初期のボロン濃度を維持していることがわかった。この、外方拡散による濃度低下は処理温度が高いほど、また時間が長いほど顕著であり、熱処理条件によってはSOI層のドーパント濃度が使用した基板の値と大きく異なってしまう可能性がある。熱処理と同時にドーパントガスを流すことによって、SOI層中のドーパントの外方拡散が抑制でき、熱処理条件のマージンが向上し、設計値どおりのドーパント濃度プロファイルを有する厚膜SOIウェーハを製造することができる。
尚、エピタキシャル層のB濃度が漸減しているのは、シリコンエピタキシャル成長においてボロンをドープしなかったためである。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の製造方法の実施態様の一例を示すフロー図である。 貼り合わせウェーハの製造におけるウェーハ中のドーパント濃度プロファイルを示す概略図である。 実施例、比較例で製造したウェーハ中のドーパント濃度分布を示すグラフである。
符号の説明
10、40…ボンドウェーハ、 11、43…イオン注入層、
12、41…酸化膜、 20、42…ベースウェーハ、
30…貼り合わせウェーハ、 31、44…シリコン薄膜(SOI層)、
32…シリコンエピタキシャル層、 33…厚膜SOI層。

Claims (6)

  1. ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは酸化膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上にシリコン薄膜を有する貼り合わせウェーハを作製し、該貼り合わせウェーハに水素もしくは塩化水素を含む雰囲気で平坦化熱処理を行う貼り合わせウェーハの製造方法において、
    前記平坦化熱処理の雰囲気中に、前記シリコン薄膜に含まれるドーパントと同一の導電型のドーパントガスを添加して熱処理を行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記シリコン薄膜に含まれるドーパント濃度を、1×1018/cm以上とすることを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記シリコン薄膜がp型の場合には、前記ドーパントガスとしてB又はBClを含むガスを添加し、前記シリコン薄膜がn型の場合には、前記ドーパントガスとしてPHを含むガスを添加することを特徴とする請求項1又は請求項2に記載の貼り合わせウェーハの製造方法。
  4. 前記平坦化熱処理を行った貼り合わせウェーハのシリコン薄膜上に、シリコンエピタキシャル層を成長させることを特徴とする請求項1乃至請求項3のいずれか一項に記載の貼り合わせウェーハの製造方法。
  5. 前記平坦化熱処理及び前記シリコンエピタキシャル層の成長を、同一の反応装置で連続的に行うことを特徴とする請求項4に記載の貼り合わせウェーハの製造方法。
  6. 前記平坦化熱処理及び前記シリコンエピタキシャル層の成長を、別々の反応装置で行うことを特徴とする請求項4に記載の貼り合わせウェーハの製造方法。
JP2008330827A 2008-12-25 2008-12-25 貼り合わせウェーハの製造方法 Active JP5625239B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008330827A JP5625239B2 (ja) 2008-12-25 2008-12-25 貼り合わせウェーハの製造方法
PCT/JP2009/005378 WO2010073448A1 (ja) 2008-12-25 2009-10-15 貼り合わせウェーハの製造方法
EP09834265A EP2372750A4 (en) 2008-12-25 2009-10-15 MANUFACTURING PROCESS FOR JOINT WAFERS
US13/130,681 US8389382B2 (en) 2008-12-25 2009-10-15 Method for manufacturing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330827A JP5625239B2 (ja) 2008-12-25 2008-12-25 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010153637A true JP2010153637A (ja) 2010-07-08
JP5625239B2 JP5625239B2 (ja) 2014-11-19

Family

ID=42287112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330827A Active JP5625239B2 (ja) 2008-12-25 2008-12-25 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (1) US8389382B2 (ja)
EP (1) EP2372750A4 (ja)
JP (1) JP5625239B2 (ja)
WO (1) WO2010073448A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059726A (ja) * 2010-09-03 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
JP2012064802A (ja) * 2010-09-16 2012-03-29 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012243957A (ja) * 2011-05-19 2012-12-10 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
EP2741313A1 (en) * 2011-09-29 2014-06-11 Shin-Etsu Handotai Co., Ltd. Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620896A (ja) * 1992-06-29 1994-01-28 Kyushu Electron Metal Co Ltd 半導体ウェーハの製造方法
JPH07249588A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 半導体基板およびその熱処理方法
JPH10144698A (ja) * 1996-11-07 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2004014554A (ja) * 2002-06-03 2004-01-15 Denso Corp 半導体装置の製造方法及び半導体装置
JP2005539259A (ja) * 2002-09-12 2005-12-22 アプライド マテリアルズ インコーポレイテッド 共通のガラス基板上のタイル状シリコンウエハ及び製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JP2002184781A (ja) * 2000-12-13 2002-06-28 Sumitomo Metal Ind Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2002217204A (ja) * 2001-01-16 2002-08-02 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法
JP2012510180A (ja) * 2008-11-26 2012-04-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコン−オン−インシュレータ構造体を処理する方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620896A (ja) * 1992-06-29 1994-01-28 Kyushu Electron Metal Co Ltd 半導体ウェーハの製造方法
JPH07249588A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 半導体基板およびその熱処理方法
JPH10144698A (ja) * 1996-11-07 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2004014554A (ja) * 2002-06-03 2004-01-15 Denso Corp 半導体装置の製造方法及び半導体装置
JP2005539259A (ja) * 2002-09-12 2005-12-22 アプライド マテリアルズ インコーポレイテッド 共通のガラス基板上のタイル状シリコンウエハ及び製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059726A (ja) * 2010-09-03 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
JP2012064802A (ja) * 2010-09-16 2012-03-29 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012243957A (ja) * 2011-05-19 2012-12-10 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
EP2741313A1 (en) * 2011-09-29 2014-06-11 Shin-Etsu Handotai Co., Ltd. Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer
CN103918058A (zh) * 2011-09-29 2014-07-09 信越半导体株式会社 计算贴合soi晶片的翘曲的方法及贴合soi晶片的制造方法
EP2741313A4 (en) * 2011-09-29 2015-03-25 Shinetsu Handotai Kk METHOD FOR CALCULATING DEFORMATION DETECTION OF BOUND SOFTWARE AND METHOD FOR MANUFACTURING BOUNDED SOFTWARE
KR101837423B1 (ko) * 2011-09-29 2018-03-12 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법

Also Published As

Publication number Publication date
EP2372750A4 (en) 2012-08-01
JP5625239B2 (ja) 2014-11-19
WO2010073448A1 (ja) 2010-07-01
US8389382B2 (en) 2013-03-05
US20110237049A1 (en) 2011-09-29
EP2372750A1 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
JP5272329B2 (ja) Soiウエーハの製造方法
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
US7446016B2 (en) Method for producing bonded wafer
CN109314040B (zh) 贴合式soi晶圆的制造方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP4636110B2 (ja) Soi基板の製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP2007318102A (ja) Soiウエーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2000196047A (ja) Soi基板及びその製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
WO2012086122A1 (ja) Soiウェーハの製造方法
JP2012243957A (ja) 貼り合わせsoiウェーハの製造方法
JP2012064802A (ja) 貼り合わせウェーハの製造方法
JP5585319B2 (ja) 貼り合わせsoiウェーハの製造方法
JP7334698B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2018164006A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5124973B2 (ja) Soiウェーハの製造方法
JP2022067962A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP6295815B2 (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5625239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250