JP2005539259A - 共通のガラス基板上のタイル状シリコンウエハ及び製造方法 - Google Patents

共通のガラス基板上のタイル状シリコンウエハ及び製造方法 Download PDF

Info

Publication number
JP2005539259A
JP2005539259A JP2004536516A JP2004536516A JP2005539259A JP 2005539259 A JP2005539259 A JP 2005539259A JP 2004536516 A JP2004536516 A JP 2004536516A JP 2004536516 A JP2004536516 A JP 2004536516A JP 2005539259 A JP2005539259 A JP 2005539259A
Authority
JP
Japan
Prior art keywords
substrate
donor
silicon
handle
handle substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004536516A
Other languages
English (en)
Other versions
JP2005539259A5 (ja
Inventor
バクラック，ロバート，エー．
ロウ，カム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2005539259A publication Critical patent/JP2005539259A/ja
Publication of JP2005539259A5 publication Critical patent/JP2005539259A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

アクティブマトリクス液晶ディスプレイを製造するための絶縁基板上のシリコン装置が本明細書に記載される。絶縁基板上のシリコンは、ハンドル基板とハンドル基板に結合した複数の結晶性シリコンドナー部分とを含むことができる。結晶性シリコンドナー部分は、複数のドナー基板を準備するとともに各ドナー基板内に分離層を形成することによりハンドル基板に結合することができる。ドナー基板は、ハンドル基板の表面全体に配列させることができ、続いてハンドル基板に結合することができる。その後、ドナー基板をそれぞれの分離層で切断することができ、ハンドル基板から取り出し、それによりハンドル基板に結合した各ドナー基板のドナー部分が残る。

Description

本発明の分野
[0001]本発明は、一般的には、大面積アクティブマトリクス型液晶ディスプレイの製造に関し、更に詳細には、ガラス基板の表面全体にシリコン膜を形成するための方法及び装置に関する。
本発明の背景
[0002]多くの一般の電子デバイスは、画像又は文字を表示するために液晶ディスプレイ（ＬＣＤ）を利用している。他のディスプレイ技術によりいくつかの利点を与えるので、ＬＣＤはますます普及してきた。例えば、ＬＣＤは、典型的には、カソードレイチューブ（ＣＲＴ）モニタより薄く、軽く、且つ電力消費が非常に少ない。更に、ＬＣＤは収束問題を受けず、画像のフリッカ問題が無く低リフレッシュレートで画像を表示することができる。
[0003]共通平面ベースＬＣＤは、通常は、同じ画像を繰り返し示すシンプルディスプレイにおいて用いられる。例えば、共通平面ベースＬＣＤは、一般的にはデジタル時計やマイクロ波タイマーディスプレイとして用いられる。コンピュータ、テレビジョン及びその他の複雑なディスプレイ技術を必要とするデバイスは、一般的には、パッシブマトリクスＬＣＤか又はアクティブマトリクスＬＣＤを利用している。
[0004]パッシブマトリクスＬＣＤは、ディスプレイ上の特定のピクセルに電荷を供給するためにシンプルグリッドを用いる。グリッドは、典型的には、二枚のガラス基板にインジウムスズ酸化物のような透明導電材料を加えることによって形成される。一方の基板上に、透明導電材料が縦列に形成される；もう一方の基板上に、透明導電材料が横列で形成される。横列と縦列は、電荷が特定の縦列又は横列に送られるときに制御する集積回路に接続される。液晶材料が二枚のガラス基板の間で挟まれ、偏向膜は各基板の外側に加えられる。ピクセルをオンにするために、集積回路は電荷を一方の基板の正確な縦列に送り、もう一方の基板の正確な横列に活性化された接地に送る。横列と縦列は指定されたピクセルで交差し、交差領域全体の電界は液晶のピクセルをねじらせないようにする。
[0005]パッシブマトリクスＬＣＤには、重大な欠点をもつことがある。例えば、応答時間又は表示された画像を再描画するためのＬＣＤの能力が典型的に遅いことである。結果として、ビデオ又は速いマウス移動のような急速に変化する映像内容は、ディスプレイが画像内容の変化についていくことができないので、“スミアリング”を引き起こすことがある。更に、電圧制御が不正確となることがあり、隣接したピクセルに影響せずに個別のピクセルを制御するパッシブマトリクスＬＣＤの能力を妨害する。例えば、一ピクセルをねじらせないための印加電圧は、周囲のピクセルを部分的にねじらせないようにすることができ、同様の横列と縦列において不明瞭な画像、不十分なコントラスト、オフピクセルのゴーストが生じる。更に、映像サイズ及びピクセル総数の増加は、大静電容量と電極の限られた導電性のために、ディスプレイパラメータに否定的な影響を及ぼす。
[0006]アクティブマトリクスＬＣＤにおけるピクセル指定は、液晶膜の裏側で行われる。前方基板の裏面は連続的な透明電極で被覆され、その裏面は個々のピクセルへパターン化される。極小スイッチングトランジスタとキャパシタを含む薄膜トランジスタ（ＴＦＴ）は、ディスプレイ上の特定のピクセルに電圧を印加するために用いられる。ＴＦＴは、典型的には、石英又はガラス基板上のマトリクスに形成される。特定のピクセルを指定するために、適切な横列にスイッチが入り、電荷が正しい縦列に送られる。縦列が交差するその他の横列の全てはオフであるので、指定されたピクセルでキャパシタだけが電荷を受け取り、そのキャパシタは次の再描画サイクルまで電荷を保持するように構成される。結果として、ＴＦＴの使用は、パッシブマトリクスＬＣＤに影響を及ぼす遅延応答速度とゴースト問題を排除する。更に、アクティブマトリクスＬＣＤは、付加的な増加における特定のピクセルに供給される電圧量を制御することによってグレースケールのより大きな範囲を作り出すために用いることができる。例えば、アクティブマトリクスＬＣＤは、ピクセルごとの明度が２５６色又はそれ以上のレベルを提供する。高性能の利点のために、アクティブマトリクスＬＣＤは、現在対角線のスクリーンサイズで２−１５インチ程度のほぼ全ての携帯電子デバイスアプリケーションにおいて用いられる。
[0007]カラーアクティブマトリクスＬＣＤ内の各ピクセルは、赤、緑そして青色フィルタを用いた三つのサブピクセルから形成される。各サブピクセルは、サブピクセルでの液晶動作の程度を制御するＴＦＴに結合される。結果として、ＬＣＤ上の画像を形成する各ピクセルの赤、緑及び青色要素の強度は、各サブピクセルに印加された電圧量を制御することによって各々独立して調整することができる。例えば、各サブピクセルへのＴＦＴ電圧出力を制御することによって、各サブピクセルの強度は２５６を超える色合いを生じるように変化させることができる。サブピクセルの組み合わせると、約１６８０万色の可能な色調を生じる。そのようなディスプレイは多数のＴＦＴを必要とする。例えば、１,０２４×７６８までの解像度を支持するアクティブマトリクスカラーＬＣＤを備えた典型的なラップトップコンピュータは、２,３５９,２９６個のＴＦＴを必要とする。
[0008]かつて、ＴＦＴは、典型的には、プラズマ増強化学気相堆積プロセス（ＰＥ-ＣＶＤ）によって堆積したアモルファスシリコン（ａ-Ｓi）から形成された。アモルファスシリコンを用いる利点は、比較的安価なガラス基板上に低いプロセス温度で形成することができることである。しかしながら、アモルファスシリコンＴＦＴは、多くの既知限界を受ける。
[0009]例えば、高電子移動度は、ＬＣＤ性能を上げるのに重大な要因である。しかしながら、アモルファスシリコンＴＦＴに固有の限られた電子移動度は、限られたフレームリフレッシュレートとピクセル密度を与える。より高いアモルファスシリコンＴＦＴ性能は強力なドライバ回路を用いて達成することができるが、得られた高エネルギー消費は携帯電子デバイス機能に有害である。
[0010]アクティブマトリクスＬＣＤにおける最大コスト要素の一つは、外部ドライバ回路である。アモルファスシリコンＴＦＴを利用した典型的なアクティブマトリクスディスプレイにおいては、各ピクセルはディスプレイ面積の周辺でプリント回路ボード（ＰＣＢ）上に配置された不連続のロジックチップドライバに独立して接続される。結果として、多数の外部接続が、ＬＣＤパネルからＰＣＢまで必要とされ、高い製造コストが生じる。ディスプレイの周辺でのＰＣＢの配置も、ＬＣＤ周囲のケーシングのフォーム要因を制限する。
[0011]ＬＣＤの明度は、ピクセルのアパーチャ比、又は各ピクセルを通ってピクセルと関連付けられた電子回路の全面積を通過する光の割合によってある程度決定される。より大きなアパーチャ比によって、より多くの光がピクセルを通過し、ＬＣＤ上により明るい画像が生じる。典型的なアモルファスシリコンアクティブマトリクスＬＣＤのピッチは約０.３ｍｍであり、対応するカラーサブピクセルサイズは０.１ｍｍ又は１００ミクロンである。ＴＦＴとこれらディスプレイ上のワイヤ接続部は、典型的には幅約１０ミクロンのコリドーを占める。更に、物質が熱や光に晒されるとき、アモルファスシリコンＴＦＴの特性は変化し、アモルファスシリコンＴＦＴは不安定性を防止するために周囲光から保護されなければならず、アパーチャ比の低下が生じる。従って、アモルファスシリコンＴＦＴを用いたアクティブマトリクスディスプレイは、しばしばより強力なバックライトを必要とし、それによりエネルギー消費が増加することになる。
[0012]ポリシリコン（ｐ-Ｓｉ）や単結晶シリコンのようなシリコンの結晶形は、アモルファスシリコンより電子移動度が大きい。結果として、高フレームリフレッシュレート、高いピクセル密度、大きなアパーチャ比が、結晶性シリコン材料から形成されるＴＦＴにおいて達成される。更に、結晶性シリコンＴＦＴは、ドライバ回路と周辺電子回路がＬＣＤ自体の不可欠な部分となることを可能にし、それにより個々のディスプレイを製造するために必要とされるコンポーネントの数が減少し、より大面積ＬＣＤを既存のケーシングデザインに適合させることができる。
[0013]現在、ポリシリコンＴＦＴが小面積アクティブマトリクス投射型ＬＣＤにおいて用いられるように開発されている。ポリシリコンは、５９０℃より高い温度で化学気相堆積（ＣＶＤ）プロセスによって直接堆積することができる。高プロセス温度のために、ポリシリコン堆積は、典型的には、高価な石英基板の使用が必要である。金属誘起結晶化はこれら問題を克服することができ、約４５０℃の低プロセス温度を生じる。
[0014]石英基板上に形成されたポリシリコンＴＦＴを用いた小面積投射型ＬＣＤは、典型的には、サイズが小さく、対角線で２インチ未満であるために経済的に製造することができる。しかしながら、石英基板のコストはサイズとともに指数関数的に増加し、より大きな直視型ＬＣＤを製造するためにワンピース石英基板を使用はかなり費用がかかる。
[0015]現在、いくつかの製造業者が、エキシマレーザを用いたアモルファスシリコンの熱変換によって従来の大面積ガラス基板上にポリシリコンを形成することを試みている。このプロセスを用いて、ｎ型の移動度１０−５００が達成され、結晶性シリコンデバイスと等しい。しかしながら、エキシマレーザ熱変換プロセスでは、ｐ型ポリシリコン移動度を十分に高めることはできそうにない。結果として、このプロセスは、ＣＭＯＳデバイス、例えば、ＬＣＤ外部ドライバ回路におけるＳＲＡＭコンポーネントに要求される必要なｐ型移動度を達成することはできない。
[0016]他の製造業者では、２つ以上のアクティブマトリクスＬＣＤを一緒に結合して“タイル状”ディスプレイデバイスを形成することによるプロセスが開発された。いくつかの異なる方法がこの方法に適用された。一方法においては、個々のディスプレイタイル間のシームは意識的に目に見え、表示された画像はタイルとシームの上に連続的に拡張される。この方法は、積載可能なビデオウォールディスプレイ製品において、特にクラリティアンドパイオニアによって用いられている。他の方法においては、個々のディスプレイタイル間のシームは隠れており、通常の視野条件下に裸眼に完全に見えない。ニューヨーク、エンディコットにあるレインボーディスプレイ社は、ピクセルピッチが１ｍｍ未満の２つ以上のアクティブマトリクスＬＣＤが単一タイル状ディスプレイデバイスを形成するために“シームレスに”結合することができるプロセスを開発した。しかしながら、シームレスタイル状ディスプレイは重大な製造課題に直面している。例えば、シーム全体にピクセルピッチを連続的に維持するのは極めて困難であり、タイルアライメントは視力基準を満たすために極めて正確でなければならない。更に、均一なタイルルミネセンスと染色性が、シーム全体に維持されなければならない。結果として、シームレスタイル状ディスプレイは、典型的には、洗練されたライト処理とデジタル信号処理技術を必要とする。
[0017]その結果、従来のガラス基板上に結晶性シリコン、例えば、ポリシリコンや単結晶性シリコンを形成する低温方法が求められている。
[0018]本発明を例によって説明するが、添付の図面の図に限定されない。
本発明の概要
[0036]アクティブマトリクス液晶ディスプレイを製造するための絶縁基板装置上のシリコンが本明細書に記載される。絶縁基板上のシリコンは、ハンドル基板とハンドル基板に結合した複数の結晶性シリコンドナー部分を含むことができる。結晶性シリコンドナー部分は、複数のドナー基板を準備し、各ドナー基板内に分離層を形成することによってハンドル基板に結合することができる。ドナー基板は、ハンドル基板の表面全体に配置することができ、続いてハンドル基板に結合することができる。その後、ドナー基板をそれぞれの分離層で切断することができ、ハンドル基板から取り出すことができ、それによりハンドル基板に結合した各ドナー基板のドナー部分が残る。
発明の詳細な説明
[0037]次の記載においては、本発明を十分に理解するために個々の物質、機械、方法のような多くの個々の詳細が示される。しかしながら、当業者はこれら個々の詳細が本発明を実施するために必要でないことを理解する。他の場合には、周知の装置の特徴部やプロセスは、本発明を不必要に不明瞭にしないために詳述されてない。
[0038]本発明によれば、必要な数のシリコンドナー基板を分離層とともに準備することができる。ドナー基板はハンドル基板の表面全体に整列されたアレイで配置され、低温結合プロセスによってハンドル基板に結合される。その後、ドナー基板がハンドル基板から取り出され、ハンドル基板に結合した各ドナー基板のドナー部分が残る。充填材料を、隣接したドナー部分間の隙間のハンドル基板上に堆積させることができる。次に、ハンドル基板の表面を平坦化処理、アニール処理、及び追加処理に供することができる。
[0039]本発明は、ガラス基板に複数の単結晶せいシリコン又はポリシリコン基板“タイル”を結合するために用いることができ、それによりガラス基板の表面全体に結晶性シリコン膜が形成する。続いて、薄膜トランジスタ（ＴＦＴ）が、アクティブマトリクス液晶ディスプレイのような大面積電子回路用途に用いられるシリコン膜上に形成することができる。
シリコンドナープロセス
[0040]本発明の実施形態に従って絶縁基板上にシリコン（ＳＯＩ）を形成するために、ハンドル基板と複数のシリコンドナー基板が準備される。ドナー基板は、搬送すべきシリコンドナー部分を与える基板である。ハンドル基板は、典型的にはドナー基板から搬送されたシリコンドナー部分を受け取る非導電材料を含む基板である。搬送プロセスに続いて、ハンドル基板は絶縁基板上のシリコンになる。
[0041]図１３は、本発明の実施形態に従って絶縁基板上にシリコンを形成するための実例のプロセス流れ図を示すものである。ステップ２００で、必要数のシリコンドナー基板を分離層とともに準備することができる。ステップ２０５で、ハンドル基板はバリヤ層、任意の適応層、結合層とともに準備することができる。ステップ２１０で、ステップ２００で調製されたシリコンドナー基板は、ステップ２０５において調製されたハンドル基板全体に配置することができ、シリコンドナー基板とハンドル基板は一緒に結合することができる。ステップ２１５で、ステップ２１０でハンドル基板に結合したドナー基板は、ステップ２００で形成された分離層で切断することができる。ステップ２２０で、ステップ２１５で切断されたドナー基板の一部は、ハンドル基板から取り出すことができ、ハンドル基板に結合したドナー基板のドナー部分が残る。ステップ２２５で、ハンドル基板表面上に隣接したドナー部分間の隙間を堆積した物質で充填することができ、それによりハンドル基板の表面全体に連続したドナー部分層が形成される。ステップ２３０で、ドナー部分層は平坦化することができる。ステップ２３５で、ハンドル基板とドナー部分層はアニール処理することができる。ステップ２４０で、ハンドル基板は追加処理に供することができる。
ドナー基板
[0042]ドナー基板は、ハンドル基板に搬送すべきシリコンドナー部分を準備する基板である。図７は、ドナー基板を形成するための例示的プロセス流れ図を示すものである。ステップ９０で、ドナー基板が準備される。ステップ９５で、ドナー基板を所望の導電型とレベルにドープすることができる。ステップ１００で、ドナー基板をドナー基板のバルク全体に分離層を作るイオン注入プロセスに供し、それによりドナー基板のドナー部分が画成される。
[0043]新しい集積回路製造プロセスは、典型的には、２００ｍｍ径や３００ｍｍ径の単結晶性シリコンウエハ基板を用いる。結果として、市販の２００ｍｍ径や３００ｍｍ径の単結晶性シリコンウエハがコスト的に有効なドナー基板として用いることができる。他の市販の標準径のシリコン基板、例えば、６、５、４-インチ径の単結晶性シリコンウエハが標準的な直径のシリコン基板がコスト的に有効なドナー基板として用いることができる。
[0044]代替的実施形態においては、単結晶性シリコンドナー基板は、標準径の単結晶シリコンブール又はウエハを変えることによって製造することができる。例えば、図４を参照すると、シリコンドナー基板５５は、研磨される標準径の単結晶性シリコンウエハインゴット４５から所望の断面形５０、例えば、正方形又は長方形に調製することができ、その後、切断される。
[0045]或いは、標準径の単結晶性シリコンウエハは、標準的なウエハ製造技術を用いて所望の断面形に調整することができる。例えば、図５を参照すると、標準径の単結晶性シリコン基板６５は、レーザ又はダイヤモンド刃を用いた切断プロセスによって正方形ドナー基板６０を形成するために調整することができる。これらのプロセスを用いると、１４０ｍｍ平方の正方形ドナー基板は、２００ｍｍ径の単結晶性ウエハ又はブールから形成することができ、２１０ｍｍ平方のドナー基板が直径３００ｍｍの単結晶ウエハ又はブールから形成することができる。より小さなドナー基板は、６、５、４-インチ径の単結晶性シリコンブールやウエハから製造することができる。
[0046]他の実施形態においては、ドナー基板は、他の複数辺の形、例えば、三角形、五角形、六角形、八角形に形成されるがこれらに限定されない。更に、ドナー基板は、あらゆる所望の導電性型と所望レベルにドープすることができる。一実施形態においては、ドナー基板は、ドープされなくても１Ｅ１６−１Ｅ１８原子/ｃｍ3間のレベルにｐ型やｎ型不純物でドープされてもよい。
[0047]図６を参照すると、各ドナー基板７０は、基板の結晶構造内に転位部７５を作るためにイオン注入プロセスに供することができる。転位部７５は、各ドナー基板のバルク全体に分離層８０を形成することができ、それにより各ドナー基板のドナー部分８５を画成することができる。ドナー基板７０は、例えば、水素原子又は不活性イオン、例えば、アルゴン（Ａr）又はヘリウム（Ｈe）を注入することができる。
[0048]水素イオン注入により、ドナー基板７０内の分離層８０の内部に水素を多く含んだ層が生成される。イオン注入ピークの深さは、後にドナー基板７０から取り出されるドナー部分８５の厚さを決定する。一実施形態においては、水素イオンは，厚さ約５０-５００ｎｍであるドナー部分８５に対応する１０-３０ＫeＶのイオン注入プロセスを用いてドナー基板７０へ５０−５００ｎｍの深さに注入することができる。代替的実施形態においては、ひずんだシリコン-ゲルマニウム（ＳiＧe）薄層を、分離層８０に注入することもできる。シリコン-ゲルマニウム層は、下記の制御された切断プロセスに必要とされる破壊エネルギーを低下させることができる。
[0049]一実施形態においては、ドナー基板７０は、プラズマ浸漬イオン注入プロセスでイオン注入することができ、それにより転位部７５と分離層８０が形成される。プラズマイオン注入プロセスにおいては、高電圧の負バイアスが各ドナー基板７０に印加されてドナー基板の面に向かって電子を加速させる。プラズマ浸漬イオン注入プロセスは、ドナー基板７０の全表面を注入する。カリフォルニア州キャンベラにあるシリコンジェネシス社が開発したＰ-IIIイオン注入システムは、プラズマ浸漬イオン注入に用いることができる。更に、イオン注入は、例えば、アプライドマテリアルズ社、イートン社、バリアン社等によって製造されたビーム線イオン注入装置を用いて行うことができる。
[0050]他の実施形態においては、ドナー部分８５は、ドナー基板７０の表面上に堆積させることができる。例えば、ドナー部分８５は、エピタキシャル堆積プロセスによってドナー基板７０の表面上に堆積したポリシリコンを含むことができる。従って、追加のポリシリコンは各ドナー部分の搬送プロセス後に、ドナー基板７０に連続的に添加することができ、それによりドナー基板７０上にドナー部分８５の再生が可能であり、ドナー基板７０の寿命を非常に長くすることができる。つまり、ドナー部分８５のコストは、主としてエピタキシャル堆積コストに依存することができる。更に、ドナー基板７０上のエピタキシャルシリコンドナー部分８５を成長させると、ドナー基板７０上のシリコンのｎ型やｐ型ドーパント濃度の正確な制御が可能になる。代替的実施形態においては、シリコン合金、例えば、シリコンゲルマニウムはドナー基板７０の表面上に成長させることができる。
ハンドル基板
[0051]ハンドル基板は、典型的には、ドナー基板から搬送したシリコンドナー部分を受け取る非導電材料を含む基板である。図３は、ハンドル基板上にバリヤ層、適応層、結合層を形成するための実例のプロセス流れ図を示すものである。ステップ２５で、ハンドル基板が準備される。ステップ３０で、バリヤ層をハンドル基板の表面上に堆積させることができる。ステップ３５で、適応層をバリヤ層の最上部のハンドル基板の表面に堆積させることができる。ステップ４０で、結合層を、適応層の最上部のハンドル基板の表面に堆積させることができる。いくつかの実施形態においては、適応層は存在しなくてもよく、結合層をハンドル基板の表面のバリヤ層上に直接形成することができる。
[0052]図２は、ハンドル基板５を示す概略断面図である。ハンドル基板５からの不純物の搬送されたシリコンドナー部分への拡散を防止するために、ハンドル基板５の表面上にバリヤ層１０を形成することができる。一実施形態においては、バリヤ層１０は、厚さが約５００ｎｍの窒化シリコン（ＳiＮ）層を含むことができる。バリヤ層１０は、一般に既知の堆積技術、例えば、化学気相堆積（ＣＶＤ）又は物理気相堆積（ＰＶＤ）を用いてハンドル基板５の表面上に形成することができる。
[0053]結合層２０は、ドナー基板から搬送されたドナー部分の低温取り付けを促進するためにバリヤ層１０上に形成することができる。一実施形態においては、結合層２０は、厚さが約１００ｎｍの酸化シリコン（ＳiＯ2）の層を含むことができる。代替的実施形態においては、結合層２０は、アモルファスシリコン（ａ-Ｓi）の層を含むことができる。多くの他の物質が、二酸化シリコンの様々な形のような結合層として用いることができる。例えば、ＦＳＧ又はＵＳＧのようなものである。結合層２０は、一般に既知の堆積技術を用いてバリヤ層１０の最上部上に形成することができる。例えば、アモルファスシリコン結合層は、プラズマ増強化学気相堆積（ＰＥ-ＣＶＤ）プロセスを用いて形成することができる。
[0054]代替的実施形態においては、適応層１５は、結合層２０を堆積する前にバリヤ層１０の最上部上に形成することができる。適応層１５は、バリヤ層１０と結合層２０間の応力を減少させるために用いることができる。例えば、適応層１５は、厚さが約１０-２０ｎｍの異なる種類の酸化物の層を含んでいる。多くの他の物質は、様々な形の二酸化シリコンのような結合層として用いることができる。適応層１５は、一般に既知の堆積技術を用いてバリヤ層１０の最上部上に形成することができる。例えば、酸化物適応層は堆積プロセスを用いて形成することができる。
[0055]一実施形態においては、ハンドル基板５は、大面積アクティブマトリクスＬＣＤを製造するためのガラス基板を含むことができる。例えば、ハンドル基板５は、コーニング１７３７、コーニング２０００Ｆのような材料、又は大面積直視型液晶ディスプレイの製造に用いられる他の類似した材料から形成することができる。ハンドル基板５は、６００℃までのプロセス温度に耐えることができる材料から形成されることが好ましい。
[0056]図１は、０.２８ｍｍ、０.３０ｍｍ、０.３３ｍｍピクセルピッチの種々のＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＷＳ解像度ディスプレイサイズを示すものである。０.３３のピクセルピッチは、ナチュラルディスプレイサイズが対角線で２６４ｍｍ（１０.４”）のＶＧＡディスプレイに適度である。従って、ピクセルピッチが０.３３のＶＧＡディスプレイを製造するためのハンドル基板は、少なくとも２１１.２ｍｍ×１５８.４ｍｍになる。この例は単に説明するものであり、本発明は広範囲のハンドル基板形を収容するために容易に適合させることができる。
ドナー基板とハンドル基板の結合プロセス及び切断プロセス
[0057]図１０は、複数のドナー基板をハンドル基板に結合し、続いてドナー基板を切断するための実例のプロセス流れ図を示すものである。ステップ１００で、各ドナー基板とハンドル基板は、低温プラズマ処理に供することができる。ステップ１０５で、各ドナー基板はハンドル基板上に配置することができる。ステップ１１０で、各ドナー基板はハンドル基板に結合することができる。ステップ１１５で、ドナー部分を分離層で各ドナー基板から切断することができ、ハンドル基板に結合した複数のドナー部分が残る。
[0058]本発明の一実施形態においては、ハンドル基板５の結合層２０と各ドナー基板７０の結合面９０は、低温プラズマに晒されてもよい。低温プラズマは、結合層２０と結合面９０を活性化することができ、それによってより大きい結合強度を低プロセス温度（例えば、室温）で達成させることができる。
[0059]低温プラズマ処理に続いて、各ドナー基板７０を、図８に示されるように、結合面９０がハンドル基板５の結合層２０に面するように向けることができる。ドナー基板とハンドル基板の積み重ねは、結合面９０を結合層２０に固定するために一緒に圧縮することができる。結合界面のプラズマ活性化は、続いての切断プロセスに対して十分な結合強度の達成を援助する。
[0060]代替的実施形態においては、ハンドル基板５の結合層２０と各ドナー基板７０の結合面９０は、微量金属と混合したアモルファスシリコン薄層で被覆することができる。ハンドル基板５とドナー基板７０は、続いて金属誘起結晶化結合を活性化するために約５５０℃まで加熱することができる。このプロセスを用いて、アモルファスシリコン層は、搬送結晶性シリコンの比較的厚い層の下に埋まる。従って、アモルファスシリコン層が後のＴＦＴ製造プロセスを妨害することはない。
[0061]結合プロセスに続いて、ドナー基板７０はハンドル基板５から取り出すことができる。ドナー基板７０は、例えば、制御された切断プロセスを用いて、ハンドル基板５から取り出すことができる。制御された切断プロセスは、ハンドル基板５に結合した各ドナー基板７０のドナー部分８５が残ってもよい。図９に示されるように、ドナー基板７０のドナー部分８５は、分離層８０全体のドナー基板７０のバルクから分離又は切断される。
[0062]本発明の一実施形態においては、室温制御切断プロセス（ＲＴ/ＣＣＰ）は、ドナー基板７０からドナー部分８５を分離するために用いることができる。ＲＴ/ＣＣＰプロセスは、ドナー基板７０のエッジ上の一点で分離層８０の分離破壊９５を開始するとともに機械的手段によってドナー基板７０全体に分離破壊９５を広げてしまう。例えば、分離破壊９５は、分離層８０のエッジに集中した窒素ガス流によってドナー基板７０全体に広がってしまう。切断プロセス後、各ドナー基板７０のドナー部分８５は、ハンドル基板５に結合されたままである。ドナー基板７０が単結晶性シリコンウエハであり、ハンドル基板５がガラス基板である場合、ガラス基板上のシリコンが形成される。
[0063]絶縁基板上にシリコンを形成するための種々の技術と方法が、シリコンジェネシス社、キャノン社、アイビス社、ソイテック社のような様々な製造業者によって開発されたことは理解されるべきである。結果として、他の結合技術は各ドナー基板７０をハンドル基板５に結合し且つドナー基板７０からドナー部分８５を切断するために用いることができる。
[0064]上記の結合と切断プロセスは、各ドナー基板７０のドナー部分８５をハンドル基板５に搬送するために用いることができる。この搬送プロセスは、ガラス基板上にシリコンを作るために用いることができる。ドナー部分８５の厚さは、ドナーウエハ７０に転位部７５を生成するために用いられる注入プロセスの深さによって決定される。
ドナー基板タイリング
[0065]図１１を参照すると、複数のドナー部分８５が、ガラス基板上に大面積単結晶性シリコン又はポリシリコンを形成するためにハンドル基板５の表面全体に整列したアレイで配置させることができる。様々なパターン化が、複数のドナー部分によりハンドル基板を“タイリング”するために用いることができる。図１２Ａを参照すると、ハンドル基板は、四つのドナー部分の角がほぼ同じ位置に配列されるドナー部分８５の標準的なアレイでタイル状にすることができる。図１２Ｂを参照すると、ハンドル基板は、二つのドナー部分の角とドナー部分のエッジがほぼ同じ位置で配列されるドナー部分８５のオフセット（互い違いの）タイリングパターンでタイル状にされてもよい。互い違いタイリングパターンは、隣接したドナー部分８５間の隙間１２０におけるドナー部分の膜応力を減少させることができる。これらタイリングパターンは単に説明であり、本発明は他のタイリングパターンを収容させるために容易に適合させることができる。
[0066]ハンドル基板５全体に均一なピクセルピッチを与えるために、ドナー部分８５は高度の正確さまでハンドル基板５全体に配置することができ、隣接したドナー部分８５間の隙間１２０が製造されるＬＣＤのピクセルピッチより小さい。例えば、ピクセルサイズが０.３３ｍｍのＬＣＤの場合、隙間１２０はディスプレイ全体に不均一なピクセルピッチを防止するために１５-２０ミクロンの許容量まで配置することができる。更に、隣接したドナー部分８５間の隙間１２０は、ハンドル基板５上に続いて製造されるピクセルＴＦＴの位置と一致しないように配列させることができる。例えば、ドナー基板７０は高度の位置精度を与えるためにハンドル基板５の表面上に光学的なアライメントマークに登録することができる。隣接したドナー部分８５間の隙間１２０は、ハンドルウエハ表面全体の応力を減少させ、それにより続いてのプロセスステップの間、プロセス寛容度が大きくなる。隙間１２０は、典型的には、ハンドル基板５上で隣接したドナー部分８５間に、約２５ミクロン以下になってもよい。
[0067]多くのタイリングパネルが可能であるが、全ての場合において目的は隙間を５ミクロン以下に最小化することである。図１２Ａはきちんと並んだアレイパターンを示し、図１２Ｂは互い違いのアレイパターンを示している。図１２Ｂに示された互い違いのアレイパターンの目的は、４つのタイルエッジから３つのタイルエッジに隣りのタイル間の結合点でタイルエッジ数を減らすことである。
[0068]一実施形態においては、ドナー部分８５は、２００ｍｍ径のシリコンウエハから形成された１４０ｍｍ平方のドナー基板又は３００ｍｍ径のシリコンウエハから形成された２１０ｍｍ平方のドナー基板から切断することができる。いくつかの実施形態においては、ドナー部分８５は、サイズと形が均一であってもよい。しかしながら、他の実施形態においては、ドナー部分８５は、サイズと形が不均一であってもよい。例えば、ＷＳ解像０.３３ｍｍピッチＬＣＤを製造するために必要とされるガラス基板上のポリシリコンは、約４２２ｍｍ×３３８ｍｍとなる。１４０ｍｍ平方ドナー部分の３×３アレイは、約４２０ｍｍ×４２０ｍｍ、又はハンドル基板長に必要とされるものより約８２ｍｍ長くなる。従って、１４０ｍｍ平方ドナー部分の３×２アレイは、４２２ｍｍ×３３８ｍｍとなるハンドル基板の表面を被覆するために１４０ｍｍ×８２ｍｍドナー部分の３×１アレイに隣接して配列されてもよい。
タイリング、結合、切断のプロセス順序
[0069]本発明のタイリング、結合、切断のプロセスは、様々なシーケンスで実施することができる。一実施形態においては、ドナー基板７０はハンドル基板５に個々に結合されてもよく、連続して切断されてもよい。例えば、第一ドナー基板はハンドル基板５に結合されてもよく、第二ドナー基板がハンドル基板５に結合される前に制御された切断プロセスに供されてもよい。他の実施形態においては、複数のドナー基板７０はハンドル基板５に結合されてもよく、並行して切断されてもよい。例えば、複数のドナー基板７０がハンドル基板５に結合されてもよく、その後、結合したドナー基板７０の各々が制御された切断プロセスに供されてもよい。
[0070]一実施形態においては、追加のシリコンが、制御された切断プロセスに続いて各ドナー基板７０の表面上に堆積させることができる。例えば、ドナー基板７０は平坦化されてもよく、ポリシリコンのドナー部分８５はドナー基板７０の表面上に堆積させることができる。ドナー基板７０は、化学機械的研磨（ＣＭＰ）又はエッチングプロセスによって平坦化されてもよい。ポリシリコンのドナー部分８５は、エピタキシャル堆積プロセスによってドナー基板７０の表面上に堆積させることができる。従って、追加のシリコンは、各ドナー搬送プロセスの後に各ドナー基板７０に連続的に添加されてもよく、それによりドナー基板７０上にドナー部分８５の再生が可能になり、各ドナー基板７０の寿命を非常に長くさせることができる。つまり、ドナー部分８５のコストは、主としてエピタキシャル堆積コストに依存するものである。更に、各ドナー基板７０上にエピタキシャルシリコン膜を成長させると、ｎ型やｐ型のドーパント濃度の正確な制御を可能にすることができる。代替的実施形態においては、シリコンゲルマニウムのようなシリコン合金をドナー基板７０の表面上に成長させることができる。
切断後のハンドル基板処理
[0071]追加のプロセスは、上記のタイリング、結合、制御された切断プロセスに続いてハンドル基板５上で行うことができる。ハンドル基板５上の隣接したドナー部分８５間の隙間１２０は堆積物質で充填され、それによりハンドル基板５の表面全体に連続したドナー部分層が形成される。例えば、隣接したドナー部分８５間の隙間１２０を充填するためにアモルファスシリコン又はＳiＯ2をハンドル基板１２０上に堆積させることができる。隙間１２０の充填に続いて、ハンドル基板５のドナー部分層を平滑にするためにハンドル基板５を平坦化プロセスに供することができる。例えば、ドナー部分層を平滑にするために化学機械的研磨（ＣＭＰ）プロセス又はＨ2/ＨＣlエッチングプロセスをハンドル基板５上で行うことができる。一実施形態においては、結合シリコン層と堆積シリコン層を再結晶するためにハンドル基板５をアニール処理することができる。続いて電子デバイスを形成するために追加のプロセスをハンドル基板５上で行うことができる。
[0072]本発明は、大面積ガラス基板の表面全体に単結晶性シリコン又はポリシリコン膜を形成するために用いることができる。続いて大面積電子回路用途、例えば、アクティブマトリクス液晶ディスプレイに用いるために薄膜トランジスタ（ＴＦＴ）を結晶性シリコン膜上に形成することができる。
処理システム
[0073]図１４は、本発明の方法を実施することができる製造システム１２５の概略正面図である。製造システム１２５は、本明細書に記載される切断プロセスを組込んでいる、例えばカリフォルニア州サンタクララのアプライドマテリアルズ社によって製造されたＡＫＴ１６００、４３００又は５０００製造システムであってもよい。
[0074]図１４を参照すると、ハンドル基板５上にポリシリコン層を形成するための製造システム１２５は、大気中のカセット装填ステーション１３０；２つのロードロックチャンバ１１４、１１６；プロセスチャンバ１１８、１２１、１２２、１２４、１２６；搬送チャンバ１２７を含むことができる。プロセスチャンバ１１８、１２１、１２２、１２４、１２６は、タイリング/結合チャンバ、物理気相堆積（ＰＶＤ）チャンバ、化学気相堆積（ＣＶＤ）チャンバ、エッチングチャンバ、及び/又は予熱チャンバを含むことができる。ロードロックチャンバ１１４はハンドル基板５を保持するよう適合され、ロードロックチャンバ１１６はドナー基板７０を保持するよう適合させることができる。大気中のカセット装填ステーション１３０は、大気中の搬送アーム１３６と、処理された基板や処理されない基板を有する基板カセット１２８、１２９、１３２及び１３４を含むことができる。基板カセット１２８と１２９はハンドル基板５を保持するように適合され、基板カセット１３２と１３４はドナー基板７０を保持するように適合されることができる。搬送チャンバ１２７は、ハンドル基板５及びドナー基板７０をロードロックチャンバ１１４と１１６、また、処理チャンバ１８-２６の内外に搬送するための真空搬送アーム１３８を含むことができる。他のチャンバ、例えば、冷却チャンバを、必要とされる搬送チャンバ１２７に結合することができる。
[0075]作動中、カセット装填ステーション１３０は大気圧であり、プロセスチャンバ１１８、１２１、１２２、１２４及び１２６は大気圧未満に維持される。基板がカセット装填ステーション１３０に又はカセット装填ステーション１３０から搬送されるとき、ロードロックチャンバ１１４、１１６は大気圧であり、基板が搬送チャンバ１２７に又は搬送チャンバ１２７から搬送されるとき、ロードロックチャンバ１１４、１１６は大気圧未満である。大気中の搬送アーム１３６は、カセット装填ステーション１３０の内部の直線軌道に沿って前後にすべらせることができる。大気中の搬送アーム１３６は、高度の正確さでロードロックチャンバ１１４、１１６においてハンドル基板５又はドナー基板７０を制御して配置させるために３つのピボット軸の周りに回転させる、３つのアームセグメントを備えた搬送ヘッド１３７を含むことができる。搬送ヘッド１３７は、また、図１５に示される両矢印で示されるように、縦に上下移動することもできる。大気中の搬送アーム１３６の位置と向きは、マイクロプロセッサに基づくコントローラ１３５によって記録、制御することができる。
[0076]図１６を参照すると、ＬＣＤ製造プロセスに用いることができる一実施形態においては、ハンドル基板５とドナー基板７０は、次の通りの製造システム１２５で処理することができる。ステップ１４０で、大気中の搬送アーム１３６が、カセット装填ステーション１３０からロードロックチャンバ１１４にハンドル基板５を搬送することができる。ステップ１４１で、ロードロックチャンバ１１４は、約１０-5Ｔｏｒｒの圧力まで排気することができる。ステップ１４２で、真空搬送アーム１３８は、ロードロックチャンバ１１４からハンドル基板５を取り出し、搬送チャンバ１２７からタイリング/結合チャンバ１２２を通ってハンドル基板５を搬送することができ、これは約１０-7-１０-8Ｔｏｒｒの圧力までポンプで送られてもよい。ステップ１４４で、ハンドル基板５は、続いての結合プロセスのための結合層２０を調製する低温プラズマ処理プロセスに供することができる。
[0077]ステップ１５０で、大気中の搬送アーム１３６は、ドナー基板７０をカセット装填ステーション１３０からロードロックチャンバ１１６に搬送することができる。ステップ１５１で、ロードロックチャンバ１１６は、約１０-5Ｔｏｒｒの圧力に排気することができる。ステップ１５２で、真空搬送アーム１３８は、ドナー基板７０をロードロックチャンバ１１６から取り出し、ドナー基板７０を搬送チャンバ１２７を通ってプロセスチャンバ１２１へ搬送することができる。ステップ１５４で、ドナー基板７０は、続いての結合プロセスのためにドナー基板７０の結合面９０を調製する低温プラズマ処理プロセスに供することができる。ステップ１５５で、真空搬送アーム１３８は、ドナー基板７０をプロセスチャンバ１２１から取り出し、ドナー基板７０を搬送チャンバ１２７を通ってタイリング/結合チャンバ１２２へ搬送することができる。
[0078]タイリング/結合チャンバ１２２は、ハンドル基板５とドナー基板７０を受け取るために加熱ペデスタルを有してもよい。真空搬送アーム１３８は、図１２Ａと図１２Ｂで示される配置パターンのように、予め特定されたアレイパターンでタイリング/結合チャンバ１２２内のハンドル基板５上にドナー基板７０を位置させることができる。タイリング/結合チャンバ１２２は、ハンドル基板５上にドナー基板７０を配置する際に真空搬送アーム１３８を誘導するための画像とアライメント計測システムを含むことができ、よって隣接したドナー部分８５間の隙間１２０が最小になる。一実施形態においては、ドナー基板７０はハンドル基板５の表面上に光学的アライメントマークを記録させることができる。真空搬送アーム１３８は、ハンドル基板５の表面に対してドナー基板７０の結合面９０の間に圧力を生じるようにドナー基板７０に力を加えるよう構成されてもよい。
[0079]タイリング/結合チャンバ１２２は、ハンドル基板５とドナー基板７０間の結合を形成するのに有益な温度と圧力の範囲内に維持することができる。一実施形態においては、タイリング/結合チャンバ１２２は、ハンドル基板５とドナー基板７０が処理の間、約３５０-４５０℃の温度であるような温度に維持することができる。この実施形態においては、タイリング/結合チャンバ１２２は、結合プロセスの間、１０-７６０Ｔｏｒｒの間のプロセス圧力に維持することができる。
[0080]一実施形態においては、タイリング/結合チャンバ１２２は、ドナー基板７０のドナー部分８５を分離又は切断するために可動ノズルを有してもよく、それによりハンドル基板５に結合したドナー部分８５が残る。例えば、タイリング/結合チャンバ１２２は、ドナー基板７０のエッジ上の分離層で合わせることができる可動窒素ノズルを有してもよい。代替的実施形態においては、プロセスチャンバ１１８、１２４、又は１２６は可動ノズルを有してもよく、ハンドル基板５を結合プロセスに続いて処理チャンバ１１８、１２４、又は１２６の一つに搬送してもよく、そこでドナー部分８５がドナー基板から切断される。
[0081]図１６を参照すると、制御された切断プロセスに続いて、ステップ１６０で、真空搬送アーム１３８がドナー基板７０を搬送チャンバ１２７を通ってタイリング/結合チャンバ１２２からロードロックチャンバ１１６に戻すことができる。ステップ１６５で、ロードロックチャンバ１１６は大気圧まで通気されてもよく、大気中の搬送アーム１３６はロードロックチャンバ１１６からカセット装填ステーション１３０にドナー基板７０を搬送することができる。一実施形態においては、追加のシリコンを続いてドナー基板７０の表面上に堆積させることができる。例えば、ドナー基板７０は化学機械的研磨（ＣＭＰ）により平滑にすることができ、エピタキシャルシリコン層はドナー基板７０の表面上に堆積させることができる。その後、ドナー基板７０を分離層８０を形成するために注入プロセスに供してもよく、追加のハンドル基板５を処理するためにカセット装填ステーション１３０に戻されてもよい。
[0082]ドナー部分８５のアレイが、上記結合、制御切断プロセスによってハンドル基板５の表面に結合された後、真空搬送アーム１３８が、追加の処理のためにハンドル基板５をタイリング/結合チャンバ１２２からプロセスチャンバ１１８、１２４又は１２６の一つに搬送することができる。一実施形態においては、アモルファスシリコンは隣接したドナー部分８５間の隙間１２０を充填するために堆積することができる。他の実施形態においては、隣接したドナー部分８５間の隙間１２０を充填するためにＳiＯ2を堆積させることができる。隙間１２０の充填に続いて、ハンドル基板５をエッチングプロセスを行うためにプロセスチャンバ１１８、１２４又は１２６の別の一つに搬送してもよく、それによりハンドル基板５に結合したドナー部分８５の表面から堆積した隙間充填材料がエッチングされる。ハンドル基板５は、また、プロセスチャンバ１１８、１２４又は１２６の他の一つに搬送されてもよく、結合層と堆積されたシリコン層をアニール処理し再結晶するために約３５０-５５０℃の温度で加熱することができる。
[0083]ハンドル基板５が製造システム１２５内の全処理ステップを完了した後、ステップ１６５で、真空搬送アーム１３８がハンドル基板５を搬送チャンバ１２７を通ってロードロックチャンバ１１４に戻すことができる。ステップ１７０で、ロードロックチャンバ１１４は大気圧に通気することができ、大気中の搬送アーム１３６はハンドル基板５をロードロックチャンバ１１４からカセット装填ステーション１３０に搬送することができる。
[0084]その後、ハンドル基板５を追加の処理のために製造システム１２５から取り出すことができる。例えば、ハンドル基板５は、化学機械的研磨プロセスを用いて平坦化することができ、それによりハンドル基板５に結合したドナー部分８５の表面から堆積した隙間充填材料が除去される。続いて、ＴＦＴを大面積電子回路用途、例えば、アクティブマトリクス液晶ディスプレイに用いられるハンドル基板ポリシリコン表面上に形成することができる。ポリシリコンＴＦＴの使用は、結晶性シリコンデバイスの３０-６０％に近い回路性能を可能にすることができ、ｎ型やｐ型シリコン電子移動度はそれぞれ少なくとも５００と３００である。
[0085]本発明は大面積フラットパネルビデオディスプレイの製造を容易にする。本明細書に記載されるタイリング法は拡張可能であり、アクティブマトリクスＬＣＤ技術や製造法において将来の進展に使うことができる。
図１は様々なピクセルピッチの標準的な解像度ディスプレイサイズを示す表である。 図２はハンドル基板の断面図である。 図３はハンドル基板を製造する方法を示すブロック図である。 図４はドナー基板を製造する方法を示す概略図である。 図５はドナー基板を製造する方法を示す概略図である。 図６はドナー基板の断面図である。 図７はドナー基板を製造する方法を示すブロック図である。 図８はハンドル基板上に配置されたドナー基板のアレイを示す概略図である。 図９はドナー基板制御切断プロセスを示す概略図である。 図１０は結合と制御の切断プロセスを示すブロック図である。 図１１はハンドル基板全体に配置されたドナー部分のアレイを示す概略図である。 図１２Ａは規則的なタイルアレイを示す概略図である。 図１２Ｂは段違いタイルアレイを示す概略図である。 図１３はガラス基板上にポリシリコンを製造するプロセス流れ図を示すブロック図である。 図１４は基板製造システムの概略平面図である。 図１５は図１４に示された装填チャンバの概略正面図である。 図１６は図１４の製造システムを通るハンドル基板とドナー基板の移動を示すブロック図である。
符号の説明
５…ハンドル基板、１０…バリヤ層、１５…適応層、２０…結合層、４５…単結晶性ウエハインゴット、５０…断面形、５５…シリコンドナー基板、６０…ドナー基板、６５…単結晶性シリコン基板、７０…ドナー基板、７５…転位部、８０…分離層、８５…ドナー部分、９０…結合面、９５…分離破壊、１１４、１１６…ロードロックチャンバ、１１８…プロセスチャンバ、１２０…隙間、１２１、１２２、１２４…プロセスチャンバ、１２５…製造システム、１２６…プロセスチャンバ、１２７…搬送チャンバ、１２８、１２９…基板カセット、１３０…装填ステーション、１３２、１３４…基板カセット、１３５…コントローラ、１３６…搬送アーム、１３７…搬送ヘッド、１３８…搬送アーム。

Claims (28)

  1. アクティブマトリクス液晶を製造するための絶縁基板上のシリコンであって、該絶縁基板上のシリコンが
    ハンドル基板と、
    ハンドル基板表面に結合した複数の結晶性シリコンドナー部分と、
    を含む、前記絶縁基板上のシリコン。
  2. 該ハンドル基板がガラス基板を含んでいる、請求項１記載の絶縁基板上のシリコン。
  3. 該ハンドル基板が、該ガラス基板の表面上に形成されたバリヤ層を更に含んでいる、請求項２記載の絶縁基板上のシリコン。
  4. 該バリヤ層が、厚さが約５００ｎｍの窒化シリコン層を含んでいる、請求項３記載の絶縁基板上のシリコン。
  5. 該ハンドル基板が、該バリヤ層の上に形成された結合層を更に含んでいる、請求項３記載の絶縁基板上のシリコン。
  6. 該結合層が、厚さが約１００ｎｍの酸化シリコン層を含んでいる、請求項５記載の絶縁基板上のシリコン。
  7. 該ハンドル基板が、該バリヤ層と該結合層間に形成された適応層を更に含んでいる、請求項５記載の絶縁基板上のシリコン。
  8. 該適応層が、厚さが約１０-２０ｎｍの酸化シリコン層を含んでいる、請求項７記載の絶縁基板上のシリコン。
  9. 該結晶性シリコンドナー部分が単結晶性シリコンを含んでいる、請求項１記載の絶縁基板上のシリコン。
  10. 該結晶性シリコンドナー部分がポリシリコンを含んでいる、請求項１記載の絶縁基板上のシリコン。
  11. 該結晶性シリコンドナー部分が、該ハンドル基板の該表面全体のアレイに配列されている、請求項１記載の絶縁基板上のシリコン。
  12. 該結晶性シリコンドナー部分が、該ハンドル基板の該表面全体のオフセットタイリングパターンアレイに配列されている、請求項１１記載の絶縁基板上のシリコン。
  13. 隣接した結晶性シリコンドナー部分間の隙間が約５ミクロン以下である、請求項１１記載の絶縁基板上のシリコン。
  14. 隣接した結晶性シリコンドナー部分間の隙間がアモルファスシリコンで充填されている、請求項１記載の絶縁基板上のシリコン。
  15. 隣接した結晶性シリコンドナー部分間の隙間が酸化シリコンで充填されている、請求項１記載の絶縁基板上のシリコン。
  16. ハンドル基板の表面全体に膜を適用する方法であって、
    複数のドナー基板を準備するステップと、
    各ドナー基板内に分離層を形成するステップと、
    ハンドル基板の表面全体に該ドナー基板を配列させるステップと、
    該ハンドル基板の表面に該ドナー基板を結合するステップと、
    それぞれの分離層で該ドナー基板を切断するステップと、
    該ハンドル基板から該ドナー基板を取り出し、それにより該ハンドル基板の表面に結合した各々ドナー基板のドナー部分が残るステップと、
    を含む、前記方法。
  17. 該ハンドル基板がガラス基板を含んでいる、請求項１６記載の方法。
  18. 各ドナー基板が単結晶性シリコンウエハを含んでいる、請求項１６記載の方法。
  19. 各ドナー基板が、単結晶性シリコンウエハ上に形成されたポリシリコン層を含んでいる、請求項１８記載の方法。
  20. 該分離層がイオン注入プロセスによって形成される、請求項１６記載の方法。
  21. 該イオン注入プロセスが各ドナー基板内に水素イオンを注入する、請求項２０記載の方法。
  22. 該水素イオンが１００-５００ｎｍの深さで注入される、請求項２１記載の方法。
  23. 該ハンドル基板に結合された各ドナー基板の該ドナー部分が約１００-５００ｎｍ厚である、請求項１６記載の方法。
  24. 各ドナー基板が１Ｅ１５-１Ｅ１８原子/ｃｍ3のレベルにドープされている、請求項１６記載の方法。
  25. 隣接したドナー部分間の隙間にアモルファスシリコンを堆積させるステップを更に含む、請求項１６記載の方法。
  26. 該ハンドル基板の表面を平坦化して堆積したアモルファスシリコンを該ドナー部分から取り出すステップを更に含む、請求項２５記載の方法。
  27. 隣接したドナー部分間の隙間に酸化シリコンを堆積させるステップを更に含む、請求項１６記載の方法。
  28. 該ハンドル基板の表面を平坦化して堆積した酸化シリコンを該ドナー部分から取り出すステップを更に含む、請求項２７記載の方法。
JP2004536516A 2002-09-12 2003-09-11 共通のガラス基板上のタイル状シリコンウエハ及び製造方法 Pending JP2005539259A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/243,242 US6818529B2 (en) 2002-09-12 2002-09-12 Apparatus and method for forming a silicon film across the surface of a glass substrate
PCT/US2003/028581 WO2004025360A1 (en) 2002-09-12 2003-09-11 Tiled silicon wafers on a common glass substrate and method of manufacture thereof

Publications (2)

Publication Number Publication Date
JP2005539259A true JP2005539259A (ja) 2005-12-22
JP2005539259A5 JP2005539259A5 (ja) 2006-11-02

Family

ID=31991587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004536516A Pending JP2005539259A (ja) 2002-09-12 2003-09-11 共通のガラス基板上のタイル状シリコンウエハ及び製造方法

Country Status (7)

Country Link
US (1) US6818529B2 (ja)
EP (1) EP1540412A1 (ja)
JP (1) JP2005539259A (ja)
KR (1) KR100854815B1 (ja)
CN (1) CN100380218C (ja)
TW (1) TWI331767B (ja)
WO (1) WO2004025360A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263009A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
WO2009011152A1 (ja) * 2007-07-13 2009-01-22 National University Corporation Tohoku University Ｓｏｉ基板およびｓｏｉ基板を用いた半導体装置
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
JP2009071287A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および製造装置
JP2009076706A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板及び半導体装置の作製方法
JP2009135451A (ja) * 2007-10-23 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板、表示パネル並びに表示装置の製造方法
JP2009194374A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 熱処理装置及び当該熱処理装置を用いたｓｏｉ基板の作製方法
JP2009239262A (ja) * 2008-03-07 2009-10-15 Semiconductor Energy Lab Co Ltd 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法
JP2009258710A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置の作製方法
JP2009545178A (ja) * 2006-07-25 2009-12-17 シリコン ジェネシス コーポレーション 連続大面積走査注入プロセスのための方法およびシステム
JP2010087345A (ja) * 2008-10-01 2010-04-15 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
WO2010073448A1 (ja) * 2008-12-25 2010-07-01 信越半導体株式会社 貼り合わせウェーハの製造方法
US7851332B2 (en) 2007-10-10 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8432021B2 (en) 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
US7550066B2 (en) * 2004-07-09 2009-06-23 Applied Materials, Inc. Staggered target tiles
US20060006064A1 (en) * 2004-07-09 2006-01-12 Avi Tepman Target tiles in a staggered array
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
KR20080086899A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101652867B (zh) * 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
CN101657907B (zh) 2007-04-13 2012-12-26 株式会社半导体能源研究所 光伏器件及其制造方法
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
CN101681807B (zh) * 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101608953B1 (ko) * 2007-11-09 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20110306180A1 (en) * 2010-06-14 2011-12-15 Venkatraman Prabhakar Systems, Methods and Products Involving Aspects of Laser Irradiation, Cleaving, and/or Bonding Silicon-Containing Material to Substrates
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP5626450B2 (ja) * 2011-03-18 2014-11-19 富士通株式会社 電子部品の製造方法及びチップ集合体
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
CN103811537B (zh) * 2014-03-05 2018-02-27 上海新储集成电路有限公司 一种大尺寸晶圆及其制备方法
KR102336499B1 (ko) 2014-08-04 2021-12-07 삼성전자주식회사 패턴 구조체 및 그 제조방법과, 금속 와이어 그리드 편광판을 채용한 액정 표시장치
CN110600429B (zh) * 2018-06-13 2020-09-15 联华电子股份有限公司 形成电容掩模的方法
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN115104174A (zh) 2020-02-11 2022-09-23 Slt科技公司 改进的iii族氮化物衬底、制备方法和使用方法
US11879043B2 (en) 2021-04-05 2024-01-23 Dionex Corporation Coated poly-olefins

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07509105A (ja) * 1993-05-13 1995-10-05 プロエンサ・アウグスト、カルロス・ホルヘ・ラミロ Ｖｌｓｉ−品質結晶半導体基板の供給方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07509105A (ja) * 1993-05-13 1995-10-05 プロエンサ・アウグスト、カルロス・ホルヘ・ラミロ Ｖｌｓｉ−品質結晶半導体基板の供給方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
JP2009545178A (ja) * 2006-07-25 2009-12-17 シリコン ジェネシス コーポレーション 連続大面積走査注入プロセスのための方法およびシステム
JP2008263009A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2009011152A1 (ja) * 2007-07-13 2009-01-22 National University Corporation Tohoku University Ｓｏｉ基板およびｓｏｉ基板を用いた半導体装置
JPWO2009011152A1 (ja) * 2007-07-13 2010-09-16 国立大学法人東北大学 Ｓｏｉ基板およびｓｏｉ基板を用いた半導体装置
JP2009071287A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および製造装置
JP2009076706A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板及び半導体装置の作製方法
US7851332B2 (en) 2007-10-10 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101538911B1 (ko) * 2007-10-23 2015-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판, 표시 패널 및 표시 장치의 제조 방법
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2009135451A (ja) * 2007-10-23 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板、表示パネル並びに表示装置の製造方法
US8110478B2 (en) 2007-10-23 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, display panel, and display device
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8368082B2 (en) 2007-11-27 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8653426B2 (en) 2008-01-16 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP2009194374A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 熱処理装置及び当該熱処理装置を用いたｓｏｉ基板の作製方法
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
JP2009239262A (ja) * 2008-03-07 2009-10-15 Semiconductor Energy Lab Co Ltd 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8441021B2 (en) 2008-03-28 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009258710A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置の作製方法
JP2010087345A (ja) * 2008-10-01 2010-04-15 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8389382B2 (en) 2008-12-25 2013-03-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2010153637A (ja) * 2008-12-25 2010-07-08 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2010073448A1 (ja) * 2008-12-25 2010-07-01 信越半導体株式会社 貼り合わせウェーハの製造方法
US8432021B2 (en) 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate

Also Published As

Publication number Publication date
WO2004025360A1 (en) 2004-03-25
CN1682152A (zh) 2005-10-12
US20040056332A1 (en) 2004-03-25
CN100380218C (zh) 2008-04-09
US6818529B2 (en) 2004-11-16
TW200405410A (en) 2004-04-01
KR20050083687A (ko) 2005-08-26
TWI331767B (en) 2010-10-11
EP1540412A1 (en) 2005-06-15
KR100854815B1 (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
KR100854815B1 (ko) 공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법
KR100201715B1 (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조 방법
US6521525B2 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
US8319219B2 (en) Light-emitting device
US6919935B2 (en) Method of forming an active matrix display
JP2009038357A (ja) 表示装置の作製方法
US7863113B2 (en) Transistor for active matrix display and a method for producing said transistor
US5308779A (en) Method of making high mobility integrated drivers for active matrix displays
JPH09293876A (ja) 半導体素子基板およびその製造法、該基板を用いた半導体装置
US6952251B2 (en) Method for forming data lines of a liquid crystal display device
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
JPH08240813A (ja) 電気光学装置
JPH052187A (ja) 液晶電気光学装置
KR100556347B1 (ko) 액정표시장치 및 그 제조방법
Hanna et al. Materials in Active-Matrix Liquid-Crystal Displays
KR20040032401A (ko) 박막 트랜지스터 및 그 제조방법
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
JP4064298B2 (ja) 表示装置
JP3635636B2 (ja) 半導体装置
JP3362022B2 (ja) ディスプレイ
JP3672084B2 (ja) 表示装置、液晶表示装置及び集積回路
TW552716B (en) Thin film transistors suitable for use in flat panel displays
JP2006191102A (ja) 局部的に単結晶シリコン層が集積された基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309