KR100854815B1 - 공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100854815B1
KR100854815B1 KR1020057004262A KR20057004262A KR100854815B1 KR 100854815 B1 KR100854815 B1 KR 100854815B1 KR 1020057004262 A KR1020057004262 A KR 1020057004262A KR 20057004262 A KR20057004262 A KR 20057004262A KR 100854815 B1 KR100854815 B1 KR 100854815B1
Authority
KR
South Korea
Prior art keywords
donor
substrate
handle substrate
silicon
handle
Prior art date
Application number
KR1020057004262A
Other languages
English (en)
Other versions
KR20050083687A (ko
Inventor
로버트 에이. 바챠라챠
캄 라우
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20050083687A publication Critical patent/KR20050083687A/ko
Application granted granted Critical
Publication of KR100854815B1 publication Critical patent/KR100854815B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 발명은 액티브 매트릭스 액정 디스플레이를 제조하기 위한 실리콘상 절연체 기판에 관한 것이다. 절연체 기판상의 실리콘은 핸들 기판, 및 핸들 기판에 본딩된 복수의 결정형 실리콘 도너부를 포함한다. 결정형 실리콘 도너부는 복수의 도너 기판을 제공함으로써 핸들 기판에 본딩되며 각각의 도너 기판에 분리층을 형성한다. 도너 기판은 핸들 기판의 표면에 걸쳐 정렬되고, 연속하여 핸들 기판에 본딩된다. 이어, 도너 기판은 각각의 분리층에서 클리빙되며 핸들 기판으로부터 제거되어, 각각의 도너 기판의 도너부가 핸들 기판에 부착되게 한다.

Description

공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법{TILED SILICON WAFERS ON A COMMON GLASS SUBSTRATE AND METHOD OF MANUFACTURE THEREOF}
본 발명은 통상적으로 대형의 액티브 매트릭스 액정 디스플레이의 제조에 관한 것이며, 더욱 상세하게는 유리 기판의 표면에 걸쳐 실리콘 막을 형성하는 방법 및 장치에 관한 것이다.
대부분의 통상의 전자 장치는 이미지나 문자를 표시하기 위해 액정 디스플레이(LCD)를 사용한다. LCD는 다른 디스플레이 기술에 비해 다수의 장점이 있기 때문에 점점 더 선호되고 있다. 예를 들어, LCD는 통상적으로 얇고, 가벼우며, 음극선관(CRT) 모니터에 비해 더 적은 전력을 소비한다. 부가적으로, LCD는 수렴(convergence) 문제를 겪지 않으며, 이미지가 낮은 재생율로 이미지 깜박임 문제 없이 디스플레이될 수도 있다.
공통 평면 기반의 LCD는 통상적으로 동일한 영상을 반복적으로 나타내는 간단한 디스플레이에 사용된다. 예를 들어, 공통 평면 기반 LCD는 디지털 시계 및 마이크로파 타이머 디스플레이로서 공통적으로 사용된다. 컴퓨터, 텔레비젼, 및 복잡한 디스플레이 성능을 필요로 하는 다른 장치들은 통상적으로 패시브 매트릭스 또는 액티브 매트릭스 LCD를 사용한다.
패시브 매트릭스 LCD는 디스플레이상의 특정 픽셀에 전하를 공급하기 위해 간단한 그리드를 이용한다. 그리드는 통상적으로 인듐-주석 산화물과 같은 투명한 도전성 재료를 두 개의 유리 기판에 제공함으로써 형성된다. 하나의 기판상에 투명한 도전성 재료가 열을 지어 형성되고, 다른 기판상에 투명한 도전성 재료가 행을 지어 형성된다. 행 및 열은 전하가 특정 열 또는 행으로 보내질 때를 제어하는 집적회로에 연결된다. 액정 재료는 두 개의 유리 기판 사이에 샌드위칭되며, 편광 막이 각각의 기판의 외면에 부가된다. 픽셀을 턴온시키기 위해, 집적회로는 전하를 하나의 기판의 정확한 열로 보내고, 다른 기판의 정확한 행상에 접지가 인가된다. 행과 열은 지정된 픽셀에서 교차하며, 교차 영역 양단의 전압계는 상기 픽셀에서 액정을 풀리게(untwist) 한다.
패시브 매트릭스 LCD는 치명적인 결점을 가질 수도 있다. 예를 들어, 응답시간, 또는 디스플레이된 이미지를 재생하기 위한 LCD의 성능이 통상적으로 느리다. 그 결과, 디스플레이가 이미지 컨텐츠 변화를 따라가지 못하기 때문에, 비디오 또는 신속한 마우스의 움직임과 같은 빠르게 변화하는 스크린 컨텐츠가 번지게("smearing") 한다. 게다가, 전압 제어가 부정확할 수 있어서, 인접한 픽셀에 영향을 주지 않고 개별 픽셀을 제어하는 패시브 매트릭스 LCD 성능을 저해한다. 예를 들어, 하나의 픽셀을 풀리게 하기 위해 인가되는 전압은 주위의 픽셀들이 부분적으로 풀려지게 하여, 흐린 이미지, 불량한 콘트라스트 및 동일한 행 및 열의 오프(off) 픽셀들의 가상(ghosting)을 초래한다. 더욱이, 증가된 스크린 크기 및 픽셀의 개수는 대용량의 캐패시턴스 및 전극의 제한된 도전성으로 인해 디스플레이 파라미터에 부정적인 영향을 미친다.
액티브 매트릭스 LCD에서, 픽셀 어드레싱은 액정 막 뒤에서 행해진다. 전면 기판의 후면은 연속적인 투명한 전극으로 코팅되는 반면, 후면은 각각의 픽셀로 패터닝된다. 작은 스위칭 트랜지스터 및 커패시터를 포함하는 박막 트랜지스터(TFT)는 디스플레이상의 특정 픽셀에 전압을 인가하는데 사용된다. TFT는 통상적으로 석영 또는 유리 기판상에 매트릭스 형태로 형성된다. 특정 픽셀을 어드레싱하기 위해, 정확한 행이 스위치-온되고 전하가 정확한 열로 보내진다. 열이 교차하는 모든 다른 행은 턴-오프되기 때문에, 지정된 픽셀에서의 커패시터만이 전하를 수용하고, 커패시터가 다음 재생 사이클까지 전하를 홀딩하도록 구성된다. 그 결과, TFT의 사용은 패시브 매트릭스 LCD의 단점인 늦은 응답 속도 및 가상 문제를 제거한다. 게다가, 액티브 매트릭스 LCD는 부가적인 장점으로, 특정 픽셀에 인가되는 전압의 양을 제어함으로써 더 넓은 범위의 그레이 스케일을 생성하는데 사용될 수도 있다. 예를 들어, 액티브 매트릭스 LCD는 256 또는 그 이상 레벨의 픽셀당 명도를 제공할 수 있다. 강화된 성능 장점으로 인해, 액티브 매트릭스 LCD는 약 2-15 인치의 대각선 스크린 크기를 갖는 거의 모든 휴대용 전자 기기에 현재 사용된다.
컬러 액티브 매트릭스 LCD내의 각각의 픽셀은 적색, 녹색 및 청색 필터를 갖는 3개의 서브 픽셀로 구성된다. 각각의 서브 픽셀은 서브 픽셀에서 액정 작용의 정도를 제어하는 TFT에 연결된다. 그 결과, LCD상의 이미지를 형성하는 각각의 픽셀의 적색, 녹색 및 청색 소자의 강도가 각각의 서브 픽셀에 인가된 전압의 양을 제어함으로써 독립적으로 조정될 수 있다. 예를 들어, 각각의 서브 픽셀에 대한 TFT 전압 출력을 제어함으로써, 각각의 서브 픽셀의 강도가 256 이상의 색조를 생성하기 위해 변화될 수 있다. 서브 픽셀들을 조합하여 약 1680만 컬러의 색채 팔레트(pallette)를 생성할 수 있다. 이러한 디스플레이는 많은 수의 TFT를 필요로 한다. 예를 들어, 1024×768까지의 해상도를 지원하는 액티브 매트릭스 컬러 LCD를 갖는 통상의 랩탑 컴퓨터는 2,359,296개의 TFT를 필요로 한다.
과거에, TFT는 통상적으로 플라즈마 강화 화학 기상 증착(PE-CVD) 프로세스에 의해 증착된 비결정질 실리콘(a-Si)으로부터 형성되었다. 비결정질 실리콘을 사용할 경우의 장점은 상대적으로 저렴한 유리 기판상에 낮은 프로세스 온도로 형성될 수 있다는 것이다. 그러나, 비결정질 실리콘 TFT는 공지된 많은 한계가 있다.
예를 들어, 높은 전자 이동성은 LCD 성능을 증가시키는 중요한 팩터이다. 그러나, 비결정질 실리콘 TFT에 고유한 제한된 전자 이동성은 제한된 프레임 재생율 및 픽셀 밀도를 제공한다. 더 높은 비결정질 실리콘 TFT 성능은 강력한 구동 회로를 사용하여 달성될 수 있지만, 수반되는 높은 에너지 소모가 휴대용 전자 장치 기능에 적합하지 않다.
액티브 매트릭스 LCD의 가장 큰 비용 요소중 하나는 외부 구동 회로이다. 비결정질 실리콘 TFT를 사용하는 통상의 액티브 매트릭스 디스플레이에서, 각각의 픽셀은 디스플레이 영역의 주변 부근의 인쇄 회로 기판(PCB)상에 배치된 분리된 로직 칩 구동기에 독립적으로 연결된다. 그 결과, 다수의 외부 연결dl LCD 패널로부터 PCB까지 요구되어, 높은 제조 비용을 초래한다. 디스플레이 영역의 주변 부근의 PCB의 정렬은 또한 LCD를 둘러싸고 있는 케이싱의 형성 팩터를 제한한다.
LCD의 명도는 부분적으로 픽셀들의 개구비에 의해 결정되거나, 각각의 픽셀을 통해 픽셀 및 관련된 전자 부품의 전체 영역으로 전달되는 광의 비율에 의해 결정된다. 개구비가 클수록 더 많은 광이 픽셀을 통과하여, LCD상의 이미지는 더욱 밝아진다. 통상의 비결정질 실리콘 액티브 매트릭스 LCD는 0.1mm 또는 100미크론의 대응 컬러 서브 픽셀 크기를 갖는 약 0.3mm의 피치를 갖는다. 이러한 디스플레이 상의 TFT 및 와이어 연결은 약 10미크론 폭의 통로를 차지한다. 또한, 비결정질 실리콘 TFT의 특성은 재료가 열 및 광에 노출될 때 변화하고, 비결정질 실리콘 TFT는 불안정성을 방지하기 위해 주위의 광으로부터 차폐되어야 하며, 그 결과 개구비가 감소된다. 결론적으로, 비결정질 실리콘 TFT를 사용하는 액티브 매트릭스 디스플레이는 종종 더욱 강력한 배경 조명을 필요로 하며, 그 결과 에너지 소모가 증가한다.
폴리실리콘(p-Si) 및 단결정 실리콘과 같은 실리콘의 결정 형태는 비결정질 실리콘에 비해 높은 전자 이동성을 갖는다. 그 결과, 증가된 프레임 재생율, 높은 픽셀 밀도, 및 더 큰 개구비가 결정성 실리콘 재료로 형성된 TFT를 사용하여 달성될 수도 있다. 게다가, 결정성 실리콘 TFT의 사용은 구동 회로 및 주변의 전자 부품이 LCD 자체의 통합 부분을 형성하게 할 수 있으며, 그 결과, 개개의 디스플레이를 제조하는데 필요한 소자의 개수를 감소시키고 대형 LCD가 현행 케이싱 설계에 적합하게 한다.
현재, 폴리실리콘 TFT가 작은 액티브 매트릭스 프로젝션 LCD용으로 개발되었다. 폴리실리콘은 590℃ 이상의 온도에서 화학 기상 증착(CVD) 프로세스에 의해 직접 증착될 수 있다. 높은 프로세스 온도로 인해, 폴리실리콘 증착은 통상적으로 고가의 석영 기판을 필요로 한다. 금속 유도 결정화는 이러한 문제점을 일부 극복할 수 있어, 대략 450℃의 낮은 프로세스 온도를 초래한다.
석영 기판상에 형성된 폴리실리콘 TFT를 사용하는 소형의 프로젝션 LCD는 작은, 통상적으로 2인치 이하의 대각 길이로 인해 경제적으로 제작될 수 있다. 그러나, 석영 기판의 비용은 크기에 따라 지수적으로 증가하고, 대형의 다이렉트-뷰 LCD를 제조하기 위한 단편 석영 기판의 사용은 엄청나게 고가이다.
현재, 일부 제조자들은 엑시머 레이저를 사용하여 비결정질 실리콘의 열적 전환에 의해 통상의 대형 유리 기판상에 폴리실리콘을 형성하려는 시도를 하고 있다. 상기 프로세스를 사용하여, 10-500의 n-타입 이동성이 달성되었는데, 이는 결정형 실리콘 장치의 이동성과 동일하다. 그러나, 엑시머 레이저 열 전환 프로세스가 p-타입 폴리실리콘 이동성을 적절히 강화시킬 수 있을 것 같지는 않다. 그 결과, 상기한 프로세스는 LCD 외부 구동 회로에서 SRAM 소자와 같은 CMOS 장치에 요구되는 필수적인 p-타입 이동성을 달성하지 못한다.
다른 제조자들은 두 개 이상의 액티브 매트릭스 LCD가 "타일링된(tiled)" 디스플레이 장치를 형성하도록 함께 결합되는 프로세스를 개발하였다. 몇몇 다양한 접근법들이 이러한 방법론에 적용되었다. 한 접근법에서, 개개의 디스플레이 타일들 사이의 시임(seam)이 고의로 가시적으로 제조되었으며, 디스플레이된 이미지는 타일 및 시임 위에 연속적으로 연장된다. 이러한 접근법은 Clarity and Pioneer에 의하여, 적층가능한 비디오-벽 디스플레이 제품에서 특히 두각을 드러내며 사용되었다. 다른 접근법에서, 개개의 디스플레이 타일들 사이의 시임은 통상의 조망 조건하에서 육안으로 완전히 보이지 않도록 감춰진다. 뉴욕의 엔디코트에 위치한 Rainbow Displays Incorporated는 1mm 미만의 픽셀 피치를 갖는 두 개 이상의 액티브 매트릭스 LCD가 단일 타일링된 디스플레이 장치를 형성하도록 "시임없이" 결합될 수 있는 프로세스를 개발하였다. 그러나, 시임없는 타일링된 디스플레이는 중요한 제조 난관에 봉착하였다. 예를 들어, 시임을 가로질러 연속적인 픽셀 피치를 유지하는 것이 극히 어려우며, 타일 정렬은 시각적 감도 표준을 충족시키기 위해 상당히 정밀해야 한다. 더욱이, 균일한 타일 조도 및 색도는 시임을 가로질러 유지돼야 한다. 그 결과, 시임 없는 타일링된 디스플레이가 통상적으로 정교한 광 조절 및 디지털 신호 처리 기술을 필요로 한다.
결론적으로, 통상의 유리 기판상에 폴리실리콘 및 단결정 실리콘과 같은 결정형 실리콘을 형성하는 저온 프로세스가 필요하다.
본 발명은 첨부한 도면을 참조하여, 이에 한정되지는 않지만, 예로써 설명된다.
액티브 매트릭스 액정 디스플레이를 제조하기 위한 절연 기판 장치상의 실리콘이 개시된다. 절연 기판상의 실리콘은 핸들 기판, 및 핸들 기판에 본딩된 복수의 결정형 실리콘 도너부를 포함할 수도 있다. 결정형 실리콘 도너부는 복수의 도너 기판을 제공하는 단계, 각각의 도너 기판내에 분리층을 형성하는 단계에 의해 핸들 기판에 본딩될 수도 있다. 도너 기판은 핸들 기판의 표면에 걸쳐 배열되고 연속적으로 핸들 기판에 본딩될 수도 있다. 그 후, 도너 기판은 각각의 분리층에서 클리빙되고 핸들 기판으로부터 제거되어, 핸들 기판에 부착된 각각의 도너 기판의 도너부가 남게 한다.
도1은 다양한 픽셀 피치에 대한 몇몇 표준 해상도 디스플레이 크기를 나타낸 표이다.
도2는 핸들 기판의 단면도이다.
도3은 핸들 기판을 제조하는 방법을 나타낸 블록도이다.
도4는 도너 기판을 제조하는 방법을 나타낸 개략도이다.
도5는 도너 기판을 제조하는 방법을 나타낸 개략도이다.
도6은 도너 기판의 단면도이다.
도7은 도너 기판을 제조하는 방법을 나타낸 블록도이다.
도8은 핸들 기판상에 정렬된 도너 기판의 배열을 나타낸 개략도이다.
도9는 클리빙 프로세스로 제어된 도너 기판을 나타낸 개략도이다.
도10은 본딩 및 제어된 클리빙 프로세스를 나타낸 블록도이다.
도11은 핸들 기판에 걸쳐 정렬된 도너부의 배열을 나타낸 개략도이다.
도12a는 규칙적인 타일 배열을 나타낸 개략도이다.
도12b는 오프셋 타일 배열을 나타낸 개략도이다.
도13은 유리 기판상에 폴리실리콘을 제조하기 위한 프로세스도를 나타낸 블록도이다.
도14는 기판 제조 시스템의 개략적인 상부도이다.
도15는 도14에 도시된 로딩 챔버의 개략적인 정면도이다.
도16은 도14의 제조 시스템에서 핸들 기판 및 도너 기판의 움직임을 나타낸 블록도이다.
이하의 설명에서, 본 발명의 이해를 위해 많은 특정 재료, 기계 및 방법과 같은 다양한 구체적인 사항이 설명된다. 그러나, 당업자는 본 발명의 실시를 위해 이러한 구체적인 사항이 필수적이지 않다는 것을 이해할 것이다. 다른 예에서, 공지된 장비 특성 및 프로세스가 본 발명을 모호하게 하지 않기 위해 구체적으로 설명된다.
본 발명에 따라, 필수적인 개수의 실리콘 도너 기판의 분리 층으로 준비될 수 있다. 도너 기판은 핸들 기판의 표면에 걸쳐 정렬된 어레이로 위치되고 저온 본딩 프로세스에 의해 핸들 기판에 본딩될 수도 있다. 이어, 도너 기판은 핸들 기판으로부터 제거되고, 핸들 기판에 부착된 각각의 도너 기판의 도너부를 남긴다. 충전 재료는 인접한 도너부들 사이의 갭에서 핸들 기판상에 위치될 수 있다. 핸들 기판의 표면은 연속적으로 평탄화되고, 어닐링되며, 추가적으로 처리될 수 있다.
본 발명은 복수의 단결정 실리콘 또는 폴리실리콘 기판 "타일"들을 유리 기판에 본딩하는데 사용될 수 있으며, 그 결과, 유리 기판의 표면에 걸쳐 결정형 실리콘막을 형성한다. 연속하여 박막 트랜지스터(TFT)가 액티브 매트릭스 액정 디스플레이와 같은 광역 전자 기기에 사용되기 위해 실리콘 막상에 형성될 수도 있다.
실리콘 도너 프로세스
본 발명의 일실시예에 따라, 절연체상 실리콘(SOI: silicon on insulator) 기판을 형성하기 위해, 핸들 기판 및 복수의 실리콘 도너 기판이 제공된다. 도너 기판은 이동될 실리콘의 도너부를 제공하는 기판이다. 핸들 기판은 통상적으로 도너 기판으로부터 이동된 실리콘 도너부를 수용하는 비도전성 재료를 포함하는 기판이다. 이동 프로세스에 뒤이어, 핸들 기판은 절연체 기판상 실리콘이 된다.
도13은 본 발명의 실시예에 따라 절연체 기판상에 실리콘을 형성하는 프로세스 흐름의 예를 도시한다. 단계(200)에서, 필요한 개수의 실리콘 도너 기판이 분리층과 함께 준비된다. 단계(205)에서, 핸들 기판은 배리어층, 선택적 수용층, 및 본딩층과 함께 준비된다. 단계(210)에서, 단계(200)에서 준비된 실리콘 도너 기판이 단계(205)에서 준비된 핸들 기판에 걸쳐 배열될 수 있으며, 실리콘 도너 기판 및 핸들 기판이 함께 본딩될 수 있다. 단계(215)에서, 단계(210)에서 핸들 기판에 본딩된 도너 기판은 단계(200)에서 형성된 분리 층에서 클리빙될 수도 있다. 단계(220)에서, 단계(215)에서 클리빙된 도너 기판의 부분들이 핸들 기판으로부터 제거되어, 핸들 기판에 본딩된 도너 기판의 도너부를 남길 수도 있다. 단계(255)에서, 핸들 기판 표면상의 인접한 도너부들 사이의 갭은 증착된 재료로 충전될 수 있으며, 그 결과, 핸들 기판의 표면에 걸쳐 연속적인 도너부층을 형성한다. 단계(230)에서, 도너부층은 평탄화될 수도 있다. 단계(235)에서, 핸들 기판 및 도너부 층은 어닐링될 수도 있다. 단계(240)에서, 핸들 기판은 추가의 프로세스를 거칠 수 있다.
도너 기판
도너 기판은 핸들 기판으로 이송될 실리콘의 도너부를 제공하는 기판이다. 도7은 도너 기판을 형성하는 예시적 프로세스 흐름을 나타낸 도면이다. 단계(90)에서, 도너 기판이 제공된다. 단계(95)에서, 도너 기판은 원하는 도전성 타입 및 레벨로 도핑될 수 있다. 단계(100)에서, 도너 기판은 도너 기판의 많은 부분에 걸쳐 분리 층을 형성하기 위해 이온 주입 프로세스를 거칠 수 있으며, 그 결과, 도너 기판의 도너부를 형성한다.
현대의 집적 회로 제조 프로세스는 통상적으로 200mm 및 300mm 직경의 단결정 실리콘 웨이퍼 기판을 사용한다. 그 결과, 상업적으로 이용가능한 200mm 및 300mm 직경의 단결정 실리콘 웨이퍼가 비용 효율적인 도너 기판으로 사용될 수 있다. 6, 5 및 4인치 직경의 단결정 실리콘 웨이퍼와 같은 상업적으로 이용가능한 다른 표준 직경의 실리콘 기판이 비용 효율적인 도너 기판으로 또한 사용될 수 있다.
대안적 실시예에서, 단결정 실리콘 도너 기판이 표준 직경의 단결정 실리콘 볼(boule) 또는 웨이퍼를 변경하여 제조될 수도 있다. 예를 들어, 도4를 참조하면, 실리콘 도너 기판(55)은 정사각형 또는 삼각형과 같은 원하는 단면 형태(50)로 연마되고, 그 후 전달되는 표준 직경의 단결정 웨이퍼 잉곳(45)으로부터 준비될 수 있다.
대안적으로, 표준 직경의 단결정 실리콘 웨이퍼는 표준 웨이퍼 제조 기술을 이용하여 원하는 단면 형태로 트리밍될 수도 있다. 예를 들어, 도5를 참조하여, 표준 직경의 단결정 실리콘 기판(65)은 레이저 또는 다이아몬드 블레이드 커팅 프로세스에 의해 정사각형 도너 기판(60)을 형성하기 위해 트리밍될 수도 있다. 이러한 프로세스를 사용하여, 140mm 정사각형 도너 기판이 200mm 직경의 단결정 실리콘 웨이퍼 또는 볼로부터 형성될 수도 있으며, 210mm 정사각형 도너 기판이 300mm 직경의 단결정 웨이퍼 또는 볼로부터 형성될 수도 있다. 더 작은 정사각형 도너 기판은 6, 5 및 4 인치 직경의 단결정 실리콘 볼 및 웨이퍼로부터 제조될 수도 있다.
다른 실시예에서, 도너 기판은 삼각형, 오각형, 육각형 및 팔각형 등에 한정되지는 않지만 이와 같은 다중 변을 갖는 기하학적 구조로 형성될 수 있다. 더욱이, 도너 기판은 원하는 도전성 타입 및 레벨로 도핑될 수 있다. 일 실시예에서, 도너 기판은 p-타입 및 n-타입 불순물로 1E16-1E18 atoms/㎤ 사이의 레벨까지 도핑 또는 언도핑될 수 있다.
도6을 참조하면, 각각의 도너 기판(70)이 기판 결정 구조내에서 단층(75)을 형성하기 위해 이온 주입될 수도 있다. 단층(75)은 각각의 도너 기판의 많은 부분에 걸쳐 분리층(80)을 형성할 수 있으며, 그 결과, 각각의 도너 기판의 도너부(85)를 한정한다. 도너 기판(70)은 예를 들어 수소 원자, 또는 아르곤(Ar) 또는 헬륨(He) 같은 불활성 가스 이온으로 주입될 수도 있다.
수소 이온 주입은 도너 기판(70)내의 분리층(80)에 내부 수소 농후 층(internal hydrogen rich layer)을 형성한다. 이온 주입 피크의 깊이는 도너 기판(70)으로부터 연속적으로 제거될 도너부(85)의 두께를 결정한다. 일 실시예에서, 수소 이온은 10-30KeV 이온 주입 프로세스를 사용하여 도너 기판(70)으로 50-500mm의 두께로 이온 주입될 수도 있으며, 약 50-500nm 두께의 도너부(85)에 대응한다. 대안적 실시예에서, 얇게 펴진 실리콘-게르마늄층이 분리층(80)에 이온 주입될 수도 있다. 실리콘-게르마늄(SiGe)층은 이하에서 설명된 제어된 클리빙 프로세스에 필요한 균열 에너지(fracture energy)를 낮출 수 있다.
일 실시예에서, 도너 기판(70)은 플라즈마 침지 이온 주입 프로세스로 이온 주입될 수 있으며, 그 결과, 단층(75) 및 분리층(80)을 형성한다. 플라즈마 침지 이온 주입 프로세스에서, 높은 네거티브 바이어스 전압이 각각의 도너 기판(70)에 인가되어 도너 기판의 표면으로 향하는 이온을 가속시킨다. 플라즈마 침지 이온 주입 프로세스는 도너 기판(70)의 전체 표면을 이온 주입한다. 캘리포니아, 캠프벨에 위치된 Silicon Genesis Corporation에 의해 개발된 P-Ⅲ 이온 주입 시스템은 플라즈마 침지 이온 주입에 사용될 수 있다. 부가적으로, 이온 주입은 예를 들어, 어플라이드 머티리얼스사, Eaton Corporation, Varian 등과 같은 회사에 의해 제조된 빔 라인 이온 주입 장비를 사용하여 실행될 수도 있다.
다른 실시예에서, 도너부(85)는 도너 기판(70)의 표면에 증착될 수 있다. 예를 들어, 도너부(85)는 에피택셜 증착 프로세스에 의해 도너 기판(70)의 표면에 증착된 폴리실리콘 층을 포함할 수 있다. 결론적으로, 추가의 폴리실리콘은 각각의 도너부 이송 프로세스 후, 도너 기판(70)에 연속적으로 부가될 수 있으며, 그 결과, 도너 기판(70)상에 도너부(85)가 재생되는 것을 가능하게 하며 도너 기판(70)의 수명을 훨씬 길게 한다. 따라서, 도너부(85)의 비용은 주로 에피택셜 증착 비용에 의존할 수 있다. 부가적으로, 도너 기판(70)상에 에피택셜 실리콘 도너부(85)를 성장시키는 것은 도너 기판(70)상의 실리콘의 n-타입 및 p-타입 도펀트 밀도의 정밀한 제어를 가능하게 한다. 대안적 실시예에서, 실리콘 게르마늄과 같은 실리콘 합금은 도너 기판(70)의 표면상에 성장될 수도 있다.
핸들 기판
핸들 기판은 통상적으로 도너 기판으로부터 이송된 실리콘 도너부를 수용하는 비도전성 재료를 포함하는 기판이다. 도3은 배리어층, 수용층, 및 핸들 기판상의 본딩층을 형성하는 프로세스 흐름의 예를 도시한다. 단계(25)에서, 핸들 기판이 제공된다. 단계(30)에서, 배리어층은 핸들 기판의 표면상에 증착될 수도 있다. 단계(35)에서, 수용층은 배리어층의 상부의 핸들 기판의 표면상에 증착될 수도 있다. 단계(40)에서, 본딩층은 수용층의 상부의 핸들 기판의 표면에 증착될 수도 있다. 몇몇 실시예에서, 수용층이 존재하지 않을 수 있으며, 본딩층은 핸들 기판의 표면의 배리어층 바로 위에 형성될 수 있다.
도2는 핸들 기판(5)의 개략적인 단면을 도시한다. 배리어층(10)은 핸들 기판(5)으로부터의 불순물이 이송된 실리콘 도너부로 확산하는 것을 방지하기 위해 핸들 기판(5)의 표면상에 형성된다. 일 실시예에서, 배리어층(10)은 약 500nm 두께의 실리콘 질화물층(SiN)을 포함할 수 있다. 배리어층(10)은 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD)과 같은 통상의 공지된 증착 기술을 사용하여 핸들 기판(5)의 표면상에 형성될 수도 있다.
본딩층(20)은 도너 기판으로부터 이송된 도너부의 저온 부착을 촉진시키기 위해 배리어층(10)상에 형성될 수도 있다. 일 실시예에서, 본딩층(20)은 약 100nm 두께의 실리콘 산화물층(SiO2)을 포함할 수 있다. 대안적 실시예에서, 본딩층(20)은 비결정질 실리콘(a-Si) 층을 포함할 수도 있다. 다양한 형태의 실리콘 이산화물과 같은 다수의 다른 재료가 본딩층으로 사용될 수도 있다. FSG 또는 USG를 예로 들 수 있다. 본딩층(20)은 통상의 공지된 증착 기술을 사용하여 배리어층(10)의 상부에 형성될 수 있다. 예를 들어, 비결정질 실리콘 본딩층은 플라즈마 강화 화학 기상 증착(PE-CVD) 프로세스를 사용하여 형성될 수도 있다.
대안적 실시예에서, 수용층(15)은 본딩층(20)의 증착에 앞서 배리어층(10)의 상부에 형성될 수 있다. 수용층(15)은 배리어층(10)과 본딩층(20) 사이에 스트레스를 감소시키기 위해 사용될 수도 있다. 수용층(15)은 예를 들어, 약 10-20nm 두께의 상이한 타입의 산화물층을 포함할 수 있다. 다양한 형태의 실리콘 이산화물과 같이 다수의 다른 재료가 본딩층으로 사용될 수 있다. 수용층(15)은 통상적으로 공지된 증착 기술을 사용하여 배리어층(10)의 상부에 형성될 수도 있다. 예를 들어, 산화물 수용층은 증착 프로세스를 사용하여 형성될 수도 있다.
일 실시예에서, 핸들 기판(5)은 대형의 액티브 매트릭스 LCD를 제조하기 위해 유리 기판을 포함할 수도 있다. 예를 들어, 핸들 기판(5)은 Corning 1737, Corning 2000F와 같은 재료로부터, 또는 대형의 다이렉트-뷰 액정 디스플레이의 제조에 사용되는 다른 유사한 재료로부터 형성될 수도 있다. 핸들 기판(5)은 바람직하게 600℃ 까지의 프로세스 온도를 견딜 수 있는 재료로부터 형성된다.
도1은 0.28mm, 0.30mm, 및 0.33mm 픽셀 피치용의 다양한 VGA, SVGA, XGA, 및 WS 해상도 디스플레이 크기를 나타낸다. 0.33의 픽셀 피치는 대각 길이 264mm(10.4")의 통상의 디스플레이 크기를 갖는 VGA 디스플레이에 공칭적이다. 결론적으로, 0.33 픽셀 피치를 갖는 VGA 디스플레이를 제조하기 위한 핸들 기판은 적어도 211.2mm×158.4mm 크기이다. 이러한 예는 단지 설명을 위한 것이며, 본 발명은 광역의 핸들 기판 구조를 수용하기 위해 쉽게 적용될 수 있다.
핸들 기판 본딩 및 클리빙 프로세스에 대한 도너 기판
도10은 핸들 기판으로 복수의 도너 기판을 본딩하고 이어서 도너 기판을 클리빙하는 프로세스 흐름의 예를 도시한다. 단계(100)에서, 각각의 도너 기판 및 핸들 기판은 저온 플라즈마 처리될 수 있다. 단계(105)에서, 각각의 도너 기판은 핸들 기판상에 배열될 수 있다. 단계(110)에서, 각각의 도너 기판은 핸들 기판에 본딩될 수 있다. 단계(115)에서, 도너부는 분리층에서 각각의 도너 기판으로부터 클리빙되고, 핸들 기판에 본딩된 복수의 도너부를 남길 수 있다.
본 발명의 일 실시예에서, 핸들 기판(5)의 본딩층(20) 및 각각의 도너 기판(70)의 본딩 표면(90)은 저온 플라즈마에 노출될 수 있다. 저온 플라즈마는 본딩층(20) 및 본딩 표면(90)을 활성화시키며, 그 결과 낮은 프로세스 온도(예를 들어, 실온)에서 높은 본딩 강도를 가능하게 한다.
저온 플라즈마 처리에 뒤이어, 각각의 도너 기판(70)은 도8에 도시된 바와 같이, 본딩 표면(90)이 핸들 기판(5)의 본딩층(20)과 마주하도록 방향 설정될 수 있다. 도너 기판 및 핸들 기판 적층은 본딩 표면(90)을 본딩층(20)에 고정시키도록 함께 압착될 수 있다. 본딩 인터페이스의 플라즈마 활성화는 연속한 클리빙 프로세스에 대해 충분한 본딩 강도를 달성하는데 도움을 준다.
대안적 실시예에서, 핸들 기판(5)의 본딩층(20) 및 각각의 도너 기판(70)의 본딩 표면(90)은 트레이스 금속(trace metal)과 결합된 비결정질 실리콘 박층으로 커버링될 수 있다. 핸들 기판(5) 및 도너 기판(70)은 금속 유도 결정 본딩을 활성화하기 위해 약 550℃로 가열될 수도 있다. 이러한 프로세스를 사용하여, 비결정질 실리콘층은 이송된 결정형 실리콘의 상대적으로 두꺼운 층 아래에 매립된다. 결론적으로, 비결정질 실리콘층은 최근의 TFT 제조 공정과 조화될 것 같지는 않다.
본딩 프로세스에 이어, 도너 기판(70)이 핸들 기판(5)으로부터 제거될 수도 있다. 도너 기판(70)은 예를 들어, 제어된 클리빙 프로세스를 사용하여 핸들 기판(5)으로부터 제거될 수도 있다. 제어된 클리빙 프로세스는 핸들 기판(5)에 부착된 각각의 도너 기판(70)의 도너부(85)를 남길 수도 있다. 도9에 도시된 바와 같이, 도너 기판(70)의 도너부(85)는 분리층(80)을 따라 도너 기판(70)의 큰 부분으로부터 분리 또는 클리빙된다.
일 실시예에서, 실온 제어된 클리빙 프로세스(RT/CCP)가 도너 기판(70)으로부터 도너부(85)를 분리시키기 위해 사용될 수도 있다. RT/CCP 프로세스는 도너 기판(70)의 모서리상의 한 지점의 분리층(80)에서 분리 균열(95)을 시작할 수 있으며, 기계적 수단에 의해 도너 기판(70)에 걸쳐 분리 균열(95)가 전파될 수도 있다. 예를 들어, 분리 균열(95)는 분리층(80)의 모서리에 집중된 질소 가스 흐름에 의해 도너 기판(70)에 걸쳐 전파될 수도 있다. 클리빙 프로세스 후, 각각의 도너 기판(70)의 도너부(85)는 핸들 기판(5)에 본딩된 채로 남아있다. 여기서, 도너 기판(70)은 단결정 실리콘 웨이퍼이고 핸들 기판(5)은 유리 기판이며, 유리 기판상에 실리콘이 형성된다.
절연체 기판상에 실리콘을 형성하는 기술 및 방법의 다양성은 Silicon Genesis Corporation, Canon Corporation, Ibis Corporatioin, 및 Soi-Tec Corporation과 같은 다양한 제조자에 의해 개발되었음을 알아야 한다. 그 결과, 다른 본딩 기술이 각각의 도너 기판(70)을 핸들 기판(5)에 본딩하고 도너 기판(70)으로부터 도너부(85)를 클리빙하기 위해 사용될 수도 있다.
전술한 본딩 및 클리빙 프로세스는 각각의 도너 기판(70)의 도너부(85)를 핸들 기판(5)에 이동시키는데 사용될 수도 있다. 이러한 이동 프로세스는 유리 기판상에 실리콘을 형성하는데 사용될 수 있다. 도너부(85)의 두께는 도너 웨이퍼(70)에 단층(75)을 생성하는데 사용된 주입 프로세스의 깊이에 의해 결정된다.
도너 기판 타일링
도11을 참조하면, 복수의 도너부(85)가 유리 기판상에 대형의 단결정 실리콘 또는 폴리실리콘을 형성하기 위해 핸들 기판(5)의 표면에 걸쳐 정렬된 어레이에 위치될 수도 있다. 다양한 패턴이 복수의 도너부를 갖는 핸들 기판을 "타일링"하기 위해 사용될 수 있다. 도12a를 참조하면, 핸들 기판은 도너부(85)의 표준 어레이로 타일링 될 수도 있는데, 여기서 4개의 도너부 코너가 거의 동일한 위치에 정렬된다. 도12b를 참조하면, 핸들 기판은 도너부(85)의 오프셋 타일링 패턴으로 타일링될 수도 있으며, 여기서 두 개의 도너부 코너 및 도너부 모서리가 거의 동일한 위치에 정렬된다. 오프셋 타일링 패턴은 인접한 도너부(85)들 사이의 갭(120)에서 도너부 막 스트레스를 감소시킬 수 있다. 이러한 타일링 패턴은 단지 예로써 개시되며, 본 발명은 다른 타일링 패턴을 용이하게 수용할 수 있다.
핸들 기판(5)에 걸쳐 균일한 픽셀 피치를 제공하기 위해, 도너부(85)는 인접한 도너부(85)들 사이의 갭(120)이 제조되는 LCD의 픽셀 피치보다 더 작도록 고정밀도로 핸들 기판(15)에 걸쳐 위치될 수도 있다. 예를 들어, 0.33mm의 픽셀 크기를 갖는 LCD에 대해, 갭(120)은 디스플레이에 걸쳐 비균일한 픽셀 피치를 방지하기 위해 15-20미크론의 공차로 배치될 수도 있다. 게다가, 인접한 도너부(85)들 사이의 갭(120)은 갭(120)이 연속적으로 핸들 기판(5)에 제조될 픽셀 TFT의 위치와 일치하지 않도록 배치될 수도 있다. 도너 기판(70)은 예를 들어, 위치적으로 고정밀도를 제공하기 위해 핸들 기판(5)의 표면에 광학적 정렬 마크가 기록될 수도 있다. 인접한 도너부(85)들 사이의 갭(120)은 핸들 웨이퍼 표면의 스트레스를 경감시킬 수 있으며, 그로 인해 연속한 프로세스 단계 동안 더 많은 프로세스 허용도를 제공할 수도 있다. 핸들 기판(5)상의 인접한 도너부(85)들 사이의 갭(120)은 통상적으로 약 25미크론 이하이다.
다양한 타일링 패턴이 가능하지만, 모든 경우, 목적은 갭을 5미크론 이하로 최소화하는 것이다. 도12a는 정연한 어레이 패턴을 도시하는 반면, 도12b는 오프셋 어레이 패턴을 도시한다. 도12b에 도시된 오프셋 어레이 패턴의 목적은 인접한 타일들 사이의 결합 포인트에서의 에지의 개수를 4개에서 3개로 줄이는 것이다.
일 실시예에서, 도너부(85)는 200mm 직경의 실리콘 웨이퍼로부터 형성된 140mm 정사각형 도너 기판으로부터, 또는 300mm 직경의 실리콘 웨이퍼로부터 형성된 210mm 정사각형 도너 기판으로부터 클리빙될 수도 있다. 몇몇 실시예에서, 도너부(85)는 크기와 형태가 균일할 수도 있다. 그러나, 다른 실시예에서, 도너부(85)는 크기 및 형태가 불균일할 수도 있다. 예를 들어, WS 해상도 0.33mm 피치 LCD를 제조하기 위해 필요한 유리 기판상의 폴리실리콘의 크기는 약 422mm×338mm이다. 140mm 정사각형 도너부의 3×3 어레이의 크기는 약 420mm×420mm이거나, 필요한 핸들 기판의 길이보다 약 82mm 더 길다. 결론적으로, 140mm 정사각형 도너부의 3×2 어레이는 422mm×338mm 크기의 핸들 기판의 표면을 커버링하기 위해 140mm×82mm 도너부의 3×1 어레이에 인접하게 배치될 수도 있다.
타일링, 본딩 및 클리빙 프로세스 시퀀스
본 발명의 타일링, 본딩 및 클리빙 프로세스는 다양한 시퀀스로 행해질 수도 있다. 일 실시예에서, 도너 기판(70)은 개별적으로 핸들 기판(5)에 본딩되고 연속적으로 클리빙될 수도 있다. 예를 들어, 제1 도너 기판은 핸들 기판(5)에 본딩될 수도 있으며, 제2 도너 기판이 핸들 기판(5)에 본딩되기 전에 제어된 클리빙 프로세스를 겪을 수도 있다. 다른 실시예에서, 복수의 도너 기판(70)은 핸들 기판(5)에 본딩될 수도 있으며 평행하게 클리빙될 수도 있다. 예를 들어, 다중 도너 기판(70)은 핸들 기판(5)에 본딩되고, 그 후 각각의 본딩된 도너 기판(70)은 제어된 클리빙 프로세스를 겪을 수도 있다.
일 실시예에서, 추가의 실리콘은 제어된 클리빙 프로세스에 뒤이어 각각의 도너 기판(70)의 표면에 증착될 수도 있다. 예를 들어, 도너 기판(70)은 평탄화되고, 폴리실리콘의 도너부(85)가 도너 기판(70)의 표면상에 증착될 수도 있다. 도너 기판(70)은 화학적 기계적 폴리싱(CMP) 또는 에칭 프로세스에 의해 평탄화될 수도 있다. 폴리실리콘의 도너부(85)는 에피택셜 증착 프로세스에 의해 도너 기판(70)의 표면상에 증착될 수도 있다. 결론적으로, 추가의 실리콘이 각각의 도너 이송 프로세스 후, 각각의 도너 기판(70)에 연속적으로 부가될 수도 있으며, 그로 인해, 도너 기판(70)상의 도너부(85)의 재생을 가능하게 하며 각각의 도너 기판(70)의 수명이 더 길어진다. 따라서, 도너부(85)의 비용은 원칙적으로 에피택셜 증착 비용에 의존한다. 추가적으로, 각각의 도너 기판(70)에 에피택셜 실리콘 막을 성장시키는 것은 n-타입 및 p-타입 도펀트 밀도의 정밀한 제어를 가능하게 한다. 대안적 실시예에서, 실리콘 게르마늄과 같은 실리콘 합금이 도너 기판(70)의 표면상에 성장될 수도 있다.
핸들 기판의 포스트-클리빙 프로세스
전술한 타일링, 본딩 및 제어된 클리빙 프로세스에 이어, 추가의 프로세스가 핸들 기판(5)상에 행해질 수도 있다. 핸들 기판(5)상의 인접한 도너부(85)들 사이의 갭(120)은 증착된 재료로 충전될 수도 있으며, 그 결과, 핸들 기판(5)의 표면에 걸쳐 연속적인 도너부층을 형성한다. 예를 들어, 비결정질 실리콘 또는 SiO2가 인접한 도너부(85)들 사이의 갭(120)을 충전시키기 위해 핸들 기판(5)상에 증착될 수도 있다. 갭(120) 충전에 이어, 핸들 기판(5)은 핸들 기판(5)의 도너부층을 매끄럽게하는 평탄화 프로세스를 겪을 수 있다. 예를 들어, 화학적 기계적 연마(CMP) 프로세스 또는 H2/HCl 에칭 프로세스는 도너부층을 매끄럽게 하기 위해 핸들 기판(5)상에 행해질 수도 있다. 일 실시예에서, 핸들 기판(5)은 본딩 및 증착된 실리콘층을 재결정화하기 위해 어닐링될 수도 있다. 전자 장치를 형성하기 위해 추가의 프로세스가 연속하여 핸들 기판(5)상에 수행될 수도 있다.
본 발명은 대형의 유리 기판의 표면에 걸쳐 단결정 실리콘 또는 폴리실리콘막을 형성하는데 사용될 수도 있다. 박막 트랜지스터(TFT)는 액티브 매트릭스 액정 디스플레이와 같은 광역 전자 기기에 사용하기 위해 결정형 실리콘막상에 연속적으로 형성될 수도 있다.
프로세스 시스템
도14는 본 발명의 방법이 행해질 수도 있는 제조 시스템(125)의 개략적인 상부도이다. 제조 시스템(125)은 예를 들어, 전술한 클리빙 장치를 구체화한, 캘리포니아 산타클라라의 어플라이드 머티리얼스사에 의해 제조된 AKT 1600, 4300 또는 5500 제조 시스템일 수도 있다.
도14를 참조하여, 핸들 기판(5)상에 폴리실리콘층을 형성하기 위한 제조 시스템(125)은 대기중의 카세트 로드 스테이션(130); 2개의 로드록 챔버(114, 116); 프로세스 챔버(118, 121, 122, 124 및 126); 및 이송 챔버(127)를 포함할 수도 있다. 프로세스 챔버(118, 121, 122, 124 및 126)는 타일링/본딩 챔버, 물리 기상 증착(PVD) 챔버, 화학 기상 증착(CVD) 챔버, 에칭 챔버, 및/또는 예열 챔버를 포함할 수도 있다. 로드록 챔버(114)는 핸들 기판(5)을 홀딩하도록 구성될 수 있으며, 로드록 챔버(116)는 도너 기판(70)을 홀딩하도록 구성될 수도 있다. 대기중의 카세트 로드 스테이션(130)은 대기중의 이송 암(136), 및 처리된 기판 및 미처리된 기판을 수용하는 기판 카세트(128, 129, 132, 및 134)를 포함할 수도 있다. 기판 카세트(128 및 129)는 핸들 기판(5)을 홀딩하도록 구성될 수도 있으며, 기판 카세트(132 및 134)는 도너 기판(70)을 홀딩하는데 적용될 수도 있다. 이송 챔버(127)는, 프로세스 챔버(18-26)와 마찬가지로, 핸들 기판(5) 및 도너 기판(70)을 로드록 챔버(114 및 116)로 또는 로드록 챔버(114 및 116)로부터 이송시키는 진공 이송 암(138)을 포함할 수 있다. 냉각 챔버와 같은 다른 챔버가 필요에 따라 이송 챔버(127)에 부착될 수도 있다.
동작시, 카세트 로드 스테이션(130)은 대기 압력을 받으며, 프로세스 챔버(118, 121, 122, 124 및 126) 각각은 대기압 이하의 압력으로 유지된다. 로드록 챔버(114, 116)는 기판이 카세트 로드 스테이션(130)으로, 또는 그로부터 이송될 때 대기 압력에 놓이며, 기판이 이송 챔버(127)로, 또는 그로부터 이동될 때, 대기 압력 이하에 놓인다. 대기중의 이동 암(136)은 카세트 로드 스테이션(130) 내부의 선형 트랙을 따라 앞뒤로 가로질러 활주할 수 있다. 대기중의 이송 암(136)은 핸들 기판(5) 또는 도너 기판(70)을 고정밀도로 제어가능하게 로드록 챔버(114, 116)에 위치시키기 위해 3개의 피봇축을 중심으로 회전할 수도 있는 3개의 암 세그먼트를 가진 이송 헤드(137)를 포함할 수도 있다. 이송 헤드(137)는 도15에 도시된 이중 화살표로 나타낸 것처럼 상하로 수직하게 이동할 수도 있다. 대기중의 이송 암(136)의 위치 및 방향은 마이크로프로세서 기반의 제어기(135)에 의해 기록 및 제어될 수도 있다.
도16을 참조하면, LCD 제조 프로세스에서 사용될 수 있는 일실시예에서, 핸들 기판(5) 및 도너 기판(70)이 이하와 같이 제조 시스템(125)에서 처리될 수 있다. 단계(140)에서, 대기중의 이송 암(136)은 핸들 기판(5)을 카세트 로드 스테이션(130)으로부터 로드록 챔버(114)로 이송할 수 있다. 단계(141)에서, 로드록 챔버(114)는 약 10-5Torr의 압력까지 진공처리될 수 있다. 단계(142)에서, 진공 이송 암(138)은 로드록 챔버(114)로부터 핸들 기판(5)을 제거하고, 핸들 기판(5)을 이송 챔버(127)를 통해 타일링/본딩 챔버(122)로 이송할 수 있으며, 타일링/본딩 챔버(122)의 압력은 약 10-7-10-8Torr로 감압된다. 단계(144)에서, 핸들 기판(5)은 연속한 본딩 프로세스를 위해 본딩층(20)을 준비하는 저온 플라즈마 처리 프로세스를 겪을 수 있다.
단계(150)에서, 대기중의 이송 암(136)은 도너 기판(70)을 카세트 로드 스테이션(130)으로부터 로드록 챔버(116)로 이동할 수 있다. 단계(151)에서, 로드록 챔버(116)는 약 10-5Torr의 압력으로 진공처리될 수 있다. 단계(152)에서, 진공 이송 암(138)은 도너 기판(70)을 로드록 챔버(116)로부터 제거하고, 도너 기판(70)을 이송 챔버(127)를 통해 프로세스 챔버(121)로 이송할 수 있다. 단계(154)에서, 도너 기판(70)은 연속한 본딩 프로세스를 위해 도너 기판(70)의 본딩 표면(90)을 준비하는 저온 플라즈마 처리 프로세스를 겪을 수 있다. 단계(155)에서, 진공 이송 암(138)은 도너 기판(70)을 프로세스 챔버(121)로부터 제거하고 도너 기판(70)을 이송 챔버(127)를 통해 타일링/본딩 챔버(122)로 이송할 수 있다.
타일링/본딩 챔버(122)는 핸들 기판(5) 및 도너 기판(70)을 수용하는 가열된 받침대를 가질 수 있다. 진공 이송 암(138)은 도12a 및 12b에 도시된 어레이 패턴과 같이, 앞서 형성된 어레이 패턴으로 타일링/본딩 챔버(122)의 핸들 기판(5)상에 도너 기판(70)을 위치시킬 수 있다. 타일링/본딩 챔버(122)는 핸들 기판(5)상의 도너 기판(70)을 위치시키는데 있어서 진공 이송 암(138)을 안내하는 이미지화 및 정렬 계측 시스템(imaging and alignment metrology system)을 포함할 수 있으며, 따라서 인접한 도너부(85)들 간의 갭(120)을 최소화한다. 일 실시예에서, 도너 기판(70)은 핸들 기판(5) 표면상의 광학적 정렬 마크에 기록될 수도 있다. 진공 이송 암(138)은 핸들 기판(5)의 표면과 맞닿은 도너 기판(70)의 본딩면(90) 사이에 압력을 발생시키도록 도너 기판(70)에 힘을 제공하도록 구성될 수 있다.
타일링/본딩 챔버(122)는 핸들 기판(5)과 도너 기판(70) 사이에 본딩을 형성하는데 유리한 온도 및 압력의 범위 내에 유지될 수 있다. 일 실시예에서, 타일링/본딩 챔버(122)는 핸들 기판(5) 및 도너 기판(70)이 프로세스 동안 약 350-450℃의 온도에 있도록 하는 온도로 유지될 수 있다. 이러한 실시예에서, 타일링/본딩 챔버(122)는 본딩 프로세스 동안 10-760Torr 사이의 프로세스 압력으로 유지될 수 있다.
일 실시예에서, 타일링/본딩 챔버(122)는 도너 기판(70)의 도너부(85)를 분리 또는 클리빙하는 이동가능한 노즐을 가질 수 있으며, 그 결과 도너부(85)는 핸들 기판(5)에 본딩되게 된다. 예를 들어, 타일링/본딩 챔버(122)는 도너 기판(70)의 모서리상의 분리층(80)에서 집중될 수 있는 이동가능한 질소 노즐을 가질 수 있다. 대안적 실시예에서, 프로세스 챔버(118, 124 또는 126)는 이동가능한 노즐을 가질 수 있으며, 핸들 기판(5)은 본딩 프로세스에 뒤이어 프로세스 챔버(118, 124, 또는 126) 중 하나로 이동될 수 있는데, 도너부(85)는 도너 기판(70)으로부터 클리빙될 수 있다.
도16을 참조하면, 제어된 클리빙 프로세스에 뒤이어, 진공 이송 암(138)이 도너 기판(70)을 단계(160)에서 이송 챔버(127)를 통해 타일링/본딩 챔버(112)로부터 로드록 챔버(116)로 복귀시킬 수 있다. 단계(165)에서, 로드록 챔버(116)는 대기압에 연결될 수 있으며, 대기중의 이송 암(136)은 도너 기판(70)을 로드록 챔버(116)로부터 카세트 로드 스테이션(130)으로 이송할 수 있다. 일 실시예에서, 추가의 실리콘이 연속적으로 도너 기판(70)의 표면상에 증착될 수 있다. 예를 들어, 도너 기판(70)은 화학적 기계적 연마(CMP)에 의해 매끄럽게 처리되며, 에피택셜 실리콘층은 도너 기판(70)의 표면상에 증착될 수도 있다. 그 후, 도너 기판(70)은 분리층(80)을 형성하기 위해 주입 프로세스를 겪고 추가의 핸들 기판(5)을 처리하기 위해 카세트 로드 스테이션(130)으로 복귀될 수도 있다.
도너부(85)의 어레이가 전술한 본딩 및 제어된 클리빙 프로세스에 의해 핸들 기판(5)의 표면으로 본딩된 후, 진공 이송 암(138)은 추가의 프로세스를 위해, 핸들 기판(5)을 타일링/본딩 챔버(122)로부터 프로세스 챔버(118, 124, 또는 126) 중 하나로 이송할 수 있다. 일 실시예에서, 비결정질 실리콘은 인접한 도너부(85) 사이의 갭(120)을 충전시키기 위해 증착될 수도 있다. 다른 실시예에서, SiO2는 인접한 도너부(85)들 사이의 갭(120)을 충전시키기 위해 증착될 수 있다. 갭(120)을 충전시킨 후, 핸들 기판(5)는 에칭 프로세스를 실행하기 위해 프로세스 챔버(118, 124 또는 126) 중 다른 하나로 이송될 수 있으며, 그 결과, 핸들 기판(5)에 본딩된 도너부(85)의 표면으로부터 증착된 갭 충전 재료가 에칭된다. 핸들 기판(5)은 본딩되고 증착된 실리콘층을 어닐링 및 재결정화하기 위해 프로세스 챔버(118, 124 또는 126) 중 또 다른 하나로 이송되고, 약 350-550℃의 온도로 가열될 수 있다.
핸들 기판(5)이 제조 시스템(125)내에서 모든 프로세스 단계를 완료한 후, 진공 이동 암(138)은 단계(165)에서 이송 챔버(127)를 통해 핸들 기판(5)을 로드록 챔버(114)로 복귀시킬 수도 있다. 단계(170)에서, 로드록 챔버(114)는 대기압에 연결될 수도 있으며, 대기중의 이송 암(136)은 핸들 기판(5)을 로드록 챔버(114)로부터 카세트 로드 스테이션(130)으로 이동시킬 수 있다.
그 후, 핸들 기판(5)은 추가의 프로세스를 위해 제조 시스템(125)으로부터 제거될 수도 있다. 예를 들어, 핸들 기판(5)은 화학적 기계적 연마 프로세스를 사용하여 평탄화될 수 있으며, 그 결과, 핸들 기판(5)에 본딩된 도너부(85)의 표면으로부터 증착된 갭 충전 재료를 제거할 수 있다. TFT는 연속하여 액티브 매트릭스 액정 디스플레이와 같은 광역 전자 기기에 사용하기 위해 핸들 기판 폴리실리콘 표면상에 형성될 수도 있다. 폴리실리콘 TFT의 사용은 회로 성능이 각각 적어도 500 및 300의 n-타입 및 p-타입 실리콘 전자 이동성을 갖는 결정형 실리콘 장치 성능의 30-60%에 다다르게 한다.
본 발명은 광역 평판 비디오 디스플레이의 제조를 용이하게 한다. 전술한 타일링 방법은 조절될 수 있으며 액티브 매트릭스 LCD 기술 및 제조 방법론의 장래의 발전에 사용할 수 있다.

Claims (36)

  1. 기판으로서,
    핸들 기판; 및
    핸들 기판 표면에 본딩된 복수의 결정형 실리콘 도너부들
    을 포함하며,
    상기 복수의 결정형 실리콘 도너부는 제1 도너 기판으로부터의 제1 도너부 및 제2 도너 기판으로부터의 제2 도너부를 포함하는 기판.
  2. 제1항에 있어서,
    상기 핸들 기판은 유리 기판을 포함하는 것을 특징으로 하는 기판.
  3. 제2항에 있어서,
    상기 핸들 기판은 상기 유리 기판의 표면상에 형성된 배리어층을 더 포함하는 것을 특징으로 하는 기판.
  4. 제3항에 있어서,
    상기 배리어층은 약 500nm 두께의 실리콘 질화물층을 포함하는 것을 특징으로 하는 기판.
  5. 제3항에 있어서,
    상기 핸들 기판은 상기 배리어층 위에 형성된 본딩층을 더 포함하는 것을 특징으로 하는 기판.
  6. 제5항에 있어서,
    상기 본딩층은 약 100nm 두께의 실리콘 산화물층을 포함하는 것을 특징으로 하는 기판.
  7. 제5항에 있어서,
    상기 핸들 기판은 상기 배리어층과 상기 본딩층 사이에 형성된 수용층을 더 포함하는 것을 특징으로 하는 기판.
  8. 제7항에 있어서,
    상기 수용층은 약 10-20nm 두께의 실리콘 산화물층을 포함하는 것을 특징으로 하는 기판.
  9. 제1항에 있어서,
    상기 결정형 실리콘 도너부는 단결정 실리콘을 포함하는 것을 특징으로 하는 기판.
  10. 제1항에 있어서,
    상기 결정형 실리콘 도너부는 폴리실리콘을 포함하는 것을 특징으로 하는 기판.
  11. 제1항에 있어서,
    상기 결정형 실리콘 도너부는 상기 핸들 기판의 표면에 걸쳐 어레이로 정렬된 것을 특징으로 하는 기판.
  12. 제11항에 있어서,
    상기 결정형 실리콘 도너부는 상기 핸들 기판의 표면에 걸쳐 오프셋 타일링 패턴 어레이로 정렬된 것을 특징으로 하는 기판.
  13. 제11항에 있어서,
    인접한 결정형 실리콘 도너부들 사이의 갭은 약 5미크론 이하의 크기인 것을 특징으로 하는 기판.
  14. 제1항에 있어서,
    인접한 결정형 실리콘 도너부들 사이의 갭은 비결정형 실리콘으로 충전된 것을 특징으로 하는 기판.
  15. 제1항에 있어서,
    인접한 결정형 실리콘 도너부들 사이의 갭은 실리콘 산화물로 충전된 것을 특징으로 하는 기판.
  16. 핸들 기판의 표면에 걸쳐 막을 제공하는 방법으로서,
    복수의 도너 기판들을 제공하는 단계;
    각각의 도너 기판들내에 분리층을 형성하는 단계;
    핸들 기판의 표면에 걸쳐 상기 도너 기판들을 정렬하는 단계;
    상기 도너 기판들을 상기 핸들 기판 표면에 본딩시키는 단계;
    상기 각각의 분리층들에서 상기 도너 기판들을 클리빙하는 단계; 및
    상기 핸들 기판으로부터 상기 도너 기판들을 제거하여, 각각의 상기 도너 기판의 도너부가 상기 핸들 기판 표면에 부착되도록 하는 단계
    를 포함하는 막을 제공하는 방법.
  17. 제16항에 있어서,
    상기 핸들 기판은 유리 기판을 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  18. 제16항에 있어서,
    각각의 상기 도너 기판은 단결정형 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  19. 제18항에 있어서,
    각각의 상기 도너 기판은 단결정 실리콘 웨이퍼상에 형성된 폴리실리콘층을 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  20. 제16항에 있어서,
    상기 분리층은 이온 주입 프로세스에 의해 형성된 것을 특징으로 하는 막을 제공하는 방법.
  21. 제20항에 있어서,
    상기 이온 주입 프로세스는 수소 이온을 각각의 도너 기판내에 주입하는 것을 특징으로 하는 막을 제공하는 방법.
  22. 제21항에 있어서,
    상기 수소 이온은 100-500nm 깊이로 주입되는 것을 특징으로 하는 막을 제공하는 방법.
  23. 제16항에 있어서,
    상기 핸들 기판에 본딩된 각각의 상기 도너 기판의 상기 도너부는 약 100-500nm 두께인 것을 특징으로 하는 막을 제공하는 방법.
  24. 제16항에 있어서,
    각각의 상기 도너 기판은 1E15-1E18 atoms/㎤ 사이의 레벨로 도핑되는 것을 특징으로 하는 막을 제공하는 방법.
  25. 제16항에 있어서,
    인접한 도너부들 사이의 갭에 비결정질 실리콘을 증착하는 단계를 더 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  26. 제25항에 있어서,
    상기 도너부들로부터 증착된 비결정질 실리콘을 제거하기 위해 상기 핸들 기판 표면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  27. 제16항에 있어서,
    인접한 도너부들 사이의 갭에 실리콘 산화물을 증착하는 단계를 더 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  28. 제27항에 있어서,
    상기 도너부들로부터 증착된 실리콘 산화물을 제거하기 위해 상기 핸들 기판 표면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 막을 제공하는 방법.
  29. 제25항에 있어서,
    상기 비결정질 실리콘 막을 재결정화하기 위하여 상기 핸들 기판을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 막을 형성하는 방법.
  30. 제18항에 있어서,
    상기 결정형 실리콘 웨이퍼는 다결정형 실리콘인 것을 특징으로 하는 막을 형성하는 방법.
  31. 제18항에 있어서,
    상기 결정형 실리콘 웨이퍼는 단결정형 실리콘인 것을 특징으로 하는 막을 형성하는 방법.
  32. 제16항에 있어서,
    상기 도너부는 SiGe를 포함하는 것을 특징으로 하는 막을 형성하는 방법.
  33. 제16항에 있어서,
    상기 도너부는 단결정형 실리콘을 포함하는 것을 특징으로 하는 막을 형성하는 방법.
  34. 제16항에 있어서,
    상기 도너부는 다결정형 실리콘을 포함하는 것을 특징으로 하는 막을 형성하는 방법.
  35. 제16항에 있어서,
    상기 핸들 기판상에 실리콘막을 재결정화하는 단계를 포함하는 것을 특징으로 하는 막을 형성하는 방법
  36. 제35항에 있어서,
    상기 실리콘막은 비결정형 실리콘막인 것을 특징으로 하는 막을 형성하는 방법.
KR1020057004262A 2002-09-12 2003-09-11 공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법 KR100854815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/243,242 US6818529B2 (en) 2002-09-12 2002-09-12 Apparatus and method for forming a silicon film across the surface of a glass substrate
US10/243,242 2002-09-12

Publications (2)

Publication Number Publication Date
KR20050083687A KR20050083687A (ko) 2005-08-26
KR100854815B1 true KR100854815B1 (ko) 2008-08-27

Family

ID=31991587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004262A KR100854815B1 (ko) 2002-09-12 2003-09-11 공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US6818529B2 (ko)
EP (1) EP1540412A1 (ko)
JP (1) JP2005539259A (ko)
KR (1) KR100854815B1 (ko)
CN (1) CN100380218C (ko)
TW (1) TWI331767B (ko)
WO (1) WO2004025360A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658484B2 (en) 2014-08-04 2017-05-23 Samsung Electronics Co., Ltd Pattern structure and method of manufacturing the pattern structure, and liquid crystal display device

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
US20060006064A1 (en) * 2004-07-09 2006-01-12 Avi Tepman Target tiles in a staggered array
US7550066B2 (en) * 2004-07-09 2009-06-23 Applied Materials, Inc. Staggered target tiles
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
WO2007118121A2 (en) 2006-04-05 2007-10-18 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101503675B1 (ko) * 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광기전력 장치 및 그 제조 방법
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
CN102623400B (zh) * 2007-04-13 2015-05-20 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
EP2143146A1 (en) 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
WO2008142911A1 (en) * 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100193900A1 (en) * 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009060808A1 (en) * 2007-11-09 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP2010087345A (ja) * 2008-10-01 2010-04-15 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP5625239B2 (ja) * 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20110306180A1 (en) * 2010-06-14 2011-12-15 Venkatraman Prabhakar Systems, Methods and Products Involving Aspects of Laser Irradiation, Cleaving, and/or Bonding Silicon-Containing Material to Substrates
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
WO2012127582A1 (ja) * 2011-03-18 2012-09-27 富士通株式会社 電子部品の製造方法、電子部品及びチップ集合体
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
CN103811537B (zh) * 2014-03-05 2018-02-27 上海新储集成电路有限公司 一种大尺寸晶圆及其制备方法
CN110600429B (zh) * 2018-06-13 2020-09-15 联华电子股份有限公司 形成电容掩模的方法
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
JP2023513570A (ja) 2020-02-11 2023-03-31 エスエルティー テクノロジーズ インコーポレイテッド 改善されたｉｉｉ族窒化物基板、その製造方法、並びにその使用方法
US11879043B2 (en) 2021-04-05 2024-01-23 Dionex Corporation Coated poly-olefins

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493986A (en) * 1993-05-13 1996-02-27 Augusto; Carlos J. R. P. Method of providing VLSI-quality crystalline semiconductor substrates
KR20020070878A (ko) * 2001-02-28 2002-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스를 제조하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493986A (en) * 1993-05-13 1996-02-27 Augusto; Carlos J. R. P. Method of providing VLSI-quality crystalline semiconductor substrates
KR20020070878A (ko) * 2001-02-28 2002-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스를 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658484B2 (en) 2014-08-04 2017-05-23 Samsung Electronics Co., Ltd Pattern structure and method of manufacturing the pattern structure, and liquid crystal display device

Also Published As

Publication number Publication date
TW200405410A (en) 2004-04-01
CN1682152A (zh) 2005-10-12
CN100380218C (zh) 2008-04-09
JP2005539259A (ja) 2005-12-22
TWI331767B (en) 2010-10-11
WO2004025360A1 (en) 2004-03-25
KR20050083687A (ko) 2005-08-26
EP1540412A1 (en) 2005-06-15
US20040056332A1 (en) 2004-03-25
US6818529B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100854815B1 (ko) 공통 유리 기판상에 타일링된 실리콘 웨이퍼 및 그 제조 방법
KR100201715B1 (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조 방법
US7777231B2 (en) Thin film transistor and method for fabricating same
US5110748A (en) Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US6887743B2 (en) Method of fabricating a gate dielectric layer for a thin film transistor
JP2004311955A (ja) 超薄型電気光学表示装置の製造方法
US7863113B2 (en) Transistor for active matrix display and a method for producing said transistor
US5308779A (en) Method of making high mobility integrated drivers for active matrix displays
US20030219540A1 (en) Pre-polycoating of glass substrates
US20040038438A1 (en) Method for reducing surface roughness of polysilicon films for liquid crystal displays
JP2007073878A (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6952251B2 (en) Method for forming data lines of a liquid crystal display device
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
KR20010071123A (ko) 액정표시장치용 ｔｆｔ 어레이기판과 그 제조방법 및그것을 이용한 액정표시장치와 그 제조방법
KR100293814B1 (ko) 박막 트랜지스터의 에치 스톱퍼 형성방법
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
JPH1174198A (ja) 半導体薄膜およびその製造方法および薄膜半導体装置
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
JPH11266020A (ja) 液晶表示装置製造方法
KR20190076629A (ko) 다결정실리콘 박막 형성방법과 이를 이용한 박막트랜지스터 어레이 기판의 제조방법 및 이를 이용하여 제조된 박막트랜지스터 어레이 기판
KR20030014885A (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
JP2005167234A (ja) 半導体装置
KR20080019799A (ko) 평면표시장치의 제조방법
JPH09311345A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee