TWI331767B - Apparatus and method for forming a silicon film across the surface of a glass substrate - Google Patents

Apparatus and method for forming a silicon film across the surface of a glass substrate Download PDF

Info

Publication number
TWI331767B
TWI331767B TW092125279A TW92125279A TWI331767B TW I331767 B TWI331767 B TW I331767B TW 092125279 A TW092125279 A TW 092125279A TW 92125279 A TW92125279 A TW 92125279A TW I331767 B TWI331767 B TW I331767B
Authority
TW
Taiwan
Prior art keywords
substrate
donor
treated
insulating layer
layer
Prior art date
Application number
TW092125279A
Other languages
English (en)
Other versions
TW200405410A (en
Inventor
Bachrach Robert
Law Kam
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200405410A publication Critical patent/TW200405410A/zh
Application granted granted Critical
Publication of TWI331767B publication Critical patent/TWI331767B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Surface Treatment Of Glass (AREA)

Description

玫、發明說明： 【發明所屬之技術領域】 本發明為關於黎造大型主動-矩陣液晶顯示器，更特定 言之為用於形成一矽薄膜遍及一玻璃基材表面之方法與哎 備。 、 【先前技術】 許多一般電子裝置使用液晶顯示器（LCD)顯示影像或 文字。液晶顯示器因為具有超越其他顯示技術之數項優 點’已逐漸流行。舉例言之，液晶顯示器與陰極射線管螢 幕（CRT)相比，一般較薄、較輕且消耗較少電力。此外，
液晶顯示器不會有關於色收斂度的問題， 衫像可以低更 新頻率顯示但不會有影像閃爍問題產生。 .一般平板液晶顯示器用於只需重複展現相同影像的簡 易顯示器。舉例言之一般平板液晶顯示器通常係作為電子 手錶與微波爐計時器之用。電腦、電視與其他需要複雜影
像顯示能力之相似裝置，一般則使用被動_矩陣或主動-矩 陣液晶顯不器。 被動·矩陣液晶顯示器使用簡單柵極以對於營幕上特 疋像素充電。柵極一般藉由覆蓋透明傳導材料，舉例^之 銦錫氧化物，於兩玻璃基材上形成β在一基材上 透明導 電材料以行狀排列；另一基材，透明導體材料 Τ兮以列狀排 列。上述行與列與積體電路連接，以控制電荷何時傳送至 特定行或列。液晶材料為夾於兩玻璃基材間，偏光膜則位 3 ΤΊΊ17^7_ 99. 4. 27 ^ -年月e修(¾正替換頁 於於每一基材外層。為了使像素作用，積體電路發送電荷 至一基材上適當行，並於另一基材上適當列處接地。列與 行於指定像素處交會，交會面積上的電壓場會使位於像素 處之液晶不產生扭轉現象。
被動-矩陣液晶顯示器亦有缺點。舉例言之，反應時間 或顯示影像時之更新能力一般均較慢。因此，當顯示内容 需快速改變時，舉例言之，撥放連續影像或顯示快速滑鼠 移動時，因為顯示器無法跟上顯示内容變化，會產生模糊 影像。此外，不精確的電壓控制會使被動-矩陣液晶顯示器 難以在不影響鄰近像素下控制單一像素。舉例言之，目的 為使單一像素產生非扭轉現象之施加電壓亦會造成附近像 素產生部分非扭轉現象，結果導致影像模糊不清，對比不 銳利與於相同行列上不作用像素處產生鬼影。此外，隨著 螢幕尺寸與像素增加，會因為高電容與電極的有限傳導 性，導致對顯示參數產生不良影響。
在主動-矩陣液晶顯示器中，像素定址係於液晶薄膜後 方產生。當於前方基材後表面刻畫像素後，於上覆蓋一連 續透明薄膜。薄膜式電晶體（TFT)，至少包含小型開關電晶 體與電容，以對螢幕上特定像素施加電壓。薄膜式電晶體 一般為於石英或玻璃基材上以矩陣方式形成。為了將特定 像素加以定址，需將適當列開啟，並將電荷發送到正確行 處。因為所有其他與行交錯之列為關閉狀態，僅有位於指 定像素之電容可接收電荷，該電容並設計為直至下一更新 週期前可保持電荷。故使用薄膜式電晶體可避免被動-矩陣 4 ΤΜ1767_ 翠_ 52¾修(Β正替換頁 液晶顯示器中低反應速度與鬼影問題。此外主動-矩陣液晶 顯示器可藉由控制提供給特定像素之額外電壓，產生更高 灰階範圍。舉例言之，主動-矩陣液晶顯示器上之個別像素 可提供256或更高程度的亮度。因為效能上的改進，主動-矩陣液晶顯示器目前以用於幾乎所有可攜帶，螢幕尺寸為 2-15英吋之電子應用裝置上。
主動-矩陣彩色液晶顯示器上每一像素為由三子像素 與紅、綠、藍彩色濾光片組成。每一子像素與薄膜式電晶 體連接以控制子像素上液晶活動度。故構成液晶顯示器顯 示影像之每一像素上紅、綠、藍元素強度，可藉由控制對 於每一子像素上施加電壓加以獨立調整。舉例言之，藉由 控制薄膜式電晶體對於每一子像素之電壓輸出，故每一子 像素之強度可以有256種色度。子像素之組合可得到約有 16.8百萬種顏色的色盤。上述顯示方式需要大量薄膜式電 晶體。舉例言之，一般筆記型電腦若要配備具有1 024x768 解析度之主動-矩陣彩色液晶螢幕，需要2,356,296個薄膜 式電晶體》
過去，薄膜式電晶體一般以非晶形矽（a-Si)藉電漿輔助 化學氣相沉積（PE-CVD)製程形成。使用非晶形矽的優點為 可於較便宜之玻璃基材上以較低製程溫度形成。但非晶形 矽薄膜式電晶體缺點在具有許多已知之限制。 舉例言之，是否具有高電子移動性為增加薄膜式電晶 體效能之關鍵因素。但非晶形矽薄膜式電晶體有限的電子 移動性導致其有限的頁面更新速率與像素密度。高非晶形 5 矽薄膜式電晶體效能可以使用高效能驅動 Μ Μ Μ㈣耗對於可機式電子製置為不利因素“ 主動-矩陣液晶顯示器數造成本中最大影響因辛之 為外部驅動電路。一般之— ,φ „ 叙主動_矩陣顯不器使用非晶形矽薄膜 式電晶體’母一像素為獨 膜 々询立與圍繞於顯不區域 電路板（PCB)上個別邏輯曰 Ρ刷 曰片驅動裝置連接。於是 示器面板與印刷電路板間 β曰顯 要大重外部連接器，導致 造成本。將印刷電路板圍 @製 取固為於顯不£域周圍亦限制 顯示器外殼的造型》 狀Ba 液晶顯不is的亮声邱八 J凴度。卩分由像素的開口率，或通過 像素之光線相對於通過傻去 祕 %椏像素全區域面積之光線的比率 關電子裝置所決定。較古„ . _ ^ n相 較巧開口率可使更多的光線通過 素，導致液晶顯示器可顯 j翔不更π之影像。一般非晶形 動-矩陣液晶顯示器具右的 庙 丹有約0.3公厘之點距，相對應之奢 子像素尺寸則為0.1公厘 /邑 Α厘或100微未。上述螢幕中薄 電晶體與導線連接器一般 嗎式 知·佔據通道中1(>微米之寬度βμ_ 外，非晶形矽薄膜式電晶暂 此 β日體之性質會因為材料暴露於 熱而改變，故非晶形矽薄 與 磚膜式電的趙必須與外界光源 以保持穩定性，但如此& 晌絕 來會導致開u率下降。於是 非晶形矽薄膜式電晶體陳 之用 的背光，導致更高的能源消耗。 更強
石夕晶體，舉例言之，多晶梦（㈣）與單晶梦， ㈣相比較’具有較高電子移動性 ：’U 料形成的薄膜式電晶體，、疋，使用，-°明矽材 _速率、像素密度與 6 開口率得以上升。此外因使用結晶矽薄膜式電晶體，使驅 動電路與環繞電子設備納為液晶顯示器整體一部份，故可 降低製造個別顯示器所需元件，亦可在相同機殼設計下納 入更大尺寸之液晶顯示器。
目前、多晶矽薄膜式電晶體已用於小型主動-矩陣投影 液晶顯示器中。多晶矽可以直接藉化學氣相沉積（CVD)製 程，於高於攝氏590度下，進行沉積。但因為高製程溫度， 多晶矽沉積一般需要使用昂責的石英材料。使用金屬誘發 結晶可克服上述困難，使製程溫度可在約攝氏4 5 0度進行。 使用形成於石英材料上之多晶矽薄膜式電晶體的小型 投影液晶顯示器，因為其小尺寸，一般對角線長小於2英 吋，而得以以較經濟方式製造。但當所要製造之尺寸增加， 石英材料的成本會快速增加，故若要使用單片石英材料， 製造更大，廣視角液晶顯示器，成本上並不可行。
目前，部分製造者期望藉由使用準分子雷射使非晶形 矽產生熱轉換以於大型傳統玻璃材質上形成多晶矽。使用 上述製程，η-型矽之電子游動性可達到10-500，與結晶矽 形成之裝置所可達到的相同。但準分子雷射熱轉換製程並 不足以使Ρ-型矽的電子游動性提4至可供互補式金屬氧 化半導體裝置，例如液晶顯示器外部驅動電路中所用的靜 態隨機存取記憶體。 其他製造者已經發展出使二種或二種以上之主動-矩 陣液晶顯示器拼接以形成鋪排平板顯示器之製程。已有數 種不同處理方式應用於上述方法。一方式為兩顯示板拼接 7 時故意留下可見接縫，所顯 m不影像則為連續跨越延伸於各 顯不板與接缝。上述方式p太· 為Clarity與pi〇neer與其他庭 商採用於其可堆疊式電視牆A。丄 職顯不產00中·>其他方式中則隱 藏個別顯示器板間接縫，在一般情形了，使接缝不為肉眼
察知。位於 Endicott，New Y〇rk 之 Raw" DispW
Incorporated已發展出具像去 1象京點距小於1公厘之兩個或多 個主動，矩陣顯示器可以1絲古彳姐吐 •“、縫方式拼接形成單一平板顯示 裝置之技術。但無縫平板顯干哭A制、* τ傲顯不|§在製造上有其難度。舉例 言之’在縫間要保持連續傻去a 像京點距相當困難，且顯示板對 準必須精準以符合敏銳的視覺上標準。此外必須於接縫間 統-顯示板發光與色差狀況。因此無缝顯示板一般需要完 備光學管理與數位訊號處理技術。 於是，因上述原因，具有可於低溫製程中於傳統玻璃 基材上形成結晶矽，例如多晶矽與單晶矽之需求。 【發明内容】
以下所述為使用絕緣層上覆矽基材設備，用以製造本 發明中所述之主動-矩陣液晶顯示器。絕緣層上覆矽可包含 待處理基材（handle substrate)與複數個與待處理基材鍵結 之結晶發供體部分（crystalline si 丨 icon donor portions)。藉 由提供多種供體基材，並於每一供體基材内形成分離層， 結晶矽供體部分可與待處理基材鍵結。供翘基材可遍及待 處理基材表面加以配置，並隨後與待處理基材產生鍵結。 供體基材之後可於個別分離層處斷裂，並自待處理基材移 8 日修(動正替換頁 除，藉此每一供體基材之供體部分則仍黏附於待處理基材。 【實施方式】 下列敘述中，數種特定細肖，舉例言4,特定材料、 2械與方法為用來對於本發日月有—徹底了解。但—熟悉技 藝人士可不需實作本發明，即了解下述詳細說明内容。在 其他範例中，眾所皆知之設備特徵與製程並未加以過度詳 述，以避免難以對本發明有適當了解。 _根據本發明，一請求數量之矽供體基材為與分離層一 同製備》供體基材以經對準之陣列方式配置於遍及待處理 材表面’並與待處理基材間藉由低溫鍵結製程產生鍵 之後，供體基材係由待處理基材上移除，但供體基材 之供體部分則仍黏附於待處理基材上。可沉積一填充材料 於待處理基材上相鄰供體部分之間隙中。待處理基材表面 之後可加以平坦化、回火，以待進—步處理。 本發明為用於將複數個單晶矽或多晶矽基材板鍵結於 玻璃基材’因而遍及玻璃基材表面形成結晶矽薄膜。之後， 薄膜式電晶體可形成於矽薄膜上，以供大尺吋電子應用使 用’舉例言之’主動-矩陣液晶顯示器。 矽供體踅栽 使用待處理基材與複數個矽供體基材，以根據本發明 之具體實施例形成絕緣層上覆矽（SC)I)基材。供體基材為提 供所要轉移之矽供體部分之基材。待處理基材一般為至少 修(¾正替換頁 包含非導電性材料之基#，可接受由供體基材轉移之矽供 體部分。完成轉移製程後，待處理基材即形成為絕緣層上 覆妙。 第13圖繪示根據本發明之具體實施例，形成絕緣層上 覆矽基材之流程圖。於步驟200,製備所需量之矽供體基 材與分離層。於步驟205’ 一起製備待處理基材與阻障層， 可選擇性包含調節層與鍵結層。於步驟2 1〇，於步驟2〇〇 製備之矽供體基材可以配置遍及於步驟2〇5中製備之待處 理基材加以，且可於待處理基材與矽供體基材間產生鍵 結。於步驟215t，於步驟210中與待處理基材產生鍵結 之供體基材，自於在步驟200形成之分離層處產生斷裂。 於步驟220，於步驟215中斷裂之供體基材部分可以由待 處理基材移除，僅使供體基材之供體部分仍鍵結於待處理 基材上。於步驟225,待處理基材表面上相鄰供體部分間 之間隙可以沉積材料加以填充’藉此形成遍及於待處理基 材表面之連續供媸部分層。於步驟23〇，供體部分層可加 以平坦化》於步驟235待處理基材與供體部分層可加以回 火處理。於步驟24〇。待處理基材可以進行更進一步製程。 供體基材 供體基材可提供所要轉移給待處理基材之矽供體部分 之基材。第7圖繪示形成供體基材之實施例流程圖。步驟 90,為提供供體基材。步驟95為於供體基材中進行摻雜以 得到所需導電性型態與程度。於步驟1〇〇，為於供體基材 10 進行離子佈植製程，以於遍及供體基材主體形成分離層， 藉以定義供體基材之供體部分。 目前積體電路製造製程一般使用直徑為 200公厘至 300公厘之單晶矽晶圓基材。因此，商業上可得之直徑為 200公厘與3 00公厘單晶矽晶圓可以作為具成本效益之供 體基材。其他商業上可得之標準直徑矽基材，舉例言之直 徑為6、5、4英吋之單晶矽晶圓，亦可作為具成本效益之 供體基材。
其他具體實施例中，單晶矽供體基材可以藉由修改標 準直徑單晶矽梨型晶體（boule)或晶圓製備。舉例言之，參 照第4圖，矽供體基材5 5可以由已研磨至所需橫截面形狀 5 0，舉例言之正方形或方形，之標準直徑單晶矽晶圓晶錠 4 5製備，之後橫向切開。
或者，標準直徑單晶矽晶圓可以使用標準晶圓製備技 術修整為所需橫截面形狀。舉例言之，參照第5圖，標準 直徑單晶矽基材 6 5可以使用雷射或鑽石刀切割製程修整 以形成正方形供體基材60。使用上述製程，可以由直徑200 公釐單晶單晶矽晶圓或梨型晶體形成面積為1 40平方公厘 供體基材，可以由直徑300公厘單晶矽晶圓與梨型晶體形 成面積為210平方公厘供體基材。更小型之正方形供體基 材可以由直徑為6、5、4英吋之單晶矽晶圓與梨型晶體形 成。 於其他具體實施例中，供體基材可以形成其他多邊形 構型，舉例言之但不限於，三角形、五角形、六角形與八 11
牛月日修i妙正替換頁 角形。此外’供體基材可以進行摻雜以達到所需傳導性形 式與程度。於一具體實施例中，供體基材可以P·型與n_ 型雜質摻雜至1E16_1E18個原子/立方公分之程度但也可 以不進行掺雜。 參照第6圖，每一供體基材7〇可以進行離子佈植製程 以於基材結晶結構中產生差排75。差排75可以於每一供 體基材主體内形成分離層80,藉此可定義每一供體基材之 供體部分85 ^供體基材7〇可以，舉例言之，氫原子或惰 性氣體舉例言之氬（Ar)或氦（He)加以佈植。 鲁 氮離子佈植可於供體基材70内分離層8〇產生内部富 含氮層°離子佈植峰之深度可決定之後由供體基材7〇移除 之供體部份85厚度。於一具體實施例中，使用丨0-30千電 子伏特（KeV)離子佈植製程，氫離子可以50-500奈米的深 度佈植於供體基材7〇中’相當於供體部分85具有約 50-500奈米厚度。於另一具體實施例中，薄層應變矽鍺 (SiGe)層亦可佈植於分離層中。矽鍺層可以降低控制下 述斷裂製程所需的斷裂能。 於一具體實施例中，供體基材7〇可以藉浸入式電漿離 · 子佈植製程進行離子佈植，藉以形成差排75與分離層80。 浸入式電漿離子佈植製程，為藉施加高負偏壓於每一供體 基材70以加速離子往供體基材表面移動。浸入式電漿離子 佈植製程可於供體基材70全表面進行佈植。由位於 Campbell，California 之 Silicon Genesis Corporation 發展 之P-III離子佈植系統，可以用於浸入式電漿離子佈植製 12
程。此外離子佈植亦可使用，舉例言之，由Applied
Matenal、Eat〇n c〇rp〇rati〇n、varian 或其他公司所製造之 光束線離子佈植設備。 於另一具體實施例中，供體部分85可以沉積於供趙基 材7〇之表面上。舉例言之，供體部分85可至少包含藉由 遙晶梦沉積製程沉積於供體基材7〇表面之多晶碎層。於 是’額外多晶矽可以連續的在每一供體部分移轉製程之 後’加入供體基材70，於供體基材70上重新產生供體部 刀85並使供趙基材70有更長久的生命期。因此供體部分 85之成本即主要與轰晶石夕沉積製程成本相關。此外藉由於 供想基材70上長成磊晶矽供體部分85，可以更精破控制 供體基材70上n-型、P-型矽摻雜劑密度。另一具體實施 例中’矽合金舉例言之矽化鍺可以於供體基材7〇表面成 長》 爸處理某材 待處理基材一般為至少包含非導電权Μ 刊料之基材，可接 受由供體基材移轉之矽供體部分。第3圖& 繪示一於待處 理基材上形成阻障層、調節層與鍵結、 <製裎流程實施 例。步驟25為提供待處理基材。於步驟 3 0，阻障屉·5Γ以
沉積於待處理基材表面。於步驟35，可n A &待處理其奸矣 面上沉積調節層於阻障層之頂部上。於弗 土 W衣 ，错4〇，可在待處 理基材表面上沉積鍵結層於調節層之頂部 杜传爽 實施例中’可不具調節層，而鍵結層可古私 木二丹姐 夏接形成於位於待 13 處理基材表面之阻障層上。 矛Z圖繪示待處理^ A 丞材5之橫截面。阻障層10可以形 成於待處理基材5$矣 銘絲 表面从避免雜質由基材5擴散進入已 移轉之矽供體部分。於― 小 /、體實施例中，阻障層1 0可以至 夕包含一約500牟来厘夕 余卡厚之氮化矽（SiN)層。阻障層1〇可以
=般豕所皆知之技術，舉例…化學氣相沉積(CVD 或物理氣相沉積(PVD)形成於待處理基材5表面上。
-鍵結層20可以形成於阻障層1〇上以促進來自供 土材之已轉移供體部分之低溫黏附反應。於一具體實施 S中鍵結層20可以至少包含約1〇〇奈米厚之二氧化矽 2)層於另一具體實施例中，鍵結層2〇可至少包含一 形矽層。數種其他材料亦可以作為鍵結層，例如之數 種形式之二氡化矽。舉例言之，氟矽玻璃或未摻雜矽玻璃。 t層20可以藉由一般眾所皆知之沉積技術形成於阻障 層1 〇頂部。舉例言之。一非晶形矽鍵結層可以使用電漿輔 助化學氣相沉積（PE-CVD)技術形成。
於另一具趙實施例中’調節層15可於沉積鍵結層2〇 前形成於阻障層10頂部。調節層15可以用來降低JJ且障層 0與鍵結層20間之應力。調節層15可以，舉例言之，至 乂包含厚約1 0-20奈米之不同形式氧化物。數種其他材料 可用來作為鍵結層，舉例言之，數種形式之二氧化梦。調 節層15可以一般眾所皆知之沉積技術形成於阻障層1〇頂
Ap "。舉例言之，可以使用沉積技術形成氧化調節層。 於具想實施例中，待處理基材5可以至少包含破璃 14 基材，以製備大尺寸主動-矩障液晶顯示器。舉例言之待 處理基材5可以由，舉例言之康寧1 737、康寧2〇〇〇f或其 他相類似用於製備大尺寸平面液晶顯示器之材料製造。待 處理基材5較佳為由可以抵抗高至攝氏6〇〇度製程溫度之 材料形成》 第1圖繪示數種在點距為028公厘、030公厘與〇363
公厘時，為屬不同解析度之視訊圖形陣列（VGA)、超高解 析度視訊圖形陣列（SVGA)、擴充圖形陣列（XGA)、寬螢幕 (WS)與其相對應之顯示器尺寸對照表。視訊圖形陣列顯示 器之基準點距為〇·33，其相對應之原始顯示器尺寸對角線 為264公厘（10·4，，）。因此，形成點距為〇 33之視訊圖形陣 列顯示器之待處理基材，所需尺寸為2112公厘χΐ584公 厘。上述實施例，僅為供作說明之用，本發明可直接適用 於廣範圍待處理基材之幾何形狀。 览趙基材與待處理基材問鍅結輿斷齊率敍 第10圓繪示一供鍵結複數供體基材於待處理基材之 後並於供體基材進行斷裂製程之製程流程實施例。於步驟 100,以低溫電聚處理每一供體基材與待處理基材。於步驟 105’每一供體基材配置於待處理基材。於步驟11〇，每一 供體基材鍵結於待處理基材。於步冑115丨體部分於分離 層處自每基材處斷裂’僅使複複數供體部分仍鍵結 於待處理基材。 於-本發明之具體實施例中，待處理基材5之鍵結層 15 日修(的正替換頁 20與母一供體基材70之鍵結表面9〇可暴露於低溫電 低溫電榮·可活化鍵結層20與鍵結表面9〇，田Λ itt可·以方1v j 溫下（舉例s之’室溫）滿足高鍵結能之能量需求。 ；_ 經低溫電漿處理後，如第8圖所繪示，每一 供體基封 70以使鍵結表面90面向待處理基材5之鍵結層 4 U方向西 置。可壓迫供體基材與待處理基材堆疊以使鍵結表 與鍵結層20間更穩固。將鍵結介面以電漿活化 9< J从使其具 有足夠鍵結強度以進行之後的斷裂製程。 、、 在其他具體實施例中’待處理基材5之鍵結
。屯20與供 體基材70之鍵結表面90可以一内含微量金屬 ' 非晶形妙 薄膜覆蓋。待處理基材5與供體基材7〇之後可，、，上 又』U加熱到攝 氏5 50度以活化金屬誘發之結晶鍵結。使用上述製程 晶形矽層會埋於相對來說較厚之已轉移結晶 # / <卜方。於 是，非晶形矽即不太可能影響之後的薄膜式電晶體製造製 程0
經鍵結製程後，供體基材7〇由待處理基材5移除供 趙基材70可以由待處理基材5使用舉例言之，經控制之斷 裂製程移除。經控制之斷裂製程可以使每一供體基材7〇 之供體部分85仍黏附於待處理基材5。如第9圖所繪示， 供體基材70之供體部分85為自分離層8〇處與供體基材 7〇主體斷裂或分離。 於本發明之一具體實施例中，室溫控制斷裂製程可以 用於自供體基材70斷裂供體部分85。室溫控制斷裂製程 可以於供體基材70邊緣一點於分離層8〇開始產生分離裂 16 -年月曰修(¾正替換頁 面95，並經由機械工具遍及供體基材70繼續產生分離裂 面95。舉例言之，可藉由匯聚於分離層80邊緣之氮氣流 跨越供體基材70繼續產生分離裂面95»斷裂製程之後， 每一供體基材70之供體部分85仍鍵結於待處理基材5 上6其中供體基材70為單晶矽晶圓且待處理基材5為玻璃 基材，藉此形成矽玻璃基材》
需了解的是數種形成矽絕緣層基材之技術與方法已經 由數製造商所發展，舉例言之Silicon Genesis Corporation， Canon Corporation, Ibis Corporation, Soi-Tec Corporation »於是亦可用其他鍵結技術將供體基材7〇鍵 結於待處理基材5,與將供體部分85自供體基材70斷裂。 上述鍵結與斷裂製程可以用於轉移每一供體基材7〇 之供體部分85至待處理基材5。上述轉移製程可以用來在 玻璃基材上製造矽。供體部分85之厚度為由用於製造供體 晶圓内差排75之佈植製程深度決定。 鼓_#供艚篡鉍 參照第11圖，複數供體部分85可以遍及待處理基材 5以經排列之陣列方式配置，以於玻璃基材上形成大尺寸 單晶珍或多晶矽。可使用數種圖案於待處理基材上拼排複 數供體部分。參照第1 2 A圖，待處理基材可以標準陣列拼 排供趙部分85，其中供體部分四角為配置於幾乎相同位 置。參照第1 2B圖，待處理基材亦可以偏移拼排圖案排列 供趙部分85,其中供體部分兩角與供體部分之邊緣為位於 17 ¢3^97^727---—-------- ;牛力日修(&止瞀換頁 q ΙΤ Ί&诅於相鄰供體 85之間隙120上的供體部分薄膜庙a ^ 1刀浔膜應力。上述拼排圖案 例示，本發明可以容許其他拼排圖案。 -、^ 為了使待處理基材5上像素有均-點距，供趙部分8< 可以以高精確度配置於遍及待處理基材5,以使位於相鄰 供體部分85間之㈣12G可以較所欲製造特晶顯示器像 素點距為小。舉例言之，點距為〇 33公厘之液晶顯示器， 間隙120位置只可以容許15_2〇微米之偏差以避免螢幕上 產生不均一像素點距。此外位於相鄰供體部分8 5間之間隙 120以與之後將製備於待處理基材5上之薄膜式電晶體像 素位置錯開的方式配置。供體基材70可，舉例言之，以與
待處理基材5表面之光學對準標記標示定位所以可以有高 精確度位置。相鄰供體部分85間之間隙丨20可以於待處理 晶圓全表面緩解應力’因此後續製程步驟中可有較高製程 寬容度。位於待處理基材5上相鄰供體部分85間之間隙 120 —般為25微米或更窄。 雖可有數種拼排圖案，但所有拼排之目的為將間隙降
低到5微米或更低。第丨2 a圖繪示一經排列之陣列圖案， 第1 2B圖則繪示偏差陣列圖案。丨2B圖所繪示之偏差陣列 S的為使相鄰拼排塊間接合點的拼排塊邊緣數目由四 邊降到3邊。 於一具體實施例中，供體部分85可以由經直徑200 圓形成之面積為14〇平方公厘供體基材或經直徑 300公厘*夕晶圓形成之面積為210平方公厘供體基材斷 18 4-:.: Wl ^在部分具體實施 形壯y &例中，供體部分85可以為均一尺寸與 办狀。但在其他具 ^ 尺寸與形狀。舉例 例中，供體基材85可以為非均- 為究螢幕解析度7^之，需要使用多晶矽玻璃基材製造之 422 /V is 距〇·33公厘之液晶顯示器，其尺寸為 公厘X 3 3 8公厘。 巧 體部分，A j? ~面積為140平方公厘3x3陣列供 基村長度長82^ 厘X 420公厘或比所需待處理 之3x2陣列可配置於疋’面積為140平方公厘供體部分 3x1 ρ* λ. 於尺寸為140公厘x82公厘供體部分之
⑴陣列旁以覆蓋尺 1刀之 材表面。 寸為422公厘X 338公厘之待處理基 、鍵結鱼 #月中拼排、鍵結與斷裂製程可以數種序列為之 於一具體實施例中，供押就 鍵“ 供體基材70可以個別與待處理基材 鍵結之後並斷裂。舉例古之，楚yu _ w »之第一供體基材可以與待處: 丞材5鍵結，且於第2徂 供體基材鍵結於待處理基材5前 進行經控制之斷裂製程。於另_具體實施例中複數供
基材70則可以與待處理基材5鍵結並同時斷裂。舉例 之，於複數供體基材70與待處理基材5鍵結之後每一丨 結供體基材70可進行經控制之斷裂製程。 於一具體實施例中，經控制之斷裂製程完成後’可. 沉積額外的梦於每一供體基材70之表面。舉例言之供； 基材70可以加以平坦化，且多晶矽供體部分85可以沉； 於供體基材70表面。供體基材7〇可以藉化學機械 19 1331767 f CT aTmV^ -, -4·月·曰修(更)正替換頁 (CMP)或其他蝕刻製程加以平坦化。多晶矽供趙部分85可 以藉由磊晶沉積製程沉積於供體基材70表面。於是額外的 矽可以於每一供體轉移製程之後連續添加於每一供趙基材 70。因此使供體基材70之供想部分85得以再生，並使每 —供體基材70之生命期更長。因此供體部分85之成本主 要與磊晶沉積製程成本有關。此外，於每一供體基材70 上成長磊晶矽沉積薄膜可更精確控制供體基材7〇上n_ 型、p-型矽摻雜劑密度。於其他具體實施例中，梦合金例 如矽鍺可以於供體基材70表面成長。 馨 後斷裂處理待處理基材劁葙 經過上述拼排、鍵結與經控制斷裂製程後，可於待處 理基材5上進行後續製程。位於待處理基材5上鄰近供體 部分8 5間之間隙1 2 0可以沉積材料填充，以遍及待處理基 材表面5形成連續供體部分層。舉例言之，非晶形矽或二 氧化矽可以沉積於待處理基材5上，以填充位於鄰近供體 部分85間之間隙120。填充間隙12〇後，待處理基材5可 以平坦化製程處理以使待處理基材5之供體部分層平滑 鲁 化。舉例言之，於待處理基材5上可使用化學機械研磨 (CMP)製程或氫氣/氣化氫蝕刻製程以使供體部分層平滑 化。於一具體實施例中，待處理基材5可經回火處理，以 使鍵結與沉積矽層可重新結晶。之後可於待處理基材5上 進行後續製程以形成電子裝置。 本發明可用於於大尺寸玻璃基材上形成單晶矽或多晶 20 日修(¾}正替換頁 矽薄膜》之後薄膜式電晶體可形成於結晶矽薄膜上，以用 於大面積電子應用中，舉例言之主動-矩陣液晶顯示器。 製程糸統
第14圖為製造系統125之上視圖，可於其中實作本發 明方法。製造系統125可以，舉例言之，為位於Santa Clara， Claifornia 之 Applied Materials Incorporated 製造的 ΑΚΤΙόΟΟ、43〇〇或55〇〇製造系統，該製造系統包含有上 述斷裂製程設備。 參照第14圖，於待處理基材5上形成多晶矽之製造系統 125可包含常壓操作卡匣式進料站13〇、雙進料鎖定室 114、 110;製程室 118、 121、 122、 124、 126，與轉移室 127。製程室118、121、122、124與126可至少包含拼排/ 鍵結製程室，物理氣相沉積（pvD)室、化學氣相沉積（cvd) 室、蝕刻至與/或預熱室。進料鎖定室114可用於裝盛待處 理基材5’而進料鎖定室116則可用於裝盛供體基材几。 常壓操作卡匣式·推+, Λ Λ 式進枓站13〇可包含常壓操作轉移機械臂
136與包含經處理盘去南 〜與未處理基材之基材卡匣128、129、132 與134。基材卡pa 卞Ε 1；28、129可以用於裝盛待處理基材5, 而基材卡匣132、η4Β.ι 134則可裝盛供體基材70。轉移室127 可以包含真空操作鲭弒 ’、轉移機械臂138以將待處理基材5與供 體基材70移進或移出 、、 • *" 進料鎖定室114、116與製程室 18-26。其他室體，舉 冷卻室，如有需要可附加於轉 移室127。 w 21 1331767 99. 4.27 Ί '' 1 Ά τ 一 操 製程室 當基材 力保持 時，進 作轉移 前後滑 軸137 體基材 並可以 . 移機械 器之控 參 施例中 125 中 i 可將待 11 4。於 於步驟 由進料 移至降 称1 4 4 將於鍵 於
作時，卡匣式進料站130為保持於大氣壓下，每一 1 18、12卜122、124與126為保持於低於大氣壓力^ 移進或移出進料站130，進料鎖定室114、116之壓 於大氣壓力’但當基材為移進或移出轉移室127 料鎖定室114、116為保持於低於大氣壓力。常壓操 機械臂136可以沿卡匣式進料站13〇内之直線軌道 動。常壓操作轉移機械臂136可包含三節式轉移主 ，沿樞軸之三軸方向旋轉，以將待處理基材5或供 70精確置放於進料鎖定室114、116。轉移主轴137 如第15圖令雙箭頭方向垂直上下移動。常壓操作轉 臂136之位置與方向可以加以記錄並以内含微處理‘ 制器1 3 5加以控制。 ’待處理基材5輿供 供锻基材7〇可以於下述製造系 集行製程。於步驟14〇，杳蔽t U *壓刼作轉移機械臂136 處理基材5由卡匣式推祖 式進抖站1 3 〇轉移到進料鎖定3 步驟14卜進料鎖定玄 又至11 4可以降壓到約1 〇_5托耳 142,真空操作轉蒋 移機械臂138可以將待處理基材 鎖定室114移除，將待虚 传處理基材5經轉移室127皁 壓至約10-7-10-8托 耳之拼排/鍵結製程室122。於 ’待處理基材5於低恩带麻# -壓電栽處理製程中處理以製儀 結製程中使用之鍵結層20。 步戰150，常壓握你絲 ’、轉移機械臂136可自卡匣式i
1用於裟造液晶顯示器製程之具
22 WUrWh------- 年月日修(¾)正替換貢 料站130轉移供體基材70至 疋進料鎖定室114。於步驟15卜 進料鎖定室11 6可以降壓到约 5 勺ίο 托耳。於步驟152真空 操作轉移機械臂138可自進料锚玄 W鎖疋站116移除供體基材 室121。於步驟154，供體基 處理’以製備將於鍵結製程中 面90。於步驟155，真空操作 70，經轉移室127轉移至製程 材70可以低溫電漿處理製程 使用之供體基材70之鍵結表 121移除供體基材7〇且經轉 轉移機械臂138可以由製程室 移至127轉移至拼排/鍵結製程室122。
拼排/鍵結製程室122可包含經加熱之台座以接收待 處理基材5與供鱧基材70。真空操作轉移機械臂138可將 供體基材70以預先定義之陣列圖案配置於位於拼排/鍵結 製程室122中之待處理基材5上，舉例言之，如第12八與 12B圖繪示之圖案。拼排/鍵結製程室122可包含顯影與對 準度量系統以導引真空操作轉移機械臂138配置供體基材 7〇於待處理基材5上，藉以使鄰近供體部分85間之間隙 120為最小。於一具體實施例中，供體基材7〇可以待處理 基材5表面之光學對準彳示記標示定位。可使用真空操作轉 移機械臂138於供趙基材70上施力，以於供體基材之 鍵結表面90上產生方向為朝向待處理基材5表面之壓力。 拼排/鍵結製程至122可以維持於有利於待處理基材5 與供體基材7 0間形成鍵結之溫度與壓力。於一呈體實施例 中，拼排/鍵結製程室122可以維持於可使待處理基材5與 供體基材70能於製程中保持攝氏350-450度之溫度。於上 述具體實施例中’拼排/鍵結製程室122可以於鍵結製程中 23
h修(¾)正膂换Vi 維持於1 0-760托耳之製程壓力。 於一具體實施例中，拼排/鍵結製程室丨22可以包含可 移動喷嘴以分離或斷裂供體基材7〇之供體部分85，以使 供體部分85仍鍵結於待處理基材5。舉例言之，拼排/鍵 結製程室122具有晦準位於供體基材7〇邊緣之分離層8〇 的可移動氮氣噴嘴。於另一具體實施例中，製程室118、
或126可以具有可移動喷嘴且待處理基材5進行鍵結 製程後可以轉移到製程室118、124或126中，於此可將供 體部分85自供體基材斷裂。 參照第1 6圖’進行經控制之斷裂製程後，真空操作轉 移機械臂138可以將供體基材7〇自拼排/鍵結製程室ι22 ;步驟160中經由轉移室127轉回移到進料鎖定室116。 於步帮165，進料鎖定室116可以洩壓至大氣壓力，且常 壓操作轉移機械臂136可自進料鎖定室116轉移供體基材 至卡匣式進料站13〇。於一具體實施例中，額外的矽可 以'儿積於供體基材70表面。舉例言之，供體基材70藉由 干機械研磨（CMP)平滑化後，磊晶矽層可以沉積於供體
基材7〇之表面。之後於供體基材7〇進行佈植製程以形成 分離層80後，送返卡進料# 13〇,卩供其他待處理基 材5使用。 土 當供體部分85陣列已經藉由上述鍵結與經控制斷 製程鍵結於待處理基材5之表面，真空操作轉移機械 138可以由拼排/鍵結室122轉移待處理基材5至製程 118、124或126其中之一以進行更進一步製程。於一 24
實施例中，非晶形矽可以沉積填充相鄰供體部分8 5間之間 隙1 2 0於另一具體實施例中二氧化妙可以沉積填充相 鄰供體部分85間之間隙120。填充間隙120後，待處理基 材可以移轉到製程室Π8、124或126其中之一以進行蝕刻 製程’以於鍵結於待處理基材5上之供體部分85表面蝕刻 間隙沉積填充材料。待處理基材5亦可轉移到製程室ιι8、 124或126其中之_，並加熱至攝氏35〇55〇度進行回火 並使矽鍵結與沉積層重新結晶。 當待處理基材5以製造系統125完成所有製程步驟， · 真空操作轉移機械冑138可將待處理基材5於步驟165經 由轉移室127轉移至進料鎖定室114。於步驟.Γ7〇進料鎖 疋至114可以洩壓至大氣壓力，且常壓操作轉移機械臂 可將待處理基材5由進料鎖定室114轉移到卡度式進料站 130 〇 待處理基材5之後可以由製造系統125移除以進行額 卜步驟$例吕之，待處理基材5可以使用化學機械研麼 製程加以平坦化，將位於鍵結於待處理基材5之供體部分 85表面之間隙沉積填充材料移除。之後薄膜式電晶體可以 鲁 形成於待處理基材多晶矽表面，以用於大尺寸電子應用中 舉例。之主動式矩陣液晶顯示器。使用多晶矽薄膜式電晶 體可以使電路效能達到結晶硬裝置之3〇 6〇%，其中型與 Ρ-型矽電子移動性個別最低為5〇〇與^ 本發明為用於製造大尺寸平面顯示器。上述拼排方法 為可適用於不同尺度’且可以應用於未來主動式矩陣液晶 25 ΨΨΒγ-- -年月日修正替換頁 顯示器科技與改良製造方法中。 【圖式簡單說明】 本發明雖以實施例加以說明，但並不為所附之圖示所 限制。 第1圖為一表格，描述數種於不同點距下之標準解析度顯 示尺寸。 第2圖為待處理基材之橫截面。 第3圖為繪示製備待處理基材方法之流程圖。 Φ 第4圖為繪示製備供體基材方法之示意圖。 第5圖為繪示製備供體基材方法之示意圖。 第6圖為供體基材之橫截面。 第7圖為製備供體基材方法之示意圖。 第8圖為繪示待處理基材上供體基材陣列之示意圖。 第9圖為繪示以經控制斷裂製程處理供體基材之示意圖。 第1 0圖為繪示鍵結與經控制斷裂製程之示意圖。 第11圖為繪示遍及待處理基材之供體部分陣列之示意圖。 第1 2 Α圖為繪示一般拼排陣列之示意圖。 胃 第1 2B圖為繪示偏差拼排陣列之示意圖。 第13圖為繪示於玻璃基材上製備多晶矽之製程示意圖。 第1 4圖為基材製備系統之上視示意圖。 第15圖為第14圖所繪示之進料室前視示意圖。 第16圖為繪示待處理基材與供體基材通過第14圖所繪示 之製備系統的流程圖。 26 m I千月日修(的正替换買 【元件代表符號簡單說明】 5 待處理基材 10 阻障層10 15 調節層 20 鍵結層 45 早晶梦晶圓晶贫 50 所需橫截面形狀 55 碎供體基材 60 正方形供體基材 65 單晶矽基材 70 供體基材 75 差排 80 分離層 85 供體部分 90 鍵結表面 95 分離裂面 114 進料鎖定室 116 進料鎖定室 118 、121 、 122 ' 124 、 126 製程 室 120 間隙 125 製造系統 127 轉移室
135 控制器 137轉移主軸 128、129、132、134 基材卡 E 1 30進料站 136常壓操作轉移機械臂 138真空操作轉移機械臂 27

Claims (1)

  1. Bmi9rr------- 年月曰修(處)正替換頁 拾、申請專利範圍： 1. 一種絕缘層上覆矽基材，其至少包含： 一待處理基材，與 複數個鍵結於該待處理基材表面之結晶矽供體部 分，其中該等複數個結晶矽供體部份包含： 一第一供體部份，其來自一第一供體基 材：以及
    一第二供體部份，其來自一第二供體基 材。 2.如申請專利範圍第1項所述之絕緣層上覆矽基材，其中 上述之待處理基材至少包含一玻璃基材。 3.如申請專利範圍第2項所述之絕緣層上覆矽基材，其中 上述之待處理基材更包含形成於該玻璃基材表面上之 一阻障層》
    4. 如申請專利範圍第3項所述之絕緣層上覆矽基材，其中 上述之阻障層至少包含厚度約為500奈米之氮化矽層。 5. 如申請專利範圍第3項所述之絕緣層上覆矽基材，其中 上述之待處理基材更包含形成於上述阻障層上之一鍵 结層。 28 ，KL·______ 4 27 月R修(的正替換頁 6.如申請專利範圍第5項所述之絕緣層上覆矽基材，其中 上述之鍵結層更包含厚度約為100奈米之氧化矽層。 7. 如申請專利範圍第5項所述之絕緣層上覆矽基材，其中 上述之待處理基材更包含形成於該阻障層與該鍵結層 間之一調節層。
    8. 如申請專利範圍第7項所述之絕緣層上覆矽基材，其中 上述之調節層至少包含厚度約為10-20奈米之氧化矽 層。 9.如申請專利範圍第1項所述之絕緣層上覆矽基材，其中 上述之結晶矽供體部分至少包含單晶矽。
    10.如申請專利範圍第1項所述之絕緣層上覆矽基材，其中 上述之結晶矽供體部分至少包含多晶矽。 1 1.如申請專利範圍第1項所述之絕緣層上覆矽基材，其中 上述之結晶矽供體部分係以陣列方式配置遍及該待處 理基材表面。 12.如申請專利範圍第11項所述之絕緣層上覆矽基材，其 29 中上述之結晶矽供體部分為以偏移拼排圖案陣列方式 配置遍及該待處理基材表面。 $ 13. 如申清專利範圍第丨丨項所述之絕緣層上覆矽基材其 中上述位於鄰近結晶梦供體部分間之間隙係小於或等 於約5微求。 14. 如申請專利範圍帛！項所述之絕緣層上覆梦基材，其中 上述位於鄰近結晶矽供體部分間之間隙係以非晶形矽 加以填充。 15.如申明專利範圍第i項所述之絕緣層上覆矽基材，其中 上述位於鄰近結晶矽供體部分間之間隙係以氧化矽加 以填充。
    16. —種遍及一待處理基材表面施加一薄膜的方法其至少 包含： 提供複數個供體基材； 於每一供體基材内形成一分離層； 遍及該待處理基材表面配置該供體基材； 將該供體基材鍵結於該待處理基材表面； 將該供體基材自每—與盆相技从八私 兴兵相接的分離層上切斷；及 自該待處理基材上蒋除該也站 30 曰修(¾正替換頁! f 黏附於該待處理基材表面上之供體基材上之供體部分。 17. 如申請專利範圍第16項所述之方法，其中上述之待處 理基材至少包含一玻璃基材。 18. 如申請專利範圍第16項所述之方法，其中上述之每一 供體基材至少包含一單晶矽晶圓。 19. 如申請專利範圍第18項所述之方法，其中上述之供體 基材至少包含一形成於該單晶矽晶圓上之多晶矽層。 20. 如申請專利範圍第16項所述之方法，其中上述之分離 層為以離子佈植製程形成。 21. 如申請專利範圍第20項所述之方法，其中上述之離子 佈植製程係於每一供體基材内佈植氫離子。 22·如申請專利範圍第21項所述之方法，其中上述之氫離 子佈植深度為100-500奈米。 23.如申請專利範圍第16項所述之方法，其中上述鍵結於 該待處理基材上之每一供體基材的該供體部分厚度約 為100-500奈米
    24.如申請專利範圍第16項所述之方法，其中上述之每一 供體基材為摻雜至含 1〇15-1〇18個原子/立方公分之程 度。 2 5.如申請專利範圍第1 6項所述之方法，更包含沉積非晶 形矽於相鄰供體部分間之間隙。
    26.如申請專利範圍第25項所述之方法，更包含將該待處 理基材平坦化，以由該供體部分移除沉積之非晶形矽。 27.如申請專利範圍第16項所述之方法，更包含沉積氧化 矽於相鄰供體部分間之間隙。 28.如申請專利範圍第27項所述之方法，更包含將該待處 理基材平坦化，以由該供體部分移除沉積之氧化矽。
    32 ———? 平月曰修胃 125
    第14圖 日正替換頁
    第15圖 1¾麟換頁丨 铖16涵
    S 150 • ·
    柒、指定代表圖： (一） 、本案指定代表圖為：第11圖。 (二） 、本代表圖之元件代表符號簡單說明： 5 待處理基材 85 供體部分 120 間隙 ?、有潘李式時，請揭杀最鹿顧示·碌 特徵的化學式： • .
TW092125279A 2002-09-12 2003-09-12 Apparatus and method for forming a silicon film across the surface of a glass substrate TWI331767B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/243,242 US6818529B2 (en) 2002-09-12 2002-09-12 Apparatus and method for forming a silicon film across the surface of a glass substrate

Publications (2)

Publication Number Publication Date
TW200405410A TW200405410A (en) 2004-04-01
TWI331767B true TWI331767B (en) 2010-10-11

Family

ID=31991587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125279A TWI331767B (en) 2002-09-12 2003-09-12 Apparatus and method for forming a silicon film across the surface of a glass substrate

Country Status (7)

Country Link
US (1) US6818529B2 (zh)
EP (1) EP1540412A1 (zh)
JP (1) JP2005539259A (zh)
KR (1) KR100854815B1 (zh)
CN (1) CN100380218C (zh)
TW (1) TWI331767B (zh)
WO (1) WO2004025360A1 (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
US7550066B2 (en) * 2004-07-09 2009-06-23 Applied Materials, Inc. Staggered target tiles
US20060006064A1 (en) * 2004-07-09 2006-01-12 Avi Tepman Target tiles in a staggered array
KR20070107180A (ko) 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101503675B1 (ko) * 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광기전력 장치 및 그 제조 방법
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
CN101657882B (zh) * 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
CN101657907B (zh) 2007-04-13 2012-12-26 株式会社半导体能源研究所 光伏器件及其制造方法
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
KR101495153B1 (ko) * 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US20100193900A1 (en) * 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101608953B1 (ko) * 2007-11-09 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
JP5469851B2 (ja) 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP2010087345A (ja) * 2008-10-01 2010-04-15 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP5625239B2 (ja) * 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
WO2011017179A2 (en) 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8476147B2 (en) * 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
WO2011159737A2 (en) * 2010-06-14 2011-12-22 Gigasi Solar, Inc. Systems, methods and products involving aspects of laser irradiation, cleaving, and/or bonding silicon-containing material to substrates
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
WO2012127582A1 (ja) * 2011-03-18 2012-09-27 富士通株式会社 電子部品の製造方法、電子部品及びチップ集合体
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
CN103811537B (zh) * 2014-03-05 2018-02-27 上海新储集成电路有限公司 一种大尺寸晶圆及其制备方法
KR102336499B1 (ko) 2014-08-04 2021-12-07 삼성전자주식회사 패턴 구조체 및 그 제조방법과, 금속 와이어 그리드 편광판을 채용한 액정 표시장치
CN110600429B (zh) * 2018-06-13 2020-09-15 联华电子股份有限公司 形成电容掩模的方法
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US11879043B2 (en) 2021-04-05 2024-01-23 Dionex Corporation Coated poly-olefins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07509105A (ja) * 1993-05-13 1995-10-05 プロエンサ・アウグスト、カルロス・ホルヘ・ラミロ Ｖｌｓｉ−品質結晶半導体基板の供給方法
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20050083687A (ko) 2005-08-26
KR100854815B1 (ko) 2008-08-27
US6818529B2 (en) 2004-11-16
WO2004025360A1 (en) 2004-03-25
EP1540412A1 (en) 2005-06-15
TW200405410A (en) 2004-04-01
CN100380218C (zh) 2008-04-09
JP2005539259A (ja) 2005-12-22
CN1682152A (zh) 2005-10-12
US20040056332A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
TWI331767B (en) Apparatus and method for forming a silicon film across the surface of a glass substrate
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
CN1877799B (zh) 半导体器件以及其制作方法
KR101243667B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
TW200903658A (en) Display device, method for manufacturing display device, and SOI substrate
JP2001147446A (ja) 液晶表示装置とその製造方法
TWI283071B (en) Methods of manufacturing a thin film transistor and a display
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
US6335232B1 (en) Method of manufacturing a thin film transistor
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
TWI284006B (en) Manufacturing method for electroluminescence display device
TWI310958B (en) Manufacturing method for semiconductor device
WO2001099199A1 (fr) Transistor a couches minces et procede de production
US7531240B2 (en) Substrate with locally integrated single crystalline silicon layer and method of fabricating the same
JP2005108931A (ja) 表示装置の製造方法および表示装置
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
JP2001250775A (ja) 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
CN100565868C (zh) 半导体器件
KR100547237B1 (ko) 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치
JP5172250B2 (ja) 半導体装置、表示装置及びそれらの製造方法
KR20090096353A (ko) 복합 기판의 제조 장치 및 상기 복합 기판의 제조 장치를 사용한 복합 기판의 제조 방법
TWI249821B (en) Thin film formation method, thin film formation equipment, method of manufacturing organic electroluminescence device, organic electroluminescence device, and electronic apparatus
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
JP2006191102A (ja) 局部的に単結晶シリコン層が集積された基板及びその製造方法
JP2002176061A (ja) 薄膜トランジスタ並びにこれを用いた液晶表示装置及びエレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees