CN110600429B - 形成电容掩模的方法 - Google Patents

形成电容掩模的方法 Download PDF

Info

Publication number
CN110600429B
CN110600429B CN201810605875.2A CN201810605875A CN110600429B CN 110600429 B CN110600429 B CN 110600429B CN 201810605875 A CN201810605875 A CN 201810605875A CN 110600429 B CN110600429 B CN 110600429B
Authority
CN
China
Prior art keywords
sacrificial
block
layer
strip
sacrificial pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810605875.2A
Other languages
English (en)
Other versions
CN110600429A (zh
Inventor
张峰溢
李甫哲
林盈志
林刚毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810605875.2A priority Critical patent/CN110600429B/zh
Priority to US16/024,907 priority patent/US10658178B2/en
Publication of CN110600429A publication Critical patent/CN110600429A/zh
Application granted granted Critical
Publication of CN110600429B publication Critical patent/CN110600429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种形成电容掩模的方法，包含有下述步骤。首先，形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续，移除此些长条状牺牲图案但保留块状牺牲图案。续之，填入一材料于此些间隙壁之间以及块状牺牲图案上，其中材料具有一平坦顶面。然后，在填入材料之后，形成一图案化光致抗蚀剂，覆盖块状牺牲图案以及此些间隙壁的一部分，但暴露出此些间隙壁的另一部分。

Description

形成电容掩模的方法
技术领域
本发明涉及一种形成电容掩模的方法，且特别是涉及一种以牺牲图案形成动态随机存取存储器的电容掩模的方法。
背景技术
随机存取存储器(RAM：Random Access Memory)使用时可以读取数据也可以写入数据，当电源关闭以后数据立刻消失。由于随机存取存储器的数据更改容易，所以一般应用在个人计算机作为暂时存储数据的存储器。随机存取存储器又可以细分为「动态(Dynamic)」与「静态(Static)」两种。其中，「动态随机存取存储器(DRAM：Dynamic RAM)」是以1个晶体管加上1个电容来存储1个位(1bit)的数据，而且使用时必须要周期性地补充电源来保持存储的内容，故称为「动态(Dynamic)」。动态随机存取存储器构造较简单(1个晶体管加上1个电容来存储1个位的数据)使得存取速度较慢(电容充电放电需要较长的时间)，但是成本也较低，因此一般都制作成对容量要求较高但是对速度要求较低的存储器，例如：个人计算机主机板上通常使用的主存储器(main memory)。
发明内容
本发明提出一种形成电容掩模的方法，其形成牺牲图案于掩模层上方，以防止掩模层在图案化成电容掩模时受损。
本发明提供一种形成电容掩模的方法，包含有下述步骤。首先，形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续，移除此些长条状牺牲图案但保留块状牺牲图案。续之，填入一材料于此些间隙壁之间以及块状牺牲图案上，其中材料具有一平坦顶面。然后，在填入材料之后，形成一图案化光致抗蚀剂，覆盖块状牺牲图案以及此些间隙壁的一部分，但暴露出此些间隙壁的另一部分。
基于上述，本发明提出一种形成电容掩模的方法，其在一掩模层上形成一块状牺牲图案以及多个长条状牺牲图案，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁，之后移除此些长条状牺牲图案但保留块状牺牲图案。如此一来，本发明不需要额外制作工艺，即可在蚀刻暴露出的掩模层而图案化形成掩模时，避免块状牺牲图案下方的掩模层受损。
再者，本发明在移除此些长条状牺牲图案但保留块状牺牲图案之后，填入一材料于此些间隙壁之间以及块状牺牲图案上，之后才形成一图案化光致抗蚀剂覆盖部分材料，因而可避免图案化光致抗蚀剂残留于间隙壁之间。
附图说明
图1为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图2为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图3为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图4为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图5为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图6为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图7为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图8为本发明优选实施例中形成电容掩模的方法的剖面示意图；
图9为本发明优选实施例中形成电容掩模的方法的剖面示意图。
主要元件符号说明
10、20：图案化的光致抗蚀剂
110：掩模层
112：多晶硅层
114：氮化硅层
116：有机介电层
118、118a：介电抗反射涂层
120：牺牲图案层
120a、120c：块状牺牲图案
120b：长条状牺牲图案
130、130a、130b：盖层
140：间隙壁
140’：间隙壁材料
150：材料
d1：空隙
d2：无间隙壁区
h：高度
P1、P2、P3、P4、P5：部分
S：平坦顶面
W1、W2：宽度
具体实施方式
本案形成掩模的方法，用以形成动态随机存取存储器的电容掩模，但本发明也可应用于图案化动态随机存取存储器的其他材料层或者其他结构的材料层，其中图1-图9绘示本发明优选实施例中形成电容掩模的方法的剖面示意图。如图1所示，提供一掩模层110。在本实施例中，掩模层110可包含由下而上堆叠的一多晶硅层112、一氮化硅层114、一有机介电层116以及一介电抗反射涂层118，但本发明不以此为限。掩模层110可例如位于一基底(未绘示)上。基底(未绘示)例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。接着，依序堆叠一牺牲图案层120以及一盖层130于掩模层110上。牺牲图案层120可例如为一有机介电层，而盖层130可例如为一介电抗反射涂层，但本发明不以此为限。牺牲图案层120可例如为单层或多层，而盖层130亦可例如为单层或多层。在本实施例中，牺牲图案层120及盖层130都仅为单层结构。而后，形成一图案化的光致抗蚀剂10于盖层130上，用以图案化下方的牺牲图案层120及盖层130。
如图2所示，形成一块状牺牲图案120a以及多个长条状牺牲图案120b于掩模层110上。在本实施例中，块状牺牲图案120a以及长条状牺牲图案120b则构成一图案化的有机介电层。在本实施例中，长条状牺牲图案120b用以向下转移形成动态随机存取存储器的电容，而块状牺牲图案120a则为动态随机存取存储器的周边区，但本发明不限于此。详细而言，将图案化的光致抗蚀剂10的图案转移至盖层130以及牺牲图案层120，因而蚀刻盖层130以及牺牲图案层120，形成一盖层130a位于块状牺牲图案120a上以及多个盖层130b位于多个长条状牺牲图案120b上。随即，移除图案化的光致抗蚀剂10。
如图3-图4所示，形成间隙壁140于块状牺牲图案120a以及长条状牺牲图案120b的侧壁，再移除长条状牺牲图案120b但保留一块状牺牲图案120c。更进一步而言，可同时参阅图3-图4及图9。首先，如图3所示，沉积一间隙壁材料140’顺应覆盖块状牺牲图案120a、长条状牺牲图案120b以及掩模层110。间隙壁材料140’可例如为一氮化层，但本发明不以此为限。图案化间隙壁材料140’以形成间隙壁140，如图9的a部分所示。在本实施例中，在图案化间隙壁材料140’以形成间隙壁140之后，移除位于长条状牺牲图案120b上的盖层130b但保留块状牺牲图案120a上的盖层130a，其中图案化间隙壁材料140’以及移除位于长条状牺牲图案120b上的盖层130b可以不同制作工艺分别进行。由于本实施例保留块状牺牲图案120a上的盖层130a，因而可仅移除暴露出的长条状牺牲图案120b但保留块状牺牲图案120a，如图9的b部分所示。接着，可移除块状牺牲图案120a上的盖层130a，如图9的c部分所示。之后，再回蚀刻块状牺牲图案120a，而形成块状牺牲图案120c，此块状牺牲图案120c具有一高度h，如图4所示。如此，可通过回蚀刻调整块状牺牲图案120c的高度h，使后续覆盖块状牺牲图案120c及间隙壁140的材料(未绘示)可具有平坦的顶面并能控制材料(未绘示)的厚度，其中材料较佳具有较薄的厚度，以助于制作工艺控制。在本实施例中，块状牺牲图案120c则直接接触其中之一间隙壁140，但本发明不以此为限。
在另一实施例中，可直接图案化图3的间隙壁材料140’并移除盖层130a及盖层130b，以形成图4的间隙壁140并暴露出块状牺牲图案120a及长条状牺牲图案120b。之后，可以块状牺牲图案120a的一宽度W1大于长条状牺牲图案120b的一宽度W2所产生的蚀刻负载效应(etching loading effect)，直接进行蚀刻而完全移除长条状牺牲图案120b并同时形成块状牺牲图案120c。
如图5所示，填入一材料150于间隙壁140之间以及块状牺牲图案120c上，其中材料150具有一平坦顶面S。材料150可例如，但不限于为，一底层抗反射涂层(bottom anti-reflective-coating,BARC)。如图6所示，在填入材料150之后，形成一图案化光致抗蚀剂20覆盖块状牺牲图案120c以及间隙壁140的一部分P1，但暴露出间隙壁140的另一部分P2。由于本发明的材料150完全填满间隙壁140之间的空隙d1，可避免后续图案化光致抗蚀剂20在移除之后仍残留于间隙壁140之间的空隙d1。
接续，移除图案化光致抗蚀剂20暴露出的材料150的一部分P3，但保留图案化光致抗蚀剂20覆盖的材料150的另一部分P4，因而暴露出掩模层110的一部分P5，如图7所示。随即，移除图案化光致抗蚀剂20。
之后，图案化暴露出的掩模层110的部分P5，意即移除间隙壁140之间的空隙d1所暴露出的掩模层110，如图8所示，因而形成部分的电容掩模，其由图案化掩模层110而来。在本实施例中，仅图案化掩模层110的最上层(即介电抗反射涂层118)，而先形成图案化的一介电抗反射涂层118a，之后再将介电抗反射涂层118a的图案转移至下方的材料层，但本发明不限于此。以本发明设置块状牺牲图案120c于一无间隙壁区d2的掩模层110上，可避免在图案化暴露出的掩模层110的部分P5时，无间隙壁区d2的掩模层110亦被移除或受损。并且，本发明不需要额外制作工艺即可形成块状牺牲图案120c，而达成此功能。
综上所述，本发明提出一种形成电容掩模的方法，其在一掩模层上形成一块状牺牲图案以及多个长条状牺牲图案，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁，之后移除此些长条状牺牲图案但保留块状牺牲图案。如此一来，本发明不需要额外制作工艺，即可在蚀刻暴露出的掩模层而图案化形成掩模时，避免块状牺牲图案下方的掩模层受损。
再者，本发明在移除此些长条状牺牲图案但保留块状牺牲图案之后，填入一材料于此些间隙壁之间以及块状牺牲图案上，之后才形成一图案化光致抗蚀剂覆盖部分材料，因而可避免图案化光致抗蚀剂残留于间隙壁之间。
更进一步而言，本发明一实施例在填入材料之前，先回蚀刻块状牺牲图案，可使覆盖块状牺牲图案及间隙壁的材料可具有一平坦的顶面并能控制材料的厚度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (11)

1.一种形成电容掩模的方法，其特征在于，包含有：
形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上；
形成间隙壁于该块状牺牲图案以及该些长条状牺牲图案的侧壁；
移除该些长条状牺牲图案但保留该块状牺牲图案；
填入一材料于该些间隙壁之间以及该块状牺牲图案上，其中该材料具有一平坦顶面；以及
在填入该材料之后，形成一图案化光致抗蚀剂，覆盖该块状牺牲图案以及该些间隙壁的一部分，但暴露出该些间隙壁的另一部分,
其中所述方法还包含：
形成多个盖层于该块状牺牲图案以及该些长条状牺牲图案上。
2.如权利要求1所述的形成电容掩模的方法，其中该块状牺牲图案以及该些长条状牺牲图案构成一图案化的有机介电层。
3.如权利要求1所述的形成电容掩模的方法，其中该些盖层包含介电抗反射涂层。
4.如权利要求1所述的形成电容掩模的方法，其中形成该些间隙壁于该块状牺牲图案以及该些长条状牺牲图案的侧壁的方法，包含：
沉积一间隙壁材料顺应覆盖该块状牺牲图案、该些长条状牺牲图案以及该掩模层；以及
图案化该间隙壁材料以形成该些间隙壁。
5.如权利要求4所述的形成电容掩模的方法，其中在图案化该间隙壁材料以形成该些间隙壁之后，移除位于该些长条状牺牲图案上的该些盖层但保留该块状牺牲图案上的该盖层。
6.如权利要求5所述的形成电容掩模的方法，在移除该些长条状牺牲图案之后，还包含：
移除该块状牺牲图案上的该盖层。
7.如权利要求6所述的形成电容掩模的方法，在移除该块状牺牲图案上的该盖层之后，还包含：
回蚀刻该块状牺牲图案。
8.如权利要求1所述的形成电容掩模的方法，在形成该图案化光致抗蚀剂之后，还包含：
移除该图案化光致抗蚀剂暴露出的该材料的一部分，因而暴露出该掩模层的一部分；以及
移除该图案化光致抗蚀剂。
9.如权利要求8所述的形成电容掩模的方法，在移除该图案化光致抗蚀剂暴露出的该材料的该部分之后，还包含：
移除暴露出的该掩模层的该部分。
10.如权利要求1所述的形成电容掩模的方法，其中该掩模层包含由下至上堆叠的多晶硅层、氮化硅层、有机介电层以及介电抗反射涂层。
11.如权利要求1所述的形成电容掩模的方法，其中该块状牺牲图案直接接触该些间隙壁的其中之一。
CN201810605875.2A 2018-06-13 2018-06-13 形成电容掩模的方法 Active CN110600429B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810605875.2A CN110600429B (zh) 2018-06-13 2018-06-13 形成电容掩模的方法
US16/024,907 US10658178B2 (en) 2018-06-13 2018-07-01 Patterning method utilizing dummy mandrel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810605875.2A CN110600429B (zh) 2018-06-13 2018-06-13 形成电容掩模的方法

Publications (2)

Publication Number Publication Date
CN110600429A CN110600429A (zh) 2019-12-20
CN110600429B true CN110600429B (zh) 2020-09-15

Family

ID=68840271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810605875.2A Active CN110600429B (zh) 2018-06-13 2018-06-13 形成电容掩模的方法

Country Status (2)

Country Link
US (1) US10658178B2 (zh)
CN (1) CN110600429B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097143B (zh) * 2021-03-30 2022-03-08 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764130A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 半导体器件及形成半导体器件的图案的方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
US9508560B1 (en) * 2015-06-18 2016-11-29 International Business Machines Corporation SiARC removal with plasma etch and fluorinated wet chemical solution combination

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US8138092B2 (en) * 2009-01-09 2012-03-20 Lam Research Corporation Spacer formation for array double patterning
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
KR20110087976A (ko) 2010-01-28 2011-08-03 삼성전자주식회사 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법
US9633905B2 (en) * 2012-04-20 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
KR20140064458A (ko) 2012-11-20 2014-05-28 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US9437497B2 (en) * 2013-10-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
KR20160105660A (ko) * 2015-02-27 2016-09-07 에스케이하이닉스 주식회사 서로 다른 형상의 패턴들 형성 방법
TWI640042B (zh) * 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法
US9728407B2 (en) * 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming features with various dimensions
WO2017151383A1 (en) * 2016-02-29 2017-09-08 Tokyo Electron Limited Selective siarc removal
US9842931B1 (en) * 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US10483108B2 (en) * 2017-04-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10170307B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning semiconductor device using masking layer
CN109216167B (zh) 2017-07-04 2020-08-11 联华电子股份有限公司 图案化方法
US10566195B2 (en) * 2017-08-29 2020-02-18 Globalfoundries Inc. Multiple patterning with variable space mandrel cuts
US10580651B2 (en) * 2018-06-08 2020-03-03 Applied Materials, Inc. Integration of device regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764130A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 半导体器件及形成半导体器件的图案的方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
US9508560B1 (en) * 2015-06-18 2016-11-29 International Business Machines Corporation SiARC removal with plasma etch and fluorinated wet chemical solution combination

Also Published As

Publication number Publication date
US20190385847A1 (en) 2019-12-19
US10658178B2 (en) 2020-05-19
CN110600429A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
US11018006B2 (en) Method for patterning a semiconductor structure
US9704816B1 (en) Active region structure and forming method thereof
CN112133625A (zh) 掩膜结构及其形成方法、存储器及其形成方法
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
CN113707614B (zh) 柱状电容器阵列结构的制备方法及半导体结构
US11482424B2 (en) Active region structure and the forming method thereof
CN112992775A (zh) 半导体存储器及其形成方法
CN110600429B (zh) 形成电容掩模的方法
CN106981490A (zh) 形成存储胞接触结构的方法
CN116133376A (zh) 柱状电容器阵列结构制备方法及半导体结构
CN112447582B (zh) 在衬底中形成沟槽隔离结构的方法
CN109755243B (zh) 半导体元件及其制作方法
TWI490952B (zh) 半導體裝置及其製備方法
CN111312713B (zh) 三维存储器及其制备方法、及电子设备
US10522366B2 (en) Method of fabricating semiconductor device
CN108630537B (zh) 一种平坦化方法
CN114256156A (zh) 存储器的制造方法和存储器
KR101067859B1 (ko) 반도체 소자의 캐패시터 제조 방법
US11997845B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20230389265A1 (en) Semiconductor structure and method for forming semiconductor structure
CN109755180A (zh) 半导体结构及其制造方法
CN114256155B (zh) 存储器的制造方法和存储器
US20220044940A1 (en) Semiconductor structure and manufacturing method thereof
US20230328955A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
KR100379523B1 (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant