KR20030014885A - 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 - Google Patents
유기 전계발광 표시장치의 박막 트랜지스터 형성방법 Download PDFInfo
- Publication number
- KR20030014885A KR20030014885A KR1020010048773A KR20010048773A KR20030014885A KR 20030014885 A KR20030014885 A KR 20030014885A KR 1020010048773 A KR1020010048773 A KR 1020010048773A KR 20010048773 A KR20010048773 A KR 20010048773A KR 20030014885 A KR20030014885 A KR 20030014885A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- electrode
- film transistors
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 93
- 239000012044 organic layer Substances 0.000 claims 1
- 238000005401 electroluminescence Methods 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 전계발광 표시장치의 박막 트랜지스터 형성방법에 관한 것으로, 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층이 레이저 빔의 1 샷에 의해 동시에 다결정화될 수 있도록 이격 패터닝됨에 따라, 단위 화소 내에 전류 미러 형태로 접속되는 단위 화소 구동용 박막 트랜지스터들의 전기적 특성 편차를 최소화할 수 있게 되어, 유기 전계발광 표시장치의 화질을 균일하게 함으로써, 제품에 대한 만족도가 향상되는 효과가 있다.
Description
본 발명은 유기 전계발광 표시장치의 박막 트랜지스터 형성방법에 관한 것으로, 특히 일렉트로 루미네센스(electro luminescence : 이하, EL이라 약칭함) 소자를 이용한 유기 전계발광 표시장치의 구동을 위해 적용되는 박막 트랜지스터의 액티브층(active layer)이 균일한 특성을 갖도록 한 유기 전계발광 표시장치의 박막 트랜지스터 형성방법에 관한 것이다.
최근들어, EL 소자를 이용한 유기 전계발광 표시장치가 음극선관(cathode ray tube : CRT)이나 액정 표시장치(liquid crystal display : LCD)를 대신하는 차세대 표시장치로 주목받고 있으며, 그 적용범위가 휴대용 단말기, 차량 항법 시스템(car navigation system : CNS), 게임기의 표시판, 노트북 또는 벽걸이 텔레비젼 등으로 확대되는 추세에 있다.
상기한 바와같은 유기 전계발광 표시장치는 일반적으로, 유리와 같은 투명기판 상에 양극전극과 음극전극이 유기발광층의 개재하에 서로 대향하여 배치되며, 그 양극전극과 음극전극 사이에 인가되는 전압에 의하여 유기발광층에서 빛이 발광하여 투과한다. 이때, 양극전극은 정공(hole)을 원할하게 공급함과 아울러 유기발광층에서 발광된 빛이 잘 투과될 수 있도록 전기 전도성 및 빛의 투과도가 우수한 ITO(indium-tin-oxide) 박막을 스퍼터링(sputtering) 방법으로 형성하며, 음극전극은 전자를 원할하게 공급할 수 있도록 일함수가 낮은 금속으로 형성한다.
따라서, 상기 양극전극과 음극전극에 각각 (+),(-) 전압이 인가되면, 양극전극으로부터 주입되는 정공과 음극전극으로부터 주입되는 전자가 유기발광층 내에서 재결합하여 빛이 방출된다.
그리고, 상기 유기발광층은 정공수송층, 발광층 및 전자수송층을 포함한다.
한편, 유기 전계발광 표시장치는 단위 화소가 매트릭스 형태로 배치되며, 각각의 단위 화소에 구비되는 박막 트랜지스터를 통해 단위 화소의 유기발광층을 선택적으로 구동시킴으로써, 영상을 표시하게 된다.
상기한 바와같은 종래의 유기 전계발광 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1은 2개의 박막 트랜지스터를 구비하는 단위 화소가 매트릭스 형태로 배치된 유기 전계발광 표시장치의 등가회로도를 나타낸다.
상기 유기 전계발광 표시장치의 단위 화소는, 그 확대영역(A)에 도시한 바와같이 게이트 신호를 공급하는 제 n행의 게이트 스캔라인(Gn)과, 데이터 신호를 공급하는 제 m열의 데이터라인(Dm) 및 전원을 공급하는 제 m열의 전원라인(Pm)에 의해 구획된 영역에 제1,제2박막 트랜지스터(10,20) 및 유기 발광소자(30)가 구비되어 구성된다.
이때, 상기 게이트 스캔라인(Gn)과 데이터라인(Dm)은 서로 직교하고, 그 교차점 부근에 유기 발광소자(30) 및 그 유기 발광소자(30)를 구동하는 제1,제2박막 트랜지스터(10,20)가 구비된다.
여기서, 상기 제1박막 트랜지스터(10)는 상기 게이트 스캔라인(Gn)에 접속되어 게이트 신호를 공급받는 게이트 전극(11)과, 상기 데이터라인(Dm)에 접속되어 데이터 신호를 공급받는 소스 전극(12)과, 상기 제2박막 트랜지스터(20)의 게이트 전극에 접속되는 드레인 전극(13)으로 구성되어, 상기 유기 발광소자(30)의 스위칭용 트랜지스터로 작용한다.
그리고, 상기 제2박막 트랜지스터(20)는 상기 제1박막 트랜지스터(10)의 드레인 전극(13)에 접속되는 게이트 전극(21)과, 상기 유기 발광소자(30)의 양극(+)에 접속되는 드레인 전극(22)과, 상기 전원라인(Pm)에 접속되는 소스 전극(23)으로 구성되어, 상기 유기 발광소자(30)의 구동용 트랜지스터로 작용한다.
그리고, 상기 유기 발광소자(30)는 상기 제2박막 트랜지스터(20)의 드레인 전극(22)에 접속되는 양극(+)과, 접지(VSS)에 접속된 음극(-)과, 상기 양극(+)과 음극(-) 사이에 삽입 형성된 유기발광층(31)으로 구성되며, 유기발광층(31)은 정공수송층, 발광층 및 전자수송층을 포함한다.
또한, 일측 전극이 상기 전원라인(Pm)에 접속되고, 타측 전극이 상기 제1박막 트랜지스터(10)의 드레인 전극(13) 및 제2박막 트랜지스터(20)의 게이트 전극(21)과 공통 접속되는 커패시터(40)가 구비된다.
이하, 상기한 바와같이 구성되는 유기 전계발광 표시장치의 단위 화소 등가회로에 대한 동작을 상세히 설명한다.
먼저, 상기 게이트 전극(11)에 게이트 스캔라인(Gn)으로부터 게이트 신호가 인가되면, 제1박막 트랜지스터(10)는 전기적으로 턴-온(turn-on) 되므로, 상기 데이터라인(Dm)으로부터 공급되는 데이터 신호가 제1박막 트랜지스터(10)의 소스 전극(12) 및 드레인 전극(13)을 통해 제2박막 트랜지스터(20)의 게이트 전극(21)에 공급됨에 따라 그 게이트 전극(21)의 전위가 데이터라인(Dm)의 전위와 동일해진다.
따라서, 상기 게이트 전극(21)에 공급되는 전압에 의해 제2박막 트랜지스터(20)의 턴-온 되는 정도가 결정되므로, 게이트 전극(21)에 공급된 전압에 상응하는 전류가 전원라인(Pm)으로부터 유기 발광소자(30)에 공급된다.
상기 유기 발광소자(30)는 공급되는 전류의 크기에 의해 발광하며, 결과적으로 데이터라인(Dm)을 통해 인가되는 데이터 신호의 크기에 따라 발광되는 빛의 세기가 결정된다.
일반적으로, 매트릭스형 표시장치는 첫번째 게이트 스캔라인으로부터 마지막 게이트 스캔라인에 이르기까지 게이트 신호가 순차적으로 공급되어 화상이 화면에 전체적으로 표시된다. 이때, 상기 커패시터(40)는 해당 게이트 스캔라인(Gn)에 게이트 신호가 공급된 이후에 다시 해당 게이트 스캔라인(Gn)에 게이트 신호가 공급될때까지 이전에 공급된 게이트 신호를 충전하여 유기 발광소자(30)의 발광을 유지시키는 역할을 한다.
상기한 바와같이 종래 유기 전계발광 표시장치는 단위 화소 내에 유기 발광소자(30)의 스위칭을 위한 제1박막 트랜지스터(10)와, 유기 발광소자(30)의 구동을 위한 제2박막 트랜지스터(20)가 구비되는데, 특히 유기 발광소자(30)의 구동을 위한 제2박막 트랜지스터(20)는 유기 전계발광 표시장치의 전체 화소에서 균일한 특성을 갖도록 하여야 한다. 그 이유는, 제2박막 트랜지스터(20)가 단위 화소별로 불균일할 경우에 유기 전계발광 표시장치에서 표시되는 화질이 균일하지 못하여, 소비자의 제품에 대한 만족도가 저하되기 때문이다.
일반적으로, 박막 트랜지스터는 게이트 전극, 게이트 절연막, 액티브층, 소스 전극 및 드레인 전극의 적층구조물로 이루어진다. 이때, 액티브층은 게이트 전극에 전압이 인가되면, 소스 전극과 드레인 전극 사이에 채널이 형성되는 영역으로, 박막 트랜지스터의 전기적인 특성을 결정짓는 중요한 요소 중에 하나이다.
상기한 바와같은 액티브층은 통상 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly silicon)으로 형성한다.
이때, 상기 액티브층으로 비정질 실리콘이 적용되면, 그 비정질 실리콘이 빛에 노출되는 경우에 광전변본에 의해 포토 커런트(photo current)가 발생함에 따라 박막 트랜지스터의 특성 조절이 어려울 뿐만 아니라, 빛에 노출되지 않도록 하더라도 비정질 실리콘 특유의 비주기적인 격자특성으로 인해 댕글링 본드(dangling bond)와 같은 결함(defect)이 많이 형성되어 전자의 흐름이 원할하지 못하게 됨에 따라 박막 트랜지스터의 특성 조절이 어려워진다.
반면에, 상기 액티브층으로 다결정 실리콘이 적용되면, 그 다결정 실리콘이 비정질 실리콘에 비해 표면 결함이 매우 작기 때문에 박막 트랜지스터의 동작속도가 약 100∼200배 정도 빨라진다.
따라서, 다결정 실리콘을 액티브층으로 적용한 박막 트랜지스터는 매우 빠른 동작특성을 갖기 때문에, 외부의 고속 구동 집적회로와 연동하여 동작될 수 있게 되어 대면적에서 실시간의 영상정보를 표시하는 표시장치에 매우 유리하게 사용될 수 있다.
상기한 바와같은 다결정 실리콘의 형성방법은 일반적으로 PECVD(plasma enhanced chemical vapor deposition) 또는 LPCVD(low pressure chemical vapor deposition) 방식을 통해 순수 비정질 실리콘(intrinsic amorphous silicon)을 500Å 정도의 두께로 증착한 다음 결정화하는 방법을 사용한다. 이때, 순수 비정질 실리콘의 결정화 방법은 다음과 같이 크게 세 가지로 분류될 수 있다.
첫째, 금속유도 결정화(metal induced crystallization : MIC) 방법으로, 비정질 실리콘 상에 금속을 증착함으로써, 다결정 실리콘을 형성하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : SPC) 방법으로, 비정질 실리콘을 고온에서 장시간 열처리함으로써, 다결정 실리콘을 형성하는 방법이다.
셋째, 레이저 열처리(laser annealing) 방법으로, 비정질 실리콘이 형성된 기판을 250℃ 정도의 온도로 가열하면서, 레이저 처리를 통해 다결정 실리콘을 형성하는 방법이다.
여기서, 상기 금속유도 결정화 방법은 저가의 대면적 유리기판 상에 손쉽게 다결정 실리콘을 형성할 수 있지만, 그 다결정 실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 많기 때문에 막질의 신뢰성을 보장할 수 없다.
그리고, 상기 고상 결정화 방법은 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정 두께의 버퍼층을 형성하고, 그 버퍼층 상에 비정질 실리콘을 증착한 다음 퍼니스(furnace)에서 고온 장시간 열처리하여 다결정 실리콘을 형성하는 방법으로, 이와같은 고상 결정화는 고온에서 장시간 진행되므로, 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인(grain) 성장방향성이 불규칙하여 박막 트랜지스터로 적용할 경우에 다결정 실리콘과 접하는 게이트 절연막이 불규칙하게 성장됨에 따라 박막 트랜지스터의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 그레인 크기가 매우 불균일하여 박막 트랜지스터의 전기적 특성을 저하시킬 뿐만 아니라 고가의 석영기판을 사용해야 하는 문제점이 있다.
한편, 상기 레이저 열처리 방법은 250℃ 정도의 비교적 저온으로 기판을 가열함에 따라 유리 기판을 사용하더라도 온도에 영향을 받지 않고, 비정질 실리콘 상에 레이저 에너지를 공급하는 간단한 공정을 통해 비정질 실리콘을 용융상태로 만든 다음 냉각에 의해 다결정 실리콘을 형성함에 따라 현재 널리 사용되고 있다.
상기한 바와같은 레이저 열처리를 통해 비정질 실리콘을 결정화하는 과정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 절연성 투명기판(51) 상에 버퍼층(buffer layer)으로 예를 들어, 실리콘 산화막(52)을 3000Å 정도의 두께로 형성한 다음 그 실리콘 산화막(52) 상부에 비정질 실리콘(53)을 500Å 정도의 두께로 형성한다. 이때, 비정질 실리콘(53)을 PECVD 방식으로 증착한 경우에는 탈수소 처리한다.
그리고, 도2b에 도시한 바와같이 상기 비정질 실리콘(53) 상에 레이저 스캐닝(scanning)을 실시하여 비정질 실리콘(53)의 다결정화를 진행한다.
이때, 상기 레이저 스캐닝에서 적용되는 레이저 빔(beam)은 장방향 200∼250mm, 단방향 0.25∼1.5mm 내외의 직사각형 단면을 갖게 된다.
따라서, 대면적의 비정질 실리콘(53)의 다결정화를 위해서는 상기 레이저 빔을 겹쳐서 조사하여야 한다. 그 이유는 대면적 비정질 실리콘(53)을 다결정화하는 과정에서 레이저 빔 조사영역 간의 에너지 편차를 최소화할 수 있기 때문이다.
즉, 도3을 참조하면, 1차 레이저 조사(61) 후에, 스캔방향을 따라 1차 레이저 조사(61) 영역의 약 90%에 해당하는 면적이 겹쳐지도록 2차 레이저 조사(62)를 실시하는 방식을 반복 수행하여 비정질 실리콘(53)을 전체적으로 다결정화한다.
한편, 상기 레이저 열처리에 의해 다결정화된 액티브층을 갖는 박막 트랜지스터의 형성과정 및 그 박막 트랜지스터와 접속되는 유기발광소자의 형성과정을 첨부한 도4a 내지 도4l의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도4a에 도시한 바와같이 절연성 투명기판(101) 상에 버퍼층(buffer layer)으로 예를 들어, 실리콘 산화막(102)을 형성한다.
그리고, 도4b에 도시한 바와같이 상기 실리콘 산화막(102) 상에 반도체층을 패터닝하여 박막 트랜지스터의 액티브층(103)과 커패시터의 하부전극(104)을 동시에 형성한다. 이때, 반도체층은 상술한 바와같이 비정질 실리콘 상에 레이저 열처리를 실시하여 다결정 실리콘으로 형성한다.
그리고, 도4c에 도시한 바와같이 상기 액티브층(103) 및 커패시터의 하부전극(104)을 포함한 실리콘 산화막(102)의 상부전면에 게이트 절연막(105)과 게이트 전극(106)을 연속 형성한 다음 상기 액티브층(103)의 중앙영역에 게이트 전극(106)과 게이트 절연막(105)의 적층구조물이 잔류하도록 패터닝하여 박막 트랜지스터의 게이트를 형성한다.
그리고, 도4d에 도시한 바와같이 상기 박막 트랜지스터의 게이트를 마스크로이용하여 상기 액티브층(103)의 가장자리에 불순물이온을 주입함으로써, 소스 영역(107) 및 드레인 영역(108)을 형성한다.
이때, 상기 액티브층(103)의 가장자리에 주입되는 불순물이온은 형성될 박막 트랜지스터의 타입(type)에 따라 결정되는데, 예를 들어 n형 박막 트랜지스터의 경우에는 붕소(B)를 주입하고, p형 박막 트랜지스터의 경우에는 인(P)을 주입한다.
또한, 상기 소스 영역(107) 및 드레인 영역(108)은 게이트의 마스킹을 통해 불순물이온을 저농도로 1차 주입하여 저농도의 소스 영역 및 드레인 영역을 형성한 다음, 상기 게이트 및 그 게이트로부터 저농도의 소스 영역 및 드레인 영역의 일정한 거리까지를 감광막(photoresist)으로 마스킹하여 불순물이온을 고농도로 2차 주입함으로써, 고농도의 소스 영역 및 드레인 영역이 형성되도록 하여 소위 LDD(lightly doped drain) 구조의 박막 트랜지스터를 형성할 수 있다.
그리고, 도4e에 도시한 바와같이 상기 박막 트랜지스터의 게이트와 소스 영역(107) 및 드레인 영역(108), 그리고 커패시터의 하부전극(104)을 포함한 실리콘 산화막(102)의 상부전면에 제1층간절연막(109)을 형성한다.
그리고, 도4f에 도시한 바와같이 상기 제1층간절연막(109)의 상부에 커패시터의 상부전극(110)을 형성한 다음 패터닝을 통해 그 커패시터의 상부전극(110)이 커패시터의 하부전극(104)과 제1층간절연막(109)을 사이에 두고 오버-랩(overlap) 되도록 하여, 커패시터의 하부전극(104), 제1층간절연막(109) 및 커패시터의 상부전극(110)이 적층된 커패시터를 형성한다. 이때, 커패시터의 상부전극(110)은 상기 도1에 도시한 바와같이 전원라인(Pm)과 접속되므로, 커패시터의 상부전극(110)과전원라인(Pm)을 동시에 패터닝하여 동일한 층으로 형성하는 것이 바람직하다.
그리고, 도4g에 도시한 바와같이 상기 커패시터의 상부전극(110)을 포함한 제1층간절연막(109)의 상부전면에 제2층간절연막(111)을 형성한 다음 상기 소스 영역(107) 및 드레인 영역(108), 그리고 커패시터의 상부전극(110) 일부가 노출되도록 제2층간절연막(111)과 제1층간절연막(109)을 선택적으로 식각하여 제1 내지 제3콘택홀(C1∼C3)을 형성한다.
그리고, 도4h에 도시한 바와같이 상기 결과물의 상부전면에 금속층(112)을 형성한 다음 패터닝하여, 상기 제1콘택(C1)을 통해 소스 영역(107)과 접속되는 금속층(112A)이 제2층간절연막(111) 상에 일정한 단면 길이를 갖도록 형성하고, 또한 이와 이격되어 상기 제2콘택(C2)으로부터 제3콘택(C3)까지 연장되는 금속층(112B)이 상기 드레인 영역(108)과 커패시터의 상부전극(110)이 서로 접속되도록 한다.
그리고, 도4i에 도시한 바와같이 상기 결과물의 상부전면에 보호막(113)을 형성한 다음 상기 소스 영역(107)과 접속되는 금속층(112A)의 일부가 노출되도록 선택적으로 식각하여 제4콘택홀(C4)을 형성한다.
그리고, 도4j에 도시한 바와같이 상기 결과물의 상부전면에 유기 발광소자의 양극 전극(114)을 형성한 다음, 그 양극 전극(114)이 제4콘택홀(C4)을 통해 상기 소스 영역(107)과 접속되어 화소영역의 보호막(113) 상부로 연장될 수 있도록 패터닝한다.
그리고, 도4k에 도시한 바와같이 상기 유기 발광소자의 양극 전극(114)을 포함한 보호막(113)의 상부에 유기발광층(115)을 형성한 다음 상기 양극 전극(114)의상부 및 그 양극 전극(114) 가장자리의 보호막(113) 상부에까지 잔류하도록 하여 양극 전극(114)이 전체적으로 노출되지 않도록 패터닝한다. 이때, 유기발광층(115)은 정공수송층, 발광층 및 전자수송층을 포함하며, 상기 양극 전극(114)의 가장자리가 노출되지 않도록 추가로 평탄화막을 형성할 수도 있다.
그리고, 도4l에 도시한 바와같이 상기 유기발광층(115)을 포함한 보호막(113)의 상부전면에 유기 발광소자의 음극 전극(116)을 형성한다.
상술한 바와같이 2개의 박막 트랜지스터를 구비하는 단위 화소가 매트릭스 형태로 배치된 유기 전계발광 표시장치의 경우에는, 레이저 에너지를 통해 단위 화소별로 박막 트랜지스터의 액티브층을 결정화하는데, 이때 단위 화소별로 조사되는 레이저 에너지는 장비 및 공정 여건상 전체 화소에서 균일한 조사가 불가능하다.
따라서, 박막 트랜지스터의 액티브층은 단위 화소별로 특성이 달라지게 되고, 그에 따라 박막 트랜지스터의 전기적 특성이 단위 화소별로 불균일하게 된다.
특히, 유기 전계발광 표시장치의 구동용 박막 트랜지스터가 상기한 바와같이 단위 화소별로 전기적 특성이 균일하지 못할 경우에는 표시되는 화질이 균일하지 못하여, 제품에 대한 만족도가 저하되는 매우 심각한 문제를 야기시킨다.
또한, 상기 도3에 도시한 바와같이 단위 화소에서 레이저 빔 조사영역 간의 에너지 편차를 최소화하기 위하여 레이저 빔을 겹쳐서 조사하는 경우에도, 단위 화소별로는 레이저 빔의 편차가 여전히 존재하므로, 상기의 문제를 해결할 수 없게 된다.
따라서, 상기한 바와같이 단위 화소별로 구동용 박막 트랜지스터의 전기적특성이 균일하지 못한 문제를 해결하기 위하여, 2개 이상의 구동용 박막 트랜지스터를 전류 미러(current mirror) 형태로 접속하여 단위 화소에 적용하는 유기 전계발광 표시장치가 제안되었으며, 이를 첨부한 도5의 등가 회로도를 참조하여 상세히 설명하면 다음과 같다.
도5는 유기 전계발광 표시장치의 단위 화소에 4개의 박막 트랜지스터가 구비된 등가 회로도로서, 이에 도시한 바와같이 게이트 신호를 공급하는 제 n행의 게이트 스캔라인(Gn)과, 데이터 신호를 공급하는 제 m열의 데이터 라인(Dm) 및 전원을 공급하는 제 m열의 전원라인(Pm)에 의해 구획된 영역에 제1,제2 스위칭용 박막 트랜지스터(210,220), 제1,제2 구동용 박막 트랜지스터(230,240), 그리고 유기 발광소자(250)가 구비되어 구성된다.
이때, 상기 제1 스위칭용 박막 트랜지스터(210)는 게이트 스캔라인(Gn)에 접속되어 게이트 신호를 공급받는 게이트 전극(211)과, 데이터라인(Dm)에 접속되어 데이터 신호를 공급받는 소스 전극(212)과, 상기 제1 구동용 박막 트랜지스터(230)의 소스 전극(232)에 접속되는 드레인 전극(213)으로 구성된다.
그리고, 상기 제2 스위칭용 박막 트랜지스터(220)는 게이트 스캔라인(Gn)에 접속되어 게이트 신호를 공급받는 게이트 전극(221)과, 상기 제1 구동용 박막 트랜지스터(230)의 게이트 전극(231)에 접속되는 소스 전극(222)과, 상기 제2 구동용 박막 트랜지스터(240)의 게이트 전극(241)에 접속되는 드레인 전극(223)으로 구성된다.
그리고, 상기 제1 구동용 박막 트랜지스터(230)는 상기 제2 스위칭용 박막트랜지스터(220)의 소스 전극(222)에 접속되는 게이트 전극(231)과, 상기 제1 스위칭용 박막 트랜지스터(210)의 드레인 전극(213)에 접속되는 소스 전극(232)과, 전원라인(Pm)에 접속되는 드레인 전극(233)으로 구성된다.
그리고, 상기 제2 구동용 박막 트랜지스터(240)는 상기 제2 스위칭용 박막 트랜지스터(220)의 드레인 전극(223)에 접속되는 게이트 전극(241)과, 상기 전원라인에 접속되는 소스 전극(242)과, 상기 유기 발광소자(250)의 양극(+)에 접속되는 드레인 전극(243)으로 구성된다.
그리고, 상기 유기 발광소자(250)는 상기 제2 구동용 박막 트랜지스터(240)의 드레인 전극(243)에 접속되는 양극(+)과, 접지(VSS)에 접속된 음극(-)과, 상기 양극(+)과 음극(-) 사이에 삽입 형성된 유기발광층(251)으로 구성되며, 그 유기발광층(251)은 정공수송층, 발광층 및 전자수송층을 포함한다.
또한, 일측 전극이 상기 전원라인(Pm)에 접속되고, 타측 전극이 상기 제2 스위칭용 박막 트랜지스터(220)의 드레인 전극(223) 및 제2 구동용 박막 트랜지스터(240)의 게이트 전극(241)과 공통 접속되는 커패시터(260)가 구비된다.
이하, 상기한 바와같이 구성되는 유기 전계발광 표시장치의 단위 화소 등가회로에 대한 동작을 상세히 설명한다.
먼저, 상기 게이트 스캔라인(Gn)으로부터 게이트 신호가 인가되면, 제1 스위칭 박막 트랜지스터(210)가 전기적으로 턴-온 되므로, 상기 데이터라인(Dm)으로부터 공급되는 데이터 신호가 제1 스위칭 박막 트랜지스터(210)의 소스 전극(212)과 드레인 전극(213)을 통해 제1 구동용 박막 트랜지스터(230)의 소스 전극(232)과 게이트 전극(231)에 동시에 공급된다. 이때, 제2 스위칭 박막 트랜지스터(220)의 게이트 전극(211)에도 상기 게이트 스캔라인(Gn)으로부터 게이트 신호가 인가되므로, 제2 스위칭 박막 트랜지스터(220)도 전기적으로 턴-온 된다.
따라서, 상기 제1,제2 구동용 박막 트랜지스터(230,240)는 일반적으로 잘 알려진 전류 미러로 동작하게 된다.
즉, 상기 제1 구동용 박막 트랜지스터(230)의 소스 전극(232)과 게이트 전극(231)에 동시에 공급된 데이터 신호에 의해, 상기 전원라인(Pm)으로부터 제1 구동용 박막 트랜지스터(230)의 드레인 전극(233)과 소스 전극(232)을 통하여 흐르는 전류의 크기가 결정되고, 그 전류와 동일한 크기의 전류가 상기 전원라인(Pm)으로부터 제2 구동용 박막 트랜지스터(240)의 소스 전극(242)과 드레인 전극(243)을 통하여 유기 발광소자(250)에 인가된다.
상기 유기 발광소자(250)는 공급되는 전류의 크기에 비례하여 발광하며, 그 유기 발광소자(250)에 공급되는 전류의 크기는 상기 데이터라인(Dm)으로부터 공급되는 데이터 신호에 의해 결정되므로, 결과적으로 데이터라인(Dm)으로부터 공급되는 데이터 신호에 의해 발광되는 빛의 세기가 결정된다.
일반적으로, 매트릭스형 표시장치는 첫번째 게이트 스캔라인으로부터 마지막 게이트 스캔라인에 이르기까지 게이트 신호가 순차적으로 공급되어 화상이 화면에 전체적으로 표시된다. 이때, 상기 커패시터(260)는 해당 게이트 스캔라인(Gn)에 게이트 신호가 공급된 이후에 다시 해당 게이트 스캔라인(Gn)에 게이트 신호가 공급될때까지 이전에 공급된 게이트 신호를 충전하여 유기 발광소자(250)의 발광을 유지시키는 역할을 한다.
상기한 바와같이 2개 이상의 구동용 박막 트랜지스터를 전류 미러 형태로 접속하여 단위 화소에 적용하는 유기 전계발광 표시장치의 경우에, 2개 이상의 구동용 박막 트랜지스터가 이상적인 전류 미러로 동작하기 위해서는, 그 전류 미러를 이루는 구동용 박막 트랜지스터들의 전기적인 특성 편차가 아예 없거나 또는 거의 없어야 한다.
하지만, 상기 전류 미러를 이루는 구동용 박막 트랜지스터들의 액티브층을 결정화하기 위해서 레이저 열처리를 실시할 경우에, 박막 트랜지스터들의 액티브층은 레이저 에너지의 불균일한 조사로 인해 특성이 달라지게 되고, 결과적으로 박막 트랜지스터들의 전기적인 특성이 불균일해짐에 따라 표시되는 화질이 균일하지 못하여, 제품에 대한 만족도가 저하되는 매우 심각한 문제를 야기시킨다.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 유기 전계발광 표시장치의 구동을 위해 적용되는 박막 트랜지스터의 액티브층이 균일한 특성을 갖도록 한 유기 전계발광 표시장치의 박막 트랜지스터 형성방법을 제공하는데 있다.
도1은 2개의 박막 트랜지스터를 구비하는 단위 화소가 매트릭스 형태로 배치된 일반적인 유기 전계발광 표시장치의 등가회로도.
도2a 및 도2b는 레이저 열처리를 통해 비정질 실리콘을 결정화하여 도1의 박막 트랜지스터에 구비된 액티브층을 형성하는 과정을 보인 수순단면도.
도3은 도2b에 있어서, 대면적의 비정질 실리콘을 다결정화하기 위해서 레이저 빔을 겹쳐서 조사하는 예를 보인 예시도.
도4a 내지 도4l은 레이저 열처리에 의해 다결정화된 액티브층을 갖는 박막 트랜지스터의 형성과정 및 그 박막 트랜지스터와 접속되는 유기발광소자의 형성과정을 보인 수순단면도.
도5는 단위 화소에 4개의 박막 트랜지스터가 구비된 일반적인 유기 전계발광 표시장치의 등가 회로도.
도6은 본 발명의 일 실시예를 보인 예시도.
도7은 본 발명의 다른 실시예를 보인 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
Gn:제 n행의 게이트 스캔라인
Dm:제 m열의 데이터 라인
Pm: 제 m열의 전원라인
210,220:제1,제2 스위칭용 박막 트랜지스터
230,240:제1,제2 구동용 박막 트랜지스터
250:유기 발광소자
211,221,231,241:게이트 전극
212,222,232,242:소스 전극
213,223,233,243:드레인 전극
260:커패시터
LASER-BEAM:레이저 빔
SCAN:스캔방향
ACTIVE LINE:제1,제2 구동용 박막 트랜지스터에 구비된 액티브층의 중심을 서로 연결하는 가상의 선.
상기한 바와같은 본 발명의 목적을 달성하기 위한 유기 전계발광 표시장치의 박막 트랜지스터 형성방법은 투명 기판 상에 게이트 절연막, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극이 순차적으로 적층/패터닝되어 형성되며, 상기 액티브층이 레이저 스캐닝에 의해 다결정화되는 단위 화소의 구동용 박막 트랜지스터가 적어도 2개 이상 구비된 유기 전계발광 표시장치에 있어서, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층이 레이저 빔의 1 샷(shot)에 의해 동시에 다결정화될 수 있도록 이격 패터닝하는 것을 특징으로 한다.
이때, 상기 레이저 스캐닝에 적용되는 레이저 빔은 장방향 200∼250mm, 단방향 0.25∼1.5mm 내외의 직사각형 단면을 갖는 것을 특징으로 한다.
그리고, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층은, 그 액티브층을 서로 연결하는 가상의 선이 상기 레이저 스캐닝 방향과 수직 교차하도록 이격 패터닝되는 것을 특징으로 한다.
또한, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층은, 그 액티브층의 중심을 서로 연결하는 가상의 선과 수직하는 방향으로 ±5㎛ 이내의 편차를 갖는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 유기 전계발광 표시장치의 박막 트랜지스터 형성방법을 첨부한 도면을 일 실시예로 하여 상세히 설명하면 다음과 같다.
도6은 본 발명의 일 실시예로써, 2개의 스위칭용 박막 트랜지스터와 2개의 구동용 박막 트랜지스터가 단위 화소에 구비된 유기 전계발광 표시장치의 등가회로도를 나타냈다.
도6을 참조하면, 등가회로 자체는 종래의 도5와 동일함을 알 수 있다.
다만, 종래의 도5와 달리 레이저 빔(LASER-BEAM)과 그 스캔방향(SCAN) 및 제1,제2 구동용 박막 트랜지스터(230,240)에 구비된 액티브층의 중심을 서로 연결하는 가상의 선(ACTIVE LINE)을 도시하였다.
이때, 상기 레이저 빔(LASER-BEAM)은 통상 장방향 200∼250mm, 단방향 0.25∼1.5mm 내외의 직사각형 단면을 갖는다.
그리고, 상기 제1,제2 구동용 박막 트랜지스터(230,240)에 구비된 액티브층을 서로 연결하는 가상의 선(ACTIVE LINE)이 상기 레이저 빔(LASER-BEAM)의 스캔방향(SCAN)과 수직 교차될 수 있도록, 제1,제2 구동용 박막 트랜지스터(230,240)의 액티브층을 패터닝한다.
다시 말해서, 상기 스캔방향(SCAN)을 따라 종래 도3의 설명에서와 같이 레이저 빔(LASER-BEAM)을 겹쳐서 조사하여 제1,제2 구동용 박막 트랜지스터(230,240)에 구비된 액티브층을 결정화할 때, 제1,제2 구동용 박막 트랜지스터(230,240)의 액티브층이 레이저 빔(LASER-BEAM) 내의 장방향 양측에 이격되도록 패터닝한다.
따라서, 상기 제1,제2 구동용 박막 트랜지스터(230,240)에 구비된 액티브층은 레이저 빔(LASER-BEAM)의 1 샷에 의해 동시에 다결정화된다.
한편, 상기 제1,제2 구동용 박막 트랜지스터(230,240)에 구비된 액티브층은, 그 액티브층의 중심을 서로 연결하는 가상의 선(ACTIVE LINE)과 수직하는 방향으로 ±5㎛ 이내의 편차가 있더라도 레이저 빔(LASER-BEAM)의 1 샷에 의해 동시에 다결정화되므로, 무방하다.
상기한 바와같이 제1,제2 구동용 박막 트랜지스터(230,240)의 액티브층이 동시에 다결정화되면, 그 제1,제2 구동용 박막 트랜지스터(230,240)의 전기적 특성 편차를 최소화할 수 있게 되므로, 이상적인 전류 미러로 동작하게 된다.
상기 본 발명의 일 실시예에서는 레이저 빔(LASER-BEAM)의 스캔방향(SCAN)이 상하인 경우로 한정하여 설명하였지만, 도7의 예시도에 도시한 바와같이 레이저 빔(LASER-BEAM)의 스캔방향(SCAN)이 좌우인 경우에도, 제1,제2 구동용 박막 트랜지스터(230,240)의 액티브층을 상하 방향으로 이격 패터닝하여 레이저 빔(LASER-BEAM)의 1 샷에 의해 동시에 다결정화할 수 있다.
상술한 바와같이 본 발명에 의한 유기 전계발광 표시장치의 박막 트랜지스터 형성방법은 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층이 레이저 빔의 1 샷에 의해 동시에 다결정화될 수 있도록 이격 패터닝됨에 따라, 단위 화소 내에 전류 미러 형태로 접속되는 단위 화소 구동용 박막 트랜지스터들의 전기적 특성 편차를 최소화할 수 있게 되어, 유기 전계발광 표시장치의 화질을 균일하게 함으로써, 제품에 대한 만족도가 향상되는 효과가 있다.
Claims (6)
- 투명 기판 상에 게이트 절연막, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극이 순차적으로 적층/패터닝되어 형성되며, 상기 액티브층이 레이저 스캐닝에 의해 다결정화되는 단위 화소의 구동용 박막 트랜지스터가 적어도 2개 이상 구비된 유기 전계발광 표시장치에 있어서, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층이 레이저 빔의 1 샷(shot)에 의해 동시에 다결정화될 수 있도록 이격 패터닝하는 것을 특징으로 하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
- 제 1 항에 있어서, 상기 레이저 스캐닝에 적용되는 레이저 빔은 장방향 200∼250mm, 단방향 0.25∼1.5mm 내외의 직사각형 단면을 갖는 것을 특징으로 하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
- 제 1 항에 있어서, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층은, 그 액티브층을 서로 연결하는 가상의 선이 상기 레이저 스캐닝 방향과 수직 교차하도록 이격 패터닝되는 것을 특징으로 하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
- 제 1 항에 있어서, 상기 레이저 빔의 스캔방향은 상하방향인 것을 특징으로하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
- 제 1 항에 있어서, 상기 레이저 빔의 스캔방향은 좌우방향인 것을 특징으로 하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
- 제 1 항에 있어서, 상기 단위 화소의 구동용 박막 트랜지스터들에 각각 구비되는 액티브층은, 그 액티브층의 중심을 서로 연결하는 가상의 선과 수직하는 방향으로 ±5㎛ 이내의 편차를 갖는 것을 특징으로 하는 유기 전계발광 표시장치의 박막 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0048773A KR100430234B1 (ko) | 2001-08-13 | 2001-08-13 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0048773A KR100430234B1 (ko) | 2001-08-13 | 2001-08-13 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030014885A true KR20030014885A (ko) | 2003-02-20 |
| KR100430234B1 KR100430234B1 (ko) | 2004-05-04 |
Family
ID=27719029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0048773A KR100430234B1 (ko) | 2001-08-13 | 2001-08-13 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100430234B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334536B2 (en) | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566422A (ja) * | 1991-09-04 | 1993-03-19 | Sony Corp | 液晶表示装置の製造方法及びセンサの製造方法 |
| WO1997023806A1 (en) * | 1995-12-26 | 1997-07-03 | Seiko Epson Corporation | Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment |
| JP3795606B2 (ja) * | 1996-12-30 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 回路およびそれを用いた液晶表示装置 |
| JP3524759B2 (ja) * | 1998-03-26 | 2004-05-10 | 三洋電機株式会社 | 表示装置のドライバ回路 |
| KR100319206B1 (ko) * | 1998-10-20 | 2002-01-10 | 윤종용 | 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터 |
-
2001
- 2001-08-13 KR KR10-2001-0048773A patent/KR100430234B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334536B2 (en) | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100430234B1 (ko) | 2004-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7812895B2 (en) | Thin film transistor (TFT) array panel with TFTs having varying leakage currents | |
| US7830476B2 (en) | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof | |
| US6762564B2 (en) | Display apparatus | |
| US7977868B2 (en) | Active matrix organic light emitting device with MO TFT backplane | |
| EP2006904A2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US20060157711A1 (en) | Thin film transistor array panel | |
| US20070015069A1 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US8106409B2 (en) | Thin film transistor array panel | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| JP2006039534A (ja) | トランジスタ，画素回路及び有機発光表示装置 | |
| US20060154422A1 (en) | Driving transistor and organic light emitting diode display having the same | |
| KR20030058764A (ko) | 유기전계발광소자 | |
| EP1970957A2 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| KR100430234B1 (ko) | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 | |
| US7820466B2 (en) | Flat panel display device and method for manufacturing the same using sequental lateral solidifcation and solid phase crystallization | |
| KR100622227B1 (ko) | 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치 | |
| KR100658288B1 (ko) | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 | |
| KR100934842B1 (ko) | 유기전계발광표시소자 | |
| KR20100055194A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100592264B1 (ko) | 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
| KR20060084490A (ko) | 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판 | |
| KR20120118176A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 갖는 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 16 |