JP2009545178A - 連続大面積走査注入プロセスのための方法およびシステム - Google Patents

連続大面積走査注入プロセスのための方法およびシステム Download PDF

Info

Publication number
JP2009545178A
JP2009545178A JP2009521990A JP2009521990A JP2009545178A JP 2009545178 A JP2009545178 A JP 2009545178A JP 2009521990 A JP2009521990 A JP 2009521990A JP 2009521990 A JP2009521990 A JP 2009521990A JP 2009545178 A JP2009545178 A JP 2009545178A
Authority
JP
Japan
Prior art keywords
tiles
substrate
implantation process
implantation
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009521990A
Other languages
English (en)
Inventor
フランソワ ジェイ. ヘンリー
Original Assignee
シリコン ジェネシス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン ジェネシス コーポレーション filed Critical シリコン ジェネシス コーポレーション
Publication of JP2009545178A publication Critical patent/JP2009545178A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/18Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H01J37/185Means for transferring objects between different enclosures of different pressure or atmosphere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/20Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706Mechanical details, e.g. roller, belt
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18Vacuum control means
    • H01J2237/184Vacuum locks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/31Processing objects on a macro-scale
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】連続大面積走査注入プロセスを用いてドープ基板を製造するための方法を開示する。
【解決手段】1つの実施形態において、本発明の方法は、入り口および出口を有するチャンバ内に可動トラック部材を提供する工程を包含する。この方法はまた、第1の複数のタイルを含む第1の基板を提供する工程を包含し得る。この方法は、可動トラック部材の上に入り口から第1の複数のタイルを含む第1の基板を転写する工程を包含する。第1の複数のタイルは、走査注入プロセスに供される。この方法はまた、真空中に第2の複数のタイルを含む第2の基板を維持する工程を包含し得る。この方法は、可動トラック部材に入り口から第2の複数のタイルを含む第2の基板を転写する工程を包含する。この方法は、走査注入プロセスを用いて第2の複数のタイルを注入プロセスに供する工程を包含する。
【選択図】図10

Description

(関連出願への相互参照)
この暫定非仮特許出願は、2006年7月25日に出願された米国仮特許出願第60/833,289号明細書;2006年10月11日に出願された米国仮特許出願第60/829,147号明細書;2006年9月8日に出願された米国仮特許出願第60/825,104号明細書;および2006年9月22日に出願された米国仮特許出願第60/826,731号明細書の仮特許出願の優先権を主張し、それらの各々は全ての目的のために本明細書中にその全体が参照として援用される。
本発明に従う実施形態は、概して、大面積注入プロセスを用いて、例えば、ドープ基板を含む基板を形成するための方法および構造を含む技術に関する。さらに具体的には、本発明の方法およびシステムの実施形態は、光電池を製造するための走査注入プロセスを用いる方法およびシステムを提供する。しかし、本発明はより広い範囲の適用性があることが認識されるだろう。集積半導体素子、光素子、圧電素子、フラットパネルディスプレイ、微小電気機械システム(「MEMS」)、ナノテクノロジー構造、センサ、アクチュエータ、集積回路、生物学および生物医学装置などの3次元パッケージングなど、他の種類の応用にも適用することができる。
太古から、人間はほとんど全ての有益なエネルギーを得ることを「太陽」に頼っている。このようなエネルギーは石油、光、木材および様々な形態の熱エネルギーによってもたらされる。単なる例であるが、人間は需要の大半を石炭やガスなどの石油資源に大幅に頼っている。残念なことに、このような石油資源は激減しており、他の問題を引き起こしている。代替として、部分的に、太陽エネルギーが石油資源への依存を減らすために提案されている。単なる例であるが、太陽エネルギーは一般にシリコンから作られる「太陽電池」によって得ることができる。
シリコン太陽電池は太陽からの太陽光にさらされると電力を発生する。日射はシリコンの原子と相互作用し、シリコン体のpとnにドーピングされた領域に移動してドーピングされた領域間に電位差および電流を発生させる電子とホールを形成する。用途によるが、太陽電池は効率を向上させるために集光素子を集積している。例としては、このような日射を活性光起電材料の一つまたは複数の部分に導く集光要素を用いて太陽光が集められ焦点が合わせられる。効率的ではあるが、これらの太陽電池は未だに多くの制限がある。
単なる一例として、太陽電池はシリコンのような出発原料に依存する。そのようなシリコンは、しばしば、ポリシリコンおよび/または単結晶シリコン材料のいずれかを用いて作製される。これらのポリシリコンまたは単結晶シリコン材料は、不純物をドープされて光吸収領域を形成する。
これらの材料は、しばしば、注入プロセスがこのような適用のために効果的で最適になり得ないため、製造することが難しい。ポリシリコン電池は、しばしば、ポリシリコンプレートを製造することによって形成される。これらのプレートは効果的に形成され得るが、それらは、非常に効果的な太陽電池についての最適な特性を有さない。
単結晶シリコンは、高性能の太陽電池についての適切な特性を有する。しかしながら、そのような単結晶シリコンは高価であり、効果的かつ費用効率が高い方法において太陽電池への適用のために使用することもまた難しい。一般に、薄膜太陽電池は、より少ないシリコン材料を用いることによって費用が低くなるが、それらの非晶構造または多結晶構造は、単結晶シリコン基板から作製されたより高価なバルクシリコン電池より効果的でなくなる。
これらおよび他の制限は、本明細書全体およびより具体的には以下に見出され得る。
本発明の実施形態に従って、大規模注入プロセスを用いて基板(例えばドープ基板を含む)を製造するための方法、システムおよび構造を含む技術が提供される。より具体的には、本発明の方法およびシステムは、光電池を製造するための走査注入プロセスを用いる方法およびシステムを提供する。好ましい実施形態において、そのような注入された不純物は、ドナー基板における切断面によって規定された転写可能材料の厚さを与える。例えば、光起電用途において転写可能材料の厚さは、p−n接合を形成する注入された不純物を含み得、例えば材料の厚さが十分な厚みを有する場合、光吸収体層として使用され得る。特定の実施形態において、それらの実施形態における材料の厚さは効果的な薄膜太陽電池にとって十分であり得、厚さが十分である場合、ソーイング(sawing)およびウェハリング(wafering)プロセスのような従来の方法を用いて作製された厚さの基板についてのより費用効率が高い代替物として使用することさえもできる。より薄い厚さの材料もまた、後のエピタキシャル成長プロセスについての単結晶テンプレートとして使用することができる。しかし、本発明は、集積回路装置、光素子、ピエゾエレクトロニックデバイス、フラットパネルディスプレイ、マイクロマシン技術(「MEMS」)、ナノテクノロジー構造、センサ、アクチュエータ、集積回路、生物学的装置および生物医学的装置などの3次元パッケージングのような他の種類の用途にも適用することができ、広範囲の適用性を有すると理解されるだろう。
例えば、3次元パッケージの分野において、解放可能な機械的シリコンハンドル基板上の十分な厚さのシリコンの膜の転写は、所望の基板上の、または3次元積層もしくは層状のCMOS面および相互接続したCMSO面を構成する多層構造の部分として完全に処理されたCMOS(例えば集積回路またはIC)層を解放する商業的な実用的方法を可能にする。CMOS回路を含む解放された薄膜は、高エネルギー注入によって作製されたより厚い膜が特に所望される本発明に従う層−転写プロセスによって規定されている。注入/ICプロセス/解放方法を用いて行われるこのような3次元処理は、同一出願人による米国特許第6,291,314号明細書により詳細に説明され、本明細書中に参照として援用される。
特定の実施例において、本発明は、様々なイオン質量選択または非質量選択を用いる連続プラズマ侵入注入プロセスまたはイオンシャワー注入プロセスを使用して基板を製造するための方法を提供する。この方法は、可動トラック部材を提供する工程を包含する。可動トラック部材はチャンバ内に備えられる。チャンバは入り口および出口を含む。特定の実施形態において、可動トラック部材は、走査処理のために1つ以上の基板を備えるように1つ以上のローラー、空気軸受、ベルト部材および/または可動ビーム部材を含む。この方法はまた、第1の基板を提供する工程を包含する。第1の基板は第1の複数のタイルを含む。この方法は、真空中で第1の複数のタイルを含む第1の基板を維持する。この方法は、可動トラック部材の上に入り口から第1の複数のタイルを含む第1の基板を転写する工程を包含する。第1の複数のタイルは、走査注入プロセスに供される。この方法はまた、第1の複数のタイルが注入されている間に入り口に第2の複数のタイルを含む第2の基板を維持する工程を包含する。この方法は、第1の複数のタイルの注入完了の際に可動トラック部材の上に入り口から第2の複数のタイルを含む第2の基板を転写する工程を包含する。この方法は、走査注入プロセスを用いて第2の複数のタイルを注入プロセスに供する工程を包含する。
特定の実施形態において、本発明は、高エネルギー線形加速器プロセスを用いて1つ以上の層転写プロセスのための基板を製造するための方法を提供する。この方法は、表面領域を有する半導体基板を提供する工程を包含する。この方法は、高エネルギー線形加速器プロセスを用いて表面領域の第1の部分を介して第1の複数の粒子を導入して、表面領域より下の半導体材料の第1の厚さ内で第1の選択された劈開領域の形成を引き起こす工程を包含する。この方法は、高エネルギー線形加速器プロセスを表面領域の第2の部分に走査して表面領域の第2の部分を介して第2の複数の粒子を導入して、表面領域より下の半導体材料の第2の厚さ内で第2の選択された劈開領域の形成を引き起こす工程を包含する。この方法は、表面領域の他の部分を介して複数の粒子の導入を続け、第1の選択された劈開領域および第2の選択された劈開領域を含む劈開領域の形成を引き起こす。特定の実施形態において、この方法は完全な劈開領域付近内の半導体材料の厚さを劈開して、半導体基板から材料の厚さを取り除く工程を包含する。
代替の特定の実施形態において、本発明は走査プロセスを用いて基板を製造するための方法を提供する。この方法は可動トラック部材を提供する工程を包含する。この方法は可動トラック部材の上に複数のタイルを含む基板を提供する工程を包含する。この方法は、チャンバによって規定された入り口において基板を保持する工程を包含する。この方法はまた、可動トラックを使用して複数のタイルを含む基板を第1の注入プロセス付近に転送する工程を包含する。好ましい実施形態において、第1の注入プロセスは、第1のガス、第1の電圧、および複数の第1のイオン種によって特徴付けられた第1の走査プロセスを含む。この方法はまた、複数のタイルを第2の注入プロセスに供する工程を包含する。好ましい実施形態において、第2の注入プロセスは、第2のガス、第2の電圧、および複数の第2のイオン種によって特徴付けられた第2の走査プロセスを含む。特定の実施形態において、第1の注入プロセスおよび第2の注入プロセスは、複数のタイルの各々において(劈開面によって規定され得る)材料の厚さ内に不純物領域を与える。
本発明の特定の実施形態において、1つ以上の注入プロセスを実施するためのトレイ装置が提供される。トレイ装置はフレーム部材を備える。フレーム部材は、該フレーム部材の空間領域内に複数のサイトを備える。複数のサイトは、アレイ構造内に配置され得る。例えば、アレイは特に6×6のサイト構造、または8×8のサイト構造を有し得る。複数のサイトはまた、用途に依存して、3×3の300mmウェハ、5×5の200mmウェハまたは6×6の150mmウェハを収容するように配置されてもよい。トレイ装置はフレーム部材内に収容されたトレイ部材を備え、複数の再利用可能な基板部材についての支持部を与える。あるいは、配置はN×Mまたは他のものであってもよい。好ましい実施形態において、再利用可能な基板部材の各々は、基板材料(例えばシリコン軸受材料、ゲルマニウム材料、II/VI族材料、III/V族材料など)を備えてもよい。特定の実施形態において、トレイ部材は、再利用可能な基板部材を製造するための不備を防止するような位置で与えられる。
単なる例として、再利用可能な基板の中に注入された種のチャネリング効果を制御するための特定の実施形態において、トレイ部材は垂直位置または逆さ位置、あるいは注入の方向に対して角度をつけた位置(例えば再利用可能な基板の中に注入されたイオンの方向)に与えられ得る。例えば、シリコン注入において、(100)の表面法線に対して約7度の注入角度が、主な結晶学的方向に沿った注入の間に存在する注入イオンのチャネリング効果を減少させるために通常利用される。あるいは、再利用可能な基板は、垂直な注入形状において注入された場合、同様の結果を達成するために、主な結晶学的方向のある角度で切断され得る。特定の実施形態において、改変はあり得るが、トレイは重力方向から離れた方向を向くことができる。好ましい実施形態において、複数の再利用可能な基板は走査注入プロセスに供され得る。複数の再利用可能な基板はさらに、接着剤および/または制御された劈開プロセスに一緒または別々に供され得る。特定の実施形態において、複数の基板は、複数の基板の各々においてp−n接合を形成するために処理され得る。
特定の実施形態において、複数の再利用可能な部材の各々は、再利用可能な基板部材の各々の周辺領域の周囲に注入シールドを有し得る。注入シールドはアモルファスシリコンであってもよいか、または他の適切な材料であってもよい。従って、劈開後、残っている再利用可能な基板部材の劈開表面は、特定の実施形態において研磨プロセスに供され得る。他の実施形態において、研磨プロセスは、さらなる使用のために残っている基板部材に平面を与える。
代替の特定の実施形態において、本発明は、処理される複数のタイルなどを用いて走査注入装置を提供する。この装置は可動トラック部材(例えば鎖、機械的作動装置、ベルト駆動およびベルト)を有する。この装置は、可動トラック部材に接続された少なくとも1つのチャンバを有する。好ましい実施形態において、このチャンバは基板を収容して真空または他の決定された環境中で複数のタイルを含む基板を維持するために適用される。特定の実施形態において、この装置は、可動トラック部材に接続された少なくとも1つのチャンバによって規定された注入装置を有する。この注入装置は、少なくとも1つのチャンバによって規定された注入装置を通して可動トラック部材を介して基板の動きによって行われる第1の走査プロセスを用いて複数のタイルを複数の粒子に供することによって与えられる。この装置のさらなる詳細は、本明細書全体およびより具体的には以下に見出され得る。
本発明の実施形態を用いて、多くの利点が既存の技術を超えて達成される。具体的には、本発明の実施形態は、走査プロセスのための効果的な方法を提供するために可動トラック部材およびトレイ装置を含む連続的機構を使用する。そのような走査プロセスとしては、注入プロセスが挙げられるが、それに限定されない。好ましい実施形態において、注入プロセスは、半導体基板(例えばドナー基板における劈開面によって規定された転写可能な材料の厚さ)において不純物領域を与える。注入された半導体基板(例えば転写可能な材料の厚さ)はさらに処理されて、光起電装置、3D MEMS、ICパッケージング、半導体装置、光電子デバイスなどのような用途のために高品質の半導体材料を与えることができる。好ましい実施形態において、本発明の方法は、とりわけ、非常に効果的な光電池のための単結晶シリコンを提供する。代替の好ましい実施形態において、本発明に従う実施形態は、ヘテロ構造エピタキシャルプロセスを層化するために、さらに備えることができるシード層を提供することができる。ヘテロ構造エピタキシャルプロセスは、とりわけ、薄い多接合太陽電池を製造するために使用され得る。単なる例として、GaAsおよびGaInP層は、本発明の実施形態に従う注入プロセスを用いて形成された転写された層であるゲルマニウムシード層の上にヘテロエピタキシャルに堆積することができる。
実施形態に依存して、これらの利点の1つ以上が達成され得る。これらおよび他の利点は、本明細書全体およびより具体的には以下に記載される。
本発明の実施形態に従って、大規模注入プロセスを用いて基板を製造するための方法およびシステムを含む技術が提供される。より具体的には、本発明の方法およびシステムは、基板(例えば光電池として使用され得るドープ基板)を製造するための走査注入プロセスを用いる方法およびシステムを提供する。好ましい実施形態において、そのような注入プロセスは、光起電装置を製造するための半導体基板において不純物領域を提供する。不純物領域は、ドナー基板内の劈開によって規定された転写可能な材料の厚さ内に存在し得る。しかし、本発明は、一体化された半導体装置、光素子、ピエゾエレクトロニック装置、フラットパネルディスプレイ、マイクロマシン技術(「MEMS」)、ナノテクノロジー構造、センサ、アクチュエータ、集積回路、生物学的装置および生物医学的装置などの3次元パッケージングにおいて不純物領域(活性領域、源(source)/排出(drain)工学)を提供することなどのような他の種類の用途にも適用することができ、広範囲の適用性を有すると理解されるだろう。
特定の実施形態において、連続工程において基板を製造する方法を以下に簡潔にまとめる。
1.基板部材を準備し、その基板部材の各々は複数のタイル(例えば再利用可能な基板、バルクシリコン、バルクゲルマニウム、他の材料または部材)を備える;
2.真空環境中で可動トラック部材の上に第1の複数のタイルを含む第1の基板部材を転写する;
3.真空環境中で第1の基板部材を維持する;
4.第1の複数のタイルを走査注入プロセスに供する;
5.第1の複数のタイルについての走査注入プロセスを完了する;
6.真空環境中で可動トラック部材の中に第2の複数のタイルを含む第2の基板部材を転写する;
7.第2の複数のタイルを走査注入プロセスに供する;
8.走査注入プロセスの完了時に可動トラック部材から第1の複数のタイルを含む第1の基板部材を取り外す;
9.走査注入プロセスの完了時に可動トラック部材から第2の複数のタイルを含む第2の基板部材を取り外す;
10.規定された他の基板を処理する;そして
11.所望の場合、他の工程を実施する。
上記の連続工程は、本発明の実施形態に従った連続プロセスを用いて基板を製造する方法を提供する。示されるように、この方法は、走査プロセスにおいて注入されるべき複数のタイルを含む少なくとも1つの基板部材を転写するために可動トラック部材を用いることを含む。走査プロセスは、基板が、注入装置の処理ヘッドにわたって空間的に移動している間に起こる。可動トラック部材は、1つ以上の基板部材で規定された複数のタイルを注入するための連続プロセスを与える。他の代替物もまた、添付の特許請求の範囲から逸脱せずに工程が付け足され、1つ以上の工程が取り除かれるか、または1つ以上の工程が異なる順序で与えられ得る。本発明の方法のさらなる詳細は、本明細書全体にわたって、およびより具体的には以下に見出され得る。
図1に示されるように、本発明の方法は出発工程101を含む。この略図は単なる例示であり、添付の特許請求の範囲を過度に制限すべきではない。当業者は他の変更、改変および代替を理解するだろう。この方法は1つ以上の基板部材を備える(工程103)。基板部材の各々は複数のタイルを備える。特定の実施形態において、基板部材はトレイ装置であってもよく、これは以下により詳細に記載される。あるいは、基板部材は、注入される材料として使用される2つより多いタイルを収容することができる任意の適切な部材および/または装置であってもよい。特定の実施形態において、トレイ装置は、所定の位置にタイルを収容するために機械的、電気的または他の付属部材を備えてもよい。特定の実施形態において、タイルは、大部分が、層転写技術を用いて多層基板を製造するために繰り返し使用することができるバルク基板部材である。もちろん、他の変更、改変および代替であってもよい。
特定の実施形態において、この方法はまた、チャンバ内に可動トラックを提供する(工程105)。例として、可動トラックは、第1の空間的位置から第2の空間的位置および第1の位置と第2の位置との間の他の位置へと基板の移動を可能にするベルト装置または他の適切な装置であってもよい。可動トラック装置は、チャンバベースまたは他の適切な装置である注入プロセスに連結するように適切に設計される。特定の実施形態において、可動トラック部材は、ローラー、空気軸受、ベルトおよび/または可動ビームを備えてもよい。もちろん、他の変更、改変および代替であってもよい。
図1を再び参照して、この方法は、可動トラック部材を収容するチャンバ内に真空環境を提供する工程(工程107)を含む。この方法は、真空中に第1の複数のタイルを含む第1の基板部材を維持する(工程109)。特定の実施形態において、第1の複数のタイルは、半導体基板(シリコンウェハなど)を備えてもよい。第1の真空はロードロックシステムを用いて提供されてもよいが、他のものでもよい。この方法は、チャンバの入り口から可動トラック部材へと第1の複数のタイルを含む第1の基板部材を転写する(工程111)。この方法は第1の複数のタイルを注入プロセスに供する工程を含む(工程113)。
特定の実施形態において、注入プロセスは、プラズマ侵入注入(PIII)システムによって提供されてもよい。他の注入プロセスとしては、イオンシャワー、イオンビームまたは他の質量分離および/もしくは質量非分離技術を使用するものが挙げられ得る。もちろん、他の変更、改変および代替であってもよい。
この方法は、第1の複数のタイルが注入されている間に真空環境中で第2の複数のタイルを含む第2の基板部材を維持して直線上にしてもよい(工程115)。この方法は、第2の複数のタイルを含む第2の基板部材を可動トラック部材に転写する(工程117)。この方法は、第1の複数のタイルの注入(工程119)が完了した後、第2の複数のタイルを注入プロセスに供する工程(工程121)を含む。この方法は、第2の複数のタイルの注入を完了して(工程123)、与えられる他の基板を処理し続ける工程を含む。もちろん、他の変更、改変および代替であってもよい。
上記の工程の順序は、本発明の実施形態に従った連続プロセスを用いて基板を製造する方法を提供する。示されるように、この方法は、基板が、注入装置の処理ヘッドを空間的に移動する間に起こる走査プロセスにおいて注入される複数のタイルを含む少なくとも1つの基板部材を転写するために可動トラック部材を使用することを含む。可動トラック部材は、1つ以上の基板部材で規定された複数のタイルを注入するための連続プロセスを提供する。他の代替はまた、添付の特許請求の範囲から逸脱せずに工程を付け足してもよく、1つ以上の工程を取り除いてもよいか、または1つ以上の工程を異なる順序で与えてもよい。本発明の方法およびシステムの他の詳細は、本明細書全体にわたって、および以下により具体的に見出すことができる。
図2は、本発明の実施形態に従う連続プロセスを用いて基板を製造するためのシステム200を示す略図である。この図は単なる例示であり、添付の特許請求の範囲を過度に制限するものではない。当業者は、他の変更、改変および代替を理解するだろう。図2に示されるように、システムは、少なくとも1つの基板部材201を提供することを含む。基板部材の各々は、その上に配置された複数のタイル203を備える。特定の実施形態において、複数のタイルの各々は、半導体基板(例えばシリコンウェハ)を備える。このシステムはまた、入り口207および出口217を備える。特定の実施形態において、入り口および出口は、ロードロックシステムを用いて与えられることができる。入り口は、注入装置213において複数のタイルを注入プロセスに供する前に複数のタイルを含む基板部材を準備および一時的に格納するために与えられる。示されるように、注入装置は、プロセスチャンバ215内に収容される。第1のドア209は、複数のタイルを含む基板部材を入り口に負荷させるために与えられる。入り口211は、入り口とプロセスチャンバ215との間に与えられる。出口ドア221もまた、プロセスチャンバ215と出口217との間に与えられる。第2のドア223は、注入プロセスを完了する際に出口から基板部材の取り外しを可能にする。特定の実施形態において、注入装置は走査注入プロセスを与える。そのような注入装置は、Applied Materials,Inc.などの会社製のビームラインイオン注入装置であってもよい。あるいは、注入は、特定の実施形態に従うより大きな表面領域について特に効果的であり得るプラズマ侵入イオン注入(PIII)技術、イオンシャワーならびに他の質量分離および/または質量非分離技術を用いて与えられることもできる。示されるように、注入装置は、複数のタイル内に注入される不純物を与えるためにイオン注入ヘッド215を備える。このシステムはまた、可動トラック部材219を備える。特定の実施形態において、この可動トラック部材は、ローラー、空気軸受または可動トラックを備えてもよい。可動トラック部材219は、走査注入プロセスのために基板部材の空間移動を与える。もちろん、他の変更、改変および代替があってもよい。
図3から10は、本発明の実施形態に従う連続プロセスを用いて基板を形成する簡略した方法を例示する。これらの図は単なる例示であり、添付の特許請求の範囲を過度に制限するものではない。当業者は、他の変更、改変および代替を理解するであろう。図3に示されるように、少なくとも1つ(N,N≧2)の基板部材が与えられる。第1の複数のタイル305を含む第1の基板部材303は、注入プロセス装置に対する入り口211が閉まっている間に、(示されるように開いた位置での)第1のドア209を通して入り口207の中に転写される。第1の複数のタイルを含む第1の基板部材は、図4に示されるようなポンプダウンプロセスを可能にさせるために第1のフロントドアが閉じた状態で入り口によって規定された真空中に維持される。その後、第1の複数のタイルを含む第1の基板部材は、図5に示されるように可動トラック部材を用いて入り口を通して注入装置を収容されたプロセスチャンバ215に転写する。
また図5に示されるように、第1の複数のタイルは、注入プロセス501に供される。好ましい実施形態において、注入プロセスは走査プロセスを用いる。示されるように、走査プロセスは、可動トラック部材によって与えられる。すなわち、注入装置が、第1の複数のタイルの表面領域に注入される不純物を与えている間に、可動トラック部材が空間的移動を与えることを可能にする。同時に、入り口211は閉じて、入り口は通気して大気圧がもたらされる。そして図7に示されるように、第2の複数のタイル703を含む第2の基板部材701は入り口に配置される。第2の複数のタイルを含む第2の基板部材は、第1の複数のタイル上の注入プロセスが完了するのを待つ間に、入り口に規定された真空環境中に保持される。図8〜9に示されるように、第2の複数のタイルを含む第2の基板部材は、注入装置に転写される。図9〜10に示されるように、注入プロセスの完了の際に、第1の複数のタイルを含む第1の基板部材は、開いている出口ドア221によってポンプダウン出口217に転写される。第2の複数のタイルが注入されて出口ドア221が閉じている間、出口は大気圧をもたらすことができ、第1の複数のタイルを含む第1の基板部材は、出口から取り外されてさらなる処理に供されることができる。この方法は、与えられた複数のタイルを含む他の基板部材で続く。もちろん、他の変更、改変および代替であってもよい。
図11を参照して、本発明の実施形態に従う連続プロセスを用いて1つ以上の注入プロセスを行うためのトレイ装置1100が示される。特定の実施形態において、トレイ装置は、約1メートル×1メートルの長さを有することができる。示されるように、トレイ装置は、フレーム部材1101内に収容されたトレイ部材1103を備える。フレーム部材は、複数のサイト1105を備える。複数のサイトの各々は、注入される再利用可能な基板部材1107を備える。特定の実施形態において、再利用可能な基板部材は、ドナー基板であり得るシリコン軸受材料を備えてもよい。もちろん、他の変更、改変および代替であってもよい。
図11Aは、本発明の実施形態に従う注入プロセスに供されているタイルを示す概略図である。この図は単なる例示であり、添付の特許請求の範囲は過度に制限されるべきではない。当業者は、他の変更、改変および代替を理解するであろう。示されるように、シャドーマスク1121は、基板の端付近の周辺領域1125をマスキングすることによってタイルのセンター領域1123に注入を制限するために使用される。示されるように、曲線的な端部1127もまた、タイルに備えられる。タイルに備えられた曲線的な端部1127とシャドーマスクとの組み合わせは、端部領域を含む全ての領域において後のCMP/研磨注入損傷除去プロセスにより注入損傷を取り除くことができる。端部領域に注入ドーズを蓄積することは、品質問題を引き起こす気泡形成、造粒(particulation)および他の問題を引き起こす。本発明の特定の実施形態に従って、シャドーマスクは、定期的に上塗りまたは交換されることができるフレームを被覆されたアモルファスシリコンであり得る。十分な熱劈開アプローチが利用されない場合、曲線的な端部はまた、劈開ストレスを与えるために、ブレード、ピンまたは他の機械的手段の挿入を可能にすることによって制御された劈開プロセスの開始および伝播においても役立つ。
特定の実施形態において、複数のサイトはアレイ構造において備えられる。図11に示されるように、複数のサイトは、8×8サイト構造として配置されてもよい。複数のサイトは、6×6サイト構造で配置されてもよい。特定の実施形態において、複数のサイトは3×3の300mmウェハを備えるように配置される。代替の実施形態において、複数のサイトは5×5の200mmウェハを備えるように配置される。さらに代替の実施形態において、複数のサイトは6×6の150mmウェハを備えるように配置される。もちろん、他の変更、改変および代替であってもよい。
トレイ装置は、タイル表面上の不備(例えば、粒子または混入物質)の形成を最小化するために注入プロセスについての適切な方向で配置されてもよい。図12に示されるように、そのような方向は注入シャワーヘッド1201に対する垂直方向を含む。図13に示されるように、そのような方向はまた、逆さまの方向を含んでもよいか、または図14に示されるように角度をつけた方向を含んでもよい。もちろん、用途に依存した基板の数およびトレイ装置の方向、ならびにその可能性は、基板内の注入種のチャネリングのような効果を制御することを必要とする。当業者は、多くの変更、改変および代替を理解するであろう。
図15に示されるように、効果的に、注入プロセスは、ドナー基板1500の上面1505を通して特定の深さ1501まで特定のエネルギー粒子を導入し、この特定の深さは、表面からの半導体材料1503の厚さを規定する。用途に依存して、質量が小さい粒子が、概して、好ましい実施形態に従う材料領域に対する損傷の可能性を低減させるために選択される。すなわち、質量が小さい粒子は、粒子が横断する材料領域を実質的に損傷せずに容易に基板部材を移動する。例えば、より質量が小さい粒子(またはエネルギー粒子)は、ほとんどいずれかを荷電(例えば正または負)した、および/または中性の原子もしくは分子、あるいは電子などであり得る。特定の実施形態において、その実施形態に依存して、粒子は中性および/または荷電粒子(例えば、水素イオンおよびその同位体、希ガスイオン(例えばヘリウムおよびその同位体、ならびにネオン)または他のもの)であってもよい。粒子はまた、化合物(例えば、水素ガス、水蒸気、メタンおよび水素化合物)および他の軽い原子質量粒子から誘導され得る。あるいは、粒子は、上記粒子および/またはイオンおよび/または分子種および/または原子種の任意の組み合わせであってもよい。粒子は、通常、表面下部の選択された深さまで表面を突き抜けるように十分な運動エネルギーを有する。
一例として、シリコンウェハに注入される種として水素を用いると、注入プロセスは、走査プロセスを用いて約450mmのイオンシャワーヘッド幅を有するイオンシャワーシステムを用いて提供することができる。注入プロセスは、特定の条件セットを用いて行われる。エピタキシャル厚化テンプレート(例えば、H3+によってもたらされるようなイオン電流密度)としての転写膜の使用に関する浅い注入適用は、20マイクロアンプ/cm2または1.25×10143+イオン/cm2/秒または3.75×1014+イオン/cm2/秒であり得る。シリコンウェハ中の1cm2当たり約2×1016水素原子の注入ドーズに関して、450mm幅にわたる任意の表面領域についての走査時間は約53秒であり得る。注入温度は、摂氏約−20℃〜約600℃の範囲に及び、好ましくは、十分な量の水素イオンが、注入されたシリコンウェハから拡散するのを防ぐために摂氏約400℃未満である。水素イオンは、約±0.03〜±0.05ミクロンの正確さでシリコンウェハ内に選択された深さまで選択的に導入されることができる。シリコンウェハを注入プロセスと同時に加熱することは、特定の利点を与えることができる。1つのそのような利点は、後の層転写プロセスを最適化することを含む。シリコンウェハは、フレームアセンブリ内に構築されたホットプレートを用いて伝導加熱によって加熱されてもよい。特定の実施形態において、タイルは、2つの対向する接点を用いてタイルに適切な電流を流すことにより、タイルの電気抵抗の性質を利用する抵抗加熱プロセスを用いて加熱されてもよい。もちろん、使用されるイオンの種類およびプロセスは、用途に依存した条件とする。
より高い注入エネルギーに関して、再利用可能な基板内で劈開面の最大範囲を考慮するために実質的に純粋な(例えば、正または負に荷電された)プロトンの注入を行うことは特に有利である。例としてシリコンを使用すると、注入のエネルギー幅を非常に大きくすることができ、光吸収効率を最大化するために後に続くエピタキシャル成長が必要である光起電性の吸収体のテンプレート形成のための数keVから、太陽電池ウェハの出発原料として使用される厚さ数百ミクロンの基板を生み出す数MeVに及ぶ。注入エネルギーの関数としての注入深さの大体の幅は、例えばSRIM 2003(Stopping Range In Matter)またはモンテカルロシミュレーションプログラム(http://www.srim/org/)を使用して計算することができる。プロトン注入によって成し遂げられ得るシリコン膜の厚さの範囲を与えるさらなる詳細は、以下に記載される。
特定の実施形態において、約13nm〜約3μmの範囲のシリコン膜の厚さは、約10keV〜約300keVの範囲のプロトン注入エネルギーを用いることによって成し遂げられ得る。上記の範囲は、太陽電池製造のためにホモエピタキシャルまたはヘテロエピタキシャル成長テンプレートとして使用されることができる結晶性エピタキシャル材料の効果的な転写を可能にする。もちろん、他の変更、改変および代替であってもよい。
特定の実施形態において、約1μm〜約50μmの範囲のシリコン膜の厚さは、約120keV〜約2.1MeVの範囲のプロトン注入エネルギーを用いることによって達成され得る。この厚さの範囲のシリコン膜は取り外されて、十分な性能を有する薄膜太陽電池を直接形成するために十分な厚さの単結晶シリコン膜の厚さを与えることができる。すなわち、形成された単結晶シリコンの厚さの範囲は、太陽電池への適用において効果的な光吸収体層として使用するためにさらに厚化されることを必要としない。前面接触/後面接触形成のような薄膜シリコン太陽電池の効果を最大化するための技術である、薄膜光吸収体層内の十分な光をトラップするための両面アクセス製造、および光散乱層の使用は、十分に開発されており、この取り外された層と組み合わせて使用することができる。このような技術は、例えば、Rolf Brendelによる「Thin−Film Crystalline Silicon Solar Cells − Physics and Technology」(2003 Wiley−VCH Verlag GmbH & Co.,KGaA,Weinheim)によって十分に取り扱われており、本明細書中に参照として援用される。もちろん、他の変更、改変および変更であってもよい。
具体的な実施形態では、約50μm〜約200μmの範囲のシリコン膜の厚さは、約2.1MeV〜約5MeVのエネルギー範囲を有するプロトン注入を用いて形成され得る。この範囲のシリコン膜の厚さは、自立(free standing)シリコン基板として使用され得る単結晶シリコン基板等価物の厚さの分離を可能にする。50μm〜200μmの範囲の厚さの単結晶シリコン基板は、ウェハ切断、エッチングおよび研磨処理を用いる本方法の代わりに使用され得る。従来の技術における約50%のカーフロス(カーフロスは切断およびウェハリング操作中の材料損失として定義される)とは対照的に、注入劈開技術は事実上カーフロスがなく、結果的に実質的なコスト削減および材料利用の効率の向上になる。半導体処理の代替の基板材料を作製するために、5MeVより高いエネルギーを使用することができるが、太陽電池製造において、200μmはバルクシリコン太陽電池形成についてのシリコン太陽電池材料の厚さとして所望される。結果として、具体的な実施形態に従って、太陽電池製造に関してより厚いシリコン基板には特別の商業的関心が示されない。もちろん、使用されるイオンの種類およびプロセス条件は用途に依存する。
シリコンの厚さの範囲およびシリコン太陽電池吸収体適用のクラスは、プロトン注入として図23に示される。MeVの注入条件の範囲は、Reutovら(V.F.ReutovおよびSh.Sh.Ibragimov,「Method for Fabricating Thin Silicon Wafers」,USSR’s Inventors Certificate第1282757号、1983年、12月30日)によって開示されており、これは本明細書中に参照として援用される。V.G.ReutovおよびSh.Sh.Ibragimovにおいて、注入中の任意の加熱および注入後の再利用可能な基板の加熱を伴う7MeV以下のプロトン注入の使用は、350μm以下の厚さの分離シリコンウェハを生じると開示されていた。この文脈において、用語、分離されたまたは転写されたシリコンの厚さとは、注入されたイオン範囲により形成されたシリコン膜の厚さが、自立状態に解放されるか、最終的に使用するためまたは永久的な基板に最終的に取り付けるための永久的な基板もしくは仮の基板に解放されることができることを意味する。もちろん、膜と取り扱い、処理するための特定のプロセスは、特定の電池プロセスおよび適用に依存する。
特定の実施形態において、質量分離または非質量分離システム内のプロトン注入の使用は、高密度プロトンイオン源からの利点がある。1つのそのような源は、カスプ磁場による閉じ込めの状態でプラズマを励起する誘導結合プラズマ(ICP)を用いてSilicon Genesis Corporationで開発された。この技術は、米国特許第6,300,227号明細書において開示され、全ての目的のために本明細書中に参照として援用され、Silicon Genesis Corporation(サンノゼ、カリフォルニア)の同一出願である。プロトンモードと呼ばれるプラズマモードは、高次水素プラズマ種(H2+、H3+)を効果的にクラックして、通常le10H+イオン/cm3を超えるプラズマ密度を有する高度に純粋なH+プラズマ化学を生成する。図24〜24Aは、米国特許第6,300,227号明細書のプラズマ侵入イオン注入実施形態における高H+含量およびプラズマ源の断面を示すプラズマ化学の質量分析計からの代表的な図を示す。この源は、標的基板または複数の基板に加速および注入するためのH+イオンを注入するためのイオンシャワーシステム内の遠隔プラズマ源として有利に使用することができる。遠隔プラズマ源は、石川島重工業(IHI)(日本、東京)によるISDRイオンドーピングシステム構造のような存在するイオンシャワー注入ヘッド内で使用することができる。例えば、IHIシステムにおいて、熱フィラメントプラズマ励起は、主にH3+プラズマ化学に対して水素のみをクラックすることができる。これは、より低いエネルギー適用(すなわち、エピタキシャル成長テンプレート薄膜型)についてのイオンドーズ率の利点を提供することができるが、H3+イオンによって与えられる注入電流あたり3倍の効果のプロトンドーズ率に起因する。効果的なプロトンエネルギーがH3+注入エネルギーの1/3であるため、侵入率は、より浅い。より深い適用に関して、これは注入エネルギーにおいて3倍の増加を必要とする。このことは可能であるが、高電圧装備費は、加速電位とともに超直線的(super−linearly)に上昇する。高エネルギーH+イオン源の使用は、最大必要エネルギーを5meV未満に制限するために利点がある。図25は、本発明の好ましい実施形態に従って、H+イオンをH+注入のためにイオンシャワーヘッドに注入するプロトンモードのような遠隔プラズマ源を示す。あるいは、適切なプラズマ化学を生じることができるマイクロ波源または他の源もまた、使用することができる。別の実施形態において、主にH2+またはH3+プラズマ化学を生じる異なるプラズマ源もまた、イオン範囲がまだ、特定のイオンシャワーシステムの注入エネルギー範囲内にある場合、イオンドーズ率を向上させるために使用することができる。もちろん、特定のプラズマ化学および使用される加速電位は、特定の用途に依存する。
Reutovらはまた、分離のためのプロトンドーズ必要性の減少は、注入されたプロトンをより効果的に使用することができる適切な温度に再利用可能な基板(特定の開示におけるインゴット)を加熱することにより可能であると開示している。記載された実施形態において、350μmシリコンウェハを完全に分離するために必要な室温ドーズは、インゴットを750Kの注入温度および850Kの注入後アニールに約40分間、供することによって5e17プロトン/cm2から5e15プロトン/cm2に低下した。報告された100倍の効果的なドーズの減少は、生産性において、およびより厚い膜についてのこのプロセスの十分な影響を有し得る。従って、注入および注入後の熱処理の組み合わせは、費用効率が高い市販のプロセスを開発する際に注入されたドーズおよびエネルギーと併せて使用することができる。
プラズマ侵入イオン注入またはイオンシャワー技術を利用する大面積注入機(特に質量選択されていない注入機)の使用は、シリコン表面全体の同時混入物質を有し得る。例えば、鉄の注入は、シリコン吸収体層を生じる効果的な少数キャリアの存続期間を実質的に低下させ、それによって電池交換効率の望まれない低下を引き起こし得る。水素のより大きな注入範囲に起因して、スクリーニング層を、鉄が結晶シリコン膜に侵入することを防ぐために利用することができる。スクリーニング層の必要な厚さは、注入エネルギー、スクリーニングされる混入物質、およびスクリーニング材料に依存する。スクリーニング層として二酸化ケイ素および混入物質として鉄を用いて、5MeV基板の適用は、3.5μm〜4μmの厚さの二酸化ケイ素層を必要とするが、300keVの注入は、鉄を完全に止めるために約0.3μmの二酸化ケイ素の厚さを必要とする。この層は、化学的ストリップ(例えば、HFストリップまたは研磨ストリップ)によって取り除かれ得るか、または電池製造プロセスを通して維持され得る。
より高いエネルギー注入システムの生産性および技術的可能性は、以下の実施例で推定することができる。この実施例は、注入される再利用可能な基板領域上に送達されたシステムの100kW全出力で制限された全ビーム電流密度を有するイオンシャワーに関する。この方法において、より高い電力束密度はシリコンに損傷を与えて、太陽電池材料としての意図される目的として使用できないため、ビーム電流密度は、再利用可能な基板表面上に、一定電力束で送達された電力を制限するために注入エネルギーまで高められる。1メートル×0.45メートルの注入領域が、Generation4フラットパネルディスプレイイオンドーピングシステムのイオンシャワーヘッド面積の近くに想定される。再利用可能な基板サイズが150mm平方である場合、225cm2領域を有するそれぞれの約18の基板が同時に注入され得る。従って、電力密度は、注入される全ての基板領域または18×225cm2または24.6ワット/cm2によって分けられる100kWである。これは、シリコンについての十分安全な電力密度範囲内であり、注入されたシリコン基板にほとんど損傷を与えない。低エネルギーテンプレート型におけるドーズとして6e16cm-2および高エネルギー型におけるドーズとして5e15cm-2を用いると、1時間当たり3000以上の基板の再利用可能な注入プロセス速度は、3000オングストロームの厚さで、850の基板では1時間当たり50μmの厚さで、600以上の基板では100μmの厚さで製造される。注入および注入後のアニールと組み合わせて薄い膜を分離するための利用可能なドーズ減少の重要性は、この実施例において容易に理解される。
別の特定の実施形態において、質量選択された注入アプローチもまた、十分に使用できる。特定の実施形態において、適切なビーム強度で行われ得る場合、質量選択された高エネルギー注入が提供される。費用効率を高くするために、注入ビーム電流は、(システムがより高いエネルギー効率で注入することができる場合、より高いドーズ率を達成するためにH2+イオンは有意に利用されることができる)数10ミリアンペアのオーダーのH+またはH-イオンビーム電流であり得る。そのような質量選択注入装置は、特定の実施形態に従う高周波四重極加速器または(RFQ−Linac)またはドリフト管線形加速器(DTL)技術の使用によって利用可能である。これらの装置は、一般に、Accsys Technology Inc.(プレザントン、カリフォルニア)のような会社から利用可能であるが、他のものでもよい。これらの装置は、約20〜100keV〜0.5〜7Mevの範囲からまたは特定の実施形態にさらに従うプロトンビームの全エネルギーを増加させるために抽出プロトンビームのRF加速を使用する。つまり。出力ビームは、通常、直径数ミリメートルのオーダーであり、この適用における使用に関して、しばしば1メートルまでの片側上で数100ミリメートルのオーダーまでまたはターゲット表面上の電力束衝突をより多くし、標的表面の加熱もしくは損傷から防ぐためにビーム拡大の使用を必要とする。これらの技術とともに利用可能なプロトン電流は、100mA以下またはそれ以上である。図26は、RFQ−Linac質量選択イオンシャワー源を示す。もちろん、他の変更、改変および代替であってもよい。
特定の実施例として、100kWのプロトンビーム電力を仮定すると、3.25MeV RFQ−Linacは、約31mAのプロトンビーム電流を生じる。約1e16H/cm2のドーズおよび約500mm×500mmの拡大ビームを用いると、1時間当たりの処理領域は約7平方mであるが、特定の実施形態に従って電力束は約13ワット/cm2に維持される。この組み合わせのパラメータは、このアプローチを費用効率が高い太陽電池製造に特に有用にさせる。再び、他の変更、改変および代替であってもよい。線形加速器技術を利用する高エネルギーにおける基板の注入は、2007年1月26日に出願された米国仮特許出願第60/886,912号明細書、および2006年11月8日に出願された米国仮特許出願第60/864,966号に開示され、その各々は本発明と同一出願であり、全ての目的のためにその全体が本明細書中に参照として援用される。
注入された粒子は圧力を加えられ、選択された深さにおける基板の上面まで平行平面に沿って破壊エネルギーを低下させることができる。部分的にエネルギーは注入種および条件に依存する。これらの粒子は、選択された深さにおける基板の破壊エネルギーレベルを低下させる。このことは、選択された深さにおける注入面に沿って制御された劈開を可能にする。注入は、全ての内部位置での基板のエネルギー状態が、基板材料において非可逆性破壊(すなわち、分離または劈開)を開始するのに不十分であるような条件下で起こり得る。しかしながら、一般に、後の熱処理(例えば熱アニーリングまたは高速熱アニーリング)によって典型的に少なくとも部分的に修理され得る基板内に注入が特定の量の不備(例えば微量検出)を引き起こすことは、注意すべきである。もちろん、他の変更、改変および代替であってもよい。
従って、注入後、ドナー基板の各々は、図16に示されるように劈開面1603の選択された部分に与えられるエネルギー1601を用いて劈開プロセスに供される。特定の実施形態に依存して、他の変更であってもよい。例えば、劈開プロセスは、材料の厚さを選択的に含まない伝播劈開全部を用いて劈開プロセスを制御され得る。代替の劈開技術もまた使用できる。これらの技術としては、カリフォルニア、サンノゼのSilicon Genesis CorporationのNanocleave(商標)プロセス、フランスのSoitec SAのSmartCut(商標)プロセス、および日本、東京のCanon Inc.のEltran(商標)プロセスと呼ばれるものなどがあるが、それらに限定されない。次いで、この方法は、好ましい実施形態に従う別のドナー部材として使用されることができるドナー部材の残っている部分を移動させる。
膜を分離する方法は膜の厚さおよび機械的基板に分離されずに操作または処理される能力に応じる。例えば、エピタキシャルテンプレート成長に使用される非常に薄い膜について、仮の永久的な基板上の膜の転写は、膜の損傷を回避するために必要である。約50μmを超える材料膜の厚さに関して、この膜は、太陽電池の製造において使用される自立方法で操作されることができる。結晶性太陽電池用途のための3〜50μmの膜についての仮の基板の使用は、生じる光起電装置を最適化するために取り外された薄膜のアクセスおよびプロセスの両面に有用である。永久的な基板の上の薄膜の永久的な結合および転写はまた、膜操作プロセスを簡単にする際に利点を有し得る。もちろん、転写基板の正確な選択および電池製造プロセスの流れは用途に依存する。
特定の実施形態において、材料の厚さを含むドナー基板の各々は、ハンドル基板1701に取り付けられるか、または結合され得、結合基板構造を形成する。特定の実施形態において、ハンドル基板はシリコンウェハであってもよい。代替の実施形態において、ハンドル基板は、石英またはガラスのような透明な基板であってもよい。もちろん、使用されるハンドル基板は用途に依存する。図17に示されるように、ハンドル基板は、ドナー基板の表面領域に結合される。この基板は、Electronic vision group社製または同様のより小さい基板サイズ(例えば200mmまたは300mmの直径ウェハ)のような他のプロセスによって製造されたEVG結合ツールを用いて結合されてもよい。Karl Suss社によって製造されたもののような他の種類のツールもまた、使用することができる。もちろん、他の変更、改変および代替であってもよい。
従って、結合後、結合基板の構造は、特定の実施形態に従う熱処理に供されてもよい。特定の実施形態において、熱処理は、ハンドル基板に連結された加熱素子(例えば熱プレート)を用いる焼付け処理であってもよい。代替の実施形態において、熱処理は、ドナー基板に連結された加熱素子(例えば熱プレート)を用いる焼付け処理であってもよい。熱処理は、ドナー基板の厚さの一部およびハンドル基板の一部にわたって温度勾配を与える。あるいは、熱処理は、所定の時間、所定の温度で結合構造を維持する。好ましい実施形態に従って、互いに永久的に取り付けるためのシリコンドナー基板およびハンドル基板に関して、好ましくは、温度は、約1時間、摂氏約200℃または250℃〜摂氏約400℃であり、好ましくは、摂氏約350℃である。特定の用途に依存して、他の変更、改変および代替であってもよい。
特定の実施形態において、基板は、低温熱処理を用いて一緒に結合または融合される。低温熱処理は、一般に、注入された粒子が、制御されない劈開作用を生み出すことができる材料領域上で過度な応力で配置されないことを確実にする。特定の実施形態において、低温結合プロセスは、自己結合プロセスによって起こる。
あるいは、種々の他の低温技術は、ドナー基板表面領域をハンドル基板に連結するために使用され得る。例えば、静電気または陽極接合技術は、2つの基板を一緒に連結するために使用され得る。特に、1つまたは両方の基板表面は、他の基板表面に引き付けるために荷電される。あるいは、ドナー基板表面は、種々の他の通常の公知の技術を用いてハンドル基板に融合され得る。もちろん、使用される技術は用途に依存する。
図18を参照して、この方法は、ドナー基板からの半導体材料の厚さを除去するために劈開面の選択された部分に与えられたエネルギー1801を用いて劈開プロセスを開始することを含むが、材料の厚さは、ハンドル基板に連結されたままである。特定の実施形態に依存して、特定の他の変更であってもよい。例えば、劈開プロセスは、ドナーから選択的に材料の厚さを含まない伝播劈開前部を用いる制御された劈開プロセスであってもよいが、材料の厚さはハンドル基板に連結されたままである。代替の劈開技術もまた、使用することができる。そのような技術は、カリフォルニア、サンノゼのSilicon Genesis CorporationのNanocleave(商標)プロセス、フランスのSoitec SAのSmartCut(商標)プロセス、および日本、東京のCanon Inc.のEltran(商標)プロセスと呼ばれるものなどがあるが、それらに限定されない。次いで、この方法は、特定の実施形態に従って、ハンドル基板に提供された厚さの材料を有するドナー基板の残っている部分を取り除く。ドナー基板の残っている部分は、好ましい実施形態に従う別のドナー基板として再利用され得る。もちろん、他の変更、改変および代替があってもよい。
特定の実施形態において、光起電装置のような装置は材料の厚さ内に形成されてもよい。そのような適用は、2006年3月17日に出願された米国仮特許番号第60/783586号に記載されるHenley,Francois J.という名前の同一出願人の別の出願の「Method and Structure for Fabricating Solar Cells Using a Layer Transfer Process」においてより十分に記載され、その全体は本明細書中に参照として援用される。もちろん、他の変更、改変および代替があってもよい。
再び、一例として、単結晶シリコンの中の不純物としての注入H3+イオンを用いる。注入エネルギーは100kevで与えられる。シリコン材料の厚さは、約250nmの厚さを有し得る。厚化プロセスは、材料の上に製造された太陽電池を効果的に増強するためにシリコン材料を厚化するために必要とされ得る。厚化プロセスは、高温または低温成長プロセスを用いる直接的なエピタキシャルプロセスであってもよい。厚化プロセスはまた、液相または固相エピタキシャル再成長プロセスの後に続き、シリコン材料の厚さに堆積されたアモルファスシリコンまたはポリシリコンを含んでもよい。あるいは、より高いエネルギー注入プロセスもまた、十分な厚さの吸収体層を転写させるために使用され得る。水素および/またはヘリウム注入を用いて劈開面を形成するために、約500keVまたはそれより高い注入エネルギーを使用してもよい。もちろん、他の変更、改変および代替であってもよい。
効果的に、注入プロセスは、表面からの半導体材料の厚さにおける不純物領域を規定する特定の深さまで半導体基板の上面を通して特定のエネルギー粒子を導入する。一例としてシリコン基板が挙げられる。シリコン基板は、しばしば、特定の不純物(例えばP型)を有することを条件とする。P型不純物は、0.005〜50ohm−cmの低効率を与えるために、約1E16−1E20原子cm-3のホウ素濃度で与えられ得る。そのようなウェハに関して、特定の実施形態において、P型不純物は、基板の表面に近接する領域において濃密なドープP+領域を形成させるために注入され得る。特定の実施形態において、ホウ素粒子は、とりわけBF3またはBCl3のような前駆物質から誘導され得る。用途に依存して、ホウ素種は、通常、シリコン基板の選択された深さに貫通するまで所定の運動エネルギーで与えられる。もちろん、他の変更、改変および代替があってもよい。
例としてシリコンウェハ内の注入種としてBF3を用いると、注入プロセスは、走査プロセスを用いて約450mmのイオンシャワーヘッド幅を有するイオンシャワーシステムを使用して与えられ得る。ホウ素は、シリコンにおいて約400nm〜約500nmの深さまで1cm3あたり約1020原子のホウ素濃度を与えるために、1cm2あたり約5×1014イオンドーズで約100keVのエネルギーで与えられ得る。シリコンウェハにおいて1cm2あたり約5×1014ホウ素原子の注入ドーズに関して、450mm幅にわたる任意の表面領域についての走査時間は、約55秒であり得る。注入温度は、摂氏約−20℃〜約600℃の範囲であり、好ましくは、ドーパントイオンの十分な質が注入されたシリコンウェハから拡散することを防ぐために摂氏約400℃未満である。ホウ素イオンは、約±0.05〜±0.15ミクロンの正確さで選択された深さまでシリコンウェハ内に選択的に導入され得る。注入後、シリコンウェハは、通常、基板内のドーパント粒子を分配および電気的に活性化するためにアニールプロセスに供される。もちろん、使用されるイオンの種類およびプロセス条件は用途に依存する。
用途に依存して、例えば、N型不純物は、P型半導体基板の表面付近内の厚さ内に注入されてもよいという変更があってもよい。特定の実施形態において、不純物粒子は所定の深さに与えられる。そのようなN型不純物は、リン、ヒ素、アンチモンまたは他の適切な原子を含んでもよい。一例として注入種としてリンを挙げる。リン種は、前駆物質として少なくともPH3を用いて与えられ得る。注入エネルギーは、数10kev〜数MeVで与えられ得る。例えば、注入は、約150nmおよび約1019原子/cm3の平均注入幅を与えるために約1×1014原子/cm2のドーズで約100kevでP+によって与えられ得る。通常、注入は、基板内の一定量の結晶転位および他の微小欠陥を引き起こす。そのような欠陥は、後の熱処理(例えば、熱アニール、高速熱アニール)を用いて少なくとも部分的に修復され得る。特定の実施形態において、N型不純物は、P型半導体基板の厚さにおいて少なくとも1つのpn接合を与える。特定の実施形態において、少なくとも1つのpn接合を、装置(例えば太陽電池)を製造するために使用することができる。もちろん、他の変更、改変および代替があってもよい。
図20〜22は、本発明の実施形態に従う太陽電池を製造する方法を示す簡略図である。図20に示されるように、半導体基板に注入された不純物は、半導体基板の表面付近の厚さにpn接合2001または複数のpn接合を与える。好ましい実施形態において、光電池構造のような装置は、pn接合または複数のpn接合を用いて半導体基板の厚さに形成され得る。もちろん、他の変更、改変および代替であってもよい。
図21に示されるように、この方法は、厚さ内に少なくとも1つの光電池構造を有する材料の厚さにおいてpn接合を含む半導体基板の表面領域を覆う層2101を形成する。接触層は、適切な任意の透明な導電体材料(ITOなど)から作製され得る。他の材料もまた、使用することができる。好ましい実施形態において、接触層は、光電池の各々と接続する複数の電極を製造するためにパターン化される。光電池が反対側から光を照らされた場合、接触層は、電池を通って帰り道を可能にするために最大光収集に効果的に役立つために伝達および好ましくは高い屈折率に対して不透明であってもよい。さらに効果的に最適化するために表面テクスチャリングもまた、全光吸収および変換を用いて複数の内部反射を引き起こすために電池内の反射鏡から光を均等核酸に変換することによって周知である。もちろん、他の変更、改変および代替であってもよい。
特定の実施形態において、この方法はまた、図22に示されるように少なくとも1つの光電池を含む平板化された接触層を覆う表面領域2203を有する平板化された誘電体層2201を形成する。誘電体層は、CVDプロセスなどを用いて堆積された二酸化ケイ素のような材料を含んでもよい。特定の実施形態において、誘電体層は実質的に光学的に透明であり、電磁放射が誘電体層を通って横断することを可能にする。簡略化された光電池構造2200を図22に示す。その後、特定の実施形態において、光電池構造は、さらに処理されて、太陽電池モジュールおよび太陽電池アセンブリ内に取り付けられ得る。もちろん、他の変更、改変および代替があってもよい。
本発明の別の実施形態は以下の実施例に記載されている。RFQ−Linacの使用が有用であり、ビーム拡大後、この源は、500mm×500mm固定イオンビームを発現する(これもまた、質量選択イオンシャワーヘッドと呼ばれ得るか、または当業者により適切かつ理解される他の用語である)。およそ1メートル×1メートルのトレイ内に配置された複数のタイルの大量生産についての特定の実施形態において、ビームは、タイルのあるトレイの幅を走査するのに十分ではなく、従って、縦方向および横方向走査プロセスがプロセスチャンバ内で行われる。図26は、本発明の1つの実施形態に従うRFQ−Linac質量選択イオンシャワー源を示す。イオンビームは拡大されるが、領域が拡大されたイオンビーム範囲を超える場合、注入領域のX−Y走査を含む。例として、ビーム走査の平均は、標的表面の各点がイオンシャワービームを均一に走査される全ドーズを一体化することによってイオン流出平均を通してビーム光束および空間エネルギー不均一性を取り除く。図27は、トレイ内に配置されたシリコンタイルの6×6アレイ上の注入プロセスチャンバ内のイオンシャワービームのXY走査による注入ドーズ正規化の概念を示す。ビーム光束平均化は、全てのタイルおよび各々のタイル内にわたる劈開プロセスを開始および伝播するために同様のプロセス条件を使用する能力において劈開プロセスがより予測可能で均一になることを可能にする。空間エネルギー平均化は、任意の平均化をせず、着実に悪くなるタイル表面平面性を生じる、ビーム入射角またはエネルギーにおいてわずかな差異を有し得るビームの全ての部分を走査することによって全てのタイルおよび各々のタイル内にわたって高度に均一な平均分離厚さを達成するのに役立つという利点がある。これにより、平面を修復するためにタイルの頻繁な研磨またはラップ仕上げを必要とする。もちろん、本発明の別の特定の実施形態に従って、所定の注入制御劈開プロセスを達成するための予測可能なドーズ不均一性は、特定のビーム束および走査プロファイルを用いて導入され得る。このパターン化された注入劈開技術は、同一出願人による米国特許第6,290,804号明細書および同第6,248,649号明細書により十分に記載されており、本明細書中に参照として援用されるが、他のものであってもよい。
実施例は、ただ、拡大された固定ビームおよび注入領域のX−Y走査の使用を記載しているが、本発明はこの特定の実施例に限定されない。本発明に従う代替の実施形態は、ビーム自体の走査動作、およびトレイの物的移動の1つまたは両方と併せてより狭いビームを利用することができる。再び、ビームおよび/またはトレイの移動速度は、全標的領域の注入、および注入領域にわたるビーム束の平均化を可能にする。
いったん、処理されるトレイ内の複数のタイルにわたってドーズが統合されると、トレイは、プロセスチャンバから出て行き、本発明の連続注入プロセスに従うプロセスのための新しいトレイに取り替えられ得る。タイルの加熱が注入プロセスの間に使用される場合、繰り返される加熱および冷却がそのような技術を用いるのを回避するため、膜の分離は側面チャンバ内で直接成され得る。可能性のある方法が図28に示され、複数(例えば2)のトレイ内の厚いタイルの注入および後の劈開の代替の使用を示す。特定の実施形態において、連続注入プロセスは、トレイチャンバ1および2の代替の注入によって成される。この図において、トレイチャンバ#2内に以前に注入されたトレイが、劈開および次の注入プロセスの準備をしている間にトレイチャンバ#1は注入される。プロセスの産物は、トレイチャンバ#2から劈開して得られた薄いシリコン層である。劈開後のタイルの表面は、任意の表面を準備せずに生じるように新しい注入および劈開プロセスを可能にする十分に滑らかで一般的な質である。いくらかの表面準備は必要であり(各々の注入/劈開サイクル時のいずれか、またはいくらかの所定の数の注入/劈開サイクルの後)、プロセスは、もとの位置またはシステムの外側で得て、表面処理されたトレイと交換されたトレイのいずれかで成され得る。もちろん、他の変更、改変および代替があってもよい。
特定の実施形態において、各々のタイルの厚さは、処理の間の所望の劈開された厚さおよびトレイの実際の重量に応じる。例えば、100μmの厚さの劈開は、新しいタイルと交換する前に、出発タイル材料厚さの1センチメートルあたり100よりいくらか少ない伝送を可能にする。20μm膜プロセスが数センチメートルのタイルを有する間にそのような厚い膜を数センチメートルの厚さの成形されたタイルに使用することは利点があり得る。不定期のタイルの交換は、中断せずに何時間もの連続操作を可能にし、それによって、生産性が向上し、プロセスのコストが減少する。不定期のトレイまたはタイルの外部プロセスはまた、そのような温度変化が、タイルの厚さの比較的大きな熱質量に起因して時間がかかる注入温度からタイルの冷却を必要とせずにより効果的な生産を可能にする。もちろん、他の変更、改変および代替であってもよい。
本発明の1つの実施形態に従って、注入材料のハイスループットが達成され得る。例えば、1つの実施形態に従って、125mm×125mmの面積を有する基板の8×8アレイを適合する形状因子を有するトレイは、約15分で1−2E16の水素ドーズで注入され得る。この実施形態に従って、約4m2の表面領域は、1時間で注入され得る。
この実施形態に従う劈開プロセスは、Silicon Genesis Corporation(例えば、全ての目的のために参照として援用される同一出願人による米国特許第6,013,563号明細書)によって教示された層転写プロセスを用いて成され得る。教示された劈開プロセスに従って、タイルは、200℃〜600℃に加熱され得、選択された深さへの適切な水素ドーズの注入後に注入プロセスチャンバから取り除かれ得る。例えば、1MeV H+注入は、約16μmのシリコンを除去することを可能にする。注入の間の温度に依存して、注入プロセス後に劈開を可能にする効果的なドーズは、5e15cm-2〜5e17cm-2の範囲に及び得る。いったん、トレイが、トレイ劈開チャンバ内に存在すると、1つ以上のタイルは、膜を解放するために別のアニールおよび劈開プロセスに供され得る。好ましい実施形態において、1つ以上または全てのタイルは、膜を解放するために同時に処理される。図29は、本発明の1つの実施形態に従って、加熱されたタイルから離れた膜の劈開および転写を示す。劈開は、冷却ガスが、膜の劈開を引き起こすのに十分なエネルギーでタイルの上部の熱ストレスに注入されるタイルを加熱している間に起こる。図29aにおいて、多孔質の穴を有する適切な材料(例えば金属またはセラミック)で作製されたチャックは、注入されたタイル表面の近接にもたらされる。チャックの距離は小さいが、加熱されたガスの陽圧は、表面と接触することからチャックを維持する。この時間の間、ガスは、エッチャントまたはエッチング、不動態化、またはそうでなければ取り外された膜の1つの表面になるタイルの上面を準備するための他の表面準備ガスの使用によって注入後の表面を準備するために選択され得る。例えば、シリコンエッチングガス(例えば、SF6またはNF3)は、タイル表面をエッチングするために利用され得るが、オゾン、酸素または窒素は、表面層を不動態化するために導入され得る。あるいは、表面は、窒素および/または酸素含有種を含むプラズマプロセスを用いて不動態化され得る。実施形態に依存して、プラズマプロセスは、注入成分および/またはプラズマ処理成分を含んでもよい。いったん、チャックが所定の距離に存在すると、図29bに示されるように、温度で突然の変化を引き起こし、水素劈開面のタイル付近深さの残余から劈開するための膜を引き起こす熱ストレスを生成するために冷却ガスがギャップに注入される。必要に応じて、タイル温度は、この工程の前に上昇または低下し得る。いったん、フィルムが取り外されると、図29cは獲得プロセスを示す。ここで、低温/冷却ガスは止められ、タイルから離れて取り外された膜を獲得して持ち上げるために真空が始まる。接触が所望されない場合、ベルヌーイチャック構造もまた、非接触操作を可能にするために真空の代わりに使用され得る。静電気チャックもまた、取り外されたフィルムを維持するために使用され得る。明らかに、劈開プロセスが、ガスおよび真空チャックを利用する場合、いくらかの制限された圧力は、トレイ劈開チャンバ内に存在する。静電気的チャックのような非ガスチャック維持方法に沿った純粋な熱的、機械的および非流動エネルギーパルスの使用は、トレイ劈開チャンバ内に残存させるために真空を可能にする。用途および劈開は、その用途に依存する。
全てのタイルは同時に劈開され得、フィルムはこの技術によって獲得され得、それによって、トレイが、特定の実施形態に従う別の注入プロセスのプロセスチャンバ内に再導入することを可能にする。取り外された膜は集められて、さらなる処理のために注入/劈開システムの外にもたらされ得る。トレイが注入プロセスの前にもたらされる前および劈開トレイが膜を別のトレイ(例えば転写トレイと呼ばれ、さらに以下に説明される)に転写した後に、遊離劈開チャック表面は、所望の場合、劈開後の表面を準備するために使用され得る。
他の劈開技術もまた、上記の実施形態の代わりに使用してよい。例えば、劈開は、膜を劈開するために熱シンク、熱源および機械力の組み合わせを用いてなされ得る。劈開はまた、劈開プロセスの前に解放可能または所定の方法で結合された適切なハンドル基板の上で劈開が成され得る。また、純粋な熱劈開は、例えば、所定の時間ウインドウ内に取り外しを可能にするのに十分にタイル温度を上昇することによって実施され得る。走査エネルギーをまた、劈開プロセスの制御された開始および伝播を可能にするために使用することもできる。例えば、第1のタイル側からの別のタイルまでの極低温ガスの指定時刻に作動する解放および伝播は、第1の側から他の側に達成するように劈開を伝播することを可能にする。レーザーまたは他の直接的エネルギー源のようなエネルギーのパルスもまた、劈開作用を開始するために使用され得る。劈開開始および伝播のこの例および他の例は、同一出願人による米国特許第6,013,563号明細書に見出され得、全ての目的のために参照として本明細書中に援用される。実施形態に依存して、他の技術もまた、使用することができる。
劈開チャンバ概念を用いる特定の実施形態において、連続プロセスにおいて基板を製造する方法は、以下のように簡潔に要約され得る。
1.基板部材を提供し、各々の基板部材は複数のタイルを含む(例えば、再利用可能な基板(例えば、バルクシリコン、バルクゲルマニウム、他の材料部材));
2.真空環境においてプロセスチャンバ上に第1のトレイ劈開チャンバから第1の複数のタイルを含む第1の基板部材を転写する;
3.真空環境において第1の基板部材を維持する;
4.第1の複数のタイルを走査注入プロセスに供する;
5.第1の複数のタイルについての走査注入プロセスを完了する;
6.注入された第1の複数のタイルを含む第1の基板部材を第1のトレイ劈開チャンバに転写する;
7.真空環境においてプロセスチャンバ上に第2のトレイ劈開チャンバから第2の複数のタイルを含む第2の基板部材を転写する;
8.第2の複数のタイルを走査注入プロセスに供する;
9.注入された第1の複数のタイルを含む第1の基板を、光学表面準備および劈開プロセスに処理して、複数の転写された膜を取り外し、維持する;
10.必要に応じて、第1の複数のタイルの劈開面を次の注入プロセスのための表面を準備するように処理する;
11.走査注入プロセスの完了の際に注入された第2の複数のタイルを含む第2の基板部材を、第2のトレイチャンバに取り外す;
12.真空環境においてプロセスチャンバ上に第1のトレイ劈開チャンバから第1の複数のタイルを含む第1の基板部材を転写する;
13.第1の複数のタイルを走査注入プロセスに供する;
14.注入された第2の複数のタイルを含む第2の基板部材を光学表面準備および劈開プロセスに供して、複数の転写された膜を取り外して、取り外された複数の転写された膜を維持する;
15.必要に応じて、第2の複数のタイルの劈開面を次の注入プロセスのための表面の準備に供する;
16.第1および第2の基板部材および所望の場合、他の基板を含む基板上で代わりの注入/劈開工程を繰り返す;
17.所望の場合、他の工程を実施する。
示されるように、本発明の方法は、注入技術を実施するための工程を含む。例として、トレイに保持された転写膜は、転写プロセスを用いて別のトレイ(転写トレイと呼ばれる)に順に与えられ、ここで、例えば、膜を維持する複数の劈開チャック要素は、露出された膜表面の近接に配置される。転写トレイチャックの真空は、閉じられる劈開チャックからの真空として開けられ、それによって転写トレイ上に劈開トレイから膜の転写を達成する。次いで、転写トレイは、ロードロックシステムを介して分離された膜を維持するシステムから排出され得る。それによって、注入プロセスチャンバ内の後方に転写される前に、劈開チャックは基板部材を自由に処理する。例えば、劈開チャックは、劈開タイル表面およびエッチャントに近接する後方に配置され得るか、または他の表面伝播ガスが、表面準備工程を実施するために注入され得る。もちろん、他の変更、改変および代替であってもよい。
特定の実施形態において、転写された膜はまた、縁、表面エッチングまたは研磨によって脆弱性および破損を制限するために処理され得る。これらの膜は、自立した微小クラックであるか、またはナノ欠陥であるが、材料の強度を顕著に低下させて、膜の破損を引き起こし得る。光起電処理または自立膜として解放する前に、エッチング研磨工程が必要とされ得る。実施形態に依存して、特定の工程が付け足され、組み合わされるか、または拡張されてもよい。もちろん、他の変更、改変および代替であってもよい。
上述は、特定の実施形態の十分な説明であるが、種々の改変、代替の構成物および等価物を使用してもよい。上述は、選択された一連の工程を用いて記載されているが、記載された工程の任意の要素の任意の組み合わせおよび他のものを使用してもよい。さらに、実施形態に依存して、特定の工程は、組み合わされ、および/または取り除かれてもよい。さらに、代替の実施形態に従って、水素粒子は、改変されたドーズおよび/または劈開特性を用いて劈開面を形成させるためにヘリウムおよび水素イオンの同時注入を用いて置換されてもよい。あるいはまたはさらに、リンが他のN型不純物(例えば、ヒ素など)と置換され得る。例えば、プロセスは、(i)2つの並行シャワーヘッドを有するようにイオンシャワーヘッドを伸張して、連続して2つの種のうちの1つをそれぞれ注入する工程、(ii)1つのシャワーヘッドを使用して、第1の種および第2の種を連続して注入する(改変された第2の走査速度を介して種、エネルギー、および全ドーズを用いて、第2の時間基板を走査するか、または第2の注入タイル/ウェハ温度を選択する)工程、および(iii)両方の種が、同じイオンシャワーヘッドを介して共に同時注入される実際の同時注入プロセスを用いる工程によって改変され得る。もちろん、他の変更、改変および代替であってもよい。従って、上述の説明および例示は、添付の特許請求の範囲によって規定された本発明の範囲を制限するものではない。
本発明の実施形態に従う基板を製造するための方法を示す簡略化したプロセスのフローチャート図である。 本発明の実施形態に従う基板を製造するための連続工程についてのシステムを示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程についてのトレイ装置を示す略図である。 本発明の実施形態に従う注入プロセスを示す略図である。 本発明の実施形態に従う基板を製造するための連続工程についてのトレイ装置を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程についてのトレイ装置を示す略図である。 本発明の実施形態に従う基板を製造するための連続工程についてのトレイ装置を示す略図である。 本発明の実施形態に従う層が転送された基板を製造する方法を示す。 本発明の実施形態に従う層が転送された基板を製造する方法を示す。 本発明の実施形態に従う層が転送された基板を製造する方法を示す。 本発明の実施形態に従う層が転送された基板を製造する方法を示す。 本発明の実施形態に従う層が転送された基板を製造する方法を示す。 本発明の実施形態に従う太陽電池構造を製造する方法を示す。 本発明の実施形態に従う太陽電池構造を製造する方法を示す。 本発明の実施形態に従う太陽電池構造を製造する方法を示す。 本は発明の実施形態に従うシリコンの厚さの範囲およびシリコン太陽電池用の用途の分類を示す略図である。 本発明の実施形態に従う厚い結晶性材料膜を製造するために使用され得る源の例としてプロトン様式高密プラズマ源を示す略図である。 高H+含有量を示すプラズマ化学の質量分析を示す。 本発明の実施形態に従う基板を製造するためのイオンシャワー連続工程システム中に一体化されたリモートプラズマ源の例を示す略図である。 本発明の実施形態に従う選択されたRFQ−Linac注入シャワーヘッドの質量を示す略図である。 本発明の実施形態に従う横軸および縦軸走査を用いた基板を製造するための連続工程の略図である。 本発明の実施形態に従う劈開プロセスの略図である。 本発明の実施形態に従う図29a〜cは、連続注入および劈開システムの組み合わせの略図である。

Claims (119)

  1. 連続注入プロセスを用いて基板を形成するための方法であって、前記方法は、
    可動トラック部材を提供する工程であって、前記可動トラック部材はチャンバ内に提供され、前記チャンバは入り口、出口およびプロセスチャンバを含む工程、
    前記入り口において第1の複数のタイルを含む第1の基板を維持する工程であって、前記チャンバは、真空環境中に維持される工程、
    前記可動トラック部材の上に前記入り口から前記第1の複数のタイルを含む前記第1の基板を転写する工程、
    前記第1の複数のタイルを含む前記チャンバが真空環境中に維持されている間に、走査注入プロセスを用いて前記第1の複数のタイルを第1の注入プロセスに供する工程、
    前記入り口において第2の複数のタイルを含む第2の基板を維持する工程であって、前記第1の複数のタイルが注入されている間に、前記入り口が真空環境中に維持される工程、
    前記可動トラック部材の上に前記入り口から第2の複数のタイルを含む前記第2の基板を転写する工程、および
    前記走査注入プロセスを用いて前記第2の複数のタイルを第2の注入プロセスに供する工程、を包含する方法。
  2. 前記入り口および前記出口が、前記チャンバに接続されたロードロックシステムによって提供される、請求項1に記載の方法。
  3. 前記走査注入プロセスが、前記第1の基板上の前記タイルの各々の厚さ内の劈開面によって規定された材料の厚さを形成する、請求項1に記載の方法。
  4. 前記走査注入プロセスが、前記第2の基板上の前記タイルの各々の厚さ内の劈開面によって規定された材料の厚さを形成する、請求項1に記載の方法。
  5. 前記注入プロセスの後に、前記第1の複数のタイルおよび前記第2の複数のタイルがそれぞれ、制御された劈開プロセスに供される、請求項1に記載の方法。
  6. 前記走査注入プロセスが、注入ビームの移動によって与えられる、請求項1に記載の方法。
  7. 前記走査注入プロセスが、前記可動トラック部材によって前記第1の基板の空間的移動によって与えられる、請求項1に記載の方法。
  8. 前記第1の基板が、トレイ装置を含む、請求項1に記載の方法。
  9. 前記可動トラック部材が、複数のローラー、空気軸受、または可動トラックを備える、請求項1に記載の方法。
  10. 前記走査注入プロセスが、水素およびヘリウム種の同時注入を含む、請求項1に記載の方法。
  11. 前記走査注入プロセスが、水素注入プロセスおよびヘリウム注入プロセスを含む、請求項1に記載の方法。
  12. 前記走査注入プロセスが、第1のヘリウム注入プロセスおよび水素注入プロセスを含む、請求項1に記載の方法。
  13. 前記走査注入プロセスが、前記タイルの各々の厚さ内の劈開面によって規定された材料の厚さの形成を引き起こすために高エネルギー注入プロセスを含み、前記高エネルギー注入プロセスによって与えられる場合、前記材料の厚さが、少なくとも500ナノメートルである、請求項1に記載の方法。
  14. 前記走査注入プロセスが、第1の注入プロセスおよび第2の注入プロセスを含む、請求項1に記載の方法。
  15. 前記複数のタイルの各々の周辺領域を保護するためにマスクを維持する工程をさらに包含する、請求項1に記載の方法。
  16. 前記タイルの各々を熱処理に供して、前記走査注入プロセスの間に前記タイルの各々を加熱する工程をさらに包含する、請求項1に記載の方法。
  17. 前記タイルの各々を熱処理に供して、前記走査注入プロセスの間に前記タイルの各々を加熱する工程であって、前記熱処理は、伝導、赤外線放射、対流、またはそれらの組み合わせから選択される工程をさらに包含する、請求項1に記載の方法。
  18. 前記チャンバが、前記タイルの各々の中の種を注入するための別のチャンバに接続される、請求項1に記載の方法。
  19. 前記第1の複数のタイルおよび前記第2の複数のタイルのそれぞれが、前記走査注入プロセスの後に熱分離処理に供される、請求項1に記載の方法。
  20. 前記第1の複数のタイルおよび前記第2の複数のタイルのそれぞれが、前記走査注入プロセスの後に多孔質シリコン分離処理に供される、請求項1に記載の方法。
  21. 前記走査注入プロセスが、前記第1の基板上の前記タイルの各々の厚さ内の少なくとも1つの不純物領域において形成される、請求項1に記載の方法。
  22. 前記走査注入プロセスが、前記第2の基板上の前記タイルの各々の厚さ内の少なくとも1つの不純物領域において形成される、請求項1に記載の方法。
  23. 前記走査注入プロセスが、前記第1の複数のタイルの各々の厚さおよび前記第2の複数のタイルの各々の厚さにおいてP型不純物種を与え、前記P型不純物種は、ホウ素種または他のものを含む、請求項1に記載の方法。
  24. 前記走査注入プロセスが、前記第1の複数のタイルの各々の厚さおよび前記第2の複数のタイルの各々の厚さにおいてN型不純物種の注入を与え、前記N型不純物種は、リン種、アンチモン種、ヒ素種または他のものを含む、請求項1に記載の方法。
  25. 前記第1の複数のタイルを第1の注入プロセスに供する工程が、前記第1の複数のタイルを含む前記チャンバが真空環境中に維持されている間に、少なくとも1つの前記第1の複数のタイルから劈開された材料の自立厚さを形成するのに適切な第1の決定された量より大きい高エネルギー範囲で作用可能な走査注入プロセスを用いて少なくとも1つの水素負荷種を含む注入に前記第1の複数のタイルを供する工程を包含し、そして、
    前記第2の複数のタイルを第2の注入プロセスに供する工程が、前記第1の決定された量より大きい前記高エネルギー範囲で作用可能な前記走査注入プロセスを用いて少なくとも1つの水素負荷種を含む注入に前記第2の複数のタイルを供する工程を包含する、請求項1に記載の方法。
  26. 前記第1の決定された量が、前記第1の注入プロセスについて約550keV〜約5MeVの範囲であり、前記第1の複数のタイルがシリコン材料から構成される、請求項25に記載の方法。
  27. 前記第1の決定された量が、前記第1の注入プロセスについて約550keV〜約5MeVの範囲であり、前記第1の複数のタイルが単結晶シリコン材料から構成される、請求項25に記載の方法。
  28. 前記水素負荷種が、実質的にH+またはH2+またはH3+である、請求項25に記載の方法。
  29. 前記第1の複数のタイルの各々が、1つまたは複数の混入物質を遮蔽するためにスクリーン層を有する表面領域を含む、請求項1に記載の方法。
  30. 前記第1の走査注入プロセス後に、前記第1の複数のタイルを熱処理に供する工程をさらに包含する、請求項1に記載の方法。
  31. 前記第1の走査注入プロセスが、実質的に一定の電力密度を維持する、請求項1に記載の方法。
  32. 走査プロセスを用いて基板を形成するための方法であって、前記方法は、
    可動トラック部材を提供する工程、
    前記可動トラックの上に複数のタイルを含む基板を提供する工程、
    真空中に前記複数のタイルを含む前記基板を維持する工程であって、前記真空はチャンバによって与えられる工程、
    第1の注入プロセスの近接内に前記可動トラックを用いて前記複数のタイルを含む前記基板を転写する工程、
    第1の走査プロセスを用いて前記複数のタイルを前記第1の注入プロセスに供する工程、
    第2の注入プロセスの近接内に前記可動トラックを用いて前記複数のタイルを含む前記基板を転写する工程、
    第2の走査プロセスを用いて前記複数のタイルを前記第2の注入プロセスに供する工程、を包含する方法。
  33. 前記複数のタイルの各々が、再利用可能な基板部材である、請求項32に記載の方法。
  34. 前記第1の注入プロセスおよび前記第2の注入プロセスが、前記再利用可能な基板部材の厚さにおいて劈開面によって規定された材料の厚さを与える、請求項32に記載の方法。
  35. 前記第1の注入プロセスおよび前記第2の注入プロセスの後に、前記基板部材の各々が、制御された劈開プロセスにさらに供される、請求項32に記載の方法。
  36. 前記第1の走査プロセスが、注入ビームの移動、前記トラックの移動、または前記注入ビームの移動および前記トラックの移動の両方によって与えられる、請求項32に記載の方法。
  37. 前記第1の走査プロセスが、ガス、電圧、およびイオン種によって特徴付けられる、請求項32に記載の方法。
  38. 前記第2の走査プロセスが、ガス、電圧、およびイオン種によって特徴付けられる、請求項32に記載の方法。
  39. 前記第2の走査プロセスが、前記可動トラック部材によって与えられる、請求項32に記載の方法。
  40. 前記第2の注入プロセスが、注入ビームの移動、前記トラックの移動、または前記注入ビームの移動および前記トラックの移動の両方によって与えられる、請求項32に記載の方法。
  41. 前記第2の注入プロセスが、第2の注入装置によって与えられる、請求項32に記載の方法。
  42. 前記可動トラック部材が、複数のローラー、複数の空気軸受、または可動トラックを備える、請求項32に記載の方法。
  43. 前記可動トラックが、直線上に与えられる、請求項32に記載の方法。
  44. 前記可動トラックが、ロボット構造において与えられる、請求項32に記載の方法。
  45. 前記複数のタイルの各々が、前記複数のタイルの各々の縁領域を保護するために周囲の注入シールドを有する請求項32に記載の方法。
  46. 前記複数のタイルの各々が、前記タイルの各々の周辺領域において約1センチメートルの排除領域を有する、請求項32に記載の方法。
  47. 制御された劈開プロセスを実施して、少なくとも1つの前記タイルから材料の厚さを除去し、前記タイル上に残っている劈開表面領域を形成して、前記劈開表面領域に研磨プロセスを実施して、平板化した表面領域を形成する工程をさらに包含する、請求項32に記載の方法。
  48. 前記周囲の注入シールドが、アモルファスシリコンまたはシリコンまたは単結晶シリコンまたはシリコンゲルマニウムから作製される、請求項45に記載の方法。
  49. 前記注入装置がシャワーヘッドを備えるように構成され、前記シャワーヘッドは約450mmの幅を有する、請求項32に記載の方法。
  50. 前記イオン種が分子イオンH3+を含み、前記分子イオンが20×10-6amps/cm2の電流密度または1.25×10143+イオン/cm2/秒または3.75×1014+イオン/cm2/秒を与える、請求項32に記載の方法。
  51. 前記注入プロセスが、2.0×1016水素原子/cm2のドーズを与える、請求項32に記載の方法。
  52. 前記第1の注入プロセスおよび前記第2の注入プロセスが、前記複数のタイルの各々の厚さにおいて少なくとも1つの不純物領域を与える、請求項32に記載の方法。
  53. 前記第1の注入プロセスおよび前記第2の注入プロセスが、前記複数のタイルの各々の厚さ内に少なくとも1つの不純物領域を与える、請求項32に記載の方法。
  54. 前記走査プロセスが、約120keV〜約2.1MeVの範囲のエネルギーで作用可能であり、前記第1の注入プロセスおよび前記第2の注入プロセスが水素種を含む、請求項32に記載の方法。
  55. 前記複数のタイルの各々が、前記タイルの各々の周辺領域において約1センチメートルの排除領域を有する、請求項32に記載の方法。
  56. 前記複数のタイルが、前記注入プロセスの方向に対して軸外方向に配置される、請求項32に記載の方法。
  57. 前記複数のタイルが、前記注入プロセスの方向に対して軸上方向に配置され、前記注入プロセスの方向に対して軸外方向に配置された前記複数のタイルに対して注入プロセスの深さを増加させる、請求項32に記載の方法。
  58. 1つまたは複数の注入プロセスを実施するためのトレイ装置であって、前記トレイ装置は、
    フレーム部材であって、前記フレーム部材は複数のサイトを含む、フレーム部材、
    前記複数のサイトにそれぞれ与えられる複数の基板部材、および
    前記複数の基板部材についての支持を与えるように前記フレーム部材に収容されたトレイ部材、を備えるトレイ装置。
  59. 前記トレイ部材が、重力に対して垂直方向に与えられる、請求項58に記載のトレイ装置。
  60. 前記トレイ部材が、重力に対して逆方向に与えられる、請求項58に記載のトレイ装置。
  61. 前記トレイ部材が、一定の角度の方向に与えられる、請求項58に記載のトレイ装置。
  62. 前記トレイ部材が、前記複数の基板部材上の欠陥形成を防ぐための方向に与えられる、請求項58に記載のトレイ装置。
  63. 前記基板部材の各々が、約125mm×約125mmの面積を有する、請求項58に記載のトレイ装置。
  64. 前記基板部材の各々が、シリコン負荷材料を含む、請求項58に記載のトレイ装置。
  65. 前記複数のサイトが、6×6のサイト構造を有するアレイとして配置される、請求項58に記載のトレイ装置。
  66. 前記複数のサイトが、8×8のサイト構造を有するアレイとして配置される、請求項58に記載のトレイ装置。
  67. 前記複数のサイトが、3×3の300mmウェハを保持するためのアレイとして配置される、請求項58に記載のトレイ装置。
  68. 前記複数のサイトが、5×Nの200mmウェハを保持するためのアレイとして配置され、Nは5の整数およびそれより大きい、請求項58に記載のトレイ装置。
  69. 前記複数のサイトが、6×Nの150mmウェハを保持するためのアレイとして配置され、Nは6の整数およびそれより大きい、請求項58に記載のトレイ装置。
  70. 前記複数の再利用可能な基板が、結合プロセスおよび/または劈開プロセスに供され、前記結合プロセスおよび/または前記劈開プロセスは、前記複数の基板上で一緒にまたは別々に実施される、請求項58に記載のトレイ装置。
  71. 前記トレイ部材が、約1メートル×1メートルの面積を有する、請求項58に記載のトレイ装置。
  72. 前記基板部材の各々が、周囲の注入シールドを有する、請求項58に記載のトレイ装置。
  73. 前記基板部材の各々が、前記再利用可能な基板部材の各々の周辺領域において排除領域を有し、前記排除領域が約1cmおよびそれより小さい寸法を有する、請求項58に記載のトレイ装置。
  74. 前記基板部材の各々が制御された劈開プロセスにさらに供されて、少なくとも1つの前記基板部材から材料の厚さを取り除き、前記基板部材上に残っている劈開表面領域を形成し、前記残っている劈開表面領域は研磨プロセスに供されて、平板化した表面領域を形成する、請求項58に記載のトレイ装置。
  75. 前記注入シールドが、アモルファスシリコンまたはシリコンまたはシリコンゲルマニウムから選択される、請求項74に記載のトレイ装置。
  76. 前記基板部材の各々が、シリコンウェハを含む、請求項58に記載のトレイ装置。
  77. 前記基板部材の各々が、走査注入プロセスに供される、請求項58に記載のトレイ装置。
  78. 前記基板部材の各々が、前記走査注入プロセス後にアニールプロセスに供される、請求項77に記載のトレイ装置。
  79. 処理される複数のタイルを用いる走査注入装置であって、前記装置は、
    可動トラック部材、
    前記可動トラック部材に接続されたチャンバであって、前記チャンバは、基板を収容して真空環境中に前記複数のタイルを含む前記基板を維持するように適用されるチャンバ、および
    前記可動トラック部材に接続された少なくとも前記チャンバによって規定された注入装置であって、前記注入装置は、少なくとも前記チャンバによって規定された前記注入装置を通して前記可動トラック部材を介する前記基板の移動によって実施された第1の走査プロセスを用いて前記複数のタイルを複数の粒子に供することにより規定される注入装置、を備える走査注入装置。
  80. 連続注入プロセスを用いて基板をドーピングする方法であって、前記方法は、
    可動トラック部材を提供する工程であって、前記可動トラック部材はチャンバ内に提供され、前記チャンバは入り口、出口およびプロセスチャンバを含む工程、
    前記入り口に第1の複数のタイルを含む第1の基板を維持する工程であって、前記チャンバは真空環境中に維持される工程、
    前記可動トラック部材上に前記入り口から第1の複数のタイルを含む前記第1の基板を転写する工程、
    前記第1の基板を含む前記チャンバが真空環境中に維持されている間に、走査注入プロセスを用いて前記第1の複数のタイルを第1の注入プロセスに供する工程、
    前記入り口において第2の複数のタイルを含む第2の基板を維持する工程であって、前記第1の複数のタイルが注入されている間に、前記入り口は真空環境中に維持される工程、
    前記可動トラック部材上に前記入り口から前記第2の複数のタイルを含む前記第2の基板を転写する工程、および
    前記走査注入プロセスを用いて前記第2の半導体基板を第2の注入プロセスに供する工程、を包含する方法であって、
    前記第1の走査注入プロセスは、前記第1の基板の厚さにおいて不純物領域を与えて、光起電装置についての少なくとも1つのp−n接合を形成し、前記第2の走査注入プロセスは、前記第2の複数のタイルの厚さにおいて不純物を与えて、光起電装置についての少なくとも1つのp−n接合を形成する、方法。
  81. 前記第1の半導体基板および前記第2の半導体基板が、第1の伝導型のシリコンウェハであり、前記第1の伝導型がp型である、請求項80に記載の方法。
  82. 前記入り口および前記出口が、前記チャンバに接続されたロードロックシステムによって規定される、請求項80に記載の方法。
  83. 前記走査注入プロセスが、前記第1の基板上の前記タイルの各々の前記表面の近接における厚さ内の少なくとも1つの不純物領域で形成する、請求項80に記載の方法。
  84. 前記走査注入プロセスが、前記第2の基板上の前記タイルの各々の前記表面の近接における厚さ内の少なくとも1つの不純物領域で形成する、請求項80に記載の方法。
  85. 前記走査注入プロセスが、注入ビームの移動によって与えられる、請求項80に記載の方法。
  86. 前記走査注入プロセスが、前記可動トラック部材による前記第1の基板の空間的移動によって与えられる、請求項80に記載の方法。
  87. 前記第1の基板が、トレイ装置を含む、請求項80に記載の方法。
  88. 前記可動トラック部材が、複数のローラー、空気軸受、または可動トラックを備える、請求項80に記載の方法。
  89. 前記走査注入プロセスが、前記第1の複数のタイルの各々の表面の近接における厚さにおいて不純物粒子を与えて、光電池構造についての少なくとも1つのp−n接合を形成する、請求項80に記載の方法。
  90. 前記走査注入プロセスが、前記第2の複数のタイルの各々の表面の近接における厚さにおいて不純物粒子を与えて、光電池構造についての少なくとも1つのp−n接合を形成する、請求項80に記載の方法。
  91. 処理される複数のタイルを用いる走査注入装置であって、前記装置は、
    可動トラック部材、
    前記可動トラック部材に接続されたチャンバであって、前記チャンバは基板を収容して、真空環境中に前記複数のタイルを含む前記基板を維持するように適用されるチャンバ、および
    前記可動トラック部材に接続された少なくとも1つの前記チャンバによって規定された注入装置であって、前記注入装置は、少なくとも1つの前記チャンバによって規定された前記注入装置を通して前記可動トラック部材を介する前記基板の移動によって実施された第1の走査プロセスを用いて前記複数のタイルを複数の水素粒子に供することによって規定され、前記水素粒子は、H+またはH2+またはH3+から選択される注入装置、を備える、走査注入装置。
  92. 高エネルギー線形加速器プロセスを用いて1つまたは複数の層転写プロセスについての基板を形成するための方法であって、前記方法は、
    半導体基板を提供する工程であって、前記半導体基板は表面領域を有する工程、
    高エネルギー線形加速器プロセスを用いて前記表面領域の第1の部分を通して第1の複数の粒子を導入して、前記表面領域より下の半導体材料の第1の厚さ内に第1の選択された劈開領域を形成させる工程、
    前記高エネルギー線形加速器プロセスを前記表面領域の第2の部分に走査して、前記表面領域の第2の部分を通して第2の複数の粒子を導入して、前記表面領域より下の半導体材料の第2の厚さ内に第2の選択された劈開領域を形成させる工程、
    前記表面領域の他の部分を通して前記複数の粒子の導入を継続して、前記第1の選択された劈開領域および前記第2の選択された劈開領域を含む劈開領域を形成させる工程、および
    前記劈開領域の近接内の半導体基板の前記厚さを劈開して、前記半導体基板から前記材料の厚さを取り除く工程、を包含する方法。
  93. 前記線形加速器プロセスが、高周波四重極またはドリフト管線形加速器から選択される、請求項92に記載の方法。
  94. 前記複数の粒子が、中性イオンビーム、H種、H2種またはH-またはH+またはH2+種から選択される、請求項92に記載の方法。
  95. 前記走査が、前記注入粒子のビームの移動、前記基板の移動、または前記注入粒子のビームおよび前記基板の両方の移動によって与えられる、請求項92に記載の方法。
  96. 前記第1の複数の粒子が、前記高エネルギー線形加速器プロセスからの拡大ビームを用いて与えられる、請求項92に記載の方法。
  97. 前記半導体基板が熱エネルギーに供されて、第1の温度から第2の温度まで前記半導体基板の温度を増加させる、請求項92に記載の方法。
  98. 前記半導体基板が、トレイ装置における複数の半導体基板のうちの1つである、請求項92に記載の方法。
  99. 前記半導体基板が機械的に固定されて、静電的または機械的チャックで維持される、請求項92に記載の方法。
  100. 前記劈開が劈開チャンバおいて与えられ、前記導入が注入チャンバにおいて与えられる、請求項92に記載の方法。
  101. 前記劈開チャンバが前記注入チャンバに接続されて、前記劈開チャンバおよび前記注入チャンバに作動可能に配置されるロボット装置をさらに備える、請求項100に記載の方法。
  102. 前記導入プロセスの前に、前記表面領域を表面準備プロセスに供する工程をさらに包含する、請求項92に記載の方法。
  103. 前記半導体基板が静電的または機械的チャックに維持されている間に、前記供する工程が与えられる、請求項102に記載の方法。
  104. 前記導入プロセスの前に、前記表面領域を処理する工程をさらに包含する、請求項92に記載の方法。
  105. 前記処理が、エッチャント種または不動態化ガスを含む、請求項104に記載の方法。
  106. 前記半導体材料の厚さを転写トレイに転写する工程をさらに包含する、請求項92に記載の方法。
  107. 前記劈開が熱処理を用いて与えられる、請求項92に記載の方法。
  108. 前記劈開がヒートシンクまたは熱源を用いて与えられる、請求項92に記載の方法。
  109. 前記劈開が、前記半導体材料の厚さを分離するために機械的開始プロセスおよび伝播プロセスを含む、請求項92に記載の方法。
  110. 一部を劈開している間に、前記半導体材料の厚さの温度を増加させる工程をさらに包含する、請求項92に記載の方法。
  111. 前記劈開が、前記半導体材料の厚さの一部にエネルギーを選択的に付与する工程を包含する、請求項92に記載の方法。
  112. 前記複数の第1の粒子を導入する工程が、1e17H/cm2未満または5e16H/cm2未満または1e16H/cm2未満の吸収量で与えられる、請求項92に記載の方法。
  113. 誘導プロセス、電気プロセス、伝導プロセスまたは前記複数の第1の粒子を導入するプロセスを用いて熱エネルギーを前記半導体材料の厚さに付与する工程をさらに包含する、請求項92に記載の方法。
  114. センサープロセスおよびフィードバックプロセスを用いて前記熱エネルギーが選択的に与えられる、請求項113に記載の方法。
  115. 前記半導体材料の厚さの縁領域を処理する工程をさらに包含する、請求項92に記載の方法。
  116. 前記処理がエッチングおよび/または研磨を含む、請求項115に記載の方法。
  117. 前記劈開領域が、実質的に空間的に平均化された複数の粒子によって特徴付けられる、請求項92に記載の方法。
  118. 前記劈開領域が、実質的に空間的に平均化されたエネルギーレベルによって特徴付けられる、請求項92に記載の方法。
  119. 前記劈開領域が、実質的に空間的に平均化されたエネルギーレベルによって特徴付けられる、請求項117に記載の方法。
JP2009521990A 2006-07-25 2007-07-25 連続大面積走査注入プロセスのための方法およびシステム Pending JP2009545178A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US83328906P 2006-07-25 2006-07-25
US82510406P 2006-09-08 2006-09-08
US82673106P 2006-09-22 2006-09-22
US82914706P 2006-10-11 2006-10-11
US11/782,289 US8153513B2 (en) 2006-07-25 2007-07-24 Method and system for continuous large-area scanning implantation process
PCT/US2007/074352 WO2008014339A2 (en) 2006-07-25 2007-07-25 Method and system for continuous large-area scanning implantation process

Publications (1)

Publication Number Publication Date
JP2009545178A true JP2009545178A (ja) 2009-12-17

Family

ID=38982307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009521990A Pending JP2009545178A (ja) 2006-07-25 2007-07-25 連続大面積走査注入プロセスのための方法およびシステム

Country Status (6)

Country Link
US (1) US8153513B2 (ja)
EP (1) EP2059947A4 (ja)
JP (1) JP2009545178A (ja)
KR (1) KR20090029224A (ja)
CN (1) CN101490824B (ja)
WO (1) WO2008014339A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155068A (ja) * 2010-01-26 2011-08-11 Oki Semiconductor Co Ltd 半導体装置の製造方法及び基板収容構造
KR101161087B1 (ko) * 2010-04-28 2012-06-29 닛신 이온기기 가부시기가이샤 빔 전류 밀도 분포의 조정 목표 설정 방법 및 이온 주입 장치
CN102969214A (zh) * 2011-08-31 2013-03-13 圆益Ips股份有限公司 基板处理装置及具有其的基板处理系统
JP2017085136A (ja) * 2011-11-08 2017-05-18 インテヴァック インコーポレイテッド 基板処理システムおよび基板処理方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
KR20080042095A (ko) * 2005-07-27 2008-05-14 실리콘 제너시스 코포레이션 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
ATE465510T1 (de) * 2006-01-20 2010-05-15 Infineon Technologies Austria Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Soi基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI493609B (zh) 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7947570B2 (en) * 2008-01-16 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor substrate
US20090317937A1 (en) * 2008-06-20 2009-12-24 Atul Gupta Maskless Doping Technique for Solar Cells
US7687786B2 (en) * 2008-05-16 2010-03-30 Twin Creeks Technologies, Inc. Ion implanter for noncircular wafers
WO2009149211A2 (en) * 2008-06-03 2009-12-10 Vserv Technologies Corp System for simultaneous tabbing and stringing of solar cells
US8697553B2 (en) * 2008-06-11 2014-04-15 Intevac, Inc Solar cell fabrication with faceting and ion implantation
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Soi基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
DE102009016288B4 (de) * 2009-01-02 2013-11-21 Singulus Technologies Ag Verfahren und Vorrichtung für die Ausrichtung von Substraten
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN101819165B (zh) * 2009-02-27 2013-08-07 圣戈本玻璃法国公司 用于检测图案化基板的缺陷的方法及系统
WO2010108151A1 (en) * 2009-03-20 2010-09-23 Solar Implant Technologies, Inc. Advanced high efficiency crystalline solar cell fabrication method
US8227763B2 (en) * 2009-03-25 2012-07-24 Twin Creeks Technologies, Inc. Isolation circuit for transmitting AC power to a high-voltage region
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
WO2011008413A1 (en) * 2009-06-30 2011-01-20 Twin Creeks Technologies, Inc. Ion implantation apparatus and method
US8008176B2 (en) * 2009-08-11 2011-08-30 Varian Semiconductor Equipment Associates, Inc. Masked ion implant with fast-slow scan
DE102009037299A1 (de) * 2009-08-14 2011-08-04 Leybold Optics GmbH, 63755 Vorrichtung und Behandlungskammer zur thermischen Behandlung von Substraten
US8173527B2 (en) * 2009-10-19 2012-05-08 Varian Semiconductor Equipment Associates, Inc. Stepped masking for patterned implantation
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN102834905B (zh) * 2010-02-09 2016-05-11 因特瓦克公司 太阳能电池制造中使用的可调阴影掩模组件
JP5316899B2 (ja) * 2010-04-13 2013-10-16 日新イオン機器株式会社 イオン注入方法およびイオン注入装置
JP2011233386A (ja) * 2010-04-28 2011-11-17 Nissin Ion Equipment Co Ltd イオン注入装置及びビーム電流密度分布調整方法
CN102386272B (zh) * 2010-09-03 2014-04-30 上海凯世通半导体有限公司 真空传输制程设备及方法
CN102403392B (zh) * 2010-09-07 2014-01-29 上海凯世通半导体有限公司 真空制程设备、真空传输制程设备及方法
CN102403249B (zh) * 2010-09-07 2014-03-05 上海凯世通半导体有限公司 真空传输制程设备及方法
US8981519B2 (en) 2010-11-05 2015-03-17 Sharp Kabushiki Kaisha Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus
DE102010060910A1 (de) * 2010-11-30 2012-05-31 Roth & Rau Ag Verfahren und Vorrichtung zur Ionenimplantation
AU2012358174A1 (en) * 2011-12-23 2014-08-14 Solexel, Inc. High productivity spray processing for semiconductor metallization and interconnects
WO2013105614A1 (ja) 2012-01-10 2013-07-18 シャープ株式会社 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置
US9246043B2 (en) * 2012-02-01 2016-01-26 Mitsubishi Electric Corporation Manufacturing method of photovoltaic device and manufacturing apparatus for photovoltaic device
JP2013161969A (ja) 2012-02-06 2013-08-19 Sumitomo Heavy Ind Ltd 太陽電池の製造方法および太陽電池の製造装置
JP5892802B2 (ja) * 2012-02-09 2016-03-23 住友重機械工業株式会社 イオン注入方法、搬送容器及びイオン注入装置
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
CN106233422A (zh) * 2014-06-26 2016-12-14 上海凯世通半导体股份有限公司 离子注入设备
JP6196589B2 (ja) * 2014-07-25 2017-09-13 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
CN206516630U (zh) 2015-01-09 2017-09-22 硅源公司 三维集成电路
WO2018200724A1 (en) * 2017-04-25 2018-11-01 Ib Labs, Inc. Device and method for cleaving a liquid sample
US11435178B2 (en) * 2017-08-25 2022-09-06 Hitachi High-Tech Corporation Calibration sample, electron beam adjustment method and electron beam apparatus using same
CN109707131B (zh) * 2019-01-05 2021-07-23 广东嘉宾陶瓷有限公司 一种纳米疏水瓷砖
CN114400271A (zh) * 2020-12-31 2022-04-26 深圳市拉普拉斯能源技术有限公司 一种具备气体均匀弥散功能的钝化设备
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer
DE102022124811B3 (de) 2022-06-08 2023-12-07 VON ARDENNE Asset GmbH & Co. KG Substrat-Tragevorrichtung, ein Verwenden dieser, ein Vakuumprozess-System und ein Verfahren

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914102B1 (ja) * 1968-12-26 1974-04-05
JPS53130975A (en) * 1977-03-18 1978-11-15 Anvar Method of and device for doping semiconductor substrate
JPH0212965A (ja) * 1988-06-30 1990-01-17 Kawasaki Steel Corp 半導体装置
JPH0618926A (ja) * 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH07252653A (ja) * 1994-03-17 1995-10-03 Rohm Co Ltd イオン注入装置およびこれを用いたイオン注入方法
JP2001044258A (ja) * 1999-07-29 2001-02-16 Mitsui Eng & Shipbuild Co Ltd 基板のプロセス処理システムおよびプロセス処理方法
US6338313B1 (en) * 1995-07-19 2002-01-15 Silison Genesis Corporation System for the plasma treatment of large area substrates
JP2005539259A (ja) * 2002-09-12 2005-12-22 アプライド マテリアルズ インコーポレイテッド 共通のガラス基板上のタイル状シリコンウエハ及び製造方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US4367411A (en) * 1979-06-04 1983-01-04 Varian Associates, Inc. Unitary electromagnet for double deflection scanning of charged particle beam
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
US5196710A (en) * 1984-08-20 1993-03-23 Kalfaian Meguer V Method and apparatus of implanting electrons in a solid for electrical generation
US4637895A (en) * 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4980562A (en) 1986-04-09 1990-12-25 Varian Associates, Inc. Method and apparatus for high efficiency scanning in an ion implanter
US4799392A (en) * 1987-08-06 1989-01-24 Motorola Inc. Method for determining silicon (mass 28) beam purity prior to implantation of gallium arsenide
JPH02225399A (ja) * 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
US4981408A (en) * 1989-12-18 1991-01-01 Varian Associates, Inc. Dual track handling and processing system
US5311028A (en) * 1990-08-29 1994-05-10 Nissin Electric Co., Ltd. System and method for producing oscillating magnetic fields in working gaps useful for irradiating a surface with atomic and molecular ions
US5132544A (en) * 1990-08-29 1992-07-21 Nissin Electric Company Ltd. System for irradiating a surface with atomic and molecular ions using two dimensional magnetic scanning
US5438203A (en) * 1994-06-10 1995-08-01 Nissin Electric Company System and method for unipolar magnetic scanning of heavy ion beams
US5481116A (en) * 1994-06-10 1996-01-02 Ibis Technology Corporation Magnetic system and method for uniformly scanning heavy ion beams
US5672879A (en) * 1995-06-12 1997-09-30 Glavish; Hilton F. System and method for producing superimposed static and time-varying magnetic fields
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
JP3469761B2 (ja) * 1997-10-30 2003-11-25 東京エレクトロン株式会社 半導体デバイスの製造方法
US6130436A (en) * 1998-06-02 2000-10-10 Varian Semiconductor Equipment Associates, Inc. Acceleration and analysis architecture for ion implanter
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
US6368930B1 (en) * 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
US20010002584A1 (en) * 1998-12-01 2001-06-07 Wei Liu Enhanced plasma mode and system for plasma immersion ion implantation
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6207964B1 (en) * 1999-02-19 2001-03-27 Axcelis Technologies, Inc. Continuously variable aperture for high-energy ion implanter
WO2000063956A1 (fr) 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100362703B1 (ko) * 1999-11-11 2002-11-29 삼성전자 주식회사 박막트랜지스터 제조방법
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
DE10008583A1 (de) * 2000-02-24 2001-09-13 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optisch transparenten Substrates und Verfahren zum Herstellen eines lichtemittierenden Halbleiterchips
JP2003532306A (ja) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
WO2002003430A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
WO2002021565A2 (en) * 2000-09-07 2002-03-14 Diamond Semiconductor Group, Inc. Apparatus for magnetically scanning and/or switching a charged-particle beam
JP4252237B2 (ja) * 2000-12-06 2009-04-08 株式会社アルバック イオン注入装置およびイオン注入方法
KR101050377B1 (ko) 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
WO2002084725A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20030129545A1 (en) * 2001-06-29 2003-07-10 Kik Pieter G Method and apparatus for use of plasmon printing in near-field lithography
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
EP1408551B1 (en) * 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6804062B2 (en) * 2001-10-09 2004-10-12 California Institute Of Technology Nonimaging concentrator lens arrays and microfabrication of the same
JP4327599B2 (ja) * 2001-11-29 2009-09-09 ダイアモンド セミコンダクタ グループ エルエルシー ウエーハ取り扱い装置及び方法
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7121474B2 (en) 2002-06-18 2006-10-17 Intel Corporation Electro-optical nanocrystal memory device
KR100864048B1 (ko) * 2002-06-26 2008-10-17 세미이큅, 인코포레이티드 이온 소스
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
GB2395354B (en) * 2002-11-11 2005-09-28 Applied Materials Inc Ion implanter and a method of implanting ions
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
SG115630A1 (en) * 2003-03-11 2005-10-28 Asml Netherlands Bv Temperature conditioned load lock, lithographic apparatus comprising such a load lock and method of manufacturing a substrate with such a load lock
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6881966B2 (en) * 2003-05-15 2005-04-19 Axcelis Technologies, Inc. Hybrid magnetic/electrostatic deflector for ion implantation systems
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US6771410B1 (en) * 2003-06-18 2004-08-03 Intel Corporation Nanocrystal based high-speed electro-optic modulator
US7126139B2 (en) * 2003-10-09 2006-10-24 The Regents Of The University Of California Device and method of positionally accurate implantation of individual particles in a substrate surface
US20060024435A1 (en) * 2003-10-20 2006-02-02 Dean Holunga Turbulent mixing aerosol nanoparticle reactor and method of operating the same
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US7019315B2 (en) * 2003-12-08 2006-03-28 Varian Semiconductor Equipment Associates, Inc. System and method for serial ion implanting productivity enhancements
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US6987272B2 (en) * 2004-03-05 2006-01-17 Axcelis Technologies, Inc. Work piece transfer system for an ion beam implanter
US6956225B1 (en) * 2004-04-01 2005-10-18 Axcelis Technologies, Inc. Method and apparatus for selective pre-dispersion of extracted ion beams in ion implantation systems
US7301172B2 (en) 2004-04-07 2007-11-27 California Institute Of Technology Sequentially charged nanocrystal light emitting device
US7246985B2 (en) * 2004-04-16 2007-07-24 Axcelis Technologies, Inc. Work-piece processing system
EP1605502A1 (en) 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US7265030B2 (en) * 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
EP1782459A4 (en) * 2004-08-05 2010-04-07 California Inst Of Techn PROCESS FOR PREPARING CRYSTALLINE SILICON
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060108688A1 (en) * 2004-11-19 2006-05-25 California Institute Of Technology Large grained polycrystalline silicon and method of making same
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7525103B2 (en) * 2006-01-20 2009-04-28 Varian Semiconductor Equipment Associates, Inc. Technique for improving uniformity of a ribbon beam
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914102B1 (ja) * 1968-12-26 1974-04-05
JPS53130975A (en) * 1977-03-18 1978-11-15 Anvar Method of and device for doping semiconductor substrate
JPH0212965A (ja) * 1988-06-30 1990-01-17 Kawasaki Steel Corp 半導体装置
JPH0618926A (ja) * 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH07252653A (ja) * 1994-03-17 1995-10-03 Rohm Co Ltd イオン注入装置およびこれを用いたイオン注入方法
US6338313B1 (en) * 1995-07-19 2002-01-15 Silison Genesis Corporation System for the plasma treatment of large area substrates
JP2001044258A (ja) * 1999-07-29 2001-02-16 Mitsui Eng & Shipbuild Co Ltd 基板のプロセス処理システムおよびプロセス処理方法
JP2005539259A (ja) * 2002-09-12 2005-12-22 アプライド マテリアルズ インコーポレイテッド 共通のガラス基板上のタイル状シリコンウエハ及び製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155068A (ja) * 2010-01-26 2011-08-11 Oki Semiconductor Co Ltd 半導体装置の製造方法及び基板収容構造
KR101161087B1 (ko) * 2010-04-28 2012-06-29 닛신 이온기기 가부시기가이샤 빔 전류 밀도 분포의 조정 목표 설정 방법 및 이온 주입 장치
CN102969214A (zh) * 2011-08-31 2013-03-13 圆益Ips股份有限公司 基板处理装置及具有其的基板处理系统
JP2013055053A (ja) * 2011-08-31 2013-03-21 Wonik Ips Co Ltd 基板処理装置、およびそれを有する基板処理システム
JP2017085136A (ja) * 2011-11-08 2017-05-18 インテヴァック インコーポレイテッド 基板処理システムおよび基板処理方法

Also Published As

Publication number Publication date
EP2059947A2 (en) 2009-05-20
WO2008014339A3 (en) 2008-07-17
CN101490824B (zh) 2013-04-24
US8153513B2 (en) 2012-04-10
KR20090029224A (ko) 2009-03-20
CN101490824A (zh) 2009-07-22
US20080038908A1 (en) 2008-02-14
EP2059947A4 (en) 2011-03-30
WO2008014339A2 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
JP2009545178A (ja) 連続大面積走査注入プロセスのための方法およびシステム
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
JP5409372B2 (ja) 線形加速器を用いる厚層転写のための方法および構造体
US8329557B2 (en) Techniques for forming thin films by implantation with reduced channeling
US8222119B2 (en) Apparatus and method of temperature control during cleaving processes of thick materials
US8470616B2 (en) Patterned assembly for manufacturing a solar cell and a method thereof
US20080128641A1 (en) Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
KR20080042095A (ko) 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
US8133800B2 (en) Free-standing thickness of single crystal material and method having carrier lifetimes
US20090206275A1 (en) Accelerator particle beam apparatus and method for low contaminate processing
US8330126B2 (en) Race track configuration and method for wafering silicon solar substrates
KR20150013134A (ko) 광전자 디바이스를 형성하는 기술
CN101236895B (zh) 利用一个或多个半导体衬底制造材料的独立式厚度的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611