KR20090029224A - 연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템 - Google Patents

연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20090029224A
KR20090029224A KR1020087031256A KR20087031256A KR20090029224A KR 20090029224 A KR20090029224 A KR 20090029224A KR 1020087031256 A KR1020087031256 A KR 1020087031256A KR 20087031256 A KR20087031256 A KR 20087031256A KR 20090029224 A KR20090029224 A KR 20090029224A
Authority
KR
South Korea
Prior art keywords
tiles
substrate
scanning
injection
thickness
Prior art date
Application number
KR1020087031256A
Other languages
English (en)
Inventor
프랑소와 제이. 헨리
Original Assignee
실리콘 제너시스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 제너시스 코포레이션 filed Critical 실리콘 제너시스 코포레이션
Publication of KR20090029224A publication Critical patent/KR20090029224A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/18Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H01J37/185Means for transferring objects between different enclosures of different pressure or atmosphere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/20Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706Mechanical details, e.g. roller, belt
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18Vacuum control means
    • H01J2237/184Vacuum locks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/31Processing objects on a macro-scale
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

연속적인 대면적 스캐닝 주입 공정을 이용하여 도핑된 기판을 제조하는 방법이 개시된다. 일 실시형태에서, 본 방법은 이동 가능 트랙 부재를 제공하는 단계를 포함한다. 이동 가능 트랙 부재는 챔버 내에 제공된다. 챔버는 입구와 출구를 포함하고 있다. 특정한 실시형태에서, 이동 가능 트랙 부재는 스캐닝 공정을 위해 하나 이상의 기판을 제공하도록 하나 이상의 롤러, 에어베어링, 벨트 부재 및/또는 이동 가능한 빔 부재를 포함할 수 있다. 본 방법은 또한 제 1 기판을 제공하는 단계를 포함할 수 있다. 제 1 기판은 제 1 복수의 타일을 포함한다. 본 방법은 제 1 복수의 타일을 포함하는 제 1 기판을 진공으로 유지한다. 본 방법은 제 1 복수의 타일을 포함하는 제 1 기판을 입구 포트로부터 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계를 포함한다. 제 1 복수의 타일에 대해서는 스캐닝 주입 공정이 실시된다. 본 방법은 또한 제 2 복수의 타일을 포함하는 제 2 기판을 진공으로 유지하는 단계를 포함한다. 본 방법은 제 2 복수의 타일을 포함하는 제 2 기판을 입구 포트로부터 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계를 포함한다. 본 방법은 스캐닝 주입 공정을 이용하여 제 2 복수의 타일에 대해 주입 공정을 실시하는 단계를 포함한다.

Description

연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템{METHOD AND SYSTEM FOR CONTINUOUS LARGE-AREA SCANNING IMPLANTATION PROCESS}
즉각적이고 비예비적인 본 특허출원은 모든 목적을 위하여 여기에 전부 참조로 각각 편입되어 있는 다음의 예비특허출원: 2006년 7월 25일자 미국 예비특허출원 제60/833,289호, 2006년 10월 11일자 미국 예비특허출원 제60/829,147호, 2006년 9월 8일자 미국 예비특허출원 제60/825,104호 및 2006년 9월 22일자 미국 예비특허출원 제60/826,731호에 대한 우선권을 주장한다.
본 발명에 따른 실시형태들은, 일반적으로는, 예컨대 대형 주입 공정(Implant Process)을 이용하여 불순물이 첨가된 기판(Doped Substrate)을 비롯한 기판을 형성하기 위한 방법 및 구조를 포함하는 기술에 관련되어 있다. 더욱 상세하게는, 본 방법 및 시스템의 실시형태들은 광전지 셀(Photovoltaic Cell)의 제조를 위한 스캐닝 주입 공정을 이용하는 방법 및 시스템을 제공한다. 그러나, 본 발명은 더욱 광범위한 응용 가능성을 가지는바, 집적된 반도체 장치의 3차원 패킹(Packing), 광양자 장치(Photonic Device), 압전자 장치(Piezoelectronic Device), 평판 디스플레이, 마이크로전자기계시스템("MEMS"), 나노기술 구조, 센서, 엑츄에이터(Actuator), 집적회로, 생물학 및 생의학 장치(Biological and Biomedical Device) 등과 같은 다른 유형의 어플리케이션에도 적용 가능하다.
시초에, 인간은 거의 모든 유용한 형태의 에너지를 얻어내기 위하여 "태양"에 의존해 왔다. 그러한 에너지는 석유, 발광체, 나무 및 다양한 형태의 열에너지로부터 오는 것이다. 단순한 예로, 인간은 그들이 필요로 하는 것 중에서 많은 부분을 석탄이나 가스와 같은 석유 자원에 크게 의존해 왔다. 불행하게도, 그러한 석유 자원은 고갈되기에 이르러 다른 문제들을 야기하고 있다. 대체용으로서, 부분적으로는 태양 에너지가 석유 자원에 대한 인간의 의존도를 줄이는데 사용되고 있다. 단순한 예로, 태양 에너지는 보통 실리콘으로 이루어진 "태양전지(Solar Cell)"로부터 얻을 수 있다.
실리콘 태양전지는 태양으로부터의 태양광 복사에 노출될 때 전기력을 발생시킨다. 그 복사는 실리콘의 원자와 상호 작용하여 전자(Electron)와 홀(Hole)을 형성하며, 이들은 실리콘 몸체에서 P-불순물 및 N-불순물 영역으로 이동하여 이 불순물 영역들 간에 전압차와 전류를 생성한다. 응용예에 따르면, 태양전지는 효율을 개선하기 위하여 집중화 소자들(Concentrating Elements)과 함께 집적되어 왔다. 예를 들면, 태양 복사 에너지는 활성화된 하나 이상의 광전지 물질 부분으로 그 복사 에너지를 인도하는 집중화 소자들을 이용하여 축적되고 집중된다. 효과적이지만, 이러한 태양전지는 여전히 많은 한계를 가지고 있다.
간단한 예로, 태양전지는 실리콘과 같은 원료 물질(Starting Material)에 의존한다. 이 실리콘은 보통 폴리실리콘 및/또는 단결정 실리콘 물질을 이용하여 만들어진다. 이러한 폴리실리콘 혹은 단결정 실리콘은 불순물로 도핑되어(Doped) 광 흡수 영역을 형성할 수 있다.
이러한 물질들은, 주입 공정이 비효율적이기 때문에 통상적으로 제조하기가 어렵고, 이러한 어플리케이션용으로는 최적이 아닐 수 있다. 폴리실리콘 셀은 보통 폴리실리콘 플레이트(Plate)를 제조함으로써 형성된다. 이러한 플레이트는 효과적으로 형성할 수 있지만, 고효율 태양전지용으로는 최적의 특성을 발휘하지 못한다.
단결정 실리콘은 고급 태양전지용에 적합한 특성을 가지고 있다. 그러나, 이러한 단결정 실리콘은 고가이고, 또한 효율적이며 비용면에서 효과적인 방식으로 광 어플리케이션에 사용하기가 어렵다. 일반적으로, 박막 태양전지는 실리콘을 적게 사용해서 덜 비싸지만, 그것의 비정질 혹은 다결정질 구조는 단결정 실리콘 기판으로 제작된 더 고가인 벌크 실리콘(Bulk Silicon) 셀보다 덜 효율적이다.
이와 같은 한계는 본 명세서에 걸쳐서, 더욱 구체적으로는 아래 내용에 걸쳐서 알 수 있다.
본 발명의 실시형태에 따르면, 예컨대 도핑된 기판을 포함하는 기판을 대형 주입 공정을 이용하여 형성하는 방법, 시스템 및 구조를 비롯한 기술들이 제공된다. 더욱 상세하게는, 본 방법 및 시스템은 광전지 셀의 제조를 위한 스캐닝 주입 공정을 이용하는 방법 및 시스템을 제공한다. 바람직한 실시형태에서, 이와 같이 주입된 불순물은 도너 기판(Donor Substrate)에 클리브(Cleave) 플레인(Plane)으로 정의된 트랜스퍼 가능(Transferrable) 물질의 두께를 제공한다. 예를 들면 광전지 어플리케이션에서, 트랜스퍼 가능 물질의 두께는 p-n 접합(Junction)을 형성하는 주입 불순물을 포함할 수 있으며, 예컨대 만약 물질의 두께가 충분한 두께를 갖는다면 광 흡수층(Light Absorber Layer)으로서 사용될 수 있다. 특정한 실시형태에서, 이러한 실시형태에 있어서 물질의 두께는 충분히 두껍다면 효과적인 박막 태양전지용으로 충분할 수 있으며, 오히려 쏘잉(Sawing) 및 웨어퍼링(Wafering) 공정과 같은 현재의 방법들을 이용하여 제작된 두꺼운 기판에 대한 더욱 비용 효율적인 대안으로서 사용 가능할 수 있다. 물질의 두께가 더 얇은 경우에는 후속의 에피택셜(Epitaxial) 성장 공정을 위한 단결정 템플릿(Template)으로서도 사용 가능하다. 그러나, 본 발명은 광범위한 응용 가능성을 가진다는 점이 이해될 것이며, 집적된 반도체 장치의 3차원 패킹, 광양자 장치, 압전자 장치, 평판 디스플레이, 마이크로전자기계시스템("MEMS"), 나노기술 구조, 센서, 엑츄에이터, 집적회로, 생물학 및 생의학 장치 등과 같은 다른 유형의 어플리케이션에도 적용 가능하다.
예컨대 3차원 패킹의 분야에서, 릴리스 가능한(Releasable) 기계적인 실리콘 핸들 기판(Handle Substrate) 상으로 충분히 두꺼운 실리콘의 막을 트랜스퍼(Transfer)함으로써, 하나의 원하는 기판 위에 혹은 3차원으로 쌓이거나 적층되고 상호 연결된 CMOS 평면을 형성하는 다층 구조의 일부로서 완전히 공정을 마친 CMOS층을 릴리스(Release)하는 상업적으로 실용적인 방법을 구현할 수 있다. CMOS 회로를 포함하는 릴리스된 박막은 본 발명에 따른 레이어(Layer) 트랜스퍼 공정에 의하여 정의될 것이며, 여기서는 고에너지 주입으로 만들어졌을 두꺼운 막이 특히 바람직할 것이다. 주입/IC 공정/릴리스 방법을 이용하는 이와 같은 3차원 공정은 공통적으로 양도되고 여기에 참고로 편입되어 있는 미국 특허 제6,291,314호에 더욱 자세하게 설명되어 있다.
특정한 실시형태에서, 본 발명은 이온 질량 선택이나 비질량 선택의 변화하는 정도와 함께 연속적인 플라즈마 잠입 주입 공정(Plasma Immersion Implant Process)이나 이온 샤워 주입 공정(Ion Shower Implantation Process)을 이용하여 기판을 제조하는 방법을 제공한다. 이동 가능 트랙 부재는 챔버에 제공되어 있다. 챔버는 입구 포트와 출구 포트를 포함한다. 특정한 실시형태에서, 이동 가능 트랙 부재는 하나 이상의 기판에 스캐닝 공정을 제공하기 위하여 하나 이상의 롤러, 에어베어링(Air Bearing), 벨트 부재 및/또는 이동 가능 빔(Beam) 부재를 포함할 수 있다. 또한, 본 방법은 제 1 기판을 제공하는 단계를 포함한다. 제 1 기판은 제 1 복수의 타일을 포함한다. 본 방법은 제 1 복수의 타일을 포함하는 제 1 기판을 진공으로 유지한다. 본 방법은 제 1 복수의 타일을 포함하는 제 1 기판을 입구 포트로부터 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계를 포함한다. 제 1 복수의 타일에 대해서는 스캐닝 주입 공정이 실시된다. 본 방법은 또한 제 1 복수의 타일이 주입되고 있는 동안 제 2 복수의 타일을 포함하는 제 2 기판을 입구 포트에 유지하는 단계를 포함한다. 본 방법은 제 1 복수의 타일에 대한 주입 완료 시에 제 2 복수의 타일을 포함하는 제 2 기판을 입구 포트로부터 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계를 포함한다. 본 방법은 스캐닝 주입 공정을 이용하여 제 2 복수의 타일에 대해 주입 공정을 실시하는 단계를 포함한다.
특정한 실시형태에서, 본 발명은 고에너지 선형가속기 공정을 이용하여 하나 이상의 레이어 트랜스퍼 공정을 위한 기판을 형성하는 방법을 제공한다. 본 방법은 표면 영역을 갖는 반도체 기판을 제공하는 단계를 포함한다. 본 방법은 표면 영역 아래의 반도체 물질의 제 1 두께 내에서 제 1 선택된 클리브 영역의 형성을 유발하기 위하여 고에너지 선형가속기 공정을 이용하여 표면 영역의 제 1 부분을 통해 제 1 복수의 입자를 도입하는 단계를 포함한다. 본 방법은 표면 영역 아래의 반도체 물질의 제 2 두께 내에서 제 2 선택된 클리브 영역의 형성을 유발하기 위하여 표면 영역의 제 2 부분을 통해 제 2 복수의 입자를 도입하도록 표면 영역의 제 2 부분에 고에너지 선형가속기 프로세스로 스캐닝하는 단계를 포함한다. 본 방법은 제 1 선택된 클리브 영역과 제 2 선택된 클리브 영역을 포함하는 클리브 영역의 형성을 유발하기 위하여 표면 영역의 다른 부분을 통해 복수의 입자를 계속해서 도입한다. 특정한 실시형태에서, 본 방법은 반도체 기판으로부터 물질의 두께를 제거하기 위하여 완전한 클리브 영역의 부근 내에서 반도체 물질의 두께를 클리브하는 단계를 포함한다.
선택적인 특정한 실시형태에서, 본 방법은 스캐닝 공정을 이용하여 기판을 형성하기 위한 방법을 제공한다. 본 방법은 이동 가능 트랙 부재를 제공하는 단계를 포함한다. 본 방법은 복수의 타일을 포함하는 기판을 이동 가능 트랙 부재 상에 제공하는 단계를 포함한다. 본 방법은 챔버에 의해 제공되는 입구 포트에 기판을 유지하는 단계를 포함한다. 또한, 본 방법은 이동 가능 트랙 부재를 이용하여 복수의 타일을 포함하는 기판을 제 1 주입 프로세스 부근으로 트랜스퍼하는 단계를 포함한다. 바람직한 실시형태에서, 제 1 주입 공정은 제 1 가스, 제 1 전압 및 복수의 제 1 이온종(Ion Species)에 의해 특징지어지는 제 1 스캐닝 공정을 포함한다. 또한, 본 방법은 복수의 타일에 제 2 주입 공정을 실시하는 단계를 포함한다. 바람직한 실시형태에서, 제 2 주입 공정은 제 2 가스, 제 2 전압 및 복수의 제 2 이온종에 의해 특징지어지는 제 2 스캐닝 공정을 포함한다. 특정한 실시형태에서, 제 1 주입 공정과 제 2 주입 공정은 복수의 타일 각각에 물질의 두께(클리브 플레인에 의해 정의될 수 있음) 내에서 불순물을 제공한다.
본 발명의 특정한 실시형태에서, 하나 이상의 주입 공정을 수행하기 위한 트레이(Tray) 장치가 제공된다. 트레이 장치는 프레임 부재를 포함한다. 프레임 부재는 프레임 부재의 공간적 영역 내에서 복수의 사이트(Site)를 포함한다. 복수의 사이트는 어레이(Array) 구성으로 배열될 수 있다. 예컨대, 어레이는 다른 것들 중에서도 6×6 사이트 구성 혹은 8×8 구성을 가질 수 있다. 복수의 사이트는 응용예에 따라 3×3 300mm 웨이퍼, 5×5 200mm 웨이퍼, 혹은 6×6 150mm 웨이퍼를 홀딩하도록 구성될 수도 있다. 트레이 장치는 복수의 재이용 가능한 기판 부재에 대한 지지를 제공하도록 프레임 부재에 수용된 트레이 부재를 포함한다. 선택적으로는, N×M이나 다른 배열일 수 있다. 바람직한 실시형태에서, 재이용 가능한 기판 부재 각각은 실리콘 함유 물질, 게르마늄 물질, Ⅱ/Ⅳ족 물질, Ⅲ/Ⅴ족 물질 등과 같은 기판 물질을 포함할 수 있다. 특정한 실시형태에서, 트레이 부재는 재이용 가능한 기판 부재 상에 결함이 형성되는 것을 방지하기 위한 방향으로 제공된다.
단지 예로서, 재이용 가능한 기판으로의 주입종(Implanted Species)의 채널링(Channeling) 효과를 제어하기 위한 특정한 실시형태에 있어서 트레이 부재는 주입의 방향(Direction of Implantation, 재이용 가능한 기판으로 주입되는 이온의 방향)에 대하여 수직 위치나 상하 전도된 위치, 혹은 경사진 위치로 제공될 수 있다. 예컨대 실리콘 주입에 있어서, (100) 표면 노멀(Normal)의 약 7도 오프(Off)인 주입 각은 보통 주된 결정학상의 방향을 따른 주입 동안 존재하는 주입된 이온의 채널링 효과를 감소하는데 사용된다. 선택적으로는, 재이용 가능한 기판은 수직인 주입 구조로 주입될 때 동일한 결과를 달성하기 위하여 주된 결정학상의 방향의 각 오프에서 커트(Cut)될 수 있다. 특정한 실시형태에서, 트레이는 직접적인 중력 방향으로부터 벗어난 방향을 향할 수 있으나, 변형이 가능하다. 바람직한 실시형태에서, 복수의 재이용 가능한 기판은 스캐닝 주입 공정을 거칠 수 있다. 나아가, 복수의 재이용 가능한 기판은 본딩(Bonding) 및/또는 제어된 클리브 공정을 함께 또는 별도로 거칠 수 있다. 특정한 실시형태에서, 복수의 기판은 복수의 기판 각각에 p-n 접합을 형성하도록 처리될 수 있다.
특정한 실시형태에서, 복수의 재이용 가능한 기판 부재 각각은 재이용 가능한 기판 부재 각각의 주변 영역을 둘러싸는 주입 실드(Shield)를 가질 수 있다. 주입 실드는 비정질 실리콘이나 다른 적당한 물질일 수 있다. 따라서, 클리빙(Cleaving) 이후에 잔존하는 재이용 가능한 기판 부재의 클리브 표면은 특정한 실시형태에서 연마(Polishing) 공정을 거칠 수 있다. 다른 실시형태에서, 연마 공정은 추가적인 사용을 위해 남은 기판 부재에 대하여 평탄한 표면을 제공한다.
선택적인 특정한 실시형태에서, 본 발명은 가공될 복수의 타일이나 그 유사물을 이용하는 스캐닝 주입 장치를 제공한다. 이 장치는 예컨대 체인과 같은 이동 가능 트랙 부재, 기계적 이동 장치, 벨트 드라이브(Drive) 및 벨트를 가진다. 이 장치는 이동 가능 트랙 부재에 결합된 적어도 하나의 챔버를 가진다. 바람직한 실시형태에서, 챔버는 기판을 수용하고 복수의 타일을 포함하는 기판을 진공으로 혹은 다른 소정의 환경으로 유지하도록 적용되어 있다. 특정한 실시형태에서, 이 장치는 이동 가능 트랙 부재에 결합된 챔버에 의하여 적어도 제공되는 주입 장치를 가진다. 이 주입 장치는 적어도 챔버에 의해 제공되는 주입 장치를 통해 이동 가능 트랙 부재를 경유하여 기판의 이동에 의해 수행되는 제 1 스캐닝 공정을 이용하여 복수의 타일에 복수의 입자를 가함으로써 제공된다. 이 장치에 관한 추가적인 세부사항은 본 명세서, 특히 아래 내용에 걸쳐서 알 수 있다.
본 발명의 실시형태를 이용하여 이미 존재하는 기술을 통해 수많은 이점을 얻을 수 있다. 특히, 본 발명의 실시형태는 스캐닝 공정을 위한 효율적인 방법을 제공하기 위하여 이동 가능 트랙 부재와 트레이 장치를 포함하는 연속적인 메커니즘을 이용한다. 이러한 스캐닝 공정은 주입 공정을 포함할 수 있지만, 여기에 한정되지는 않는다. 바람직한 실시형태에서, 주입 공정은 예컨대 도너 기판에서 클리브 플레인으로 정의된 트랜스퍼 가능 물질의 두께에서 반도체 기판에 불순물 영역을 제공한다. 예컨대 트랜스퍼 가능 물질의 두께에서 주입된 반도체 기판은 광전지 장치, 3차원 MEMS, IC 패킹, 반도체 장치, 광전자 장치 및 다른 것들과 같은 어플리케이션용으로 고품질 반도체 물질을 제공하도록 추가 가공될 수 있다. 바람직한 실시형태에서, 본 방법은 다른 것들 중에서 매우 효율적인 광전지 셀용의 단결정 실리콘을 제공한다. 선택적인 바람직한 실시형태에서, 본 발명에 따른 실시형태는 헤테로(Hetero) 구조 에피택셜 공정의 레어어링(Layering)을 추가적으로 제공할 수 있는 시드층(Seed Layer)을 제공할 수 있다. 예컨대, 헤테로 구조 에피택셜 GaAs 및 GaInP 레이어는 본 발명의 실시형태에 따른 주입 공정을 이용하여 형성된 트랜스퍼 레이어(Transferred Layer)인 게르마늄 시드층 상에서 헤테로 에피택셜하게 증착될 수 있다.
실시형태에 따라, 하나 이상의 이점을 구현할 수 있다. 이들 및 다른 이점들은 본 명세서 및 특히 아래 내용에 걸쳐서 기술될 수 있다.
도 1은 본 발명의 실시형태에 따른 기판을 형성하는 방법을 나타내는 간략한 공정 흐름도.
도 2는 본 발명의 실시형태에 따른 기판을 형성하는 연속 공정을 위한 시스템을 나타내는 간략도.
도 3 내지 10은 본 발명의 실시형태에 따른 기판을 형성하는 연속 공정을 나타내는 간략도.
도 11은 본 발명의 실시형태에 따른 기판을 형성하는 연속 공정을 위한 트레이 장치를 나타내는 간략도.
도 11a는 본 발명의 실시형태에 따른 주입 공정을 나타내는 간략도.
도 12 내지 14는 본 발명의 실시형태에 따른 기판을 형성하는 연속 공정을 위한 트레이 장치를 나타내는 간략도.
도 15 내지 19는 본 발명의 실시형태에 따른 레이어 트랜스퍼 기판을 형성하는 방법을 나타내는 도면.
도 20 내지 22는 본 발명의 실시형태에 따른 태양전지 구조를 형성하는 방법을 나타내는 도면.
도 23은 본 발명의 실시형태에 따른 실리콘 태양전지 어플리케이션의 등급과 실리콘 두께 범위를 나타내는 간략도.
도 24는 본 발명의 실시형태에 따른 두꺼운 결정질 물질막을 형성하는데 사용 가능한 소스의 예로서 양자 모드(Protonic Mode) 고밀도 플라즈마 소스를 보여주는 간략도.
도 24a는 높은 H+ 용량을 보여주는 플라즈마 화학의 질량분석계를 나타내는 도면.
도 25는 본 발명의 실시형태에 따른 기판을 형성하기 위한 이온 샤워 연속 공정 시스템에 통합된 원격 플라즈마 소스의 예를 나타내는 간략도.
도 26은 본 발명의 실시형태에 따른 질량 선택 RFQ-선형가속장치 주입 샤워 헤드를 나타내는 간략도.
도 27은 본 발명의 실시형태에 따른 횡단 및 종단 스캐닝으로 기판을 형성하기 위한 연속 공정의 간략도.
도 28은 본 발명의 실시형태에 따른 클리빙 공정의 간략도.
도 29a 내지 29c는 본 발명의 실시형태에 따른 컴비네이션(Combination) 연속 주입 및 클리빙 시스템의 간략도.
본 발명의 실시형태에 따르면, 대형 주입 공정을 이용하여 기판을 형성하기 위한 방법 및 시스템을 포함하는 기술들이 제공된다. 더욱 상세하게는, 본 방법 및 시스템은 예컨대 광전지 셀로 사용이 가능한 도핑된 기판과 같은 기판의 제조를 위해 스캐닝 주입 공정을 이용하는 방법 및 시스템을 제공한다. 바람직한 실시형태에 있어서, 이러한 주입형 공정은 광전지 장치의 제작용 반도체 기판에 불순물 영역을 제공한다. 이 불순물 영역은 도너 기판의 클리브 플레인에 의해 정의되는 트랜스퍼 가능 물질의 두께 내에 위치하게 된다. 그러나, 본 발명은 더욱 광범위한 응용 가능성을 가지는 것으로 이해될 것인바, 집적된 반도체 장치의 3차원 패킹, 광양자 장치, 압전자 장치, 평판 디스플레이, 마이크로전자기계시스템("MEMS"), 나노기술 구조, 센서, 엑츄에이터, 집적회로, 생물학 및 생의학 장치 등에 불순물 영역을 제공하는 것(액티브 영역, 소스/드레인 구축)과 같은 다른 유형의 어플리케이션에도 적용 가능하다.
특정한 실시형태에서, 연속 공정으로 기판을 형성하는 방법은 다음과 같이 간략하게 약술할 수 있다.
1. 기판 부재를 제공한다. 각 기판 부재는 복수의 타일(예컨대, 재이용 가능한 기판, 벌크 실리콘, 벌크 게르마늄, 기타 물질 혹은 부재)을 포함하고 있다.
2. 제 1 복수의 타일을 포함하는 제 1 기판 부재를 진공 상태의 이동 가능 트랙 부재 상으로 트랜스퍼한다.
3. 상기 제 1 기판 부재를 진공 상태로 유지한다.
4. 상기 제 1 복수의 타일에 대하여 스캐닝 주입 공정을 실시한다.
5. 상기 제 1 복수의 타일에 대한 상기 스캐닝 주입 공정을 완료한다.
6. 제 2 복수의 타일을 포함하는 제 2 기판 부재를 진공 상태의 상기 이동 가능 트랙 부재로 트랜스퍼한다.
7. 상기 제 2 복수의 타일에 대하여 상기 스캐닝 주입 공정을 실시한다.
8. 상기 스캐닝 주입 공정의 완료 시, 상기 제 1 복수의 타일을 포함하는 상기 제 1 기판 부재를 상기 이동 가능 트랙 부재로부터 제거한다.
9. 상기 스캐닝 주입 공정의 완료 시, 상기 제 2 복수의 타일을 포함하는 상기 제 2 기판 부재를 상기 이동 가능 트랙 부재로부터 제거한다.
10. 위와 같이 다른 기판들을 처리한다.
11. 필요한 경우, 기타 단계들을 수행한다.
상술한 순서의 단계들은 본 발명의 일 실시형태에 따라 연속 공정을 이용하여 기판을 형성하는 방법을 제공한다. 나타낸 바와 같이, 본 방법은 공간적인 측면에서 기판이 주입 장치의 처리 헤드를 거쳐서 이동하고 있는 동안 이루어지는 스캐닝 공정에서 주입될 복수의 타일을 포함하는 적어도 하나의 기판 부재를 트랜스퍼하기 위해 이동 가능 트랙 부재를 이용하는 단계를 포함한다. 이 이동 가능 트랙 부재는 하나 혹은 그 이상의 기판 부재 상에 제공되는 복수의 타일을 주입하기 위한 연속 공정을 제공한다. 여기서 청구항의 범위를 벗어나지 않으면서 단계를 추가하거나, 하나 이상의 단계를 없애거나, 하나 이상의 단계를 상이한 순서로 제공하는 다른 대안들이 제공될 수도 있다.
본 발명의 더 세부적인 사항들은 본 명세서, 더욱 구체적으로는 아래 내용에 걸쳐서 알 수 있다.
도 1에 나타낸 바와 같이, 본 방법은 시작 스텝(101)을 포함한다. 이 도면은 단지 예일 뿐이며, 본 청구항의 범위를 부당하게 제한해서는 안된다. 당업자는 다른 변형, 수정 및 대안들을 인지할 것이다. 본 방법은 하나 이상의 기판 부재를 제공한다(스텝 103). 각 기판 부재는 복수의 타일을 포함한다. 특정한 실시형태에서, 기판 부재는 트레이 장치일 수 있으며, 이는 이하에서 더욱 자세하게 설명한다. 선택적으로는, 기판 부재는 주입될 재료로 사용되는 2 이상의 타일을 홀딩할 수 있는 어떠한 적절한 부재 및/또는 장치일 수도 있다. 특정한 실시형태에서, 트레이 장치는 타일을 제자리에 홀딩하기 위한 기계적, 정전기적, 혹은 다른 부착 부재를 포함할 수 있다. 특정한 실시형태에서, 타일은 레이어 트랜스퍼 기술을 이용하여 멀티레이어 기판의 제조를 위해 반복적으로 사용 가능한 벌크 기판 물질의 큰 부분이다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 본 방법은 또한 챔버에 이동 가능 트랙을 제공한다(스텝 105). 예를 들면, 이동 가능 트랙은 기판을 제 1 공간적 위치로부터 제 2 공간적 위치 및 제 1 위치와 제 2 위치 사이의 다른 위치로 수송할 수 있도록 하는 벨트 장치나 다른 적합한 장치일 수 있다. 이동 가능 트랙 장치는 챔버 기반이거나 다른 적절한 장치인 주입 프로세스에 결합되도록 적절하게 설계된다. 이동 가능 트랙 부재는 특정한 실시형태에 있어서 롤러, 에어베어링, 벨트 및/또는 이동 가능 빔을 포함할 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
도 1을 다시 참조하면, 본 방법은 이동 가능 트랙 부재를 수용하는 챔버 내에 진공 상태를 제공하는 단계(스텝 107)를 포함한다. 본 방법은 제 1 복수의 타일 을 포함하는 제 1 기판 부재를 진공으로 유지한다(스텝 109). 특정한 실시형태에서, 제 1 복수의 타일은 실리콘 웨이퍼 등과 같은 반도체 기판을 포함할 수 있다. 제 1 진공은 로드락(Load-lock) 시스템을 이용하여 제공될 수 있지만, 다른 것도 가능하다. 본 방법은 제 1 복수의 타일을 포함하는 제 1 기판 부재를 챔버의 입구로부터 상기 이동 가능 트랙 부재로 트랜스퍼한다(스텝 111). 본 방법은 제 1 복수의 타일에 대하여 주입 공정을 실시하는 단계(스텝 113)를 포함한다.
특정한 실시형태에서, 주입 공정은 플라즈마 잠입 주입 시스템(Plasma Immersion Implant Systme; PIII System)에 의해 제공될 수 있다. 다른 주입 공정은 이온 샤워, 이온 빔, 혹은 다른 질량 분리형 및/또는 질량 비분리형 기술을 이용하는 것들을 포함할 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
본 방법은 제 1 복수의 타일이 주입되고 있는 동안 제 2 복수의 타일을 포함하는 제 2 기판 부재를 진공 상태로 유지하여 대기시키는 단계(스텝 115)를 포함한다. 본 방법은 제 2 복수의 타일을 포함하는 제 2 기판 부재를 이동 가능 트랙 부재로 트랜스퍼한다(스텝 117). 본 방법은 제 1 복수의 타일을 주입 완료(스텝 119)한 후에 제 2 복수의 타일에 대하여 주입 공정을 실시하는 단계(스텝 121)를 포함한다. 본 방법은 제 2 복수의 타일의 주입을 완료하는 단계(스텝 123)를 포함하며, 다른 기판에 대해서 설명한 바와 같이 계속해서 처리한다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
상술한 순서의 단계들은 본 발명의 실시형태에 따라 연속 공정을 이용하여 기판을 형성하는 방법을 제공한다. 나타낸 바와 같이, 본 방법은 기판이 공간적인 측면에서 주입 장치의 처리 헤드를 거쳐서 이동하고 있는 동안 이루어지는 스캐닝 공정에서 주입될 복수의 타일을 포함하는 적어도 하나의 기판 부재를 트랜스퍼하기 위해 이동 가능 트랙 부재를 이용하는 단계를 포함한다. 이동 가능 트랙 부재는 하나 혹은 그 이상의 기판 부재 상에 제공되는 복수의 타일을 주입하기 위한 연속 공정을 제공한다. 여기서 청구항의 범위를 벗어나지 않으면서 단계를 추가하거나, 하나 이상의 단계를 없애거나, 하나 이상의 단계를 상이한 순서로 제공하는 다른 대안들이 제공될 수도 있다.
본 방법 및 시스템의 기타 세부적인 사항들은 본 명세서, 더욱 구체적으로는 아래 내용에 걸쳐서 알 수 있다.
도 2는 본 발명의 실시형태에 따라 연속 공정을 이용하여 기판을 형성하는 시스템(200)을 나타내는 간략도이다. 이 도면은 단지 예일 뿐이며, 여기에서 청구항의 범위를 부당하게 제한해서는 안된다. 당업자라면 다른 변형, 수정 및 대안을 인지할 것이다. 도 2에 나타낸 바와 같이, 본 시스템은 적어도 하나의 기판 부재(201)를 제공하는 것을 포함한다. 각 기판 부재는 그 위에 배치된 복수의 타일(203)을 포함한다. 특정한 실시형태에서, 복수의 타일 각각은 실리콘 웨이퍼와 같은 반도체 기판을 포함한다. 본 시스템은 또한 입구 포트(207) 및 출구 포트(217)를 포함한다. 입구 포트와 출구 포트는 특정 실시형태에서 로드락 시스템을 이용하여 제공될 수 있다. 입구 포트는 주입 장치(213)에서 복수의 타일에 대하여 주입 공정을 실시하기 전에 이 복수의 타일을 포함하는 기판 부재를 준비하고 일시적으로 보관하기 위해 제공된다. 나타낸 바와 같이, 주입 장치는 공정 챔버(215) 안에 수용되어 있다. 제 1 도어(Door)(209)는 복수의 타일을 포함하는 기판 부재를 입구 포트로 로딩하기 위해 제공된다. 입구(211)는 입구 포트와 공정 챔버(215) 사이에 제공된다. 또한, 출구 도어(221)는 공정 챔버(215)와 출구 포트(217) 사이에 제공된다. 제 2 도어(223)는 주입 공정의 완료 시 기판 부재를 출구 포트로부터 제거할 수 있게 한다. 특정한 실시형태에서, 주입 장치는 스캐닝 주입 공정을 제공한다. 이러한 주입 장치는 Applied Materials,Inc. 등과 같은 회사에서 제조한 빔 라인 이온 주입 장비(Beam Line Ion Implantation Equipment)일 수 있다. 선택적으로는, 주입은 플라즈마 잠입 이온 주입(Plasma Immersion Ion Implantation, PIII) 기술, 이온 샤워, 그리고 기타 질량 분리형 및/또는 비질량 분리형 기술을 이용하여 제공될 수 있으며, 이는 특정한 실시형태에 따라 대형 표면 영역에 대하여 특히 효과적일 수 있다. 나타낸 바와 같이, 주입 장치는 복수의 타일에 주입될 불순물을 제공하기 위한 이온 주입 헤드(215)를 포함한다. 본 시스템은 또한 이동 가능 트랙 부재(219)를 포함한다. 이동 가능 트랙 부재는 롤러, 에어베어링 혹은 이동 가능 트랙을 특정 실시형태에서 포함할 수 있다. 이동 가능 트랙 부재(219)는 스캐닝 주입 공정을 위한 기판 부재의 공간적 이동을 제공한다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
도 3 내지 10은 본 발명의 실시형태에 따라 연속 공정을 이용하여 기판을 형성하는 간략화된 방법을 나타낸다. 이들 도면은 단지 예일 뿐이며, 여기에서 청구항의 범위를 부당하게 제한해서는 안된다. 당업자라면 다른 변형, 수정 및 대안을 인지할 것이다. 도 3에 나타낸 바와 같이, 적어도 하나(N, N≥2)의 기판 부재가 제 공된다. 제 1 복수의 타일(305)을 포함하는 제 1 기판 부재(303)는 주입 공정 장치로의 입구(211)가 닫혀 있는 동안 제 1 도어(209, 도시한 바와 같이 열린 위치)를 통해 입구 포트(207)로 트랜스퍼된다. 제 1 복수의 타일을 포함하는 제 1 기판 부재는 도 4에 나타낸 바와 같이 펌프 다운 공정(Pump Down Process)을 가능하게 하도록 제 1 프론트 도어가 닫혀 있는 상태로 입구 포트에 의해 제공되는 진공으로 유지된다. 이후 제 1 복수의 타일을 포함하는 제 1 기판 부재는 도 5에 나타낸 바와 같이 이동 가능 트랙 부재를 이용하여 입구를 거쳐서 주입 장치를 수용한 공정 챔버(215)로 트랜스퍼된다.
도 5에 나타낸 바와 같이, 제 1 복수의 타일은 주입 공정(501)을 거친다. 바람직한 실시형태에서 주입 공정은 스캐닝 공정을 이용한다. 나타낸 바와 같이, 스캐닝 공정은 이동 가능 트랙 부재에 의해 제공되며, 다시 말해 이동 가능 트랙 부재는 주입 장치가 제 1 복수의 타일의 표면 영역에 주입될 불순물을 제공하는 동안 공간적 이동을 제공하도록 허용된다. 동시에, 입구(211)가 닫히고, 입구 포트는 통풍되어서(Vented) 대기압으로 되고, 제 2 복수의 타일(703)을 포함하는 제 2 기판 부재(701)가 도 7에 나타낸 바와 같이 입구 포트로 로딩된다. 제 2 복수의 타일을 포함하는 제 2 기판 부재는 제 1 복수의 타일에 대한 주입 공정이 완료되기를 대기하는 동안 입구 포트에 제공되는 진공 상태로 유지된다. 도 8 내지 9에 나타낸 바와 같이, 제 2 복수의 타일을 포함하는 제 2 기판 부재는 주입 장치로 트랜스퍼된다. 제 1 복수의 타일을 포함하는 제 1 기판 부재는 주입 공정의 완료 시에 도 9 내지 10에 나타낸 바와 같이 출구 도어(221)를 열어서 펌프 다운된 출구 포트(217) 로 트랜스퍼된다. 제 2 복수의 타일이 주입되고 출구 도어(221)가 닫혀 있는 동안, 출구 포트는 대기압으로 될 수 있으며, 제 1 복수의 타일을 포함하는 제 1 기판 부재는 출구 포트로부터 제거되어 추가적인 공정을 거칠 수 있다. 본 방법은 제공된 복수의 타일을 포함하는 다른 기판 부재와 함께 계속된다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
도 11을 참조하면, 본 발명의 실시형태에 따라 연속 공정을 이용하여 하나 이상의 주입 공정을 수행하기 위한 트레이 장치(1100)가 도시되어 있다. 트레이 장치는 특정 실시형태에서 약 1×1m의 길이를 가질 수 있다. 나타낸 바와 같이, 트레이 장치는 프레임 부재(1101)에 수용된 트레이 부재(1103)를 포함한다. 프레임 부재는 복수의 사이트(1105)를 포함한다. 복수의 사이트 각각은 주입될 재이용 가능한 기판 부재(1107)를 포함한다. 이 재이용 가능한 기판 부재는 특정 실시형태에서 도너 기판이 될 수 있는 실리콘 함유 물질을 포함할 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
도 11a는 본 발명의 실시형태에 따라 주입 공정을 받고 있는 타일을 보여주는 간략도이다. 도면은 단지 예일 뿐이며, 여기에서 청구항을 부당하게 제한해서는 안된다. 당업자라면 다른 변형, 수정 및 대안을 인지할 것이다. 나타낸 바와 같이, 기판의 모서리 부근의 주변 영역(1125)을 마스크(Mask)함으로써 주입을 타일의 중심 영역(1123)으로 제한하기 위해 새도우 마스크(Shadow Mask, 1121)가 사용된다. 또한, 나타낸 바와 같이, 둥근 모서리(Rounded Edge, 1127)가 타일에 제공된다. 타일에 제공되는 둥근 모서리(1127)와 새도우 마스크의 조합에 의해, 후속의 CMP/연 마 주입 손상 제거 공정으로 모서리 영역을 포함해서 모든 영역의 주입 손상을 제거하는 것이 가능하다. 모서리 영역에 주입량(Implant Dose)이 축적되는 것은, 품질 문제를 야기시킬 수 있는 부풀음(Blistering), 미립자화(Particulation) 및 다른 문제점을 발생시킬 것이다. 새도우 마스크는 본 발명의 특정한 실시형태에 따라 주기적으로 재코팅되거나 교체될 수 있는 비정질 실리콘 코팅형 프레임일 수 있다. 또한, 둥근 모서리는, 완전히 열적인 클리빙 접근법이 사용되지 않는다면, 블레이드(Blade), 핀(Pin) 혹은 다른 기계적인 수단의 삽입으로 클리빙 응력(Stress)을 부여함으로써, 제어된 클리빙 공정의 개시 및 전파(Initiation and Propagation)에 도움이 될 수 있다. 특정한 실시형태에서, 복수의 사이트는 어레이 구성으로 제공된다. 도 11에 나타낸 바와 같이, 복수의 사이트는 8×8 사이트 어레이로 구성될 수 있다. 복수의 사이트는 6×6 사이트 배열로 구성될 수도 있다. 특정한 일 실시형태에서, 복수의 사이트는 3×3 300mm 웨이퍼를 포함하도록 구성된다. 다른 실시형태의 경우, 복수의 사이트는 5×5 200mm 웨이퍼를 포함하도록 구성된다. 또 다른 실시예에서는, 복수의 사이트는 6×6 150mm 웨이퍼를 포함하도록 구성된다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
트레이 장치는 주입 공정에서 타일 표면 상의 결함(예컨대, 입자나 기타 오염물) 형성을 최소화하기에 적합한 방향으로 구성될 수 있다. 도 12에 나타낸 바와 같이, 그러한 방향으로는 주입 샤워 헤드(1201)에 대한 수직 방향이 포함된다. 또한, 그러한 방향으로는 도 13에 나타낸 바와 같은 상하가 전도된 방향 혹은 도 14에 나타낸 바와 같은 경사진 방향을 포함할 수 있다. 물론, 기판의 수와 트레이 장 치의 방향은 응용예 및 기판 내 주입종(Implant Species)의 채널링과 같은 효과를 제어하기 위해 가능한 수요에 따라 달라진다. 당업자라면 다수의 변형, 수정 및 대안을 인식할 것이다.
효과적으로는, 주입 공정은 도너 기판의 최상면(1505)을 통해 특정한 깊이(1501)까지 특정한 에너지 입자들을 도입하는데, 이 깊이는 도 15에 나타낸 바와 같이 표면으로부터 반도체 물질(1503)의 두께를 정의한다. 응용예에 따라, 일반적으로는 바람직한 실시형태에 의해 물질 영역에 대한 손상 가능성을 줄이도록 질량이 작은 입자가 선택된다. 즉, 질량이 작은 입자는 그 입자가 통과하여 지나가는 물질 영역을 거의 손상시키지 않고 쉽게 기판 부재를 이동한다. 예컨대, 더 작은 질량의 입자들(혹은 에너지 입자들)은 대전된(예컨대, 양 혹은 음) 및/또는 중성의 원자나 분자 혹은 전자 등 거의 어떤 것일 수도 있다. 특정한 실시형태에서, 입자는 실시형태에 따라 수소와 그 동위원소의 이온, 헬륨과 그 동위원소 및 네온과 같은 희류 가스(Rare Gas)의 이온과 같은 이온이나 다른 것들을 포함하는 대전 및/또는 중성 입자일 수 있다. 이 입자들은 또한 가스, 예를 들면 수소 가스, 수증기, 메탄 및 수소 화합물과 같은 화합물 및 다른 가벼운 원자 질량의 입자들로부터 얻을 수 있다. 선택적으로는, 이 입자들은 상술한 입자들 및/또는 이온들 및/또는 분자 종류들 및/또는 원자 종류들의 어떠한 조합일 수도 있다. 이 입자들은 일반적으로 표면을 통과하여 표면 아래의 선택된 깊이까지 침투하기에 충분한 운동 에너지를 갖는다.
예컨대 실리콘 웨이퍼에 대한 주입종으로서 수소를 사용하는 경우, 주입 공 정은 스캐닝 공정을 이용하여 450mm 정도의 이온 샤워 헤드 폭을 갖는 이온 샤워 시스템을 이용하여 제공될 수 있다. 주입 공정은 특정한 조건 세트를 이용하여 수행된다. 트랜스퍼되는 필름을 에피택셜 후화(厚化) 템플릿(Epitaxial Thickening Template)으로서 사용하기 위한 것과 같은 얕은 주입 어플리케이션의 경우, H3+에 의해 제공되는 이온 전류 밀도는 20㎂/㎠, 또는 1.25×1014 H3+ 이온/㎠/sec, 또는 3.75×1014 H+ 이온/㎠/sec일 수 있다. 실리콘 웨이퍼에서 2×1016 수소원자/㎠ 정도의 주입량에 대해, 450mm 폭을 통과하는 임의의 표면 영역에 대한 스캔 시간은 대략 53초 소요될 수 있다. 주입 온도는 약 -20℃ 내지 약 600℃의 범위를 갖고, 주입된 실리콘 웨이퍼 밖으로 상당량의 수소 이온이 확산될 가능성을 방지하기 위하여 약 400℃ 미만인 것이 바람직하다. 수소 이온은 실리콘 웨이퍼로 약 ±0.03 내지 ±0.05 마이크론의 정확도로 선택된 깊이까지 선택적으로 도입될 수 있다. 주입 공정과 동시에 실리콘 웨이퍼를 가열하는 것은 소정의 이점을 제공할 수 있다. 그러한 이점 중 하나는, 후속의 레이어 트랜스퍼 공정을 최적화한다는 점을 포함한다. 실리콘 웨이퍼는 프레임 어셈블리(Frame Assembly) 내에 구축된 핫플레이트(Hot Plate)를 이용한 전도열에 의하여 가열될 수 있다. 특정한 실시형태에서, 2개의 대향하는 컨택트(Contact)를 이용해서 타일을 통해 적당한 전류를 흘림으로써, 타일의 전기 저항적 성질을 이용한 저항성 가열 공정을 이용하여 타일을 가열할 수 있다. 물론, 응용예에 따라 사용되는 이온의 유형과 공정 조건이 달라진다.
특정한 실시형태에서, 더 높은 주입 에너지를 이용할 경우, 재이용 가능한 기판 내에 최대 범위의 클리빙 플레인을 허용하도록 비교적 순수한 양자 주입(양으로 혹은 음으로 대전됨)을 갖는 것이 특히 유용하다. 실리콘을 이용하여 예를 들면, 태양전지 웨이퍼 원료 물질로서 사용하기 위한 두께로 수백 마이크론을 측정하여 많은 MeV 산출(Yielding) 기판에 대한 흡수자(Absorber) 효율을 최대화할 필요가 있는 경우, 템플릿 형성 광전지 흡수자에 대해서는 주입 범위가 상당히 클 수 있고 적은 KeV로부터 걸칠 수도 있다. 일반적인 범위는 예컨대 SRIM(Stopping Ragne In Matter) 2003, Monte Carlo 시뮬레이션 프로그램(http://www.srim.org/)을 이용하여 계산된다. 양자 주입에 의해 달성될 수 있는 실리콘막 두께 범위를 제공하는 더욱 세부적인 사항들은 이하에서 설명한다.
특정한 실시형태에서, 약 13㎚ 부터 약 3㎛ 까지의 실리콘막 두께 범위는 약 10keV 내지 약 300keV의 양자 주입 에너지 범위를 이용함으로써 구현될 수 있다. 상술한 범위는 태양전지 형성을 위해 호모에피택셜(Homoepitaxial) 혹은 헤테로에피택셜 성장 템플릿으로서 사용 가능한 결정질 에피택셜 물질의 효과적인 트랜스퍼를 가능하게 한다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 실리콘막 두께의 범위는 약 1㎛에서 약 50㎛이며, 약 120keV 내지 약 2.1MeV의 양자 주입 에너지 범위를 이용하여 구현될 수 있다. 이 두께 범위의 실리콘막은 곧바로 우수한 효율로 박막 태양전지를 형성하기에 충분한 두께의 단결정 실리콘막의 두께를 제공하도록 박리(Detachment)될 수 있다. 즉, 형성된 단결정 실리콘의 두께 범위는 태양전지 어플리케이션에서 효율적인 광 흡수층으로서 사용되기 위해 더 두꺼워져야 할 필요가 없다. 전/후 컨택트 형성, 더블사 이드 액세스 제작법(2-sided Access Manufacturing)의 사용 및 박막 광 흡수층 내에 더 많은 광을 가두기 위한 광 확산층(Light Scattering Layer)과 같이 박막 실리콘 태양전지 효율을 최대화하기 위한 기술들은 잘 발달되어 왔고, 이 박리된 층과 조합해서 이용 가능하다. 이러한 기술들은 예컨대 Rolf Brendel의 "Thin-Film Crystalline Silicon Solar Cells - Physics and Technology"(2003 Wiley-VCH Verlag GmbH & Co., KGaA, Weinheim)에서 잘 다루어져 있고, 여기에 참고로 편입되어 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 실리콘막 두께의 범위는 약 50㎛ 내지 200㎛이며, 약 2.1MeV 내지 약 5MeV의 에너지 범위를 갖는 양자 주입을 이용하여 형성될 수 있다. 이러한 실리콘막 두께의 범위는 프리스탠딩(Free-standing) 실리콘 기판으로서 사용할 수 있는 단결정 실리콘 기판 등가물의 두께를 박리할 수 있도록 한다. 두께 범위가 50㎛ 내지 200㎛인 단결정 실리콘 기판은 웨이퍼 쏘잉, 식각 및 연마 공정들을 이용하는 현재의 방법을 대체하는데 사용될 수 있다. 현재의 기술에 있어서 약 50% 커프 손실(Kerf Loss, "커프 손실"은 커팅(Cutting) 및 웨이퍼링(Wafering) 동작 도중의 물질 손실로서 정의됨)에 반해, 주입 클리빙 기술은 사실상 커프 손실이 없어 상당한 비용 절감과 물질 이용 효율성 개선을 가져온다. 5MeV보다 높은 에너지는 반도체 공법 대안의 기판 물질을 만드는데 사용될 수 있지만, 태양전지 제조에 있어서는 200㎛가 벌크 실리콘 셀의 형성을 위한 실리콘 태양전지 물질의 두께로 적합하다. 결과적으로, 특정한 실시형태에 있어서는 더 두꺼운 실리콘 기판은 태양전지를 제조하기 위한 특정한 상업적 관심의 대상이 아니다. 물론, 응용예에 따라 사용되는 이온의 유형과 공정 조건이 달라진다.
도 23에는 양자 주입의 경우에 있어서 실리콘 두께의 범위와 실리콘 태양전지 흡수자 어플리케이션의 등급이 도시되어 있다. MeV 범위의 주입 조건들은 Reutov et al.에 의해 개시되어 있다(1983년 12월 30일 구소비에트연방의 발명자 확인증 제1282757호, V.F. Reutov and Sh.Sh.Ibragimov, "Method for Fabricating Thin Silicon Wafers"). 이 자료에서, 350㎛까지의 박리된 실리콘 웨이퍼 두께를 생산하기 위해 선택적 주입 및 후속 주입(Post-Implant) 재이용 가능 기판의 가열과 함께 7meV까지 양자 주입을 사용하는 것이 개시되어 있다. 이 부분에서 조건 박리 혹은 트랜스퍼된 실리콘 두께(Term Detached or Transferred Silicon Thickness)는 주입된 이온 범위에 의해 형성된 실리콘막의 두께가, 영구 기판(Permanent Substrate) 상에 결과적으로 탑재되거나 프리스탠딩 기판으로서 결과적으로 사용하기 위해 프리스탠딩 상태로 릴리스되거나 영구 기판 혹은 일시적 기판(Temporary Substrate)으로 릴리스될 수 있다는 것을 의미한다. 물론, 막을 처리하고 가공하기 위한 특정한 공정은 소정의 셀 프로세스 및 어플리케이션에 따라 달라진다.
특정한 실시형태에서, 질량 혹은 비질량 분리형 시스템 내에서 양자 주입을 사용하는 것은 고밀도 양자 이온 소스로 이득을 얻게 된다. 그러한 소스 중 하나가 첨단 자기 한정(Cusp Magnetic Confinement)과 함께 ICP(Inductively-Coupled Plasma, 유도 결합 플라즈마) 여기 플라즈마를 이용하여 Silicon Genesis사에서 개발되었다. 이 기술은 캘리포니아 산호세의 Silicon Genesis사에 공통적으로 양도된 미국 특허 제6,300,227호에 기재되어 있으며, 모든 목적을 위해 여기에 참고로 편입되어 있다. 양자 모드라 불리는 플라즈마 모드는 고차의 수소 플라즈마종(H2+, H3+ Species)를 깨트려서 보통 1e10 H+ 이온/cm3를 초과하는 플라즈마 밀도를 갖는 매우 순수한 H+ 플라즈마 화학물을 생성한다. 도 24 내지 24a는 미국 특허 제6,300,227호의 2개의 대표 도면들로서, 높은 H+ 용량을 보여주는 플라즈마 화학물의 질량 분광계 및 플라즈마 잠입 이온 주입 실시형태에 있어서 플라즈마 소스의 단면을 나타내고 있다. 이 소스는 가속 및 주입을 위한 H+ 이온을 대상 기판이나 다중 기판에 도입하기 위해 이온 샤워 시스템 내의 원격 플라즈마 소스로서 유용하게 사용될 수 있다. 원격 플라즈마 소스는 일본 도쿄의 Ishikawajima-Heavy Industries(IHI)에 의해 구축된 ISDR 이온 도핑 시스템이나 다른 이온 샤워 시스템과 같은 현존하는 이온 샤워 주입 헤드 내에서 사용 가능하다. 예컨대, IHI 시스템에 있어서, 고열 필라멘트 플라즈마 여기는 수소를 주로 H3+ 플라즈마 화학물로 깨뜨릴 수 있을 뿐이다. 비록 이것은 H3+ 이온에 의해 제공된 주입 전류당 3배의 효과적인 양자 용량율(Dose Rate)로 인해 더 낮은 에너지 어플리케이션(즉, 에피택셜 성장 템플릿 박막의 경우)에 대해서는 이온 용량율 이득을 제공할 수 있지만, 효과적인 양자 에너지가 H3+ 주입 에너지의 1/3이기 때문에, 침투 범위가 훨씬 더 얕다. 더욱 깊은 어플리케이션을 위해서는, 주입 에너지를 3배 증가시킬 필요가 있다. 이것도 가능하겠지만, 고전압 장비 비용이 가속 포텐셜과 함께 초선형적으로(Super-linearly) 증가한다. 고밀도 H+ 이온 소스의 사용은 최대 필요 에너지를 5MeV보다 작게 제한하는 이점이 있을 것이다. 도 25는 본 발명의 실시형태에 따라 H+ 이온을 H+ 주입용 이온 샤워 헤드로 도입하는 양자 모드와 같은 원격 플라즈마 소스를 나타낸다. 선택적으로는, 적절한 플라즈마 화학물을 발생시키는 극초단파 소스나 다른 소스를 사용할 수도 있다. 다른 실시형태에서, 이온 범위가 특정한 이온 샤워 시스템의 주입 에너지 범위 내에서 정적이라면, 이온 용량율을 개선하기 위해, 주로 H2+ 혹은 H3+ 플라즈마 화학물을 발생시키는 상이한 플라즈마 소스를 사용할 수도 있다. 물론, 특정한 플라즈마 화학물 및 사용되는 가속 포텐셜은 소정의 응용예에 따라 달라진다.
또한, Reutov et al.은 재이용 가능한 기판(특정 문헌에서는 잉곳(Ingot))을 주입 양자를 더욱 효율적으로 사용할 수 있는 적당한 온도까지 가열하면, 박리에 필요한 양자량을 줄일 수 있다는 점을 개시하고 있다. 설명한 실시형태에서, 350㎛ 실리콘 웨이퍼를 완전히 박리하는데 필요한 실내온도 용량은 잉곳을 약 40분간 750K의 주입 온도와 850K의 후속 주입 아닐(Post-Implant Anneal)로 처리함으로써 5e17 양자/㎠로부터 5e15 양자/㎠로 감소하였다. 보고된 100배라는 효과적인 용량 감소는 두꺼운 막에 대한 위와 같은 공정에 있어서 생산성에 상당한 영향을 미칠 수 있다. 따라서, 주입 및 후속 주입 가열 처리의 조합은 비용 효율적인 상업적 공정을 진행하는데 있어서 주입량 및 에너지와 결합하여 이용 가능하다.
플라즈마 잠입 이온 주입이나 이온 샤워 기술, 특히 비질량 선택형 주입자(Implanter)를 이용하는 대면적 주입자의 사용은 실리콘 표면을 통해 오염물(Contaminant)을 동시에 주입할 수 있다. 예컨대, 철의 주입은 산출되는 실리콘 흡수층의 유효한 소수 캐리어(Minority Carrier)의 수명을 현저하게 줄여서 셀 변환 효율의 바람직하지 못한 저하를 유발한다. 더 큰 수소의 주입 범위로 인해 철이 결정질 실리콘막으로 들어가는 것을 방지하기 위하여, 차단층(Screening Layer)을 사용할 수 있다. 차단층의 필요 두께는 주입 에너지, 차단되는 오염물 및 차단 물질에 따라 달라진다. 차단층으로 이산화규소를 사용하고 오염물로 철을 사용하는 경우, 300keV의 주입 시 철을 완전히 차단하기 위해서는 약 0.3㎛ 두께의 이산화규소가 필요한 반면, 5MeV 기판 어플리케이션에서는 3.5㎛ 내지 4㎛ 두께의 이산화규소층을 필요로 한다. 이러한 레이어는 HF 스트립(Strip)과 같은 화학적 스트립이나 연마 공정에 의해 제거될 수 있으며, 셀 제조 공정에 걸쳐서 유지될 수 있다.
고에너지 주입 시스템의 생산성과 기술적 실행가능성은 다음의 예로 평가될 수 있다. 그 예는 주입되고 있는 재이용 가능한 기판 면적 상으로 트랜스퍼되는 시스템의 총 전력 100kW로 제한된 총 빔 전류 밀도를 갖는 이온 샤워의 경우이다. 이러한 방식으로, 재이용 가능한 기판 표면 상으로 트랜스퍼되는 전력을 일정한 전력 플럭스(Flux)로 제한하기 위한 주입 에너지까지 빔 전류 밀도를 조절하는데, 이는 고전력 플럭스 밀도가 실리콘을 손상시켜 태양전지 물질로서 의도된 목적을 위해 사용할 수 없도록 만들어버릴 수 있기 때문이다. 4세대 평판 디스플레이 이온 도핑 시스템의 이온 샤워 헤드 규격에 근접하는 1m×0.45m의 주입 면적을 가정한다. 만약 재이용 가능 기판 크기가 150㎟라면, 각각이 225㎠ 면적을 갖는 18개 정도의 기판이 동시에 주입될 수 있다. 따라서, 전력 밀도는 100kW를 주입되는 총 기판 면적, 즉 18×225㎠으로 나눈 값인 24.6Watt/㎠이다. 이는 실리콘에 대한 안전한 전 력 밀도 범위 내로서 양호하며, 주입된 실리콘 기판에 손상을 일으키지 않을 것이다. 저에너지 템플릿 상태에서의 용량으로서 6e16cm-2를 사용하고, 고에너지 상태에서의 용량으로서 5e15cm-2를 사용하는 경우, 시간당 3000 기판 이상의 적당한 기판 주입 공정율이 3000 Angtrom의 두께에서 얻어지며, 50㎛ 두께에서는 시간당 850 기판, 그리고 100㎛ 두께에서는 600 기판 이상이 얻어진다. 주입 및 후속 주입 아닐과 조합하여 박막을 박리하는데 얻을 수 있는 용량 감소의 중요성은 이 예제에서 쉽게 이해된다.
또한, 다른 특정한 실시형태에서는, 질량 선택형 고에너지 주입 접근법이 실질적으로 사용될 수 있다. 특정한 실시형태에서, 만약 적당한 빔 강도(Intensity)로 제작 가능하다면, 질량 선택형 고에너지 주입이 제공된다. 비용 효율적이기 위해서, 주입 빔 전류는 H+나 H- 이온 빔 전류가 수십 밀리암페어의 차수인 경우일 수 있다(만약 해당 시스템이 효율적으로 더 높은 에너지를 주입할 수 있다면, 더 높은 용량율을 구현하기 위하여 유리하게 H2+ 이온을 사용할 수 있다). 이러한 질량 선택형 주입 장치는 특정한 실시형태에 따라 무선주파 4중극 선형가속장치(Radio-Frequency Quadrupole Linear Accelerator, "RFQ-Linac")나 드리프트-튜브 선형가속장치(Drift-Tube Linac, "DTL") 기술을 사용하여 얻을 수 있다. 이들 장치는 일반적으로 캘리포니아 플리아산톤의 Accsys Technology Inc.와 같은 회사로부터 입수 가능하지만, 다른 것도 가능하다. 이러한 접근법은 특정한 실시형태에 따르면 대략 20 내지 100keV의 범위에서부터 0.5 내지 7MeV의 범위까지 양자 빔의 총 에너지를 증가시키기 위하여, 추출된 양자 빔의 RF 가속을 사용한다. 즉, 출력 빔이 보통 수 밀리미터 차수의 직경이며, 이러한 어플리케이션에서 사용하기 위해서는 대상 표면에 영향을 미치는 전력 플럭스가 너무 크게 되어 혹여나 대상 표면을 과도하게 가열하거나 손상하는 것을 방지하기 위해 통상적으로 1 미터 이상까지 일측상에서 수백 밀리미터의 차수로 빔 확장(Beam Expansion)을 사용할 것을 요구할 것이다. 이러한 기술에서 얻을 수 있는 양자 전류는 100mA 혹은 그 이상까지일 수 있다. 도 26은 RFQ-선형가속장치 질량 선택형 이온 샤워 소스를 나타낸다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 예로서, 100kW의 양자 빔 전력을 가정하면, 3.25MeV RFQ-선형가속장치는 약 31mA의 양자 빔 전류를 생산한다. 대략 1e16 H/㎠의 용량과 500㎜×500㎜의 확장된 빔을 사용하는 경우, 특정한 실시형태에 따라 전력 플럭스가 약 13 Watt/㎠로 유지되는 동안 시간당 처리되는 면적은 약 7㎡이다. 이러한 파라미터의 조합은 이 접근법을 특히 비용 효율적인 태양전지의 생산용으로 실용적이게 만든다. 또한, 다른 변형, 수정 및 대안이 있을 수 있다. 선형가속기 기술을 이용하는 고에너지에서의 기판 주입은 2007년 1월 26일자의 미국 예비특허출원 제60/886,912호 및 2006년 11월 8일자의 미국 예비특허출원 제60/864,966호에서 논의되어 있으며, 이들 각각은 본 발명과 함께 공통으로 양도되어 있고, 모든 목적을 위해 여기에 전부 참고용으로 편입되어 있다.
주입된 입자들은 선택된 깊이에서 기판의 최상 표면에 평행한 면을 따라 파괴 에너지(Fracture Energy)를 감소시키거나 응력을 부가할 수 있다. 에너지는 부 분적으로 주입종(Implantation Species)과 조건에 따라 달라진다. 이들 입자는 선택된 깊이에서 기판의 파괴 에너지 레벨을 줄인다. 이는 선택된 깊이에서 주입된 면을 따른 제어된 클리브를 가능하게 한다. 주입은 모든 내부 위치에서의 기판의 에너지 상태가 기판 물질 내에서 비가역 파괴(즉, 분리(Separation) 혹은 클리빙)를 개시하기에 충분하지 않도록 하는 조건하에서 발생할 수 있다. 그러나, 일반적으로 주입량은 보통 적어도 부분적으로는 후속의 열처리, 예컨대 열 아닐링(Annealing)이나 고속 열 아닐링에 의하여 수리될 수 있는 소정량의 결함(예컨대, 미세결함)을 기판에서 일으킨다는 점에 주의한다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
따라서, 주입 후 각 도너 기판은 도 16에 나타낸 바와 같이 클리브 플레인(1603)의 선택된 부분에 제공된 에너지(1601)를 이용하여 클리빙 공정을 거치게 된다. 특정한 실시형태에 의하면, 다른 변형이 있을 수 있다. 예를 들면, 상기 클리빙 공정은, 물질의 두께를 선택적으로 자유롭게 하기 위해, 전파하는 클리브 프론트(Propagating Cleave Front)를 사용하는 제어된 클리빙 공정일 수 있다. 다른 클리빙 기술을 사용할 수도 있다. 이들 기술은 캘리포니아 산호세의 Silicon Genesis사의 NanocleaveTM 공정, 프랑스의 Soitec SA의 SmartCutTM 공정 및 일본 도쿄의 Canon Inc.의 EltranTM 공정이라 불리는 것 등과 다른 것들을 포함하지만, 여기에 제한되는 것은 아니다. 이후 본 방법은 바람직한 실시형태에 따라 또 다른 도너 기판으로서 사용될 수도 있는 도너 기판의 남은 부분을 제거한다.
막을 박리하는 방법은 해당 막의 두께와 기계적 기판에 부착되지 않고 가공되거나 처리되는 능력의 함수이다. 예컨대, 에피택셜 템플릿 성장을 위해 사용하는 매우 얇은 막의 경우, 일시적 혹은 영구적 기판 상으로의 막 트랜스퍼에서 막을 손상하지 않아야 한다. 약 50㎛를 초과하는 원료막 두께의 경우, 해당 막은 태양전지의 제조에 사용되도록 프리스탠딩 방식으로 처리될 수 있다. 결정질 태양전지 어플리케이션에 있어서 3 내지 50㎛의 막으로 일시적 기판을 사용하는 것은 산출되는 광전지 장치를 최적화하기 위해 박리된 박막의 양측을 액세스하여 처리하는데 유용할 것이다. 영구 기판 상으로 박막을 영구 본딩하고 트랜스퍼하는 것 역시 막 처리 공정을 단순화하는데 도움이 될 수 있다. 물론, 트랜스퍼 기판과 셀 제조 공정 흐름의 정확한 선택은 응용예에 따라 달라진다.
특정한 실시형태에서, 물질의 두께를 포함하는 도너 기판 각각은 본딩된 기판 구조를 형성하기 위하여 핸들 기판(1701)에 부착되거나 본딩될 수 있다. 특정한 실시형태에서, 핸들 기판은 실리콘 웨이퍼일 수 있다. 선택적인 실시형태에서, 핸들 기판은 석영이나 유리와 같은 투명한 기판일 수 있다. 물론, 사용되는 핸들 기판은 응용예에 따라 달라진다. 도 17에 나타낸 바와 같이, 핸들 기판은 도너 기판의 표면 영역에 본딩되어 있다. 기판은 200㎜나 300㎜ 직경의 웨이퍼와 같은 소형 기판에 대한 전자 비전 그룹(Electronic Vision Group) 혹은 다른 유사한 공정에 의해 제작되는 EVG 본딩 도구를 사용하여 본딩될 수 있다. Karl Suss에 의해 제작된 것과 같은 다른 유형의 도구도 사용 가능하다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
따라서, 특정한 실시형태에 의하면 본딩 이후에 본딩된 기판 구조에 열 처리를 가할 수 있다. 열 처리는 특정한 실시형태에서 핸들 기판에 결합된 열 플레이트와 같은 가열 소자를 이용한 베이크(Bake) 처리일 수 있다. 선택적인 실시형태에서, 열 처리는 도너 기판에 결합된 열 플레이트와 같은 가열 소자를 이용한 베이크 처리일 수 있다. 이러한 열 처리는 핸들 기판의 일부와 도너 기판의 두께의 일부를 통해 증감하는 온도를 제공한다. 부가적으로, 열 처리는 소정 시간 동안 소정의 온도에서 본딩된 기판 구조를 유지한다. 바람직하게는, 온도는 약 200 또는 250℃에서 약 400℃까지의 범위이며, 바람직한 실시형태에서는, 도너 기판과 핸들 기판이 상호 영구적으로 부착하도록 약 1시간 가량 동안 350℃ 정도인 것이 바람직하다. 특정한 어플리케이션에 따라, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 기판은 저온 열 공정을 이용하여 함께 결합되거나 용융된다. 저온 열 공정은 일반적으로 주입된 입자들이 제어되지 않는 클리브 동작을 유발할 수 있는 과도한 응력을 물질 영역 상에 가하지 않도록 하는 것을 보장한다. 특정한 실시형태에서, 저온 본딩 공정은 자기-본딩(Self-Bonding) 공정에 의해 이루어진다.
선택적으로는, 핸들 기판에 도너 기판 표면 영역을 결합하기 위하여 다양한 다른 저온 기술을 사용할 수 있다. 예를 들면, 2개의 기판을 상호 결합하기 위하여 정전식 혹은 애노딕(Anodic) 본딩 기술을 사용할 수 있다. 특히, 하나 혹은 2개의 기판을 대전시켜서 다른 기판 표면에 이끌리도록 한다. 부가적으로는, 도너 기판 표면은 다양한 다른 일반적으로 알려진 기술을 이용하여 핸들 기판에 용융될 수 있 다. 물론, 사용되는 기술은 응용예에 따라 달라진다.
도 18을 참조하면, 본 방법은 물질의 두께가 핸들 기판에 결합해 있는 동안 도너 기판으로부터 반도체 물질의 두께를 분리하기 위하여 클리브 플레인의 선택된 부분에 제공되는 에너지(1801)를 이용하는 클리빙 공정을 개시하는 단계를 포함한다. 특정한 실시형태에 따르면, 소정의 다른 변형이 있을 수 있다. 예를 들면, 클리빙 공정은 물질의 두께가 핸들 기판에 결합해 있는 동안 도너로부터 물질의 두께를 선택적으로 자유롭게 하기 위하여, 전파하는 클리브 프론트를 이용하는 제어 클리빙 공정일 수 있다. 선택적인 클리빙 기술을 사용할 수도 있다. 그러한 기술로는 캘리포니아 산호세의 Silicon Genesis사의 NanocleaveTM 공정, 프랑스 Soitec SA의 SmartCutTM 공정 및 일본 도쿄의 Canon Inc.의 EltranTM 공정이라 불리는 것들과 기타 유사한 공정 및 다른 공정들을 포함하지만, 여기에 한정되지 않는다. 이후, 본 방법은 특정한 실시형태에 따라 핸들 기판에 물질의 두께를 제공한 도너 기판의 잔존하는 부분을 제거한다. 도너 기판의 잔존 부분은 바람직한 실시형태에 따라 다른 도너 기판으로서 재이용 가능하다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 광전지 장치와 같은 장치는 물질의 두께에서 형성될 수 있다. 그러한 어플리케이션은 다른 출원, 즉 Henley, Francois J. 명의로 공통적으로 양도되어 있고 2006년 3월 17일자의 미국 예비출원 제60/783,586호로 등록된 "Method and Structure for Fabricating Solar Cells Using a Layer Transfer Process"에서 더욱 상세하게 기재되어 있으며, 여기에 참고로 전부 편입되어 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
또한, 단결정 실리콘에 대한 불순물로서 H3+ 이온 주입을 이용하는 경우를 예로 든다. 주입 에너지는 100keV에서 제공된다. 실리콘 물질의 두께는 약 250㎚의 두께를 가질 수 있다. 후화 공정은 실리콘 물질 위에 제조되는 태양전지의 효율성을 강화하기 위해 실리콘 물질을 후화하기 위하여 필요할 수 있다. 후화 공정은 고온 혹은 저온 성장 공정을 이용하는 직접적인 에피택셜 공정일 수 있다. 후화 공정은 또한 액체 상태나 고체 상태의 에피택셜 재성장 공정이 뒤따르는 실리콘 물질의 두께 상에 도포되는 비정질 실리콘 혹은 폴리실리콘을 포함할 수 있다. 선택적으로는, 충분히 두꺼운 흡수층의 트랜스퍼를 가능하게 하기 위하여 고에너지 주입 공정을 사용할 수 있다. 수소 및/또는 헬륨 주입을 이용하여 클리브 플레인을 형성하기 위해, 약 500keV 혹은 그 이상의 주입 에너지를 사용할 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
효과적으로는, 주입 공정은 표면으로부터 반도체 물질의 두께 내 불순물 영역을 정의하는 소정의 깊이까지 반도체 기판의 최상면을 통해 소정의 에너지 입자를 도입한다. 실리콘 기판을 예로 든다. 실리콘 기판은 보통 특정한 불순물, 예컨대 P형을 갖도록 제공된다. P형 불순물은 0.005 내지 50Ω-㎝의 저항성을 제공하기 위하여 약 1E16 내지 1E20 원자/㎤의 붕소 농도로 제공될 수 있다. 이러한 웨이퍼의 경우, P형 불순물은 특정한 실시형태에 있어서 기판의 표면 근처의 영역 내에 심하게 도핑된 P+ 영역을 형성하도록 주입될 수 있다. 특정한 실시형태에서, 붕소 입자들은 다른 것들 중에서 BF3나 BCl3와 같은 프리커서(Precursor)로부터 얻어질 수 있다. 어플리케이션에 따르면, 붕소종(Boron Species)에는 실리콘 기판의 선택된 깊이를 침투하기 위해 소정의 운동 에너지가 제공된다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
예컨대, 실리콘 웨이퍼에 대한 주입종으로서 BF3를 사용하는 경우, 스캐닝 공정을 이용하여 약 450㎜의 이온 샤워 헤드 폭을 갖는 이온 샤워 시스템을 이용하여 주입 공정이 제공될 수 있다. 붕소는 실리콘 내에 약 400㎚ 내지 약 500㎚의 깊이까지 ㎤당 약 1020개 원자의 붕소 농도를 제공하기 위해 약 5×1014 이온/㎠의 용량으로 약 100keV의 에너지에서 제공될 수 있다. 실리콘 웨이퍼에 대한 붕소의 주입량을 약 5×1014 원자/㎠로 하는 경우, 450㎜의 폭을 통한 모든 표면 영역에 대한 스캔 시간은 대략 55초가 소요될 수 있다. 주입 온도는 약 -20 내지 600℃ 범위이며, 상당량의 불순물 이온이 주입된 실리콘 웨이퍼 밖으로 확산될 가능성을 방지하기 위하여 약 400℃ 미만인 것이 바람직하다. 붕소 이온은 약 ±0.05 내지 ±0.15 마이크론의 정확도로 선택된 깊이까지 실리콘 웨이퍼로 선택적으로 도입될 수 있다. 주입 후, 통상적으로는 기판 내에서 불순물 입자들을 퍼뜨리고 전기적으로 활성화하기 위하여 아닐 공정을 실시한다. 물론, 사용되는 이온의 종류와 공정 조건은 응용예에 따라 달라진다.
응용예에 따르면, 예컨대 변형이 있을 수 있는데, N형 불순물을 P형 반도체 기판의 표면 근처에서 일정 두께로 주입할 수 있다. 불순물 입자들은 특정한 실시 형태에서 소정의 깊이로 제공된다. 이러한 N형 불순물은 인, 비소, 안티몬 혹은 다른 적절한 원소를 포함할 수 있다. 인을 주입종으로 예를 들어 본다. 인은 프리커서로서 적어도 PH3를 사용하여 제공될 수 있다. 주입 에니저는 수십 keV 내지 수 MeV에서 제공될 수 있다. 예컨대, 약 1019 원자/㎤의 농도와 약 150㎚의 평균 주입 깊이를 제공하기 위하여, 약 1×1014 원자/㎠의 용량으로 100keV 정도에서 P+에 의해 주입을 제공할 수 있다. 통상적으로 주입은 소정량의 결정 전위(Crystal Dislocation) 및 다른 미세 결함을 기판 내에 일으킨다. 이러한 결합들은 예컨대 열 아닐링, 고속 열 아닐링과 같은 후속의 열 처리를 이용하여 적어도 부분적으로는 해소할 수 있다. 특정한 실시형태에서, N형 불순물은 P형 반도체 기판의 두께 내에 적어도 하나의 pn 접합(Junction)을 제공한다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
도 20 내지 22는 본 발명의 실시형태에 따라 태양전지를 제조하는 방법을 나타내는 간략도이다. 도 20에 나타낸 바와 같이, 반도체 기판에 주입된 불순물은 하나의 p-n 접합(2001)이나 다중 p-n 접합을 반도체 기판의 표면 부근 두께에서 제공한다. 바람직한 실시형태에서, 광전지 셀 구조와 같은 장치는 p-n 접합이나 다중 p-n 접합을 이용하여 반도체 기판의 두께 내에 형성할 수 있다. 물론, 다른 변형, 수정 및 변경이 있을 수 있다.
도 21에 나타낸 바와 같이, 본 방법은 그 속에 형성된 적어도 하나의 태양전지 셀 구조를 갖는 물질의 두께 내에서 p-n 접합을 포함하는 반도체 기판의 표면 영역 위에 위치하는 컨택트층(2101)을 형성한다. 컨택트층은 ITO 및 그와 유사한 것과 같은 적당한 광학적으로 투명한 도전성 물질로 만들어질 수 있다. 다른 물질도 사용 가능하다. 바람직한 실시형태에서, 컨택트층은 광전지 셀 각각에 결합되는 복수의 전극을 형성하도록 패터닝된다. 광전지 셀이 반대측으로부터 조명되어야 한다면, 셀을 통한 복귀 경로를 허용함으로써 광 수집 효율을 최대화하는데 도움이 되기 위해, 해당 컨택트는 투과 불투명성이고 바람직하게는 고도로 반사적일 수 있다. 전체적인 광 흡수와 변환을 우수하게 하고 다중 내부 반사를 유발하기 위하여 광을 셀 내에서 정반사로부터 람베르시안(Lambertian)으로 변환함으로써 효율성을 더욱 최적화하기 위하여 표면을 텍스쳐링(Texturing)하는 것 역시 잘 알려져 있다.
특정한 실시형태에서, 본 방법은 또한 도 22에 나타낸 바와 같이 적어도 하나의 광전지 셀을 포함하는 패턴화된 컨택트층 위에 위치하는 표면 영역(2203)을 갖는 평탄화된 절연층(2201)을 형성한다. 절연층은 CVD 공정 등을 이용하여 증착된 이산화규소와 같은 물질을 포함할 수 있다. 특정한 실시형태에서, 절연 물질은 하나의 절연층 혹은 복수의 절연층을 통해 전자기파가 진행할 수 있도록 실질적으로 광학적인 투명이다. 간략화된 광전지 셀 구조(2200)가 도 22에 도시되어 있다. 이후, 광전지 셀 구조는 특정한 실시형태에 따라 태양전지 조립체 및 태양전지 모듈로 추가 가공 및 조립될 수 있다.
본 발명의 다른 실시형태는 다음 예로 설명한다. RFQ 선형가속장치의 사용은 빔 확장 이후 이 소스가 500㎜×500㎜ 고정형 이온 빔을 제작하는 경우에 유용하다(이는 질량 선택형 이온 샤워 헤드나 당업자가 이해할 수 있는 적당한 다른 용어로 부를 수 있다). 대략 1m×1m의 트레이에 배열된 다중 타일의 대량 생산을 위한 특정한 실시형태에 있어서, 타일의 트레이의 폭을 스캔하는데에는 이 빔이 충분하지 않으므로, 종방향 및 횡방향의 스캐닝 공정이 공정 챔버 내에서 수행된다. 도 26은 본 발명의 일 실시형태에 따른 RFQ 선형가속장치 질량 선택형 이온 샤워 소스를 나타낸다. 이온 빔은 확장되지만, 해당 면적이 확장된 이온 빔 규격을 초과한다면 주입 영역의 X-Y 스캐닝을 포함한다. 예컨대, 빔 스캐닝의 이점은 대상 표면의 각 지점이 이온 샤워 빔 상에서 균등하게 스캐닝되는 경우에 총 용량을 통합함으로써 이온 플럭스 평균화를 통해 빔 플럭스와 공간적인 에너지 비균일성을 제거한다는 점이다. 도 27은 트레이 내에 배열된 실리콘 타일의 6×6 어레이 상에서 주입 공정 챔버 내에 작용하는 이온 샤워 빔 상에서의 X-Y 스캐닝을 통한 주입량 표준화의 개념을 나타낸다. 빔 플럭스 평균화는 모든 타일에 걸쳐서 그리고 각 타일 내에서 클리브 공정을 개시하고 전파하기 위하여 동일한 공정 조건을 사용하는 능력에 있어서 클리브 공정을 더욱 예측 가능하고 균일하게 할 것이다. 공간적인 에너지 평균화는, 평균화가 결여되어 있다면 지속적으로 악화되는 타일 표면의 평면성을 유발할 에너지나 빔 절입각(Entry Angle)에 있어서 약간의 차이를 가질 수 있는 모든 부분의 빔을 스캐닝함으로써, 각 타일 내에서 그리고 모든 타일에 걸쳐서 매우 균일한 평균적인 박리 두께를 구현하는데 도움을 준다는 이점이 있다. 이는 평면적 표면을 복구하기 위하여 타일의 더 잦은 연마나 래핑(Lapping)을 필요로 할 것이다. 물론, 패턴화된 주입 제어 클리브 공정을 구현하기 위한 예측 가능한 용량 비균일성은 본 발명의 다른 특정한 실시형태에 따라 소정의 빔 플럭스와 스캐닝 프로파일을 이용하여 도입할 수 있다. 이러한 패턴화된 주입 클리브 기술은 공통적으로 양도되고 여기에 참고로 편입되어 있는 미국 특허 제6,290,804호 및 제6,248,649호에 더욱 상세하게 기술되어 있으며, 다른 것일 수도 있다.
상술한 실시형태는 확장된 고정 빔과 주입 영역의 X-Y 스캐닝을 채택하는 반면에, 본 발명은 이러한 특정 예에 한정되지 않는다. 본 발명에 따른 선택적인 실시형태들은 빔 자체의 스캐닝 이동과 트레이의 물리적인 이동 중 하나 혹은 양자와 결합하여 더 좁은 빔을 사용할 수 있다. 또한, 빔 및/또는 트레이의 이동 속도는 주입된 영역 상에서 빔 플럭스의 평균화와 전체 대상 영역에서의 주입을 가능하게 할 것이다.
처리되고 있는 트레이 내에서 복수의 타일 상에 해당 용량이 통합되고 나면, 그 트레이는 공정 챔버 밖으로 이동하여 본 발명의 연속 주입 공정에 따른 처리를 위해 새로운 트레이로 대체될 수 있다. 주입 공정 동안 가열이 사용된다면 그러한 기술을 이용하여 반복된 가열과 냉각을 피할 수 있기 때문에, 직접적으로 측면 챔버 내에서 막의 분리가 이루어질 수 있다. 도 28에는 가능한 방법이 도시되어 있고, 다중(예컨대, 2개) 트레이 내에서 두꺼운 타일의 주입과 후속 클리빙을 교대하는 용법을 나타내고 있다. 특정한 실시형태에서, 연속 주입 공정은 트레이 챔버 1 및 2의 주입을 교대함으로써 이루어진다. 도면에서, 트레이 챔버 #1로부터의 트레이는 주입 중이고, 반면에 이미 주입된 트레이 챔버 #2의 트레이는 클리브되어 다음 주입 공정을 위한 준비를 하고 있다. 공정의 산출물은 트레이 챔버 #2로부터 클리브되어 취득된 얇은 실리콘층이다. 클리빙 후 타일의 표면은 새로운 주입과 클리브 공정이 어떠한 표면 준비 없이도 가능하도록 충분한 평탄성과 일반적인 품질을 가질 수 있다. 어떤 표면 준비가 필요하다면(각각의 주입/클리브 사이클에서 혹은 어떤 소정 수의 주입/클리브 사이클에서), 해당 공정은 원위치에서 혹은 트레이를 시스템 밖으로 빼내고 표면 가공된 트레이로 대체하여 이루어질 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태에서, 각 타일의 두께는 공정 도중에 트레이의 실제 무게와 요구되는 클리브된 두께의 함수일 것이다. 예컨대, 100㎛ 두께의 클리브층은 새로운 타일로 대체되기 전 시작 타일 물질의 ㎝당 100보다 약간 작은 정도의 트랜스퍼를 허용한다. 20㎛ 막 처리로 단지 수 ㎝의 타일을 얻을 수 있는 반면, 그 정도 두께의 필름으로 상당한 ㎝ 두께의 다듬어진 타일을 사용한다는 것은 이로울 수 있다. 타일 교체를 드물게 할 경우, 중단 없이 상당 시간의 연속 동작을 가능하게 하여 생산성을 높이고 제조 비용을 낮출 것이다. 또한, 트레이나 타일의 외부 처리를 드물게 할 경우, 두꺼운 타일의 상대적으로 큰 열질량(Thermal Mass)으로 인해 온도 변화에 시간이 소요되는 경우, 주입 온도로부터 타일을 냉각시킬 것을 요구하지 않음으로써 더욱 효율적인 생산이 가능할 것이다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
본 발명의 일 실시형태에 따르면, 주입 물질의 높은 작업 처리량을 구현할 수 있다. 예컨대, 일 실시형태에 따르면, 약 15분 내에 125㎜×125㎜의 규격을 갖는 기판의 8×8 어레이를 수용하는 폼팩터(Form Factor)를 갖는 트레이에 1-2E16 수소 용량을 주입할 수 있다. 따라서, 이 실시형태에 따르면, 약 4㎡의 표면 영역을 한시간 안에 주입할 수 있다.
이 실시형태에 따른 클리빙 공정은, 예컨대 공통적으로 양도되고 모든 목적을 위해 여기에 편입되어 있는 미국 특허 제6,013,563호와 같이 Silicon Genesis사에 의해 교시된 레이어 트랜스퍼 공정을 이용하여 이루어질 수 있다. 교시된 클리브 방법에 따르면, 200℃에서 600℃까지 가열될 수 있는 타일은 선택된 깊이에서 적당한 수소 용량으로 주입한 후 주입 공정 챔버로부터 제거될 수 있다. 예컨대, 1MeV H+ 주입으로 대략 16㎛의 실리콘을 박리할 수 있다. 주입 도중의 온도에 따라, 주입 공정 후에 클리빙을 허용하기 위한 효과적인 용량의 범위는 5e15cm-2 내지 5e17cm-2일 수 있다. 트레이가 트레이 클리브 챔버에 있다면, 막을 릴리스하기 위하여 별도의 아닐 및 클리브 공정을 하나 이상의 타일에 대해 실시할 수 있다. 바람직한 실시형태에서, 하나나 그 이상 혹은 모든 타일은 막을 릴리스하도록 동시에 처리된다. 도 29는 본 발명의 일 실시형태에 따라 클리빙하고 가열된 타일로부터 막을 트랜스퍼하는 것을 나타낸다. 막의 클리빙을 유발하기에 충분한 에너지로 타일의 상부를 열적으로 압력을 가하기 위해 냉각 가스가 주입되는 경우 타일의 가열 중에 클리빙이 발생할 것이다. 도 29a에서, 다공성 홀을 갖는 금속이나 세라믹과 같은 적당한 물질로 만들어진 척은 주입된 타일 표면의 근접한 부근까지 옮겨진다. 척의 거리는 작지만 가열된 가스의 양압(Positive Pressure)은 척이 표면과 접촉하는 것을 막을 것이다. 이 시간 동안, 가스를 선택하여 식각액이나 식각, 부동태화 혹은 그렇지 않으면 박리된 막의 일 표면이 될 타일의 최상면을 처리할 다른 표면 처리 가스를 사용함으로써 후속 주입되는 표면을 마련할 수 있다. 예를 들면, 오 존, 산소 혹은 질소는 표면층을 부동태화하기 위해 도입될 수 있는 반면에, SF6나 NF3와 같은 실리콘 식각 가스는 타일 표면을 식각하기 위해 사용할 수 있다. 선택적으로는, 질소 및/또는 산소 함유종을 포함하는 플라즈마 공정을 이용하여 표면을 부동태화할 수 있다. 실시형태에 따라, 플라즈마 공정은 주입 성분 및/또는 플라즈마 처리 성분을 포함할 수 있다. 척이 도 29b에 나타낸 바와 같이 소정의 거리에 있는 경우, 갑작스런 온도 변화를 유발하여 수소 클리브 플레인의 깊이 근처에서 타일의 잔여물로부터 막을 클리브하는 열 응력을 발생시키기 위하여 갭 사이에 냉각 가스가 주입된다. 선택적으로는, 이 단계 이전에 타일 온도를 높이거나 낮출 수 있다. 도 29c는 막이 박리되고 난 후 픽업(Pick-up) 공정을 나타낸다. 여기서, 극저온/냉각 가스가 중지되고, 타일로부터 벗겨진 박리된 막을 픽업해서 들어올리기 위해 진공을 개시한다. 컨택트가 필요하지 않다면, 컨택트 없는 핸들링을 가능하게 하기 위하여 진공 대신에 베르누이 척(Bernouilli Chuck) 구성을 사용할 수도 있다. 박리된 막을 홀딩하기 위하여 정전기 척을 사용할 수도 있다. 분명한 것은, 클리브 공정이 가스와 진공 척을 사용한다면, 트레이 클리브 챔버 내에 약간의 제한된 압력이 존재할 것이다. 순수하게 열적, 기계적이고 비유체(Non-fluid)의 에너지 펄스를 정전기 척과 같은 넌가스(Non-gas) 척 홀딩 기법과 함께 사용한다면, 트레이 클리브 챔버 내에 진공을 유지할 수 있다. 어플리케이션과 클리브 실시형태는 응용예의 함수이다.
모든 타일은 동시에 클리브될 수 있으며, 막은 이러한 기법으로 픽업될 수 있으므로, 특정한 실시형태에 따라 다른 주입 공정을 위해 공정 챔버 내에 트레이 를 다시 도입할 수 있다. 박리된 막들은 모아져서 추가 공정을 위해 주입/클리브 시스템의 밖으로 보내어진다. 트레이가 주입 공정으로 다시 투입되기 이전, 그리고 클리브 트레이가 막들을 다른 트레이(예컨대, 트랜스퍼 트레이라 불리며, 이하에서 추가 설명함)로 트랜스퍼 완료한 이후에, 필요하다면 후속 클리브 표면을 마련하기 위해 비어있는 클리브 척 표면을 사용할 수 있다.
상술한 실시형태 대신에 다른 클리빙 기술을 사용할 수 있다. 예를 들면, 막을 클리브하기 위하여 열 싱크(Sink), 열 소스 및 기계적 힘의 조합을 이용하여 클리빙을 할 수 있다. 또한, 클리브 공정 이전에 분리 가능하게 혹은 영구적으로 본딩된 적당한 핸들 기판 상에서 막이 클리브되는 경우에 클리빙을 수행할 수도 있다. 또한, 순수한 열적 클리빙은 예컨대 소정의 시간창(Time Window) 내에서 박리를 허용하기에 충분하게 타일 온도를 상승시킴으로써 실행 가능하다. 스캐닝 에너지는 클리브 공정의 제어된 개시 및 전파를 허용하도록 사용할 수도 있다. 예를 들면, 제 1 타일측으로부터 타측으로 극저온 가스의 정기적인 방출과 진행은 전파하는 클리브가 제 1 측에서 타측으로 진행할 수 있도록 할 것이다. 레이저나 다른 방향성 에너지 소스와 같은 에너지의 펄스는 클리빙 동작을 개시하는데 사용할 수도 있다. 클리브의 개시와 전파에 관한 이러한 예와 다른 예들은 공통적으로 양도되고 모든 목적을 위해 여기에 편입된 미국 특허 제6,013,563호에서 얻을 수 있다. 다른 기술들도 실시형태에 따라 사용 가능하다.
클리브 챔버 개념을 이용한 특정한 실시형태에서, 연속 공정으로 기판을 형성하는 방법은 다음과 같이 간략하게 개요를 설명할 수 있다.
1. 각 기판 부재가 복수의 타일(예컨대, 벌크 실리콘, 벌크 게르마늄, 기타 물질 부재 등과 같은 재이용 가능한 기판)을 포함하는 기판 부재들을 제공한다.
2. 제 1 복수의 타일을 포함하는 제 1 기판 부재를 제 1 트레이 클리브 챔버로부터 진공 상태의 공정 챔버 상으로 트랜스퍼한다.
3. 상기 제 1 기판 부재를 진공 상태로 유지한다.
4. 상기 제 1 복수의 타일에 스캐닝 주입 공정을 실시한다.
5. 상기 제 1 복수의 타일에 대한 상기 스캐닝 주입 공정을 완료한다.
6. 상기 주입된 제 1 복수의 타일을 포함하는 상기 제 1 기판 부재를 제 1 트레이 클리브 챔버로 트랜스퍼한다.
7. 제 2 복수의 타일을 포함하는 제 2 기판 부재를 제 2 트레이 클리브 챔버로부터 진공 상태의 공정 챔버 상으로 트랜스퍼한다.
8. 상기 제 2 복수의 타일에 상기 스캐닝 주입 공정을 실시한다.
9. 상기 주입된 제 1 복수의 타일을 포함하는 상기 제 1 기판 부재에 선택적인 표면 처리와 클리빙 공정을 실시하여 박리하고 그 박리된 복수의 트랜스퍼된 막들을 홀딩한다.
10. 다음의 주입 공정을 위한 표면을 마련하기 위해, 상기 제 1 복수의 타일의 클리브된 표면을 선택적으로 가공한다.
11. 상기 스캐닝 주입 공정의 완료 시, 상기 주입된 제 2 복수의 타일을 포함하는 상기 제 2 기판 부재를 상기 제 2 트레이 클리브 챔버측으로 제거한다.
12. 상기 제 1 복수의 타일을 포함하는 상기 제 1 기판 부재를 상기 제 1 트 레이 클리브 챔버로부터 진공 상태의 상기 공정 챔버 상으로 트랜스퍼한다.
13. 상기 제 1 복수의 타일에 대하여 상기 스캐닝 주입 공정을 실시한다.
14. 상기 주입된 제 2 복수의 타일을 포함하는 상기 제 2 기판 부재에 선택적인 표면 처리와 클리빙 공정을 실시하여 박리하고 그 박리된 복수의 트랜스퍼된 막들을 홀딩한다.
15. 다음의 주입 공정을 위한 표면을 마련하기 위해, 상기 제 2 복수의 타일의 클리브된 표면을 선택적으로 가공한다.
16. 상기 제 1 및 제 2 기판과 필요하다면 다른 기판을 포함하여 교대로 상기 주입/클리브 단계를 반복한다.
17. 필요하다면, 다른 단계들을 수행한다.
나타낸 바와 같이, 본 방법은 주입 기법을 실행하는 단계들을 포함한다. 예를 들면, 트레이에 의해 홀딩된 트랜스퍼 막들은 예컨대 막들을 홀딩하는 복수의 클리브 척 소자들이 노출된 막 표면에 인접하여 배치된 트랜스퍼 프로세스를 이용하여 다시 또 다른 트레이(트랜스퍼 트레이라 부름)로 제공된다. 트랜스퍼 트레이 척의 진공은 클리브 척으로부터의 진공이 중지될 때 개시되며, 이로써 클리브 트레이로부터 트랜스퍼 트레이 상으로의 막 트랜스퍼를 실시한다. 이후 트랜스퍼 트레이는 로드락 시스템을 통해 박리된 막을 홀딩하는 시스템으로부터 배출될 수 있다. 클리브 척은 이로써 그것이 주입 공정 챔버로 다시 트랜스퍼되기 이전에 기판 부재를 가공할 수 있다. 예를 들면, 클리브 척은 클리브된 타일 표면 부근에 다시 위치될 수 있으며, 식각액이나 다른 표면 처리 가스가 표면 처리 단계를 수행하기 위하 여 주입된다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
또한, 특정한 실시형태에서, 모서리, 표면 에칭 혹은 연마에 의해 트랜스퍼된 막들은 깨어짐이나 파손도를 제한하도록 가공될 수 있다. 이들 막은 프리스탠딩이지만, 미세파손이나 미세결함은 물질의 강성을 심각하게 저하하여 막 파손을 유발할 수 있다. 따라서, 광전지 가공이나 프리스탠딩 필름으로서의 출시 이전에 식각이나 연마 단계가 필요할 수 있다. 실시형태에 따라, 소정의 단계들이 추가, 결합 혹은 확장될 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다.
특정한 실시형태들에 관하여 충분히 설명하였지만, 다양한 변형, 수정된 구조 및 등가물이 사용될 수 있다. 상술한 바는 선택된 순서의 단계들을 사용하여 기술되었으나, 다른 것들은 물론이고 상술한 단계들 중 어떤 부분들의 어떠한 조합이라도 가능하다. 부가적으로는, 소정의 단계들이 실시형태에 따라 결합 및/또는 제거될 수 있다. 또한, 수소 입자들은 선택적인 실시형태에 따라 수정된 용량 및/또는 클리빙 특성을 갖는 클리브 플레인의 형성을 가능하게 하도록 헬륨 및 수소 이온의 동시 주입을 이용함으로써 대체될 수 있다. 선택적으로 혹은 부가적으로, 인은 비소 등과 같은 다른 N형 불순물로 대체될 수 있다. 예컨대, 공정은 (ⅰ) 이온 샤워 헤드를 확장하여 2개의 동시적인 샤워 헤드를 갖도록 하고, 각각이 연속적으로 2개종 중 하나를 주입하는 단계, (ⅱ) 하나의 샤워 헤드를 이용하여 제 1 종과 제 2 종을 연속적으로 주입하는 단계(수정된 제 2 스캔 비율을 통해 종, 에너지 및 총 용량을 이용하고, 기판을 두번 스캐닝하거나 제 2 주입 타일/웨이퍼 온도를 선택하는 것) 및 (ⅲ) 동일한 이온 샤워 헤드를 통해 2개종 모두가 동시에 함께 주입 되는 진정한 동시 주입 공정을 이용하는 단계에 의해 변형될 수 있다. 물론, 다른 변형, 수정 및 대안이 있을 수 있다. 따라서, 상술한 설명과 도시는 첨부된 청구범위에 의해 정의되는 본 발명의 범위를 제한하지 않는 것으로 취급되어야 한다.

Claims (119)

  1. 연속적인 주입 공정(Implant Process)을 이용하여 기판을 형성하는 방법에 있어서,
    입구 포트, 출구 포트 및 공정 챔버를 포함하는 챔버 내에 제공되는 이동 가능 트랙 부재(Track Member)를 제공하는 단계;
    상기 챔버를 진공 상태로 유지하고, 상기 입구 포트에서 제 1 복수의 타일(Tile)을 포함하는 제 1 기판을 유지하는 단계;
    상기 제 1 복수의 타일을 포함하는 상기 제 1 기판을 상기 입구 포트로부터 상기 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계;
    상기 제 1 복수의 타일을 포함하는 상기 챔버를 진공 상태로 유지하면서, 스캐닝 주입 공정을 이용하여 상기 제 1 복수의 타일에 제 1 주입 공정을 실시하는 단계;
    상기 제 1 복수의 타일이 주입되는 동안 상기 입구 포트를 진공 상태로 유지하고, 상기 입구 포트에서 제 2 복수의 타일을 포함하는 제 2 기판을 유지하는 단계;
    제 2 복수의 타일을 포함하는 상기 제 2 기판을 상기 입구 포트로부터 상기 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계; 및
    상기 스캐닝 주입 공정을 이용하여 상기 제 2 복수의 타일에 제 2 주입 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 기판 형성 방법.
  2. 제 1 항에 있어서,
    상기 입구 포트와 상기 출구 포트는 상기 챔버에 결합된 로드락 시스템(Load Lock System)에 의해 제공되는 것을 특징으로 하는 기판 형성 방법.
  3. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은, 상기 제 1 기판 상의 상기 타일 각각의 두께 이내에서 클리브 플레인(Cleave Plane)에 의해 정의된 물질의 두께를 형성하는 것을 특징으로 하는 기판 형성 방법.
  4. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 2 기판 상의 각각의 타일들의 두께 내에서 클리브 플레인으로 정의된 물질의 두께를 형성하는 것을 특징으로 하는 기판 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 복수의 타일과 상기 제 2 복수의 타일은 상기 스캐닝 주입 공정 이후에 제어된 클리빙 공정을 각각 거치는 것을 특징으로 하는 기판 형성 방법.
  6. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 주입 빔의 이동에 의해 제공되는 것을 특징으로 하는 기판 형성 방법.
  7. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 이동 가능 트랙 부재에 의한 상기 제 1 기판의 공간적 이동에 의하여 제공되는 것을 특징으로 하는 기판 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 기판은 트레이 장치를 구비하는 것을 특징으로 하는 기판 형성 방법.
  9. 제 1 항에 있어서,
    상기 이동 가능 트랙 부재는 복수의 롤러, 에어베어링 또는 이동 가능 트랙을 포함하는 것을 특징으로 하는 기판 형성 방법.
  10. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 수소와 헬륨 종의 동시 주입을 포함하는 것을 특징으로 하는 기판 형성 방법.
  11. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 수소 주입 공정과 헬륨 주입 공정을 포함하는 것을 특징으로 하는 기판 형성 방법.
  12. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 제 1 헬륨 주입 공정과 수소 주입 공정을 포함하는 것을 특징으로 하는 기판 형성 방법.
  13. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 각 타일의 두께 내에서 클리브 플레인으로 정의된 물질의 두께의 형성을 유발하도록 고에너지 주입 공정을 포함하고,
    상기 물질의 두께는 상기 고에너지 주입 공정에 의해 제공되는 바와 같이 적어도 500㎚인 것을 특징으로 하는 기판 형성 방법.
  14. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 제 1 주입 공정과 제 2 주입 공정을 포함하는 것을 특징으로 하는 기판 형성 방법.
  15. 제 1 항에 있어서,
    상기 복수의 타일 각각의 주변 영역을 보호하기 위하여 마스크를 유지하는 단계를 더 포함하는 것을 특징으로 하는 기판 형성 방법.
  16. 제 1 항에 있어서,
    상기 스캐닝 주입 공정 동안 상기 타일 각각을 가열하도록 상기 타일 각각에 대하여 열 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 기판 형성 방법.
  17. 제 1 항에 있어서,
    상기 스캐닝 주입 공정 동안 상기 타일 각각을 가열하도록 상기 타일 각각에 대하여 열 공정을 실시하는 단계를 더 포함하고,
    상기 열 공정은 열전도, 적외선 방사, 대류 혹은 이들의 조합으로부터 선택되는 것을 특징으로 하는 기판 형성 방법.
  18. 제 1 항에 있어서,
    상기 챔버는 상기 타일 각각으로 종을 주입하기 위하여 다른 챔버와 결합되어 있는 것을 특징으로 하는 기판 형성 방법.
  19. 제 1 항에 있어서,
    상기 제 1 복수의 타일과 상기 제 2 복수의 타일은 상기 스캐닝 주입 공정 이후 각각 열 분리 공정(Thermal Separation Process)을 거치는 것을 특징으로 하는 기판 형성 방법.
  20. 제 1 항에 있어서,
    상기 제 1 복수의 타일과 상기 제 2 복수의 타일은 상기 스캐닝 주입 공정 이후 각각 다공성 실리콘 분리를 거치는 것을 특징으로 하는 기판 형성 방법.
  21. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 1 기판 상의 상기 타일 각각의 두께 내에서 적어도 하나의 불순물 영역을 형성하는 것을 특징으로 하는 기판 형성 방법.
  22. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 2 기판 상의 상기 타일 각각의 두께 내에서 적어도 하나의 불순물 영역을 형성하는 것을 특징으로 하는 기판 형성 방법.
  23. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 1 복수의 타일의 두께 및 상기 제 2 복수의 타일의 두께 내에서 P형 불순물 종을 제공하며,
    상기 P형 불순물 종은 붕소종 혹은 다른 것들을 포함하는 것을 특징으로 하는 기판 형성 방법.
  24. 제 1 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 1 복수의 타일의 두께 및 상기 제 2 복수의 타일의 두께 내에서 N형 불순물 종을 제공하며,
    상기 N형 불순물 종은 인종, 안티몬종, 비소종 혹은 다른 것들을 포함하는 것을 특징으로 하는 기판 형성 방법.
  25. 제 1 항에 있어서,
    상기 제 1 복수의 타일에 제 1 주입 공정을 실시하는 단계는,
    상기 제 1 복수의 타일을 포함하고 있는 상기 챔버가 진공 상태로 유지되고 있는 동안, 상기 제 1 복수의 타일 중 적어도 하나로부터 클리브된 물질의 프리스탠딩(Free Standing) 두께를 형성하기에 적당한 제 1 결정량보다 큰 고에너지 범위에서 동작 가능한 스캐닝 주입 공정을 이용하여 적어도 수소 함유종을 포함하는 주입을 상기 제 1 복수의 타일에 대하여 실시하는 단계; 및
    상기 제 1 결정량보다 큰 상기 고에너지 범위에서 동작 가능한 상기 스캐닝 주입 공정을 이용하여 적어도 수소 함유종을 포함하는 주입을 상기 제 2 복수의 타일에 대하여 실시하는 단계를 포함하는 것을 특징으로 하는 기판 형성 방법.
  26. 제 25 항에 있어서,
    상기 제 1 결정량은 상기 제 1 주입 공정에 대하여 약 550keV 내지 약 5MeV의 범위이고,
    상기 제 1 복수의 타일은 실리콘 물질로 이루어져 있는 것을 특징으로 하는 기판 형성 방법.
  27. 제 25 항에 있어서,
    상기 제 1 결정량은 상기 제 1 주입 공정에 대하여 약 550keV 내지 약 5MeV의 범위이고,
    상기 제 1 복수의 타일은 단결정 실리콘 물질로 이루어져 있는 것을 특징으로 하는 기판 형성 방법.
  28. 제 25 항에 있어서,
    상기 수소 함유종은 실질적으로 H+, H2+ 혹은 H3+인 것을 특징으로 하는 기판 형성 방법.
  29. 제 1 항에 있어서,
    상기 제 1 복수의 타일 각각은 하나 이상의 오염물을 차단하기 위하여 차단층을 갖는 표면 영역을 구비하는 것을 특징으로 하는 기판 형성 방법.
  30. 제 1 항에 있어서,
    상기 제 1 스캐닝 주입 공정 이후에 상기 제 1 복수의 타일에 대하여 열 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 기판 형성 방법.
  31. 제 1 항에 있어서,
    상기 제 1 스캐닝 주입 공정은 실질적으로 일정한 전력 밀도를 유지하는 것을 특징으로 하는 기판 형성 방법.
  32. 스캐닝 공정을 이용하여 기판을 형성하는 방법에 있어서,
    이동 가능 트랙 부재를 제공하는 단계;
    상기 이동 가능 트랙 부재 상으로 복수의 타일을 포함하는 기판을 제공하는 단계;
    상기 복수의 타일을 포함하는 상기 기판을 챔버에 의해 제공되는 진공으로 유지하는 단계;
    상기 복수의 타일을 포함하는 상기 기판을 제 1 주입 프로세스의 부근 이내로 상기 이동 가능 트랙 부재를 이용하여 트랜스퍼하는 단계;
    상기 복수의 타일에 대하여 제 1 주입 공정을 이용하여 상기 제 1 주입 프로세스를 실시하는 단계;
    상기 복수의 타일을 포함하는 상기 기판을 제 2 주입 프로세스의 부근 이내로 상기 이동 가능 트랙 부재를 이용하여 트랜스퍼하는 단계; 및
    상기 복수의 타일에 대하여 제 2 주입 공정을 이용하여 상기 제 2 주입 프로세스를 실시하는 단계를 포함하는 것을 특징으로 하는 기판 형성 방법.
  33. 제 32 항에 있어서,
    상기 복수의 타일 각각은 재이용 가능한 기판 부재인 것을 특징으로 하는 기판 형성 방법.
  34. 제 32 항에 있어서,
    상기 제 1 주입 공정과 상기 제 2 주입 공정은 상기 재이용 가능한 기판 부재의 두께에서 클리브 플레인에 의해 정의되는 물질의 두께를 제공하는 것을 특징으로 하는 기판 형성 방법.
  35. 제 32 항에 있어서,
    상기 기판 부재 각각은 상기 제 1 주입 공정과 상기 제 2 주입 공정 이후에 제어된 클리빙 공정을 추가적으로 거치는 것을 특징으로 하는 기판 형성 방법.
  36. 제 32 항에 있어서,
    상기 제 1 스캐닝 공정은 주입 빔의 이동, 상기 트랙의 이동, 혹은 상기 주입 빔의 이동과 상기 트랙의 이동 양자에 의하여 제공되는 것을 특징으로 하는 기판 형성 방법.
  37. 제 32 항에 있어서,
    상기 제 1 스캐닝 공정은 가스, 전압 및 이온종에 의해 특성화되는 것을 특징으로 하는 기판 형성 방법.
  38. 제 32 항에 있어서,
    상기 제 2 스캐닝 공정은 가스, 전압 및 이온종에 의해 특성화되는 것을 특징으로 하는 기판 형성 방법.
  39. 제 32 항에 있어서,
    상기 제 2 스캐닝 공정은 상기 이동 가능 트랙 부재에 의해 제공되는 것을 특징으로 하는 기판 형성 방법.
  40. 제 32 항에 있어서,
    상기 제 2 주입 공정은 주입 빔의 이동, 상기 트랙의 이동, 혹은 상기 주입 빔의 이동과 상기 트랙의 이동 양자에 의하여 제공되는 것을 특징으로 하는 기판 형성 방법.
  41. 제 32 항에 있어서,
    상기 제 2 주입 공정은 제 2 주입 장치에 의해 제공되는 것을 특징으로 하는 기판 형성 방법.
  42. 제 32 항에 있어서,
    상기 이동 가능 트랙 부재는 복수의 롤러, 복수의 에어베어링, 혹은 이동 가 능 트랙을 포함하는 것을 특징으로 하는 기판 형성 방법.
  43. 제 32 항에 있어서,
    상기 이동 가능 트랙은 직렬로 제공되는 것을 특징으로 하는 기판 형성 방법.
  44. 제 32 항에 있어서,
    상기 이동 가능 트랙은 로봇 구성으로 제공되는 것을 특징으로 하는 기판 형성 방법.
  45. 제 32 항에 있어서,
    상기 복수의 타일 각각은 상기 복수의 타일 각각의 모서리 영역을 보호하도록 주변 주입 실드를 가지는 것을 특징으로 하는 기판 형성 방법.
  46. 제 32 항에 있어서,
    상기 복수의 타일 각각은 상기 타일 각각의 주변 영역에서 약 1cm의 배제(Exclusion) 영역을 가지는 것을 특징으로 하는 기판 형성 방법.
  47. 제 32 항에 있어서,
    상기 타일 중 적어도 하나로부터 물질의 두께를 제거하여 상기 타일 상에 잔 존하는 클리브된 표면 영역을 형성하도록 제어된 클리빙 공정을 수행하는 단계; 및
    평탄화된 표면 영역을 형성하기 위하여 상기 클리브된 표면 영역에 대하여 연마 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 기판 형성 방법.
  48. 제 45 항에 있어서,
    상기 주변 주입 실드는 비정질 실리콘, 실리콘, 단결정 실리콘, 혹은 실리콘 게르마늄으로 이루어져 있는 것을 특징으로 하는 기판 형성 방법.
  49. 제 32 항에 있어서,
    상기 주입 장치는 샤워 헤드를 포함하도록 구성되며, 상기 샤워 헤드는 약 450mm의 폭을 가지는 것을 특징으로 하는 기판 형성 방법.
  50. 제 32 항에 있어서,
    상기 이온종은 분자 이온 H3+를 포함하고, 상기 분자 이온은 20×10-6A/㎠, 1.25×1014 H3+ 이온/㎠ 혹은 3.75×1014 H+ 이온/㎠을 제공하는 것을 특징으로 하는 기판 형성 방법.
  51. 제 32 항에 있어서,
    상기 주입 공정은 2.0×1016 수소원자/㎠의 용량을 제공하는 것을 특징으로 하는 기판 형성 방법.
  52. 제 32 항에 있어서,
    상기 제 1 주입 공정과 상기 제 2 주입 공정은 상기 복수의 타일 각각의 두께에서 적어도 하나의 불순물 영역을 제공하는 것을 특징으로 하는 기판 형성 방법.
  53. 제 32 항에 있어서,
    상기 제 1 주입 공정과 상기 제 2 주입 공정은 상기 복수의 타일 각각의 두께 내에서 적어도 하나의 불순물 영역을 제공하는 것을 특징으로 하는 기판 형성 방법.
  54. 제 32 항에 있어서,
    상기 스캐닝 공정은 약 120keV 내지 약 2.1MeV의 에너지 범위에서 동작 가능하며,
    상기 제 1 주입 공정과 상기 제 2 주입 공정은 수소종을 포함하는 것을 특징으로 하는 기판 형성 방법.
  55. 제 32 항에 있어서,
    상기 복수의 타일 각각은 상기 타일 각각의 주변 영역에서 약 1cm의 배제 영 역을 가지는 것을 특징으로 하는 기판 형성 방법.
  56. 제 32 항에 있어서,
    상기 복수의 타일은 상기 주입 공정의 방향과 관련하여 오프축(Off-axis) 방향으로 배열되는 것을 특징으로 하는 기판 형성 방법.
  57. 제 32 항에 있어서,
    상기 복수의 타일은 상기 주입 공정의 방향과 관련하여 오프축 방향으로 배열된 상기 복수의 타일에 관하여 상기 주입 공정의 깊이를 증가시키기 위해 상기 주입 공정의 방향에 대해 온축(On-axis) 방향으로 배열되는 것을 특징으로 하는 기판 형성 방법.
  58. 하나 이상의 주입 공정을 수행하기 위한 트레이 장치에 있어서,
    복수의 사이트를 구비하는 프레임 부재;
    상기 복수의 사이트 상에 각각 제공되는 복수의 기판 부재; 및
    상기 복수의 기판 부재에 대한 지지를 제공하기 위하여 상기 프레임 부재에 수용된 트레이 부재를 구비하는 것을 특징으로 하는 트레이 장치.
  59. 제 58 항에 있어서,
    상기 트레이 부재는 중력에 대하여 수직인 방향으로 제공되는 것을 특징으로 하는 트레이 장치.
  60. 제 58 항에 있어서,
    상기 트레이 부재는 중력에 대하여 상하 전도된 방향으로 제공되는 것을 특징으로 하는 트레이 장치.
  61. 제 58 항에 있어서,
    상기 트레이 부재는 경사진 방향으로 제공되는 것을 특징으로 하는 트레이 장치.
  62. 제 58 항에 있어서,
    상기 트레이 부재는 상기 복수의 기판 부재 상에서의 결함 형성을 방지하기 위한 방향으로 제공되는 것을 특징으로 하는 트레이 장치.
  63. 제 58 항에 있어서,
    상기 기판 부재 각각은 약 125㎜×약 125㎜의 규격을 갖는 것을 특징으로 하는 트레이 장치.
  64. 제 58 항에 있어서,
    상기 기판 부재 각각은 실리콘 함유 물질을 포함하는 것을 특징으로 하는 트 레이 장치.
  65. 제 58 항에 있어서,
    상기 복수의 사이트는 6×6 사이트 구조를 갖는 어레이로서 배열되어 있는 것을 특징으로 하는 트레이 장치.
  66. 제 58 항에 있어서,
    상기 복수의 사이트는 8×8 사이트 구조를 갖는 어레이로서 배열되어 있는 것을 특징으로 하는 트레이 장치.
  67. 제 58 항에 있어서,
    상기 복수의 사이트는 3×3 300㎜ 웨이퍼를 홀딩하기 위한 어레이로서 배열되어 있는 것을 특징으로 하는 트레이 장치.
  68. 제 58 항에 있어서,
    상기 복수의 사이트는 5×N 200㎜ 웨이퍼를 홀딩하기 위한 어레이로서 배열되어 있고, N은 5 이상의 정수인 것을 특징으로 하는 트레이 장치.
  69. 제 58 항에 있어서,
    상기 복수의 사이트는 6×N 150㎜ 웨이퍼를 홀딩하기 위한 어레이로서 배열 되어 있고, N은 6 이상의 정수인 것을 특징으로 하는 트레이 장치.
  70. 제 58 항에 있어서,
    상기 복수의 재이용 가능 기판은 본딩 공정 및/또는 클리브 공정을 거치며, 상기 본딩 공정 및/또는 상기 클리브 공정은 상기 복수의 기판에 대하여 함께 혹은 별개로 수행되는 것을 특징으로 하는 트레이 장치.
  71. 제 58 항에 있어서,
    상기 트레이 부재는 약 1m×1m의 규격을 갖는 것을 특징으로 하는 트레이 장치.
  72. 제 58 항에 있어서,
    상기 기판 부재 각각은 주변 주입 실드를 가지는 것을 특징으로 하는 트레이 장치.
  73. 제 58 항에 있어서,
    상기 기판 부재 각각은 상기 재이용 가능 기판 부재 각각의 주변 영역에 배제 영역을 가지며, 상기 배제 영역은 약 1cm 이하의 규격을 가지는 것을 특징으로 하는 트레이 장치.
  74. 제 58 항에 있어서,
    상기 기판 부재 각각은 적어도 하나의 기판 부재로부터 물질의 두께를 제거하여 상기 기판 부재 상에 잔존하는 클리브된 표면 영역을 형성하도록 제어된 클리빙 공정을 추가적으로 거치며, 상기 잔존하는 클리브된 표면 영역은 평탄화된 표면 영역을 형성하기 위하여 연마 공정을 거치는 것을 특징으로 하는 트레이 장치.
  75. 제 74 항에 있어서,
    상기 주입 실드는 비정질 실리콘, 실리콘, 혹은 실리콘 게르마늄으로부터 선택되는 것을 특징으로 하는 트레이 장치.
  76. 제 58 항에 있어서,
    상기 기판 부재 각각은 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 트레이 장치.
  77. 제 58 항에 있어서,
    상기 기판 부재 각각은 스캐닝 주입 공정을 거치는 것을 특징으로 하는 트레이 장치.
  78. 제 77 항에 있어서,
    상기 기판 부재 각각은 상기 스캐닝 주입 공정 이후 아닐 공정을 거치는 것 을 특징으로 하는 트레이 장치.
  79. 처리될 복수의 타일을 이용하는 스캐닝 주입 장치에 있어서,
    이동 가능 트랙 부재;
    상기 이동 가능 트랙 부재에 결합되며, 기판을 수용하고 복수의 타일을 포함하는 상기 기판을 진공 상태로 유지하도록 적용되어 있는 챔버; 및
    상기 이동 가능 트랙 부재에 결합된 챔버에 의해 적어도 제공되는 주입 장치를 구비하며,
    상기 주입 장치는 적어도 상기 챔버에 의해 제공되는 상기 주입 장치를 통해 상기 이동 가능 트랙 부재를 경유한 상기 기판의 이동에 의하여 수행되는 제 1 스캐닝 공정을 이용하여 복수의 입자를 상기 복수의 타일에 대하여 처리함으로써 제공되는 것을 특징으로 하는 장치.
  80. 연속 주입 공정을 이용하여 기판을 도핑하는 방법에 있어서,
    입구 포트, 출구 포트 및 공정 챔버를 포함하는 챔버 내에 제공되는 이동 가능 트랙 부재를 제공하는 단계;
    상기 챔버가 진공 상태로 유지되는 동안 제 1 복수의 타일을 포함하는 제 1 기판을 상기 입구 포트에 유지하는 단계;
    제 1 복수의 타일을 포함하는 상기 제 1 기판을 상기 입구 포트로부터 상기 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계;
    상기 챔버가 진공 상태로 유지되고 있는 상기 제 1 기판을 포함하고 있는 동안, 스캐닝 공정을 이용하여 상기 제 1 복수의 타일에 대하여 제 1 주입 공정을 실시하는 단계;
    상기 제 1 복수의 타일이 주입되고 있는 동안 진공 상태로 유지되고 있는 상기 입구 포트에 제 2 복수의 타일을 포함하는 제 2 기판을 유지하는 단계;
    상기 제 2 복수의 타일을 포함하는 상기 제 2 기판을 상기 입구 포트로부터 상기 이동 가능 트랙 부재 상으로 트랜스퍼하는 단계; 및
    상기 스캐닝 주입 공정을 이용하여 상기 제 2 반도체 기판에 대하여 제 2 주입 공정을 실시하는 단계를 포함하며,
    상기 제 1 스캐닝 주입 공정은 광전지 장치용으로 적어도 하나의 p-n 접합을 형성하기 위해 상기 제 1 기판의 두께에 불순물 영역을 제공하고, 상기 제 2 스캐닝 주입 공정은 광전지 장치용으로 적어도 하나의 p-n 접합을 형성하기 위해 상기 제 2 복수의 타일의 두께에 불순물을 제공하는 것을 특징으로 하는 방법.
  81. 제 80 항에 있어서,
    상기 제 1 반도체 기판과 상기 제 2 반도체 기판은 제 1 도전형의 실리콘 웨이퍼이고, 상기 제 1 도전형은 P형인 것을 특징으로 하는 방법.
  82. 제 80 항에 있어서,
    상기 입구 포트와 상기 출구 포트는 상기 챔버에 결합된 로드락 시스템에 의 해 제공되는 것을 특징으로 하는 방법.
  83. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 1 기판 상의 상기 타일 각각의 표면 부근의 두께 내에서 적어도 하나의 불순물 영역을 형성하는 것을 특징으로 하는 방법.
  84. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 상기 제 2 기판 상의 상기 타일 각각의 표면 부근의 두께 내에서 적어도 하나의 불순물 영역을 형성하는 것을 특징으로 하는 방법.
  85. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 주입 빔의 이동에 의하여 제공되는 것을 특징으로 하는 방법.
  86. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 상기 이동 가능 트랙 부재에 의한 상기 제 1 기판의 공간적 이동에 의하여 제공되는 것을 특징으로 하는 방법.
  87. 제 80 항에 있어서,
    상기 제 1 기판은 트레이 장치를 구비하는 것을 특징으로 하는 방법.
  88. 제 80 항에 있어서,
    상기 이동 가능 트랙 부재는 복수의 롤러, 에어베어링, 혹은 이동 가능 트랙을 포함하는 것을 특징으로 하는 방법.
  89. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 광전지 셀 구조용으로 적어도 하나의 p-n 접합을 형성하도록 상기 제 1 복수의 타일 각각의 표면 부근의 두께에 불순물 입자를 제공하는 것을 특징으로 하는 방법.
  90. 제 80 항에 있어서,
    상기 스캐닝 주입 공정은 광전지 셀 구조용으로 적어도 하나의 p-n 접합을 형성하도록 상기 제 2 복수의 타일 각각의 표면 부근의 두께에 불순물 입자를 제공하는 것을 특징으로 하는 방법.
  91. 처리될 복수의 타일을 이용하는 스캐닝 주입 장치에 있어서,
    이동 가능 트랙 부재;
    상기 이동 가능 트랙 부재에 결합되며, 기판을 수용하고 복수의 타일을 포함하는 상기 기판을 진공 상태로 유지하도록 적용되어 있는 챔버; 및
    상기 이동 가능 트랙 부재에 결합된 챔버에 의해 적어도 제공되는 주입 장치 를 구비하며,
    상기 주입 장치는 적어도 상기 챔버에 의해 제공되는 상기 주입 장치를 통해 상기 이동 가능 트랙 부재를 경유한 상기 기판의 이동에 의하여 수행되는 제 1 스캐닝 공정을 이용하여 복수의 수소 입자를 상기 복수의 타일에 대하여 처리함으로써 제공되고,
    상기 수소 입자는 H+, H2+, 혹은 H3+로부터 선택되는 것을 특징으로 하는 장치.
  92. 고에너지 선형가속기 공정을 이용하여 하나 이상의 레이어 트랜스퍼 공정용 기판을 형성하는 방법에 있어서,
    표면 영역을 갖는 반도체 기판을 제공하는 단계;
    상기 표면 영역 아래의 반도체 물질의 제 1 두께 내에서 제 1 선택된 클리브 영역의 형성을 유발하도록 고에너지 선형가속기 공정을 이용하여 상기 표면 영역의 제 1 부분을 통해 제 1 복수의 입자를 도입하는 단계;
    상기 표면 영역의 제 2 부분까지 상기 고에너지 선형가속기 공정을 스캐닝하여, 상기 표면 영역 아래의 반도체 물질의 제 2 두께 내에서 제 2 선택된 클리브 영역의 형성을 유발하도록 상기 표면 영역의 제 2 부분을 통해 제 2 복수의 입자를 도입하는 단계;
    상기 제 1 선택된 클리브 영역과 상기 제 2 선택된 클리브 영역을 포함하는 클리브 영역의 형성을 유발하기 위해 상기 표면 영역의 다른 부분들을 통하여 상기 복수의 입자의 상기 도입을 지속하는 단계; 및
    상기 반도체 기판으로부터 상기 물질의 두께를 제거하기 위하여 상기 클리브 영역의 부근 내에서 상기 반도체 물질의 두께를 클리빙하는 단계를 포함하는 것을 특징으로 하는 방법.
  93. 제 92 항에 있어서,
    상기 선형가속기 공정은 무선주파 4중극 혹은 드리프트 튜브 선형가속기로부터 선택되는 것을 특징으로 하는 방법.
  94. 제 92 항에 있어서,
    상기 복수의 입자는 중성 이온 빔, H종, H2종, 혹은 H-나 H+나 H2+종으로부터 선택되는 것을 특징으로 하는 방법.
  95. 제 92 항에 있어서,
    상기 스캐닝하는 단계는, 상기 주입된 입자의 빔의 이동, 상기 기판의 이동, 혹은 상기 주입된 입자와 상기 기판 양자의 이동에 의하여 제공되는 것을 특징으로 하는 방법.
  96. 제 92 항에 있어서,
    상기 제 1 복수의 입자는 상기 고에너지 선형가속기 공정으로부터의 확장된 빔을 이용하여 제공되는 것을 특징으로 하는 방법.
  97. 제 92 항에 있어서,
    상기 반도체 기판에는, 상기 반도체 기판의 온도를 제 1 온도로부터 제 2 온도로 상승시키기 위하여 열 에너지가 가해지는 것을 특징으로 하는 방법.
  98. 제 92 항에 있어서,
    상기 반도체 기판은 트레이 장치에 있어서 복수의 반도체 기판 중 하나인 것을 특징으로 하는 방법.
  99. 제 92 항에 있어서,
    상기 반도체 기판은 정전기식 혹은 기계식 척 상에서 기계적으로 고정되어 유지되는 것을 특징으로 하는 방법.
  100. 제 92 항에 있어서,
    상기 클리빙하는 단계는 클리빙 챔버에서 제공되고, 상기 도입하는 단계는 주입 챔버에서 제공되는 것을 특징으로 하는 방법.
  101. 제 100 항에 있어서,
    상기 클리빙 챔버는, 상기 주입 챔버에 결합되어 있고, 상기 클리빙 챔버와 상기 주입 챔버에 대하여 동작 가능하도록 구성된 로봇 장치를 더 구비하는 것을 특징으로 하는 방법.
  102. 제 92 항에 있어서,
    상기 도입하는 단계 이전에 상기 표면 영역에 대하여 표면 처리 가공을 실시하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  103. 제 102 항에 있어서,
    상기 실시하는 단계는, 상기 반도체 기판이 정전기식 혹은 기계식 척 상에 유지되는 동안에 제공되는 것을 특징으로 하는 방법.
  104. 제 92 항에 있어서,
    상기 도입하는 단계 이전에 상기 표면 영역을 가공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  105. 제 104 항에 있어서,
    상기 가공하는 단계는 식각종이나 패시베이션 가스를 포함하는 것을 특징으로 하는 방법.
  106. 제 92 항에 있어서,
    상기 반도체 물질의 두께를 트랜스퍼 트레이로 트랜스퍼하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  107. 제 92 항에 있어서,
    상기 클리빙하는 단계는 열 공정을 이용하여 제공되는 것을 특징으로 하는 방법.
  108. 제 92 항에 있어서,
    상기 클리빙하는 단계는 열 싱크나 열 소스를 이용하여 제공되는 것을 특징으로 하는 방법.
  109. 제 92 항에 있어서,
    상기 클리빙하는 단계는 상기 반도체 물질의 두께를 박리하기 위한 기계적인 개시 공정과 전파 공정을 포함하는 것을 특징으로 하는 방법.
  110. 제 92 항에 있어서,
    상기 클리빙하는 단계 중 일부 동안 상기 반도체 물질의 두께의 온도를 증가시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  111. 제 92 항에 있어서,
    상기 클리빙하는 단계는 상기 반도체 물질의 두께의 일부 상에 에너지를 선택적으로 가하는 단계를 포함하는 것을 특징으로 하는 방법.
  112. 제 92 항에 있어서,
    상기 제 1 복수의 입자를 도입하는 단계는 1e17 H/㎠ 미만 혹은 5e16 H/㎠ 미만 혹은 1e16 H/㎠ 미만의 용량에서 제공되는 것을 특징으로 하는 방법.
  113. 제 92 항에 있어서,
    도입 공정, 전기적 공정, 전도 공정 혹은 상기 제 1 복수의 입자의 도입 공정을 잉요하여 상기 반도체 물질의 두께에 열 에너지를 가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  114. 제 113 항에 있어서,
    상기 열 에너지는 감지 및 피드백 공정을 이용하여 선택적으로 제공되는 것을 특징으로 하는 방법.
  115. 제 92 항에 있어서,
    상기 반도체 물질의 두께의 모서리 영역을 가공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  116. 제 115 항에 있어서,
    상기 가공하는 단계는 식각하는 단계 및/또는 연마하는 단계를 포함하는 것을 특징으로 하는 방법.
  117. 제 92 항에 있어서,
    상기 클리브 영역은 실질적으로 공간적으로 평균화된 복수의 입자에 의해 특징지어지는 것을 특징으로 하는 방법.
  118. 제 92 항에 있어서,
    상기 클리브 영역은 실질적으로 공간적으로 평균화된 에너지 레벨에 의해 특징지어지는 것을 특징으로 하는 방법.
  119. 제 117 항에 있어서,
    상기 클리브 영역은 실질적으로 공간적으로 평균화된 에너지 레벨에 의해 특징지어지는 것을 특징으로 하는 방법.
KR1020087031256A 2006-07-25 2007-07-25 연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템 KR20090029224A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US83328906P 2006-07-25 2006-07-25
US60/833,289 2006-07-25
US82510406P 2006-09-08 2006-09-08
US60/825,104 2006-09-08
US82673106P 2006-09-22 2006-09-22
US60/826,731 2006-09-22
US82914706P 2006-10-11 2006-10-11
US60/829,147 2006-10-11
US11/782,289 2007-07-24
US11/782,289 US8153513B2 (en) 2006-07-25 2007-07-24 Method and system for continuous large-area scanning implantation process

Publications (1)

Publication Number Publication Date
KR20090029224A true KR20090029224A (ko) 2009-03-20

Family

ID=38982307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031256A KR20090029224A (ko) 2006-07-25 2007-07-25 연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템

Country Status (6)

Country Link
US (1) US8153513B2 (ko)
EP (1) EP2059947A4 (ko)
JP (1) JP2009545178A (ko)
KR (1) KR20090029224A (ko)
CN (1) CN101490824B (ko)
WO (1) WO2008014339A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337374B2 (en) 2011-12-23 2016-05-10 Solexel, Inc. High productivity spray processing for the metallization of semiconductor workpieces

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
JP5358189B2 (ja) * 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Soi基板の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI493609B (zh) 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7947570B2 (en) * 2008-01-16 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor substrate
US20090317937A1 (en) * 2008-06-20 2009-12-24 Atul Gupta Maskless Doping Technique for Solar Cells
US7687786B2 (en) * 2008-05-16 2010-03-30 Twin Creeks Technologies, Inc. Ion implanter for noncircular wafers
WO2009149211A2 (en) * 2008-06-03 2009-12-10 Vserv Technologies Corp System for simultaneous tabbing and stringing of solar cells
EP2304803A1 (en) * 2008-06-11 2011-04-06 Solar Implant Technologies Inc. Solar cell fabrication using implantation
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Soi基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
DE102009016288B4 (de) * 2009-01-02 2013-11-21 Singulus Technologies Ag Verfahren und Vorrichtung für die Ausrichtung von Substraten
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN101819165B (zh) * 2009-02-27 2013-08-07 圣戈本玻璃法国公司 用于检测图案化基板的缺陷的方法及系统
WO2010108151A1 (en) * 2009-03-20 2010-09-23 Solar Implant Technologies, Inc. Advanced high efficiency crystalline solar cell fabrication method
US8227763B2 (en) * 2009-03-25 2012-07-24 Twin Creeks Technologies, Inc. Isolation circuit for transmitting AC power to a high-voltage region
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
CN102804328B (zh) * 2009-06-30 2015-09-16 特温克里克技术公司 离子植入装置和方法
US8008176B2 (en) * 2009-08-11 2011-08-30 Varian Semiconductor Equipment Associates, Inc. Masked ion implant with fast-slow scan
DE102009037299A1 (de) * 2009-08-14 2011-08-04 Leybold Optics GmbH, 63755 Vorrichtung und Behandlungskammer zur thermischen Behandlung von Substraten
US8173527B2 (en) * 2009-10-19 2012-05-08 Varian Semiconductor Equipment Associates, Inc. Stepped masking for patterned implantation
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5632616B2 (ja) * 2010-01-26 2014-11-26 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び基板収容構造
KR20120137361A (ko) * 2010-02-09 2012-12-20 인테벡, 인코포레이티드 태양 전지 제조용의 조정가능한 섀도우 마스크 어셈블리
JP5316899B2 (ja) * 2010-04-13 2013-10-16 日新イオン機器株式会社 イオン注入方法およびイオン注入装置
JP2011233386A (ja) * 2010-04-28 2011-11-17 Nissin Ion Equipment Co Ltd イオン注入装置及びビーム電流密度分布調整方法
JP5077599B2 (ja) * 2010-04-28 2012-11-21 日新イオン機器株式会社 ビーム電流密度分布の調整目標設定方法及びイオン注入装置
CN102386272B (zh) * 2010-09-03 2014-04-30 上海凯世通半导体有限公司 真空传输制程设备及方法
CN102403249B (zh) * 2010-09-07 2014-03-05 上海凯世通半导体有限公司 真空传输制程设备及方法
CN102403392B (zh) * 2010-09-07 2014-01-29 上海凯世通半导体有限公司 真空制程设备、真空传输制程设备及方法
US8981519B2 (en) 2010-11-05 2015-03-17 Sharp Kabushiki Kaisha Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus
DE102010060910A1 (de) * 2010-11-30 2012-05-31 Roth & Rau Ag Verfahren und Vorrichtung zur Ionenimplantation
CN102969214B (zh) * 2011-08-31 2017-08-25 圆益Ips股份有限公司 基板处理装置及具有其的基板处理系统
SG10201508582WA (en) * 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
WO2013105614A1 (ja) 2012-01-10 2013-07-18 シャープ株式会社 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置
WO2013114589A1 (ja) * 2012-02-01 2013-08-08 三菱電機株式会社 光起電力装置の製造方法および光起電力装置の製造装置
JP2013161969A (ja) 2012-02-06 2013-08-19 Sumitomo Heavy Ind Ltd 太陽電池の製造方法および太陽電池の製造装置
JP5892802B2 (ja) * 2012-02-09 2016-03-23 住友重機械工業株式会社 イオン注入方法、搬送容器及びイオン注入装置
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
CN106233422A (zh) * 2014-06-26 2016-12-14 上海凯世通半导体股份有限公司 离子注入设备
JP6196589B2 (ja) * 2014-07-25 2017-09-13 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US9704835B2 (en) 2015-01-09 2017-07-11 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US11119012B2 (en) * 2017-04-25 2021-09-14 Ib Labs, Inc. Device and method for cleaving a liquid sample
US11435178B2 (en) * 2017-08-25 2022-09-06 Hitachi High-Tech Corporation Calibration sample, electron beam adjustment method and electron beam apparatus using same
CN109707131B (zh) * 2019-01-05 2021-07-23 广东嘉宾陶瓷有限公司 一种纳米疏水瓷砖
CN114613878A (zh) * 2020-12-31 2022-06-10 深圳市拉普拉斯能源技术有限公司 一种钝化设备和装载结构
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer
DE102022124811B3 (de) 2022-06-08 2023-12-07 VON ARDENNE Asset GmbH & Co. KG Substrat-Tragevorrichtung, ein Verwenden dieser, ein Vakuumprozess-System und ein Verfahren

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
JPS4914102B1 (ko) * 1968-12-26 1974-04-05
FR2383702A1 (fr) * 1977-03-18 1978-10-13 Anvar Perfectionnements aux procedes et dispositifs de dopage de materiaux semi-conducteurs
US4367411A (en) * 1979-06-04 1983-01-04 Varian Associates, Inc. Unitary electromagnet for double deflection scanning of charged particle beam
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
US5196710A (en) * 1984-08-20 1993-03-23 Kalfaian Meguer V Method and apparatus of implanting electrons in a solid for electrical generation
US4637895A (en) * 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4980562A (en) 1986-04-09 1990-12-25 Varian Associates, Inc. Method and apparatus for high efficiency scanning in an ion implanter
US4799392A (en) * 1987-08-06 1989-01-24 Motorola Inc. Method for determining silicon (mass 28) beam purity prior to implantation of gallium arsenide
JPH0212965A (ja) * 1988-06-30 1990-01-17 Kawasaki Steel Corp 半導体装置
JPH02225399A (ja) * 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
US4981408A (en) * 1989-12-18 1991-01-01 Varian Associates, Inc. Dual track handling and processing system
US5311028A (en) * 1990-08-29 1994-05-10 Nissin Electric Co., Ltd. System and method for producing oscillating magnetic fields in working gaps useful for irradiating a surface with atomic and molecular ions
US5132544A (en) * 1990-08-29 1992-07-21 Nissin Electric Company Ltd. System for irradiating a surface with atomic and molecular ions using two dimensional magnetic scanning
JPH0618926A (ja) * 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH07252653A (ja) * 1994-03-17 1995-10-03 Rohm Co Ltd イオン注入装置およびこれを用いたイオン注入方法
US5438203A (en) * 1994-06-10 1995-08-01 Nissin Electric Company System and method for unipolar magnetic scanning of heavy ion beams
US5481116A (en) * 1994-06-10 1996-01-02 Ibis Technology Corporation Magnetic system and method for uniformly scanning heavy ion beams
US5672879A (en) * 1995-06-12 1997-09-30 Glavish; Hilton F. System and method for producing superimposed static and time-varying magnetic fields
US5653811A (en) * 1995-07-19 1997-08-05 Chan; Chung System for the plasma treatment of large area substrates
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
JP3469761B2 (ja) * 1997-10-30 2003-11-25 東京エレクトロン株式会社 半導体デバイスの製造方法
US6130436A (en) * 1998-06-02 2000-10-10 Varian Semiconductor Equipment Associates, Inc. Acceleration and analysis architecture for ion implanter
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
US6368930B1 (en) * 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
US20010002584A1 (en) * 1998-12-01 2001-06-07 Wei Liu Enhanced plasma mode and system for plasma immersion ion implantation
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6207964B1 (en) * 1999-02-19 2001-03-27 Axcelis Technologies, Inc. Continuously variable aperture for high-energy ion implanter
WO2000063956A1 (fr) 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
JP4392811B2 (ja) * 1999-07-29 2010-01-06 三井造船株式会社 基板のプロセス処理システム
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100362703B1 (ko) * 1999-11-11 2002-11-29 삼성전자 주식회사 박막트랜지스터 제조방법
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
DE10008583A1 (de) * 2000-02-24 2001-09-13 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optisch transparenten Substrates und Verfahren zum Herstellen eines lichtemittierenden Halbleiterchips
US6689519B2 (en) * 2000-05-04 2004-02-10 Kla-Tencor Technologies Corp. Methods and systems for lithography process control
US6586785B2 (en) * 2000-06-29 2003-07-01 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
EP1319238A2 (en) * 2000-09-07 2003-06-18 Diamond Semiconductor Group Inc. Apparatus for magnetically scanning and/or switching a charged-particle beam
JP4252237B2 (ja) * 2000-12-06 2009-04-08 株式会社アルバック イオン注入装置およびイオン注入方法
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
EP1386349A1 (en) 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
WO2003001869A2 (en) * 2001-06-29 2003-01-09 California Institute Of Technology Method and apparatus for use of plasmon printing in near-field lithography
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US6884696B2 (en) * 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6804062B2 (en) * 2001-10-09 2004-10-12 California Institute Of Technology Nonimaging concentrator lens arrays and microfabrication of the same
AU2002365591A1 (en) * 2001-11-29 2003-06-10 Diamond Semiconductor Group, Llc. Wafer handling apparatus and method
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7121474B2 (en) 2002-06-18 2006-10-17 Intel Corporation Electro-optical nanocrystal memory device
EP1579481B1 (en) * 2002-06-26 2013-12-04 Semequip, Inc. A method of semiconductor manufacturing by the implantation of boron hydride cluster ions
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
GB2395354B (en) * 2002-11-11 2005-09-28 Applied Materials Inc Ion implanter and a method of implanting ions
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
SG115630A1 (en) * 2003-03-11 2005-10-28 Asml Netherlands Bv Temperature conditioned load lock, lithographic apparatus comprising such a load lock and method of manufacturing a substrate with such a load lock
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6881966B2 (en) * 2003-05-15 2005-04-19 Axcelis Technologies, Inc. Hybrid magnetic/electrostatic deflector for ion implantation systems
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US6771410B1 (en) * 2003-06-18 2004-08-03 Intel Corporation Nanocrystal based high-speed electro-optic modulator
US7126139B2 (en) * 2003-10-09 2006-10-24 The Regents Of The University Of California Device and method of positionally accurate implantation of individual particles in a substrate surface
US20060024435A1 (en) * 2003-10-20 2006-02-02 Dean Holunga Turbulent mixing aerosol nanoparticle reactor and method of operating the same
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US7019315B2 (en) * 2003-12-08 2006-03-28 Varian Semiconductor Equipment Associates, Inc. System and method for serial ion implanting productivity enhancements
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US6987272B2 (en) * 2004-03-05 2006-01-17 Axcelis Technologies, Inc. Work piece transfer system for an ion beam implanter
US6956225B1 (en) * 2004-04-01 2005-10-18 Axcelis Technologies, Inc. Method and apparatus for selective pre-dispersion of extracted ion beams in ion implantation systems
WO2005101516A2 (en) 2004-04-07 2005-10-27 California Institute Of Technology Sequentially charged nanocrystal light emitting device
US7246985B2 (en) * 2004-04-16 2007-07-24 Axcelis Technologies, Inc. Work-piece processing system
EP1605502A1 (en) 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US7265030B2 (en) * 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
WO2006022780A2 (en) * 2004-08-05 2006-03-02 California Institute Of Technology Method for fabricating crystalline silicon
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060108688A1 (en) * 2004-11-19 2006-05-25 California Institute Of Technology Large grained polycrystalline silicon and method of making same
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7525103B2 (en) * 2006-01-20 2009-04-28 Varian Semiconductor Equipment Associates, Inc. Technique for improving uniformity of a ribbon beam
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337374B2 (en) 2011-12-23 2016-05-10 Solexel, Inc. High productivity spray processing for the metallization of semiconductor workpieces

Also Published As

Publication number Publication date
CN101490824A (zh) 2009-07-22
CN101490824B (zh) 2013-04-24
EP2059947A4 (en) 2011-03-30
US8153513B2 (en) 2012-04-10
EP2059947A2 (en) 2009-05-20
WO2008014339A3 (en) 2008-07-17
WO2008014339A2 (en) 2008-01-31
US20080038908A1 (en) 2008-02-14
JP2009545178A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
KR20090029224A (ko) 연속적인 대면적 스캐닝 주입 공정을 위한 방법 및 시스템
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8222119B2 (en) Apparatus and method of temperature control during cleaving processes of thick materials
KR20080042095A (ko) 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
KR101154133B1 (ko) 캐리어 수명을 갖는 독립적 단결정 재료 및 그 제조 방법
US20170358704A1 (en) Techniques for forming optoelectronic devices
US8329557B2 (en) Techniques for forming thin films by implantation with reduced channeling
KR20090025257A (ko) 후층 트랜스퍼 공정을 이용하여 태양전지를 제조하는 방법 및 구조
KR20110063452A (ko) 기판들의 개선된 클리빙
CN101836298A (zh) 超薄单晶半导体tft及其制造工艺
CN101236895B (zh) 利用一个或多个半导体衬底制造材料的独立式厚度的方法
US20010007790A1 (en) Pre-semiconductor process implant and post-process film separation
US20100167454A1 (en) Double-sided donor for preparing a pair of thin laminae

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application