TW201546873A - 貼合式soi晶圓的製造方法 - Google Patents
貼合式soi晶圓的製造方法 Download PDFInfo
- Publication number
- TW201546873A TW201546873A TW104104853A TW104104853A TW201546873A TW 201546873 A TW201546873 A TW 201546873A TW 104104853 A TW104104853 A TW 104104853A TW 104104853 A TW104104853 A TW 104104853A TW 201546873 A TW201546873 A TW 201546873A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide film
- heat treatment
- wafer
- bonded
- soi wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 94
- 238000009826 distribution Methods 0.000 claims abstract description 66
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 55
- 230000003647 oxidation Effects 0.000 claims abstract description 54
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 28
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 28
- 230000002829 reductive effect Effects 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- -1 hydrogen ions Chemical class 0.000 claims description 6
- 239000012300 argon atmosphere Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 145
- 235000012431 wafers Nutrition 0.000 description 99
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本發明為一種貼合式SOI晶圓的製造方法，其中將矽氧化膜使用批次式熱處理爐，藉由進行至少含有升溫中的熱氧化及降溫中的熱氧化中的任一種的熱氧化處理，使剝離後的貼合式SOI晶圓的內嵌氧化膜形成為同心圓狀的氧化膜厚度分布，進一步藉由於貼合晶圓剝離後的貼合式SOI晶圓進行還原性熱處理，將內嵌氧化膜的膜厚度範圍縮小至小於還原性熱處理前的膜厚度範圍。藉此提供一種貼合示SOI晶圓的製造方法，係能夠抑制由SOI層剝離後的還原性熱處理而產生的埋入氧化膜厚度的面內分布的變動。
Description
本發明係關於一種利用離子注入剝離法的貼合式SOI晶圓的製造方法。
近年來，以SOI晶圓的製造方法而言，將注入離子的晶圓結合後剝離而製造SOI晶圓的方法(離子注入剝離法：亦稱為Smart Cut®的技術)開始重新受到重視。此離子注入法係於二片矽晶圓內，於至少一方形成氧化膜的同時，自另一方的矽晶圓(貼合晶圓)的上面注入氫離子或是稀有氣體離子等氣體離子，使該晶圓內部形成微小氣泡層（封入層）。
之後將注入該離子的面透過氧化膜與另一方的矽晶圓(基底晶圓)密著，之後施加熱處理(剝離熱處理)以微小氣泡層作為劈開面將一方的晶圓(貼合晶圓)剝離為薄膜狀，進一步施加熱處理(結合熱處理)使其穩固地結合而成為SOI晶圓的技術(參照專利文獻1)。依此方法，劈開面(剝離面)將成為良好的鏡面，相對容易得到SOI層的膜厚度的均勻性較高的SOI晶圓。
但是，以離子注入剝離法製作SOI晶圓時，剝離後的SOI晶圓表面存在有離子注入所導致的損傷層，又表面的粗糙程度與一般的產品等級的矽晶圓的鏡面相比較大。因此，於離子注入剝離法必須去除如此的損傷層及表面的粗糙。已知為了除去此損傷層等，於結合熱處理後的最終步驟中，進行有被稱為接觸式拋光的研磨量極低的鏡面研磨(加工量：約100nm)。
但是，當於SOI層進行含有機械加工要素的研磨，由於研磨的加工量不均等，會產生由於氫離子等的注入、剝離所導致的SOI層的膜厚度均勻性惡化的問題。
以解決如此問題點的方法而言，有以進行高溫熱處理以改善表面的粗糙的平坦化處理以取代接觸式拋光。 例如於專利文獻2中，記載有於剝離熱處理或是結合熱處理後，不將SOI層的表面進行研磨，而是施以於包含氫氣的還原性氛圍下的熱處理(急速加熱、急速冷卻熱處理(Rapid Thermal Annealing, RTA))。
進一步而言，專利文獻3中，記載有於剝離熱處理後(或是結合熱處理後)，透過於氧化性氛圍下的熱處理於SOI層形成氧化膜後除去該氧化膜，接著施以還原性氛圍的熱處理(急速加熱、急速冷卻熱處理(RTA處理))。
又專利文獻4中，記載有透過於剝離後的SOI晶圓進行惰性氣體、氫氣、或者是此些的混合氣體氛圍下的平坦化熱處理後進行犧牲氧化處理，以同時達成剝離面的平坦化與OSF的迴避。 如此，透過進行高溫熱處理以取代接觸式拋光以進行改善表面粗糙的平坦化處理，目前能夠透過離子注入剝離法得到量產水準的具有直徑300mm且SOI層的膜厚度範圍(面內的最大值減去最小值的值)在3nm以下的優良膜厚度均勻性的SOI晶圓。
又伴隨近年來攜帶型終端機的普及，半導體裝置的低耗電化、縮小化、高性能化開始變的必要，作為設計規範在22奈米世代之後的有力候補，進行有使用SOI晶圓的完全空乏型裝置的開發。此完全空乏型裝置中，SOI層的膜厚度變為非常薄的約10nm的同時，由於SOI層的膜厚度分布會影響裝置的閾值電壓，以SOI層的內膜厚度分布而言，要求面內的膜厚度範圍在1nm以下的程度的均勻性。
進一步於近年，提案有藉由在通常用於與基底晶圓的絕緣所埋入的氧化膜層(以下亦稱BOX膜)加上偏壓，以控制裝置的閾值電壓，此狀況下有製造將BOX膜厚度薄化的Thin BOX型SOI晶圓的必要，且關於BOX膜厚度的面內分布亦有高度均勻(具體而言為膜厚度範圍在1nm以下)的必要。
關於如此的Thin BOX型的薄膜SOI晶圓的製造方法，對於SOI層膜厚度分布的均勻化，以分段進行離子注入的方法，或進行施加分段離子注入並於SOI層剝離後的氧化處理中，藉由實施降溫氧化(降溫中使氧化膜形成的方法)使注入深度所致使的SOI層膜厚度分布與氧化所致使的面內加工量互相抵消的方法以達成膜厚度範圍在1nm以下(參照專利文獻5)。
又於專利文獻6，作為減少SOI晶圓的埋入氧化膜的厚度的處理，記載有於氫氣、氬氣或是此些的混合氣體氛圍下以1000℃以上的溫度進行熱處理。 〔先前技術文獻〕
專利文獻1：日本特開平5-211128號公報 專利文獻2：日本特開平11-307472號公報 專利文獻3：日本特開2000-124092號公報 專利文獻4：國際公開第2003/009386號 專利文獻5：日本特開2013-125909號公報 專利文獻6：日本特開2010-141127號公報
［發明所欲解決之問題］
另一方面，關於BOX膜厚度的面內均勻性，試作Thin BOX型的薄膜SOI晶圓，調查SOI層的面內膜厚度範圍的步驟內推移的結果，得知於SOI層剝離後進行的平坦化熱處理的還原性氛圍的熱處理中，BOX膜厚度的面內分布將會惡化。關於還原性氛圍所致的BOX膜厚度分布惡化，係由於氧氣自BOX膜內的SiO2
還原，BOX膜厚度減少時的還原作用於面內有差異，而形成面內膜厚度分布所導致。
作為此種BOX膜厚度的還原作用所致的BOX膜厚度的面內分布的發生原因而言，可列舉還原性熱處理步驟中的升降溫中及高溫維持中的面內溫度分布、被還原而擴散到外部的氧氣氣壓的分布等所致，而於縱型爐的批次式熱處理爐中容易形成同心圓狀分布。
其原因推測是在批次式熱處理爐中，作為熱源的加熱器靠近晶圓外緣，使晶圓中心部與外緣部容易產生溫度差，或是因製程氣體流過晶舟與管之間，使晶圓中心部與外緣部的氧氣分壓較易產生。如此於還原性氛圍下的熱處理(還原性熱處理)所致的BOX膜厚度分布的變動，雖然無關BOX膜的厚度而發生，但特別是在Thin BOX型的薄膜SOI晶圓，由於追求較高的均勻性，因此成為重大的問題。
本發明鑒於前述問題，提供一種貼合式SOI晶圓的製造方法，係能夠抑制由SOI層剝離後的還原性熱處理而產生的埋入氧化膜厚度的面內分布的變動。 ［解決問題之技術手段］
為了達成前述目的，依據本發明，提供一種貼合式SOI晶圓的製造方法，係以單晶矽所構成的貼合晶圓及基底晶圓的至少一方的晶圓表面予以透過熱氧化處理而形成矽氧化膜，於該貼合晶圓的表面離子注入氫離子、稀有氣體離子的至少一種氣體離子而形成離子注入層，將該貼合晶圓的經離子注入的表面與該基底晶圓的表面透過該矽氧化膜貼合後，藉由以該離子注入層將該貼合晶圓剝離而製造出貼合式SOI晶圓的方法，其中 將該矽氧化膜使用批次式熱處理爐，藉由進行至少含有升溫中的熱氧化及降溫中的熱氧化中的任一種的該熱氧化處理，使剝離後的該貼合式SOI晶圓的內嵌氧化膜形成為同心圓狀的氧化膜厚度分布， 進一步藉由於該貼合晶圓剝離後的該貼合式SOI晶圓進行還原性熱處理，將該內嵌氧化膜的膜厚度範圍縮小至小於該還原性熱處理前的膜厚度範圍。
於貼合晶圓剝離後的貼合式SOI晶圓進行還原性熱處理時，埋入氧化膜厚度容易形成同心圓狀的面內分布。因此，透過將能夠與如此由還原性熱處理所形成的埋入氧化膜厚度的面內分布互相抵消的面內分布，於矽氧化膜形成時形成，能夠確實得到均勻性良好的貼合式SOI晶圓。
此時能夠使該還原性熱處理後的該內嵌氧化膜的膜厚度範圍為1.0nm以下。 以本發明的方法，能夠確實得到具有如此良好膜厚度範圍的SOI晶圓。
又於此時能夠使該還原性熱處理係於100%的氬氣氛圍或是100%的氫氣氛圍，或者是於兩者的混合氣體氛圍下進行。 於本發明的方法中，以在前述的氣體氛圍下實施還原性熱處理為佳。
此時，該同心圓狀的氧化膜厚度分布形成為凹狀分布。 於貼合晶圓剝離後的貼合式SOI晶圓的還原性熱處理中，由於埋入氧化膜的膜厚度分布容易成為同心圓狀的凸狀，因此若是預先使埋入氧化膜的膜厚度分布為凹狀以抵消膜厚度分布的變動，能夠更加確實地得到埋入氧化膜的均勻性良好的貼合式SOI晶圓。 ［對照先前技術之功效］
依本發明的SOI晶圓的製造方法，能夠抑制由SOI層剝離後進行的還原性熱處理而產生的埋入氧化膜後的面內分布的變動。
如同前述，具有透過貼合晶圓剝離後的還原性熱處理，而使埋入氧化膜(BOX膜)的面內膜厚度分布惡化的問題。 經本案發明人不斷研究的結果，構想出了於矽氧化膜形成時形成與透過還原性熱處理所形成的埋入氧化膜的面內分布互相抵消的面內分布，而得到埋入氧化膜均勻度高的貼合式SOI晶圓。
本案發明人進一步構想出以於矽氧化膜形成時，於批次式熱處理爐內，藉由進行至少含有加溫中的熱氧化及降溫中的熱氧化中任一方的熱氧化處理，而能夠將由環原性熱處理所形成的面內分布的惡化抵消，而完成本發明。
以下詳細說明關於本發明。 本發明的SOI晶圓製造方法，使用離子注入剝離法。第1圖係顯示本發明的貼合式SOI晶圓的製造方法的步驟流程圖。 首先，第1圖的步驟(a)中，作為成為貼合晶圓及支承基板的基底晶圓，準備例如經鏡面研磨的矽單晶晶圓。
接著，於第1圖的步驟(b)中，使用批次式熱處理爐，藉由熱氧化處理而於貼合晶圓形成矽氧化膜。此矽氧化膜可僅形成於基底晶圓，亦可形成於二個晶圓。 於本發明中，形成此矽氧化膜的熱氧化處理步驟中，藉由進行至少包含加溫中的熱氧化或降溫中的熱氧化的任一方的熱氧化處理，而形成矽氧化膜，以使剝離後的貼合式SOI晶圓的埋入氧化膜形成為同心圓狀的氧化膜厚度分布。
批次式熱處理爐中，於降溫時進行熱氧化處理則容易於面內形成凸狀的氧化膜厚度分布。這是由於批次式熱處理爐降溫中矽單晶晶圓外周部較中央部更容易放熱，而相對變得低溫所致。因此，於降溫中進行氧化處理，則能夠使矽氧化膜(剝離後的BOX膜)的面內分布呈同心圓狀的凸狀。
進一步來說，藉由降溫氧化所形成的凸狀的大小，係在降溫氧化時的溫度越高，初始溫度與氧化結束之間的溫差越大，溫度變化越急，與爐內的上面的晶圓間的空隙大小(槽間隔)越狹窄，則中心部與外周部的膜厚度差將越大。因此，對此些數值適當選擇可得到帶有所期望的面內分布的凸狀的氧化膜。又此時亦可因應須要組合與等溫維持中的氧化。
反過來說，於加溫時進行氧化處理則能夠於面內形成同心圓狀的凹狀的氧化膜厚度分布。加溫係用以使晶圓的周邊部開始為高溫化。此時亦如前所述，適當的選擇加溫氧化時的溫度、溫度差、溫度變化緩急、槽間隔等數值以得到帶有所期望的面內分布的凹狀的氧化膜。又此時亦可因應須要組合等溫維持中的氧化。
如此，同心圓狀的凸狀的氧化膜厚度分布，能夠藉由以不進行加溫氧化而僅進行降溫氧化，且因應須要與等溫維持中的氧化組合以形成。又若適當組合加溫氧化及降溫氧化，便能夠精密地形成所期望的同心圓狀的膜厚度分布。
接著，於第1圖的步驟(c)中，注入氫離子、惰性氣體離子等氣體離子，於貼合晶圓的內部形成離子注入層。
接著，於第1圖的步驟(d)中，將貼合晶圓的注入離子側的表面與基底晶圓的表面透過矽氧化膜密著而貼合。 另外，亦可於兩晶圓貼合前進行洗淨，以去除晶圓表面附著的微粒及有機物。
接著，於第1圖的步驟(e)中，將離子注入層作為邊界而剝離貼合晶圓，於基底晶圓上形成埋入矽氧化膜及SOI層，得到貼合式SOI晶圓。 又雖於第1圖未記載，但亦可以於剝離步驟(e)後進行犧牲氧化處理(熱氧化後，將形成的熱氧化膜去除)等，除去離子注入層的損傷層。
之後，於第1圖的步驟(f)中，於還原性氛圍下進行熱處理(還原性熱處理)。另外，本發明所謂還原性氛圍，係指使氧氣自BOX內的SiO2
透過熱處理而還原，發生BOX膜厚度減少的現象的氛圍，具體而言，雖可列舉100%的氬氣氛圍或100%的氫氣氛圍，或者是彼等的混合氣體氛圍為適當例子，但並不限於此。
以離子注入剝離法製作SOI晶圓時，於剝離後的貼合式SOI晶圓進行以平坦化及除去損傷為目的的還原性熱處理時，由於晶圓的外周部的BOX膜的加工量容易變得較大，因此還原性熱處理後的BOX膜厚度分布，通常容易成為同心圓狀的凸狀。當然，依照熱處理條件亦可能為同心圓狀的凹狀。
因此，對應於如本發明經還原性熱處理後的BOX膜厚度分布或還原性熱處理所致的BOX膜厚度加工量的分布，透過適當組合加溫氧化或降溫氧化，能夠將還原性熱處理後的BOX氧化膜厚度分布均勻化。
又如同前述，由於還原性熱處理後的BOX膜厚度分布，通常容易形成同心圓狀的凸狀，因此以將在貼合前形成的矽氧化膜的同心圓狀的氧化膜厚度分布形成為凹狀分布為佳。 如此，則可簡單地得到具有均勻性高的BOX膜的貼合式SOI晶圓。
於第2圖顯示於貼合前的熱氧化處理步驟(b)中，形成矽氧化膜以使剝離步驟(e)後的BOX膜厚度分布為凹狀時的本發明的製造方法。 此狀況下，如第2圖的步驟(b)所示，於以單晶矽構成的貼合晶圓10形成有具有同心圓狀的凹狀的膜厚度分布的矽氧化層11。
而如此於熱氧化處理步驟(b)形成凹狀的矽氧化膜厚度分布時，如第2圖的步驟(e)所示，剝離步驟後，能夠得到基底晶圓12與SOI層14之間具有同心圓狀的凹狀的埋入氧化膜(BOX膜)13的貼合式SOI晶圓15。 並且，於第2圖的步驟(e)所得的貼合式SOI晶圓15施加還原性熱處理步驟(f)，則此還原性熱處理所應形成的凸狀的BOX膜厚度分布，由預先形成的凹狀BOX膜厚度分布所抵消，而能夠抑制還原性熱處理所致的均勻性的惡化。其結果如第2圖的步驟(f)所示，能夠得到BOX膜的均勻性高的貼合式SOI晶圓。
於第2圖，雖然以因還原性熱處理所形成的BOX膜厚度分布為凸狀作為前提以說明，當還原性熱處理所形成的BOX膜厚度分布為凹狀時，於熱氧化處理步驟(b)中，形成矽氧化膜11而使剝離後BOX膜厚度分布為凸狀即可。
又本發明中，能夠使還原性熱處理後的埋入氧化膜(BOX膜)的膜厚度範圍在1.0nm以下。 依據此製造方法，能夠得到充分滿足近年來對Thin BOX型薄膜SOI晶圓所要求的BOX膜厚度範圍在1nm以下，進一步亦滿足0.5nm以下，均勻性更高的貼合式SOI晶圓。 【實施例】
以下雖顯示本發明的實施例及比較例以更具體的說明本發明，但本發明並非限定於此。
(實施例) 僅於由直徑300mm的單晶矽所構成的貼合晶圓製作厚度30nm的矽氧化膜(剝離後成為BOX膜的矽氧化膜)後(第1圖的步驟(b))，進行氫離子注入(第1圖的步驟(c))。
矽氧化膜的形成，係利用批次式熱處理爐，於900℃至950℃的加溫中，及950℃的等溫維持中導入氧氣，進行乾氧化的加溫氧化。又使900℃至950℃的加溫氧化中的加溫速率為1℃/min以提高加溫氧化的效果。(另外，晶圓投入氧化爐時的溫度為600℃，600℃至900℃的加溫速率為5℃/min) 加溫氧化後的矽氧化膜的面內分布，其面內範圍為0.8nm，分布如第2圖的步驟(b)所示，為外軸部較中心部厚的凹狀的同心圓狀分布。
氫離子注入為二階段分割注入，以第一次的注入而言，進行H+
、30keV、2.6e16cm-2
、注入角度0度，缺口角度0度的注入，以第二次的注入而言，進行H+
、30keV、2.6e16cm-2
、注入角度0度，缺口角度90度的注入。
注入氫離子後，透過與基底晶圓貼合(第1圖的步驟(d))，於500℃下30分鐘的氮氣氛圍熱處理，以氫離子注入層剝離(第1圖的步驟(e))，剝離後的SOI層的膜厚度為330nm。 之後，進行900℃的高溫蒸氣氧化處理而於剝離面形成250nm的熱氧化膜(犧牲氧化膜)後，透過將形成的氧化膜以10%的HF水溶液去除，以去除離子注入的損傷層。
之後，進行於1200℃下1小時，100%Ar氛圍的還原性熱處理(第1圖的步驟(f))以使表面平坦化。 還原性熱處理後的BOX膜厚度被薄膜化至25nm，BOX膜厚度面內分布為膜厚度範圍：0.4nm，較還原性熱處理前有改善，得到如第2圖的步驟(f)的BOX膜均勻性高的貼合式SOI晶圓。
在更進一步於其後，進行950℃的高溫蒸氣氧化處理而形成400nm的熱氧化膜(犧牲氧化膜)後，將形成的熱氧化膜以10%HF水溶液去除，製作10nm(±0.5nm)的SOI層。去除此犧牲氧化膜後(薄膜化後)的BOX膜厚度，係為與還原性熱處理後相同的BOX膜均勻性高而良好的貼合式SOI晶圓。
(比較例) 製作以除了如同習知以固定溫度950℃進行貼合晶圓的氧化以外，與實施例相同的條件的貼合式SOI晶圓。 此時，如第3圖的步驟(b)所示，貼合晶圓110表面的矽氧化膜111的面內分布為均勻分布，又矽氧化膜111的面內分布的面內範圍為0.2nm。(另外，晶圓投入熱氧化處理爐的溫度為600℃，使600℃至950℃的加溫速率為5℃/min，到達950℃後導入氧氣，於固定溫度下進行乾氧化)。
之後，雖製作進行與實施例相同的熱處理以進行的剝離的貼合式SOI晶圓115，但此時間點的基底晶圓112及SOI層114之間的BOX膜113的膜厚度的面內分布，如第3圖的步驟(e)所示係為均勻。
之後，進行與實施例同樣的還原性熱處理時，BOX膜113膜厚度面內分布為膜厚度範圍：1.1nm，較還原性熱處理前惡化，如第3圖的步驟(f)，成為了同心圓狀的凸狀的面內分布。 再之後，在進行950℃的高溫蒸氣氧化處理而形成400nm的熱氧化膜(犧牲氧化膜)後，將形成的熱氧化膜以10%HF水溶液去除，製作10nm(±0.5nm)的SOI層。 此時的BOX膜的膜厚度範圍亦超過1nm。
前述實施例，比較例的矽氧化膜形成條件、離子注入剝離條件、還原性熱氧化處理條件、犧牲氧化處理條件及結果表示於表1。
【表1】
透過表1，得知相對於實施例中得到BOX膜厚度分布低於0.5nm的良好面內分布，比較例1中則得到1.1nm，無法得到滿足近年來BOX膜厚度範圍為1nm以下的要求的面內分布。
另外，本發明並不為前述實施例所限制。前述實施例為例示，具有與本發明的申請專利範圍所記載的技術思想為實質相同的構成，且達成同樣作用效果者，皆包含於本發明的技術範圍。
10‧‧‧貼合晶圓
11‧‧‧矽氧化層
12‧‧‧基底晶圓
13‧‧‧BOX膜
14‧‧‧SOI層
15‧‧‧貼合式SOI晶圓
110‧‧‧貼合晶圓
111‧‧‧矽氧化膜
112‧‧‧基底晶圓
113‧‧‧BOX膜
114‧‧‧SOI層
115‧‧‧貼合式SOI晶圓
11‧‧‧矽氧化層
12‧‧‧基底晶圓
13‧‧‧BOX膜
14‧‧‧SOI層
15‧‧‧貼合式SOI晶圓
110‧‧‧貼合晶圓
111‧‧‧矽氧化膜
112‧‧‧基底晶圓
113‧‧‧BOX膜
114‧‧‧SOI層
115‧‧‧貼合式SOI晶圓
第1圖係顯示本發明的貼合式SOI晶圓的製造方法的步驟流程圖。 第2圖係顯示當形成BOX膜厚度分布為凹狀的矽氧化膜時(實施例)的本發明的貼合式SOI晶圓的製造方法的步驟流程圖。 第3圖係顯示比較例中的貼合式SOI晶圓的製造方法的簡略步驟流程圖。
Claims (5)
- 一種貼合式SOI晶圓的製造方法，係以單晶矽所構成的貼合晶圓及基底晶圓的至少一方的晶圓表面予以透過熱氧化處理而形成矽氧化膜，於該貼合晶圓的表面離子注入氫離子、稀有氣體離子的至少一種氣體離子而形成離子注入層，將該貼合晶圓的經離子注入的表面與該基底晶圓的表面透過該矽氧化膜貼合後，藉由以該離子注入層將該貼合晶圓剝離而製造出貼合式SOI晶圓的方法，其中 將該矽氧化膜使用批次式熱處理爐，藉由進行至少含有升溫中的熱氧化及降溫中的熱氧化中的任一種的該熱氧化處理，使剝離後的該貼合式SOI晶圓的內嵌氧化膜形成為同心圓狀的氧化膜厚度分布， 進一步藉由於該貼合晶圓剝離後的該貼合式SOI晶圓進行還原性熱處理，將該內嵌氧化膜的膜厚度範圍縮小至小於該還原性熱處理前的膜厚度範圍。
- 如請求項1所述的貼合式SOI晶圓的製造方法，其中使該還原性熱處理後的該內嵌氧化膜的膜厚度範圍為1.0nm以下。
- 如請求項1所述的貼合式SOI晶圓的製造方法，其中該還原性熱處理係於100%的氬氣氛圍或是100%的氫氣氛圍，或者是於兩者的混合氣體氛圍下進行。
- 如請求項2所述的貼合式SOI晶圓的製造方法，其中該還原性熱處理係於100%的氬氣氛圍或是100%的氫氣氛圍，或者是於兩者的混合氣體氛圍下進行。
- 如請求項1至4中任一項所述的貼合式SOI晶圓的製造方法，其中該同心圓狀的氧化膜厚度分布形成為凹狀分布。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014046098A JP6107709B2 (ja) | 2014-03-10 | 2014-03-10 | 貼り合わせｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201546873A true TW201546873A (zh) | 2015-12-16 |
| TWI573173B TWI573173B (zh) | 2017-03-01 |
Family
ID=54071297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104104853A TWI573173B (zh) | 2014-03-10 | 2015-02-12 | Method for manufacturing conformable SOI wafers |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9793154B2 (zh) |
| EP (1) | EP3118889B1 (zh) |
| JP (1) | JP6107709B2 (zh) |
| KR (1) | KR102173455B1 (zh) |
| CN (1) | CN106062923B (zh) |
| SG (1) | SG11201606965QA (zh) |
| TW (1) | TWI573173B (zh) |
| WO (1) | WO2015136834A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI735752B (zh) * | 2017-04-25 | 2021-08-11 | 日商信越半導體股份有限公司 | 貼合式晶圓的製造方法 |
| TWI774781B (zh) * | 2017-06-23 | 2022-08-21 | 日商信越半導體股份有限公司 | Soi晶圓的製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3034565B1 (fr) * | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
| JP6760245B2 (ja) * | 2017-11-06 | 2020-09-23 | 信越半導体株式会社 | 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法 |
| CN110184655B (zh) * | 2019-04-25 | 2022-01-11 | 上海新傲科技股份有限公司 | 晶圆的表面氧化方法 |
| CN110349843B (zh) * | 2019-07-26 | 2021-12-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、生物识别器件、显示装置 |
| CN111446165A (zh) * | 2020-04-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种晶圆热处理工艺以及晶圆双面电镀工艺 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| JPH08274285A (ja) | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板及びその製造方法 |
| JPH11307472A (ja) | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| WO2003009386A1 (fr) | 2001-07-17 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes de liaison |
| US7759254B2 (en) * | 2003-08-25 | 2010-07-20 | Panasonic Corporation | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device |
| US7563697B2 (en) * | 2003-09-05 | 2009-07-21 | Sumco Corporation | Method for producing SOI wafer |
| US20070069335A1 (en) | 2003-09-08 | 2007-03-29 | Akihiko Endo | Bonded wafer and its manufacturing method |
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | METHOD FOR PRODUCING AN SOI WATER |
| KR101111436B1 (ko) | 2004-09-13 | 2012-02-15 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| DE102004062356A1 (de) * | 2004-12-23 | 2006-07-13 | Siltronic Ag | Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung |
| JP2007149723A (ja) * | 2005-11-24 | 2007-06-14 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
| JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP5493345B2 (ja) * | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2010153488A (ja) * | 2008-12-24 | 2010-07-08 | Rohm Co Ltd | Ｓｏｉウエハの製造方法およびｓｏｉウエハ |
| JP5310004B2 (ja) * | 2009-01-07 | 2013-10-09 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| FR2944645B1 (fr) * | 2009-04-21 | 2011-09-16 | Soitec Silicon On Insulator | Procede d'amincissement d'un substrat silicium sur isolant |
| JP5927894B2 (ja) | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
-
2014
- 2014-03-10 JP JP2014046098A patent/JP6107709B2/ja active Active
-
2015
- 2015-02-09 CN CN201580011152.4A patent/CN106062923B/zh active Active
- 2015-02-09 EP EP15762040.2A patent/EP3118889B1/en active Active
- 2015-02-09 KR KR1020167024278A patent/KR102173455B1/ko active IP Right Grant
- 2015-02-09 SG SG11201606965QA patent/SG11201606965QA/en unknown
- 2015-02-09 US US15/120,848 patent/US9793154B2/en active Active
- 2015-02-09 WO PCT/JP2015/000575 patent/WO2015136834A1/ja active Application Filing
- 2015-02-12 TW TW104104853A patent/TWI573173B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI735752B (zh) * | 2017-04-25 | 2021-08-11 | 日商信越半導體股份有限公司 | 貼合式晶圓的製造方法 |
| TWI774781B (zh) * | 2017-06-23 | 2022-08-21 | 日商信越半導體股份有限公司 | Soi晶圓的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3118889A1 (en) | 2017-01-18 |
| WO2015136834A1 (ja) | 2015-09-17 |
| US20160372363A1 (en) | 2016-12-22 |
| KR20160132017A (ko) | 2016-11-16 |
| US9793154B2 (en) | 2017-10-17 |
| SG11201606965QA (en) | 2016-10-28 |
| JP6107709B2 (ja) | 2017-04-05 |
| CN106062923A (zh) | 2016-10-26 |
| TWI573173B (zh) | 2017-03-01 |
| KR102173455B1 (ko) | 2020-11-03 |
| EP3118889B1 (en) | 2019-09-25 |
| EP3118889A4 (en) | 2017-10-18 |
| CN106062923B (zh) | 2019-05-17 |
| JP2015170796A (ja) | 2015-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI573173B (zh) | Method for manufacturing conformable SOI wafers | |
| JP5927894B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| TWI627658B (zh) | 貼合式soi晶圓的製造方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR102361311B1 (ko) | 접합웨이퍼의 제조방법 | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| KR20150112968A (ko) | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| JP5704039B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP6500845B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010161134A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2007242972A (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2012086122A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN110785830B (zh) | Soi晶圆的制造方法 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2008205217A (ja) | 半導体基板の製造方法 |