TWI735752B - 貼合式晶圓的製造方法 - Google Patents

貼合式晶圓的製造方法 Download PDF

Info

Publication number
TWI735752B
TWI735752B TW107107192A TW107107192A TWI735752B TW I735752 B TWI735752 B TW I735752B TW 107107192 A TW107107192 A TW 107107192A TW 107107192 A TW107107192 A TW 107107192A TW I735752 B TWI735752 B TW I735752B
Authority
TW
Taiwan
Prior art keywords
wafer
ion
bonded wafer
ion implantation
center
Prior art date
Application number
TW107107192A
Other languages
English (en)
Other versions
TW201839800A (zh
Inventor
橫川功
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201839800A publication Critical patent/TW201839800A/zh
Application granted granted Critical
Publication of TWI735752B publication Critical patent/TWI735752B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/05—Arrangements for energy or mass analysis
    • H01J2237/055—Arrangements for energy or mass analysis magnetic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/201—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated for mounting multiple objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Abstract

本發明提供一種貼合式晶圓的製造方法，包含用批次式離子注入機的離子注入步驟，其中對接合晶圓的離子注入步驟係未於接合晶圓的表面形成絕緣膜或通過形成於接合晶圓的表面的厚度50nm以下的絕緣膜，並且相對於接合晶圓的結晶軸傾斜注入角度而照射輕元素離子的光束，以輕元素離子的光束的中心對自接合晶圓的中心向與接合晶圓的表面中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，對接合晶圓的全表面照射該輕元素離子的光束而進行離子注入。

Description

貼合式晶圓的製造方法
本發明係關於使用離子剝離法的貼合式晶圓的製造方法。
作為半導體元件用的晶圓的一種，係有於為絕緣膜的矽氧化膜之上形成矽層的SOI(Silicon On Insulator)晶圓。此SOI晶圓，為裝置製作區域的基板表層部的矽層(以下，亦稱為SOI層)藉由埋置氧化膜層(BOX層)而與基板內部電氣地分離的緣故，而有寄生電容小、耐放射性能力高等的特徵。因此，高速低耗能動作、軟體錯誤防止等的功效被期待，而認為有望作為高性能半導體元件用的基板。
作為製造SOI晶圓的代表性方法，能例舉晶圓貼合法及SIMOX法。晶圓貼合法具有能自由地設定製作的SOI層及BOX層的厚度的優勢的緣故，而能應用於各種裝置用途。特別是，藉由晶圓貼合法的一種的離子注入剝離法，能在晶圓全表面得到安定的裝置特性。
然而，在離子注入剝離法之中，於具有結晶方位的單結晶材料進行離子注入的緣故，若未考慮通道效應(channeling effect)進行離子注入，一部分的離子會打入深的位置的緣故，會造成注入深度均一性的惡化、注入峰值位置濃度的低下，而發生剝離後的膜厚均一性惡化、無法剝離等的問題。
作為其對策，能例舉在非專利文件1中，對於單結晶材料且具有(100)方位的矽晶圓等，將離子注入角度用為7度的方法。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2012-248739號公報
〔專利文獻2〕日本特開2014-11272號公報
〔非專利文獻〕
〔非專利文獻1〕
Figure 107107192-A0305-02-0003-5
来
Figure 107107192-A0305-02-0003-6
注入技術 布施玄秀 工業調查會1991年
然而，使用批次式離子注入機的情況，即使考慮通道效應，相對於晶圓的結晶軸傾斜注入角度而進行離子注入，也有離子注入深度的面內均一性會惡化的問題。
本發明係鑑於如同前述的問題，其目的在於提供一種貼合式晶圓的製造方法，能在離子注入步驟之中抑制離子注入深度的面內均一性的惡化，能製造於剝離後的薄膜厚度的面內均一性優良的貼合式晶圓。
為了解決上述課題，本發明提供一種貼合式晶圓的製造方法，包含：一離子注入步驟，係使用批次式離子注入機，自接合晶圓的表面離子注入而形成離子注入層，其中該批次式離子注入機包括一旋轉體以及設置於該旋轉體且配置有基板的複數個晶圓支承具，該批次式離子注入機係對配置於該晶圓支承具且正在公轉的複數個基板離子注入；一貼合步驟，將該接合晶圓的經離 子注入的表面與基底晶圓的表面予以直接或透過絕緣膜而貼合；以及一剝離步驟，藉由以該離子注入層剝離接合晶圓，而製作於該基底晶圓上具有薄膜的貼合式晶圓，其中對該接合晶圓的離子注入步驟為：未於該接合晶圓的表面形成絕緣膜，或通過形成於該接合晶圓的表面的厚度50nm以下的絕緣膜，並且相對於該接合晶圓的結晶軸傾斜注入角度而照射輕元素離子的光束，以該輕元素離子的光束的中心對自該接合晶圓的中心向與該接合晶圓的表面之中的該旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，對該接合晶圓的全表面照射該輕元素離子的光束而進行離子注入。
如此的貼合式晶圓的製造方法，能抑制在離子注入步驟之中離子注入深度的面內均一性的惡化，能抑制剝離後的薄膜厚度的面內均一性的惡化。
再者，此情況，該輕元素離子為氫離子或氦離子為佳。
本發明的貼合式晶圓的製造方法，對於注入如此的輕元素離子的情況特別有效。
根據本發明的貼合式晶圓的製造方法，能抑制在離子注入步驟之中離子注入深度的面內均一性的惡化，能製造剝離後的薄膜厚度的面內均一性優良的貼合式晶圓，特別是SOI層膜厚的面內均一性優良的SOI晶圓。
1:旋轉體
2:晶圓支承具
3:晶圓
4:離子源
5:引出電極
6:質量分析器
7:燈絲
10:批次式離子注入機
第1圖係說明在本發明的貼合式晶圓的製造方法的離子注入步驟之中輕元素離子的光束中心位置的圖。
第2圖係顯示在本發明中使用的批次式離子注入機的一範例的示意圖。
第3圖係說明在離子注入之中進行Ar離子的光束照射的情況的離子光束的軌道的圖。
第4圖係說明在離子注入之中進行輕元素離子的光束照射的情況的習知的離子光束的軌道的圖。
第5圖係說明在習知的離子注入之中的晶圓表面中的與旋轉體的中心方向平行的方向的H+離子光束的光束電流分佈的圖。
第6圖係說明本發明的離子注入步驟之中的晶圓表面中的與旋轉體的中心方向平行的方向的H+離子光束的光束電流分佈的圖。
第7圖係顯示實驗例一之中的SOI層膜厚的面內分佈(膜厚範圍)的測定結果的圖。
第8圖係顯示實驗例二之中的SOI層膜厚的面內分佈(膜厚範圍)的測定結果的圖。
在離子注入步驟之中，例如為了抑制通道效應而使用附有離軸角(off angle)的晶圓作為接合晶圓，相對於晶圓表面垂直地進行離子注入時，進行輕元素以外例如Ar離子的光束的照射的情況，如第3圖所示，自具有燈絲7的離子源4取出光束用的引出電極5的位置，係配置於離子源4的幾乎中心位置。藉由此引出電極5而取出的離子光束，導入至質量分析器6之後，以使設置於質量分析器外部的晶圓支承具的晶圓3的中心與離子光束的中心為一致的方式，藉由質量分析器內部的磁場而使其軌道彎曲為幾乎直角。其結果，離子光束相對於晶圓中心垂直地照射。
另一方面，如第4圖所示，進行氫離子等的輕元素離子的注入的情況，由於輕元素離子為輕的緣故，藉由離子源磁場的影響自離子源4取出的離 子光束的軌道會些許彎曲。因此，藉由調整引出電極位置(在第4圖之中朝圖中的下方移動3.1mm)，防止了離子光束衝突於引出電極5而光束電流低下一事。
然後，如同上述般在離子光束的軌道些許彎曲的狀態下導入質量分析器6之後，以使設置於質量分析器外部的晶圓支承具的晶圓3的中心與離子光束的中心為一致的方式，藉由質量分析器內部的磁場而彎曲該軌道而照射係為通常。然而，若如此般地以使晶圓3的中心與離子光束的中心一致的方式彎曲軌道，如第4圖所示，離子光束不會相對於晶圓中心垂直地照射，會成為相當於以離子源磁場所彎曲的量的些許的角度而照射。
如此一來，以批次式離子注入機離子注入氫離子等的輕元素的情況，由於藉由離子源磁場的影響，自離子源取出的離子光束的軌道會些許彎曲的緣故，會以些許的角度偏差注入晶圓。
然後，本發明人發現了，於由單結晶所構成的接合晶圓的表面，不形成絕緣膜或者形成薄絕緣膜，而以批次式離子注入機進行離子注入的情況，此角度偏差會對通道帶來影響，結果使離子注入深度的面內均一性(剝離後的薄膜厚度的面內均一性)惡化。
更進一步，本發明人為了解決上述問題而反覆努力檢討，結果發現：在注入輕元素離子之際，藉由以將離子光束的照射位置自接合晶圓的中心適切地錯開的狀態進行對接合晶圓的全表面的離子注入，而離子注入深度的面內均一性(剝離後的薄膜厚度的面內均一性)的惡化會被抑制，進而完成了本發明。
亦即，本發明提供一種貼合式晶圓的製造方法，包含：一離子注入步驟，係使用批次式離子注入機，自接合晶圓的表面離子注入而形成離子注入層，其中該批次式離子注入機包括一旋轉體以及設置於該旋轉體且配置有基板的複數個晶圓支承具，該批次式離子注入機係對配置於該晶圓支承具且正在 公轉的複數個基板離子注入；一貼合步驟，將該接合晶圓的經離子注入的表面與基底晶圓的表面予以直接或透過絕緣膜而貼合；以及一剝離步驟，藉由以該離子注入層剝離接合晶圓，而製作於該基底晶圓上具有薄膜的貼合式晶圓，其中對該接合晶圓的離子注入步驟為：未於該接合晶圓的表面形成絕緣膜，或通過形成於該接合晶圓的表面的厚度50nm以下的絕緣膜，並且相對於該接合晶圓的結晶軸傾斜注入角度而照射輕元素離子的光束，以該輕元素離子的光束的中心對自該接合晶圓的中心向與該接合晶圓的表面之中的該旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，對該接合晶圓的全表面照射該輕元素離子的光束而進行離子注入。
以下說明本發明的貼合式晶圓的製造方法。
在本發明的貼合式晶圓的製造方法的離子注入步驟之中，使用批次式離子注入機。如第2圖所示，批次式離子注入機10係具有旋轉體1及設置於該旋轉體1且配置有基板(接合晶圓)3的複數個晶圓支承具2，對配置於該晶圓支承具2且正在公轉的複數個基板(接合晶圓)3離子注入。
使用如此的批次式離子注入機，自接合晶圓的表面注入輕元素離子而形成離子注入層。作為進行離子注入的接合晶圓，雖然能依目的而任意地選擇，並未特別限定，但是例如若使用單晶矽晶圓，能製造具有面內均一性優良的SOI層膜厚的SOI晶圓。
再者，本發明的對接合晶圓的離子注入步驟，不於接合晶圓的表面形成絕緣膜，或者通過形成於接合晶圓的表面的厚度50nm以下的絕緣膜，而進行離子注入。作為絕緣膜，能例舉矽氧化膜。再者，形成於接合晶圓的表面的絕緣膜的厚度的下限並未特別限定，能為厚於0nm。
再者，作為自接合晶圓的表面注入的輕元素離子，能列舉氫離子(H+)、氫分子離子(H2 +)、氦離子(He+)及重氫離子(D+)。特別是氫離子或氦離子為佳。
如同上述，過往離子注入輕元素離子的情況，如第4圖所示般，由於通常是以設置於質量分析器外部的晶圓支承具的接合晶圓3的中心與離子光束的中心為一致的方式藉由質量分析器內部的磁場而彎曲該軌道而照射的緣故，離子光束不會相對於晶圓中心垂直地照射，而會成為以相當於藉由離子源磁場所彎曲的量的些許的角度而照射。
另一方面，在本發明之中，如第1圖所示，在離子注入步驟之中，以輕元素離子的光束中心對自接合晶圓3的中心向與接合晶圓3的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，對接合晶圓3的全表面照射輕元素離子的光束而進行離子注入一事為特徵。
如此一來，藉由在注入輕元素離子之際，以離子光束中心照射自接合晶圓3的中心於接合晶圓3的表面中與旋轉體的中心方向為平行的方向錯開規定量的位置的方式進行對接合晶圓的全表面的離子注入，而能以期望的角度進行離子注入，並且抑制離子注入深度的面內均一性(剝離後的薄膜厚度的面內均一性)的惡化。
再者，在本發明之中，藉由相對於接合晶圓的結晶軸傾斜注入角度而照射輕元素離子的光束而進行離子注入。以下，關於對於進行離子注入的晶圓(接合晶圓)的結晶軸的注入角度的傾斜(以下稱為傾斜角)與第4圖的角度偏差的關係進行說明。
例如，使用結晶方位正<100>(沒有離軸角)的晶圓作為接合晶圓的情況，為了抑制通道效應的緣故，通常的情況，相對於晶圓表面做傾斜角(例如7度)而進行離子注入。
此傾斜角藉由相對於離子光束傾斜設置於旋轉體的晶圓支承具而調整，係以晶圓表面中的旋轉體的中心方向(α方向)及與其垂直的方向的旋轉體的圓周方向(β方向)中至少一者傾斜的方式而調整。
第4圖的角度偏差為α方向的錯開的緣故，離子注入時的傾斜角僅於β方向形成的情況，藉由以輕元素離子的光束的中心對自接合晶圓的中心向與接合晶圓的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式而調整，能如第1圖以使α方向的注入角度相對於晶圓表面為垂直的方式而調整，藉此，消除起因於輕元素離子的角度偏差一事成為可能。
另一方面，在離子注入時的傾斜角於α方向形成的情況(α方向的傾斜角α)，藉由以輕元素離子的光束的中心對自接合晶圓的中心向與接合晶圓的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式而調整，能以使α方向的注入角度與相對於晶圓表面的傾斜角(90-α)度為一致的方式而調整。
另外，成為專利文獻1、2所記載的圓錐角效果的原因的注入角度的偏差係發生於β方向。
詳述的話，通常如第2圖所示，批次式的離子注入機10之中的晶圓支承具2為了支承基板3，會自旋轉體1的旋轉面向內側傾斜些許。藉此，旋轉體1在旋轉之際，藉由離心力將基板3推壓至支承具2的力量則發揮作用，而成為晶圓支承具2支承基板3。但是，如此旋轉體1的旋轉面與基板3的表面不為平行的情況，即使以相對於基板3一定角度注入離子光束，在基板中心部與光束掃描方向的基板兩端部會依旋轉體的旋轉而於注入角度產生些微的偏差，因此離子注入深度在基板中央部會變深，掃描方向的基板兩端部會變淺。此被稱為圓錐角效應。
因此，以批次式離子注入機，例如離子注入時的傾斜角(例如7度)僅於β方向形成的情況，當如第4圖般地α方向的注入角度無法為垂直而偏差，由於通道效應與圓錐角效應的影響，離子注入深度的面內均一性會惡化。因此，如同上述，藉由消除起因於輕元素離子的角度偏差，而抑制離子注入深度的面內均一性的惡化。
再者，為了抑制通道效應，使用帶有離軸角的晶圓作為接合晶圓，相對於晶圓表面垂直地進行離子注入的情況(亦即，α方向及β方向的傾斜為零的注入的情況)，藉由以輕元素離子的光束的中心對自接合晶圓的中心向與接合晶圓的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式而調整，能以α方向的注入角度成為相對於晶圓表面為垂直的方式而調整(β方向也變為垂直)，藉此能消除起因於輕元素離子的角度偏差。因此，成為以就是離軸角的注入角度對晶圓注入。
使輕元素離子的光束的中心對自接合晶圓3的中心向與接合晶圓3的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射，係能藉由調整對質量分析器6內的形成磁場的磁鐵所施加的電流，而使光束的峰值位置錯開而進行。
例如，過往在具有如第5圖的離子光束形狀的H+離子光束的情況，以離子光束的峰值位置與晶圓中心一致的方式設定離子光束位置，而進行離子注入。
本發明之中，如第6圖所示，以H+離子的光束的中心對自接合晶圓3的中心向與接合晶圓的表面之中的旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，調整離子光束位置。
但是，關於離子光束是否相對於接合晶圓表面錯開適切的量，由於沒有直接觀察的方法的緣故，能使用晶圓貼合法(離子注入剝離法)，使用 讓離子光束中心的照射位置的自接合晶圓中心的錯開量變化而進行離子注入的接合晶圓而製作貼合式SOI晶圓，藉由比較其SOI層的面內均一性，而求得最適合的錯開量。
此情況，最合適的錯開量為能得到SOI層的面內均一性的量，終歸來說，係為離子的注入角度成為期望的角度的錯開量。亦即，例如於(100)方位的矽晶圓，以向一方向傾斜期望的角度(例如7度)的方式將離子光束照射位置錯開。
本發明中的貼合式步驟進行直接或透過絕緣膜而貼合接合晶圓的離子注入的表面與基底晶圓的表面。雖然能使用單晶矽晶圓作為基底晶圓，但是並未特別限定。
接著，藉由以離子注入層剝離接合晶圓，而製作於該基底晶圓上具有薄膜的貼合式晶圓。例如，若以惰性氣體氛圍下約500℃以上的溫度加以熱處理，能以離子注入層剝離接合晶圓。再者，藉由對常溫下的貼合面預先施以電漿處理，能不加以熱處理(或者是加以不剝離的程度的熱處理之後)，而加以外力剝離。
根據如此的本發明的貼合式晶圓的製造方法，能抑制剝離後的薄膜厚度的面內均一性的惡化。
另外，離子注入輕元素離子的情況，關於帶有些許的角度偏差而注入會使離子注入深度的面內均一性惡化的機制，仍未明確地判明。
然而，根據發明人的研究，在輕元素離子的注入之中，於由單結晶所構成的接合晶圓的表面無形成絕緣膜而注入的情況與通過充分厚度的絕緣膜(充分抑制通道效應的厚度，例如100nm以上)而注入的情況相比，前者若進行將離子光束的中心的照射位置自接合晶圓的中心錯開規定量的調整，表示面內均一性為極小值的照射位置會存在，相對於此，後者不會得到如前者般的極 小值(具有幾乎一定的面內均一性)一事係透過實驗而辨別清楚。以下，作為本發明人所進行的實驗例，表示實驗例一、二。
〔實驗例一〕
使用具有第5圖、第6圖的光束形狀的氫離子光束(傾斜角：向β方向7度)，將其離子光束的峰值位置的自晶圓中心的偏差，藉由調整施加於質量分析器內的形成磁場的磁鐵的電流，而對每個晶圓各自調整而使其變化，而準備了已離子注入規定量的晶圓(單晶矽晶圓，結晶方位<100>，沒有離軸角，沒有表面氧化膜)作為接合晶圓。
將這些接合晶圓與基底晶圓(單晶矽晶圓，結晶方位<100>，有表面氧化膜)貼合之後以離子注入層剝離而製作貼合式SOI晶圓，並且測定了SOI層膜厚的面內分佈(膜厚範圍)。於第7圖表示結果。
根據第7圖得知：在離子光束的峰值位置的自晶圓中心的偏差為-3mm附近(自晶圓中心向旋轉體的中心方向約3mm)，SOI層膜厚範圍為最小。此一事表示：在-3mm附近(自晶圓中心向旋轉體的中心方向約3mm)α方向的角度偏差幾乎為零，離子光束的峰值位置被調整至α方向的注入角度相對於晶圓表面為垂直的位置。
〔實驗例二〕
作為進行離子注入的接合晶圓，使用附有表面氧化膜的單晶矽晶圓(結晶方位<100>，沒有離軸角，氧化膜200nm)，與實驗例一同樣地，將其離子光束的峰值位置的自晶圓中心的偏差，對每個晶圓各自調整而使其變化而準備了已離子注入規定量的晶圓作為接合晶圓。
將這些接合晶圓與基底晶圓(單晶矽晶圓，結晶方位<100>，沒有表面氧化膜)貼合之後以離子注入層剝離而製作貼合式SOI晶圓，並且測定了SOI層膜厚的面內分佈(膜厚範圍)。於第8圖表示結果。
如第8圖所示而得知：於接合晶圓形成充分抑制通道效應的厚度的氧化膜，通過該氧化膜而離子注入的情況的SOI層膜厚範圍，並未相依於自晶圓中心的偏差，而顯示幾乎一定的值。
自此實驗結果可以想到：實驗例一的面內均一性的參差係關連於通道效應。亦即，推定為：由於注入角度的些許偏差、為了抑制通道效應的傾斜角及批次式離子注入機特有的圓錐角效應的原因的注入角度的偏差複雜地交疊，而產生部分地助長通道效應的區域，作為其結果，離子注入深度的面內均一性惡化。因此，在通道效應會發生的接合晶圓的表面未形成絕緣膜或通過表面形成有厚度50mm以下之類的薄絕緣膜而進行對接合晶圓的離子注入的情況，本發明則不可或缺。
另外，近幾年提出：對通常用於與基底晶圓的絕緣的BOX層(埋置氧化膜層)施加偏壓(bias)而抑制裝置的閾值電壓。於此情況，有製作使BOX層膜厚為薄的Thin BOX型的薄膜SOI晶圓的必要，對於例如為如此的情況，本發明係為有效。
〔實施例〕
以下表示實施例及比較例而更具體地說明本發明，但是本發明並非限定於這些實施例。
藉由以下述條件，使用第2圖所示的批次式離子注入機，於接合晶圓形成離子注入層，透過氧化膜而貼合接合晶圓的經離子注入的表面與基底 晶圓的表面，以離子注入層剝離接合晶圓，而製造貼合式SOI晶圓，並且測定了SOI膜厚範圍。
〔實施例一、比較例一〕
〔接合晶圓〕
單晶Si晶圓，直徑300mm，<100>，沒有離軸角，沒有氧化膜
〔基底晶圓〕
單晶Si晶圓，直徑300mm，<100>，附有熱氧化膜500nm
〔離子注入條件〕
注入離子：H+離子，50keV、5×1016/cm2
光束形狀：與實驗例相同
光束傾斜角：向β方向7度
光束中心的自晶圓中心的偏差量：〔實施例一：-3mm(自晶圓中心向旋轉體的中心方向約3mm)〕、〔比較例一：0mm〕
〔剝離熱處理〕500℃、30分鐘、Ar氛圍
〔SOI膜厚測定〕測定裝置：ADE公司製Acumap
〔測定結果〕SOI膜厚範圍：〔實施例一：1.6nm〕、〔比較例一：2.2nm〕
〔實施例二、比較例二〕
〔接合晶圓〕
單晶Si晶圓，直徑300mm，<100>，沒有離軸角，附有熱氧化膜500nm
〔基底晶圓〕
單晶Si晶圓，直徑300mm，<100>，沒有氧化膜
〔離子注入條件〕
離子注入裝置：與實施例一相同
注入離子：H+離子，50keV、5×1016/cm2
光束形狀：與實驗例相同
光束傾斜角：向β方向7度
光束中心的自晶圓中心的偏差量：〔實施例二：-3mm(自晶圓中心向旋轉體的中心方向約3mm)〕、〔比較例二：0mm〕
〔SOI膜厚測定〕測定裝置：ADE公司製Acumap
〔測定結果〕SOI膜厚範圍：〔實施例二：1.7nm〕、〔比較例二：2.4nm〕
根據上述結果，在實施例一、二之中，相較於比較例一、二，SOI膜厚範圍的值為低，亦即，製造了面內均一性優良的SOI晶圓。
此外，本發明並不限定於上述的實施例。上述實施例為舉例說明，凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成，產生相同的功效者，不論為何物皆包含在本發明的技術範圍內。
3‧‧‧晶圓
4‧‧‧離子源
5‧‧‧引出電極
6‧‧‧質量分析器
7‧‧‧燈絲

Claims (2)

  1. 一種貼合式晶圓的製造方法，包含： 一離子注入步驟，係使用批次式離子注入機，自接合晶圓的表面離子注入而形成離子注入層，其中該批次式離子注入機包括一旋轉體以及設置於該旋轉體且配置有基板的複數個晶圓支承具，該批次式離子注入機係對配置於該晶圓支承具且正在公轉的複數個基板離子注入； 一貼合步驟，將該接合晶圓的經離子注入的表面與基底晶圓的表面予以直接或透過絕緣膜而貼合；以及 一剝離步驟，藉由以該離子注入層剝離接合晶圓，而製作於該基底晶圓上具有薄膜的貼合式晶圓，其中 對該接合晶圓的離子注入步驟為：未於該接合晶圓的表面形成絕緣膜，或通過形成於該接合晶圓的表面的厚度50nm以下的絕緣膜，並且相對於該接合晶圓的結晶軸傾斜注入角度而照射輕元素離子的光束， 以該輕元素離子的光束的中心對自該接合晶圓的中心向與該接合晶圓的表面之中的該旋轉體的中心方向平行的方向錯開規定量的位置照射的方式，對該接合晶圓的全表面照射該輕元素離子的光束而進行離子注入。
  2. 如請求項1所述之貼合式晶圓的製造方法，其中該輕元素離子為氫離子或氦離子。
TW107107192A 2017-04-25 2018-03-05 貼合式晶圓的製造方法 TWI735752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017086381A JP6686962B2 (ja) 2017-04-25 2017-04-25 貼り合わせウェーハの製造方法
JPJP2017-086381 2017-04-25

Publications (2)

Publication Number Publication Date
TW201839800A TW201839800A (zh) 2018-11-01
TWI735752B true TWI735752B (zh) 2021-08-11

Family

ID=63918926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107192A TWI735752B (zh) 2017-04-25 2018-03-05 貼合式晶圓的製造方法

Country Status (8)

Country Link
US (1) US10886163B2 (zh)
EP (1) EP3618098B1 (zh)
JP (1) JP6686962B2 (zh)
KR (1) KR102420831B1 (zh)
CN (1) CN110574141B (zh)
SG (1) SG11201909467PA (zh)
TW (1) TWI735752B (zh)
WO (1) WO2018198521A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230287561A1 (en) * 2022-03-14 2023-09-14 Applied Materials, Inc. Variable Rotation Rate Batch Implanter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201546873A (zh) * 2014-03-10 2015-12-16 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123656A (ja) * 1988-10-31 1990-05-11 Shimadzu Corp イオン注入装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
KR100234533B1 (ko) * 1996-10-08 1999-12-15 윤종용 반도체소자 제조용 이온주입 시스템
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
AU2003258960A1 (en) * 2002-06-26 2004-01-19 Semequip Inc. Ion implantation device and method
JP4239676B2 (ja) * 2003-05-15 2009-03-18 信越半導体株式会社 Ｓｏｉウェーハおよびその製造方法
JP2005166730A (ja) 2003-11-28 2005-06-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4625775B2 (ja) * 2006-02-17 2011-02-02 株式会社アルバック イオン注入装置
TWI435378B (zh) 2006-04-26 2014-04-21 Axcelis Tech Inc 劑量均勻性校正方法
JP5252867B2 (ja) 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
JP5440360B2 (ja) * 2010-04-26 2014-03-12 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2988516B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5910352B2 (ja) 2012-06-28 2016-04-27 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5888286B2 (ja) * 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102016102865B4 (de) * 2016-02-18 2024-04-25 Infineon Technologies Ag Ein Verfahren zum Implantieren von Ionen in ein Halbleitersubstrat
JP6814081B2 (ja) * 2017-03-29 2021-01-13 住友重機械イオンテクノロジー株式会社 イオン注入装置及びイオン注入方法
JP7132828B2 (ja) * 2018-11-13 2022-09-07 住友重機械イオンテクノロジー株式会社 イオン注入装置およびビームパーク装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201546873A (zh) * 2014-03-10 2015-12-16 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法

Also Published As

Publication number Publication date
KR20190142341A (ko) 2019-12-26
US20200203217A1 (en) 2020-06-25
US10886163B2 (en) 2021-01-05
JP6686962B2 (ja) 2020-04-22
SG11201909467PA (en) 2019-11-28
EP3618098A4 (en) 2021-02-17
KR102420831B1 (ko) 2022-07-14
JP2018186164A (ja) 2018-11-22
CN110574141B (zh) 2022-11-01
CN110574141A (zh) 2019-12-13
EP3618098A1 (en) 2020-03-04
EP3618098B1 (en) 2022-04-27
TW201839800A (zh) 2018-11-01
WO2018198521A1 (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
US9515139B2 (en) Trap rich layer formation techniques for semiconductor devices
US9240344B2 (en) Method for manufacturing SOI wafer
EP3734645A1 (en) Trap rich layer for semiconductor devices
JP2019046793A (ja) イオン注入装置及び半導体デバイスの製造方法
US8987109B2 (en) Method for manufacturing bonded wafer and bonded SOI wafer
WO2005020307A1 (en) Internal gettering in simox soi silicon substrates
TWI735752B (zh) 貼合式晶圓的製造方法
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
US20100025597A1 (en) Ion implanting device and method
RU2688851C1 (ru) Способ изготовления полупроводникового прибора
JP5650653B2 (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
KR100671159B1 (ko) 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2012507870A5 (zh)
CN112885716B (zh) 半导体结构的形成方法
JP5910352B2 (ja) 貼り合わせウェーハの製造方法
EP1487010B1 (en) Method of manufacturing an SOI substrate
WO2016166930A1 (ja) 半導体装置の製造方法及び半導体装置の評価方法
JP6265291B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
Aleksandrov et al. On the generation of charge-carrier recombination centers in the sapphire substrates of silicon-on-sapphire structures
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
RU2594615C2 (ru) Способ изготовления полупроводникового прибора
JP2015050382A (ja) 半導体装置の製造方法、及び半導体製造装置
JP2011109047A (ja) Ｓｉｍｏｘウェーハの製造方法
KR20010002491A (ko) 반도체 제조장비의 웨이퍼 구동방법