CN110574141A - 贴合晶圆的制造方法 - Google Patents

贴合晶圆的制造方法 Download PDF

Info

Publication number
CN110574141A
CN110574141A CN201880027263.8A CN201880027263A CN110574141A CN 110574141 A CN110574141 A CN 110574141A CN 201880027263 A CN201880027263 A CN 201880027263A CN 110574141 A CN110574141 A CN 110574141A
Authority
CN
China
Prior art keywords
wafer
bonded wafer
ion
ion implantation
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880027263.8A
Other languages
English (en)
Other versions
CN110574141B (zh
Inventor
横川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN110574141A publication Critical patent/CN110574141A/zh
Application granted granted Critical
Publication of CN110574141B publication Critical patent/CN110574141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/05—Arrangements for energy or mass analysis
    • H01J2237/055—Arrangements for energy or mass analysis magnetic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/201—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated for mounting multiple objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种贴合晶圆的制造方法，其具有使用批处理式离子注入机的离子注入工序，该方法特征在于，向接合晶圆进行离子注入的离子注入工序未在接合晶圆的表面形成绝缘膜，或是通过形成于接合晶圆表面的厚度为50nm以下的绝缘膜，并且相对于接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，以轻元素离子束的中心向从接合晶圆的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向接合晶圆的全表面照射所述轻元素离子束来进行离子注入。由此，可提供一种贴合晶圆的制造方法，其能够抑制离子注入深度的面内均一性的恶化，并能够制造剥离后的薄膜厚度的面内均一性优异的贴合晶圆。

Description

贴合晶圆的制造方法
技术领域
本发明涉及一种使用离子剥离法的贴合晶圆的制造方法。
背景技术
有一种半导体元件用的晶圆是在绝缘膜即硅氧化膜上形成有硅层的SOI(SiliconOn Insulator：绝缘体上硅)晶圆。这种SOI晶圆由于成为器件制作区域的基板表层部的硅层(以下有时称为SOI层)通过埋入氧化膜层(BOX层)而与基板内部电分离，因此具有寄生电容小、耐放射性能力高等特征。因此，可期待高速/低耗能的工作、防止软件错误等效果，并有望作为用于高性能半导体元件的基板。
作为制造SOI晶圆的代表性方法，可举出晶圆贴合法、SIMOX法。晶圆贴合法具有能够自由地设定所制作的SOI层、BOX层的厚度的优势，因而可应用于各种器件的用途。特别是采用作为晶圆贴合法的一种的离子注入剥离法，能够在晶圆全表面得到稳定的器件特性。
但是，就离子注入剥离法而言，由于向具有结晶方位的单结晶材料进行离子注入，因此若未考虑沟道效应(channeling effect)即进行离子注入，则会导致一部分的离子打入较深的位置，从而导致注入深度均一性的恶化、注入峰值位置浓度的降低，因而产生剥离后的膜厚均一性恶化、无法剥离等问题。
作为其对策，例如在非专利文件1中，提出了一种对于单结晶材料且具有(100)方位的硅晶圆等将离子注入角度设为7度的方法。
现有技术文献
专利文献
专利文献1：日本专利公开2012-248739号公报
专利文献2：日本专利公开2014-11272号公报
非专利文献
非专利文献1：当前的离子注入技术；布施玄秀；工业调查会；1991年。
发明内容
(一)要解决的技术问题
但是，在使用批处理式离子注入机的情况，即使考虑了沟道效应，相对于晶圆的结晶轴使注入角度倾斜来进行离子注入，也存在离子注入深度的面内均一性恶化的问题。
本发明针对上述问题而做出，其目的在于，提供一种贴合晶圆的制造方法，其能够在离子注入工序中抑制离子注入深度的面内均一性的恶化，并能够制造剥离后的薄膜厚度的面内均一性优异的贴合晶圆。
(二)技术方案
为了解决上述课题，本发明提供一种贴合晶圆的制造方法，其具有如下工序：离子注入工序，即，使用批处理式离子注入机从接合晶圆的表面进行离子注入而形成离子注入层，所述批处理式离子注入机具备旋转体和设置于该旋转体并配置基板的多个晶圆保持工具，所述批处理式离子注入机向配置于该晶圆保持工具并进行公转的多个基板进行离子注入；贴合工序，即，使所述接合晶圆的进行了离子注入的表面与基础晶圆的表面直接或经由绝缘膜贴合；以及剥离工序，即，利用所述离子注入层使接合晶圆剥离，从而制作在所述基础晶圆上具有薄膜的贴合晶圆，该方法特征在于，向所述接合晶圆进行离子注入的离子注入工序未在所述接合晶圆的表面形成绝缘膜，或是通过形成于所述接合晶圆表面的厚度为50nm以下的绝缘膜，并且相对于所述接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，以所述轻元素离子束的中心向从所述接合晶圆的中心起在所述接合晶圆的表面的与所述旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向所述接合晶圆的全表面照射所述轻元素离子束来进行离子注入。
采用这种贴合晶圆的制造方法，能够在离子注入工序中抑制离子注入深度的面内均一性的恶化，并能够抑制剥离后的薄膜厚度的面内均一性的恶化。
并且在此情况下，优选所述轻元素离子为氢离子或氦离子。
本发明的贴合晶圆的制造方法尤其是在这种注入轻元素离子的情况下特别有效。
(三)有益效果
采用本发明的贴合晶圆的制造方法，能够在离子注入工序中抑制离子注入深度的面内均一性的恶化，并能够制造剥离后的薄膜厚度的面内均一性优异的贴合晶圆，尤其是SOI层膜厚的面内均一性优异的SOI晶圆。
附图说明
图1是对本发明的贴合晶圆的制造方法的离子注入工序中的轻元素离子束中心位置进行说明的图。
图2是表示在本发明中使用的一例批处理式离子注入机的示意图。
图3是对在离子注入中进行Ar离子束照射时的离子束的轨迹进行说明的图。
图4是对在离子注入中进行轻元素离子束照射时的现有技术的离子束的轨迹进行说明的图。
图5是对现有技术的离子注入中的晶圆表面的与旋转体的中心方向平行的方向的H+离子束的束电流分布进行说明的图。
图6是对本发明的离子注入工序中的晶圆表面的与旋转体的中心方向平行的方向的H+离子束的束电流分布进行说明的图。
图7是表示实验例1的SOI层膜厚的面内分布(膜厚范围)的测定结果的图。
图8是表示实验例2的SOI层膜厚的面内分布(膜厚范围)的测定结果的图。
具体实施方式
在离子注入工序中，例如为了抑制沟道效应而使用具有偏角(off angle)的晶圆作为接合晶圆，在相对于晶圆表面垂直地进行离子注入时，在进行轻元素以外的、例如Ar离子束照射的情况下，如图3所示，用于从具有灯丝7的离子源4取出离子束的引出电极5的位置是配置在离子源4的大致中心位置。由引出电极5取出的离子束在导入质量分析器6之后，通过质量分析器内部的磁场而使其轨迹大致弯曲成直角，以使得设置于质量分析器外部的晶圆保持工具的晶圆3的中心与离子束的中心一致。其结果使得离子束相对于晶圆中心垂直地进行照射。
另一方面，如图4所示，在进行氢离子等轻元素离子的注入时，由于轻元素离子较轻而会导致从离子源4取出的离子束的轨迹由于离子源磁场的影响而略有弯曲。因此，通过对引出电极位置进行调整(在图4中是向图中下方移动3.1mm)，从而防止了离子束碰撞引出电极5而使束电流降低的情况。
并且，通常离子束是在以如上所述轨迹略有弯曲的状态导入质量分析器6之后，通过质量分析器内部的磁场使轨迹弯曲来进行照射，以使得设置于质量分析器外部的晶圆保持工具的晶圆3的中心与离子束的中心一致。但是，如果是这样使轨迹弯曲以使得晶圆3的中心与离子束的中心一致，则如图4所示那样，离子束不是相对于晶圆中心垂直地进行照射，而是以与因离子源磁场而弯曲的量相当的些许角度进行照射。
于是，当利用批处理式离子注入机离子注入氢离子等轻元素时，会由于离子源磁场的影响而导致从离子源取出的离子束的轨迹略有弯曲，从而导致以些许的角度偏移向晶圆进行注入。
并且本案发明人研究发现：当不在由单结晶构成的接合晶圆的表面形成绝缘膜或者是形成较薄的绝缘膜并利用批处理式离子注入机进行离子注入时，此角度偏移会影响沟道效应(channelling)，结果使得离子注入深度的面内均一性(剥离后的薄膜厚度的面内均一性)恶化。
进而，本案发明人为了解决上述问题而进行深入研究，结果发现：当注入轻元素离子时，通过以使离子束的照射位置从接合晶圆的中心适当地偏移的状态来对接合晶圆的全表面进行离子注入，从而能够抑制离子注入深度的面内均一性(剥离后的薄膜厚度的面内均一性)的恶化，据此做出本发明。
即，本发明提供一种贴合晶圆的制造方法，起具有如下工序：离子注入工序，即，使用批处理式离子注入机从接合晶圆的表面进行离子注入而形成离子注入层，所述批处理式离子注入机具备旋转体和设置于该旋转体并配置基板的多个晶圆保持工具，所述批处理式离子注入机向配置于该晶圆保持工具并进行公转的多个基板进行离子注入；贴合工序，即，使所述接合晶圆的进行了离子注入的表面与基础晶圆的表面直接或者经由绝缘膜贴合；以及剥离工序，即，利用所述离子注入层使接合晶圆剥离，从而制作在所述基础晶圆上具有薄膜的贴合晶圆，该方法特征在于，向所述接合晶圆进行离子注入的离子注入工序未在所述接合晶圆的表面形成绝缘膜，或是通过形成于该接合晶圆表面的厚度为50nm以下的绝缘膜，并且相对于所述接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，以所述轻元素离子束的中心向从所述接合晶圆的中心起在所述接合晶圆的表面的与所述旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向所述接合晶圆的全表面照射所述轻元素离子束来进行离子注入。
以下对本发明的贴合晶圆的制造方法进行说明。
在本发明的贴合晶圆的制造方法的离子注入工序中使用批处理式离子注入机。如图2所示，批处理式离子注入机10具备旋转体1和多个晶圆保持工具2，所述晶圆保持工具2设置于该旋转体1并配置基板(接合晶圆)3，批处理式离子注入机10向配置于该晶圆保持工具2并进行公转的多个基板(接合晶圆)3进行离子注入。
使用这种批处理式离子注入机从接合晶圆的表面注入轻元素离子而形成离子注入层。作为进行离子注入的接合晶圆，可以根据目的任意地选择，没有特别限定，例如若使用单晶硅晶圆，则能够制造具有面内均一性优异的SOI层膜厚的SOI晶圆。
另外，本发明的向接合晶圆进行离子注入的离子注入工序未在接合晶圆的表面形成绝缘膜，或是通过形成于接合晶圆的表面的厚度为50nm以下的绝缘膜来进行离子注入。作为绝缘膜，例如可以举出硅氧化膜。另外，形成于接合晶圆表面的绝缘膜的厚度下限没有特别限定，可以是厚于0nm。
另外，作为从接合晶圆的表面进行注入的轻元素离子，可以举出氢离子(H+)、氢分子离子(H2 +)、氦离子(He+)、氘离子(D+)。特别优选氢离子或氦离子。
如上所述，现有技术在对轻元素离子进行离子注入时，通常是如图4所示那样，以在质量分析器外部的晶圆保持工具所设置的接合晶圆3的中心与离子束的中心一致的方式通过质量分析器内部的磁场使离子束的轨迹弯曲来进行照射，因此离子束不是相对于晶圆中心垂直地进行照射，而是以与因离子源磁场而弯曲的量相当的些许角度进行照射。
另一方面，在本发明中，如图1所示，在离子注入工序中，特征是，以轻元素离子束的中心向从接合晶圆3的中心起在接合晶圆3的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向接合晶圆3的全表面照射轻元素离子束来进行离子注入。
这样，在注入轻元素离子时，以离子束中心向从接合晶圆3的中心起在接合晶圆3的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向接合晶圆的全表面进行离子注入，从而能够以所需的角度来进行离子注入，并且抑制了离子注入深度的面内均一性(剥离后的薄膜厚度的面内均一性)的恶化。
另外，在本发明中，相对于接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，从而进行离子注入。以下说明相对于进行离子注入的晶圆(接合晶圆)的结晶轴而言的注入角度的倾斜(以下称为倾斜角)与图4的角度偏移之间的关系。
例如，当接合晶圆采用结晶方位＜100＞(无偏角)的正晶圆时，为了抑制沟道效应，通常相对于晶圆表面保持倾斜角(例如7度)来进行离子注入。
该倾斜角可通过使设置于旋转体的晶圆保持工具相对于离子束倾斜来进行调整，并以晶圆表面的旋转体的中心方向(α方向)、和与其垂直的方向即旋转体的圆周方向(β方向)中至少一方倾斜的方式来进行调整。
图4的角度偏移为α方向的偏移，因此当离子注入时的倾斜角仅形成于β方向时，通过以轻元素离子束的中心向从接合晶圆的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式来进行调整，从而能够如图1那样以α方向的注入角度相对于晶圆表面垂直的方式来进行调整，由此能够消除起因于轻元素离子的角度偏移。
另一方面，当离子注入时的倾斜角形成于α方向时(α方向的倾斜角α)，通过以轻元素离子束的中心向从接合晶圆的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式来进行调整，从而能够以α方向的注入角度相对于晶圆表面与倾斜角度(90-α)一致的方式来进行调整。
另外，作为引起专利文献1、2所记载的锥角效应的原因的注入角度的偏移发生于β方向。
具体而言，通常如图2所示那样，批处理式的离子注入机10中的晶圆保持工具2为了保持基板3而些许程度地从旋转体1的旋转面向内侧倾斜。因此当旋转体1旋转时，会由于离心力而产生将基板3推压于保持工具2的力，从而使得晶圆保持工具2保持基板3。但是，在这种旋转体1的旋转面与基板3的表面不平行的情况下，即使想要相对于基板3以固定角度来注入离子束，在基板中心部和离子束扫描方向的基板两端部也会随着旋转体的旋转而产生极小的注入角度偏移，由此使得离子注入深度在基板中央部较深而在扫描方向的基板两端部较浅。这种情况被称为锥角效应。
因此，在批处理式离子注入机中例如离子注入时的倾斜角(例如7度)仅形成于β方向的情况下，当如图4那样α方向的注入角度不垂直而导致偏移时，会由于沟道效应和锥角效应的影响而导致离子注入深度的面内均一性恶化。因此，可通过如上述那样消除轻元素离子所引起的角度偏移，来抑制离子注入深度的面内均一性的恶化。
另外，在为了抑制沟道效应而使用带有偏角的晶圆作为接合晶圆并向晶圆表面垂直地进行离子注入的情况下(即，α方向及β方向的倾斜为零的注入时)，以轻元素离子束的中心向从接合晶圆的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向偏移了规定量的位置照射的方式来进行调整，从而能够将α方向的注入角度调整为相对于晶圆表面垂直(β方向也垂直)，由此能够消除轻元素离子所引起的角度偏移。因此使得可在有偏角的注入角度下向晶圆进行注入。
为了使轻元素离子束的中心向从接合晶圆3的中心起在接合晶圆3的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射，可以对质量分析器6内的形成磁场的磁铁所被施加的电流进行调整，并使离子束的峰值位置偏移来进行照射。
例如，在现有技术的具有图5那样的离子束形状的H+离子束的情况下，以离子束的峰值位置与晶圆中心一致的方式来设定离子束位置并进行离子注入。
在本发明中，如图6所示，以H+离子束的中心向从接合晶圆3的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，来调整离子束位置。
但是，对于离子束是否相对于接合晶圆表面偏移了适当的量而言，由于没有直接观察的方法，因此可使用晶圆贴合法(离子注入剥离法)，并采用使离子束中心的照射位置从接合晶圆中心起的偏移量变化来进行离子注入的接合晶圆来制作贴合SOI晶圆，并通过对其SOI层的面内均一性进行比较来求出最适当的偏移量。
在此情况下，最适当的偏移量是能够取得SOI层的面内均一性的量，是最终能够使离子的注入角度成为所需的角度的偏移量。即，例如对于(100)方位的硅晶圆以在一个方向上倾斜所需的角度(例如7度)的方式来使离子束照射位置偏移。
本发明中的贴合工序使接合晶圆的进行了离子注入的表面与基础晶圆的表面直接或者经由绝缘膜来进行贴合。作为基础晶圆，可以使用单晶硅晶圆，但是没有特别限定。
接着，利用离子注入层使接合晶圆剥离，从而制作在所述基础晶圆上具有薄膜的贴合晶圆。例如，若在惰性气体气氛下以约500℃以上的温度来施加热处理，则能够利用离子注入层使接合晶圆剥离。另外，也可以对常温下的贴合面预先施加等离子体处理，从而能够不施加热处理(或者是在施加了不会剥离的程度的热处理之后)，施加外力来进行剥离。
采用本发明这样的贴合晶圆的制造方法，能够抑制剥离后的薄膜厚度的面内均一性的恶化。
另外，虽然在对轻元素离子进行离子注入时会导致以些许程度的角度偏移进行注入，但是就导致离子注入深度的面内均一性恶化的机制而言还不明确。
但是，根据本案发明人的研究，在对轻元素离子进行注入时，对于未在由单结晶所构成的接合晶圆的表面形成绝缘膜而进行注入的情况、和通过足够厚的绝缘膜(对于抑制沟道效应而言足够的厚度，例如100nm以上)进行注入的情况进行比较，由实验可知，前者在进行使离子束的中心的照射位置从接合晶圆的中心起偏移规定量的调整之后存在面内均一性呈现极小值的照射位置，而后者则无法取得这样的极小值(具有大致恒定的面内均一性)。以下，作为本案发明人所进行的实验例，示出了实验例1、实验例2。
(实验例1)
使用具有图5、图6的束形状的氢离子束(倾斜角：在β方向上为7度)，并对质量分析器内的形成磁场的磁铁所被施加的电流的进行调整，使该离子束的峰值位置从晶圆中心起的偏移按照晶圆调整变化，来准备以规定量进行了离子注入的晶圆(单晶硅晶圆，结晶方位＜100＞、无偏角、无表面氧化膜)作为接合晶圆。
将这些接合晶圆与基础晶圆(单晶硅晶圆、结晶方位＜100＞、有表面氧化膜)贴合之后利用离子注入层进行剥离来制作贴合SOI晶圆，并测定了SOI层膜厚的面内分布(膜厚范围)。结果示出于图7。
根据图7得知，在离子束的峰值位置的从晶圆中心起的偏移为-3mm的位置附近(从晶圆中心起朝向旋转体的中心方向约3mm的位置)，SOI层膜厚范围最小。其含义为，在-3mm的位置附近(从晶圆中心起朝向旋转体的中心方向约3mm的位置)α方向的角度偏移大致为零，离子束的峰值位置被调整至α方向的注入角度相对于晶圆表面垂直的位置。
(实验例2)
作为进行离子注入的接合晶圆，使用具有表面氧化膜的单晶硅晶圆(结晶方位＜100＞、无偏角、氧化膜200nm)，与实验例1同样地，使离子束的峰值位置从晶圆中心起的偏移按照晶圆调整变化，来准备以规定量进行了离子注入的晶圆作为接合晶圆。
将这些接合晶圆与基础晶圆(单晶硅晶圆、结晶方位＜100＞、无表面氧化膜)贴合之后利用离子注入层进行剥离来制作贴合SOI晶圆，并测定了SOI层膜厚的面内分布(膜厚范围)。结果示出于图8。
如图8所示可知，在接合晶圆形成对于抑制沟道效应而言足够厚的氧化膜并通过该氧化膜进行离子注入时的SOI层膜厚范围，不依存于从晶圆中心起的偏移而呈现为大致恒定的值。
根据该实验结果，可以认为实验例1的面内均一性的偏差与沟道效应有关。即推定为，由于注入角度的微小偏移、用于抑制沟道效应的倾斜角、以及批处理式离子注入机特有的锥角效应所引起的注入角度的偏移复杂地叠加，从而会局部地产生促进沟道效应的区域，其结果导致离子注入深度的面内均一性恶化。因此，在会发生沟道效应的未在接合晶圆的表面形成绝缘膜或是通过形成于表面的厚度为50mm以下这样较薄的绝缘膜来进行向接合晶圆的离子注入时需要本发明。
另外，近年来提出了如下方案，即，对通常用于与基础晶圆的绝缘的BOX层(埋入氧化膜层)施加偏压(bias)来抑制装置的阈值电压。在此情况下，需要制作使BOX层膜厚较薄的Thin BOX型的薄膜SOI晶圆，例如在这种情况下本发明是有效的。
实施例
以下通过实施例和比较例来对本发明更具体地进行说明，但是本发明不限于这些实施例。
按照下述条件，使用图2所示的批处理式离子注入机，在接合晶圆形成离子注入层，并使接合晶圆的进行了离子注入的表面与基础晶圆的表面经由氧化膜贴合，利用离子注入层使接合晶圆剥离来制造贴合SOI晶圆并测定了SOI膜厚范围。
(实施例1、比较例1)
(接合晶圆)
单晶Si晶圆、直径300mm、＜100＞、无偏角、无氧化膜；
(基础晶圆)
单晶Si晶圆、直径300mm、＜100＞、具有500nm的热氧化膜；
(离子注入条件)
注入离子：H+离子、50keV、5×1016/cm2；
束形状：与实验例相同；
束倾斜角：在β方向上为7度；
束中心从晶圆中心起的偏移量：(实施例1：-3mm(从晶圆中心起朝向旋转体的中心方向约3mm))、(比较例1：0mm)；
(剥离热处理)500℃、30分钟、Ar气氛；
(SOI膜厚测定)测定装置：ADE公司制造Acumap；
(测定结果)SOI膜厚范围：(实施例1：1.6nm)、(比较例1：2.2nm)。
(实施例2、比较例2)
(接合晶圆)
单晶Si晶圆、直径300mm、＜100＞、无偏角、具有500nm的热氧化膜；
(基础晶圆)
单晶Si晶圆、直径300mm、＜100＞、无氧化膜；
(离子注入条件)
离子注入装置：与实施例1相同；
注入离子：H+离子，50keV、5×1016/cm2；
束形状：与实验例相同；
束倾斜角：在β方向上为7度；
束中心从晶圆中心起的偏移量：(实施例2：-3mm(从晶圆中心起朝向旋转体的中心方向约3mm))、(比较例2：0mm)；
(SOI膜厚测定)测定装置：ADE公司制造Acumap；
(测定结果)SOI膜厚范围：(实施例2：1.7nm)、(比较例2：2.4nm)。
根据上述结果，与比较例1、比较例2相比，在实施例1、实施例2中SOI膜厚范围的值较低，即，制得了面内均一性优异的SOI晶圆。
此外，本发明不限于上述实施方式。上述实施方式仅为例示，具有与本发明的权利要求书的技术思想实质上相同的结构并具有相同作用效果的方式也包含于本发明的技术范围。

Claims (2)

1.一种贴合晶圆的制造方法，其具有如下工序：
离子注入工序，即，使用批处理式离子注入机从接合晶圆的表面进行离子注入而形成离子注入层，所述批处理式离子注入机具备旋转体和设置于该旋转体并配置基板的多个晶圆保持工具，所述批处理式离子注入机向配置于该晶圆保持工具并进行公转的多个基板进行离子注入；
贴合工序，即，使所述接合晶圆的进行了离子注入的表面与基础晶圆的表面直接或者经由绝缘膜贴合；以及
剥离工序，即，利用所述离子注入层使接合晶圆剥离，从而制作在所述基础晶圆上具有薄膜的贴合晶圆，
该方法特征在于，
向所述接合晶圆进行离子注入的离子注入工序未在所述接合晶圆的表面形成绝缘膜，或是通过形成于所述接合晶圆表面的厚度为50nm以下的绝缘膜，并且相对于所述接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，
以所述轻元素离子束的中心向从所述接合晶圆的中心起在所述接合晶圆的表面的与所述旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向所述接合晶圆的全表面照射所述轻元素离子束来进行离子注入。
2.根据权利要求1所述的贴合晶圆的制造方法，其特征在于，所述轻元素离子为氢离子或氦离子。
CN201880027263.8A 2017-04-25 2018-02-27 贴合晶圆的制造方法 Active CN110574141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017086381A JP6686962B2 (ja) 2017-04-25 2017-04-25 貼り合わせウェーハの製造方法
JP2017-086381 2017-04-25
PCT/JP2018/007254 WO2018198521A1 (ja) 2017-04-25 2018-02-27 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN110574141A true CN110574141A (zh) 2019-12-13
CN110574141B CN110574141B (zh) 2022-11-01

Family

ID=63918926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880027263.8A Active CN110574141B (zh) 2017-04-25 2018-02-27 贴合晶圆的制造方法

Country Status (8)

Country Link
US (1) US10886163B2 (zh)
EP (1) EP3618098B1 (zh)
JP (1) JP6686962B2 (zh)
KR (1) KR102420831B1 (zh)
CN (1) CN110574141B (zh)
SG (1) SG11201909467PA (zh)
TW (1) TWI735752B (zh)
WO (1) WO2018198521A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230287561A1 (en) * 2022-03-14 2023-09-14 Applied Materials, Inc. Variable Rotation Rate Batch Implanter

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599958A (zh) * 2001-12-04 2005-03-23 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
CN1791982A (zh) * 2003-05-15 2006-06-21 信越半导体股份有限公司 绝缘层覆硅(soi)晶片及其制造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
WO2013140223A1 (en) * 2012-03-23 2013-09-26 Soitec Improved method of implantation for fragilization of substrates
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN103563049A (zh) * 2011-05-30 2014-02-05 信越半导体株式会社 贴合晶片的制造方法及贴合soi晶片
JP2015041666A (ja) * 2013-08-21 2015-03-02 信越半導体株式会社 貼り合わせウェーハの製造方法
CN105283943A (zh) * 2013-06-26 2016-01-27 信越半导体株式会社 贴合晶圆的制造方法
CN106062924A (zh) * 2014-03-18 2016-10-26 信越半导体株式会社 贴合式晶圆的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123656A (ja) 1988-10-31 1990-05-11 Shimadzu Corp イオン注入装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
KR100234533B1 (ko) * 1996-10-08 1999-12-15 윤종용 반도체소자 제조용 이온주입 시스템
KR100797138B1 (ko) * 2002-06-26 2008-01-22 세미이큅, 인코포레이티드 상보형 금속 산화막 반도체 디바이스, 및 금속 산화막 반도체 디바이스와 상보형 금속 산화막 반도체 디바이스를 형성하는 방법
JP2005166730A (ja) * 2003-11-28 2005-06-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4625775B2 (ja) * 2006-02-17 2011-02-02 株式会社アルバック イオン注入装置
TWI435378B (zh) * 2006-04-26 2014-04-21 Axcelis Tech Inc 劑量均勻性校正方法
JP5252867B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5440360B2 (ja) 2010-04-26 2014-03-12 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
DE102016102865B4 (de) * 2016-02-18 2024-04-25 Infineon Technologies Ag Ein Verfahren zum Implantieren von Ionen in ein Halbleitersubstrat
JP6814081B2 (ja) * 2017-03-29 2021-01-13 住友重機械イオンテクノロジー株式会社 イオン注入装置及びイオン注入方法
JP7132828B2 (ja) * 2018-11-13 2022-09-07 住友重機械イオンテクノロジー株式会社 イオン注入装置およびビームパーク装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599958A (zh) * 2001-12-04 2005-03-23 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
CN1791982A (zh) * 2003-05-15 2006-06-21 信越半导体股份有限公司 绝缘层覆硅(soi)晶片及其制造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
CN103563049A (zh) * 2011-05-30 2014-02-05 信越半导体株式会社 贴合晶片的制造方法及贴合soi晶片
WO2013140223A1 (en) * 2012-03-23 2013-09-26 Soitec Improved method of implantation for fragilization of substrates
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN105283943A (zh) * 2013-06-26 2016-01-27 信越半导体株式会社 贴合晶圆的制造方法
JP2015041666A (ja) * 2013-08-21 2015-03-02 信越半導体株式会社 貼り合わせウェーハの製造方法
CN106062924A (zh) * 2014-03-18 2016-10-26 信越半导体株式会社 贴合式晶圆的制造方法

Also Published As

Publication number Publication date
TWI735752B (zh) 2021-08-11
SG11201909467PA (en) 2019-11-28
EP3618098A4 (en) 2021-02-17
EP3618098B1 (en) 2022-04-27
WO2018198521A1 (ja) 2018-11-01
TW201839800A (zh) 2018-11-01
KR20190142341A (ko) 2019-12-26
JP6686962B2 (ja) 2020-04-22
EP3618098A1 (en) 2020-03-04
KR102420831B1 (ko) 2022-07-14
JP2018186164A (ja) 2018-11-22
US10886163B2 (en) 2021-01-05
US20200203217A1 (en) 2020-06-25
CN110574141B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
KR100351489B1 (ko) 반도체기판내에회로및매립절연층을형성하는방법
JP2010541210A (ja) イオン注入によって活性化されるウェハ接合
KR19980079501A (ko) 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP3080867B2 (ja) Ｓｏｉ基板の製造方法
US6998353B2 (en) Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
JPH0746697B2 (ja) 電気的に隔離されたデバイスの製造方法
CN110574141B (zh) 贴合晶圆的制造方法
JP2012248739A (ja) 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ
US8008638B2 (en) Ion implantation apparatus and ion implantation method
US20100025597A1 (en) Ion implanting device and method
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
JP6229258B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP5650653B2 (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US5440132A (en) Systems and methods for controlling the temperature and uniformity of a wafer during a SIMOX implantation process
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2012507870A5 (zh)
JP5910352B2 (ja) 貼り合わせウェーハの製造方法
JP6265291B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US20020098664A1 (en) Method of producing SOI materials
JP2015032742A (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JPS61208738A (ja) イオン注入装置
JP6295815B2 (ja) 貼り合わせウェーハの製造方法
JP2001168053A (ja) アニール方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant